KR20080062565A - 플립 칩 패키지 - Google Patents

플립 칩 패키지 Download PDF

Info

Publication number
KR20080062565A
KR20080062565A KR1020060138506A KR20060138506A KR20080062565A KR 20080062565 A KR20080062565 A KR 20080062565A KR 1020060138506 A KR1020060138506 A KR 1020060138506A KR 20060138506 A KR20060138506 A KR 20060138506A KR 20080062565 A KR20080062565 A KR 20080062565A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
semiconductor chip
flip chip
stud bump
Prior art date
Application number
KR1020060138506A
Other languages
English (en)
Inventor
조일환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138506A priority Critical patent/KR20080062565A/ko
Publication of KR20080062565A publication Critical patent/KR20080062565A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

플립 칩 패키지는, 상면에 다수의 접속 패드가 구비되고, 하면에 다수의 볼랜드가 구비되며, 상기 각 접속 패드 상에 제1스터드 범프가 형성된 기판; 상기 기판에 페이스 다운 타입으로 플립 칩 본딩 되며, 일면에 다수의 본딩 패드가 구비되고, 각 본딩 패드 상에 제2스터드 범프가 형성되며, 상기 기판의 제1스터드 범프와 상기 제2스터드 범프가 접합되는 것에 의해 플립 칩 본딩된 반도체 칩; 상기 기판과 상기 반도체 칩 사이에 충진된 충진재; 상기 반도체 칩을 포함한 기판 상면을 봉지하는 봉지제; 및 상기 인쇄회로 기판 하면에 구비된 볼랜드에 부착된 솔더볼을 포함하는 것을 특징으로 한다.

Description

플립 칩 패키지{Flip chip package}
도 1은 종래 솔더 범프 타입 및 스터드 범프 타입 플립 칩 패키지를 도시한 단면도.
도 2는 종래 스터드 범프 타입 플립 칩 패키지에서 발생한 크랙을 도시한 사진.
도 3는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도.
도 4a 내지 도 4b는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
300 : 반도체 칩 302 : 본딩 패드
308 : 인쇄회로 기판 310 : 접속 패드
312 : 볼랜드 314 : 충진재
316 : 봉지제 318 : 솔더볼
324 : 연결 수단
본 발명은 플립 칩 패키지에 관한 것으로, 보다 상세하게는, 파인 피치의 구현이 가능하고 솔더 조인트의 신뢰성을 개선할 수 있으며 패키지 생산 비용을 줄일 수 있는 플립 칩 패키지(Flip Chip Package)에 관한 것이다.
전형적인 반도체 패키지는 물론 일부 패키지는 실장하는 방법으로 리드프레임에 솔더링(Soldering) 공정을 진행하는 방법을 이용하고 있다. 그러나, 상기 리드프레임에 솔더링 공정을 진행하는 방법은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 칩과 인쇄회로 기판 사이의 전기적 신호 전달 길이가 긴 것과 관련하여 전기적 특성 측면에서는 불리함이 있다.
이와 같은 문제를 해결하기 위하여 제안된 플립 칩 패키지(Flip Chip Package)는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩 내부 회로에서 입출력 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항이 감소하여 소요 전력을 줄일 수 있으며, 전기적 신호의 경로가 짧아져 반도체 패키지의 동작 속도를 향상시킬 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이한 점이 있다.
플립 칩 패키지에서 반도체 칩과 기판 사이의 전기적 연결은 반도체 칩의 입출력 패드 상에 형성된 솔더 범프(Solder Bump), 스터드 범프(Stud Bump), 도금 또는 스크린 프린팅(Screen Printing) 방법으로 형성된 범프, 금속을 증착 및 식각하여 형성시킨 범프 등과 같이 형성된 돌출된 범프와 기판 상에 형성되어 있는 범프 패드가 직접적으로 콘택함으로써 이루어진다.
도 1은 종래 솔더 범프 타입 및 스터드 범프 타입 플립 칩 패키지를 도시한 단면도이다.
우선, 솔더 범프 타입 플립 칩 패키지를 살펴보면, 도시된 바와 같이, 상면에 다수의 본딩 패드(102)가 구비된 반도체 칩(100)의 본딩 패드(102) 상에 전기 연결 수단으로 언더 범프 메탈러지(Under Bump Metallurgy : 104)와 그 상부에 솔더 범프(106)가 형성되어 있다. 또한, 상기 반도체 칩(100)은 상면에 다수의 접속 패드(220)와 하면에 볼랜드(112)들이 형성된 인쇄회로 기판(108) 상에 페이스 다운(Face down) 타입으로 플립 칩 본딩 되어 있으며, 상기 반도체 칩(100)과 인쇄회로 기판(108) 사이에는 충진재(114)가 형성되어 있다. 그리고, 상기 반도체 칩(100)을 포함한 인쇄회로 기판(108)의 상면을 봉지하는 EMC(Epoxy Molding Compound)로 이루어진 봉지제(116)가 형성되어 있고, 상기 인쇄회로 기판(108) 하면의 볼랜드(112)에는 다수의 솔더볼(118)이 부착되어 있다.
그리고, 스터드 범프 타입 플립 칩 패키지를 살펴보면, 상기 솔더 범프 타입 플립 칩 패키지와 비교하여 전기적 연결 수단으로 언더 범프 메탈러지(104)를 대신하여 본딩 패드(102) 상에 와이어를 본딩 한 후 와이어를 일정 수준으로 잘라내어 형성시킨 스터드 범프(120)가 형성되어 있다. 또한, 인쇄회로 기판(108)의 접속 패드(110) 상에 상기 스터드 범프(120)와 전기적으로 연결되는 솔더(122)가 형성되어 있는 것을 제외하고 나머지 구성요소들은 상기 솔더 범프 타입 플립 칩 패키지와 동일하다.
그러나, 상기 솔더 범프 타입 플립 칩 패키지와 스터드 범프 타입 패키지는 비용 및 구조적인 면에서 단점을 가진다.
도 2는 종래 스터드 범프 타입 플립 칩 패키지에서 발생한 크랙을 도시한 사진이다.
도시된 바와 같이, 종래 스터드 범프 타입 플립 칩 패키지에서 상기 본딩 패드 상에 금(Au) 또는 구리(Cu) 와이어를 사용하여 형성되는 스터드 범프와 인쇄회로 기판의 접속 패드 상에 형성된 주석(Sn)이 함유된 솔더가 접합함으로써 서로 다른 금속 물질의 접합으로 반도체 칩과 인쇄회로 기판 간을 연결하는 전기적인 연결수단에 크랙이 발생하여 플립 칩 패키지의 신뢰성 불량을 야기한다.
그리고, 상기 스터드 범프 타입 및 솔더 범프 타입 플립 칩 패키지의 경우, 반도체 칩의 본딩 패드 및 인쇄회로 기판의 접속 패드 상에 솔더를 형성하는 비용이 높고, 솔더 범프를 형성하기 위해서는 별도의 웨이퍼 레벨 패키지 장비 설비가 필요하다.
또한, 플립 칩 패키지를 제조하기 위해 사용되는 인쇄회로 기판이 일반적인 기판에 비하여 원가가 높고, 플립 칩 패키기를 제조시 플립 칩 패키지용 인쇄회로 기판 상에 솔더를 형성하기 위하여 스크린 프린트 방법을 사용할 경우 140㎛ 이하의 반도체 칩 패드 피치에 대응이 불가능하다.
본 발명은 파인 피치의 구현이 가능하고 솔더 조인트의 신뢰성을 개선할 수 있으며 패키지 생산 비용을 줄일 수 있는 플립 칩 패키지(Flip Chip Package)를 제 공한다.
일 실시예에 있어서, 플립 칩 패키지는, 상면에 다수의 접속 패드가 구비되고, 하면에 다수의 볼랜드가 구비되며, 상기 각 접속 패드 상에 제1스터드 범프가 형성된 기판; 상기 기판에 페이스 다운 타입으로 플립 칩 본딩 되며, 일면에 다수의 본딩 패드가 구비되고, 각 본딩 패드 상에 제2스터드 범프가 형성되며, 상기 기판의 제1스터드 범프와 상기 제2스터드 범프가 접합되는 것에 의해 플립 칩 본딩된 반도체 칩; 상기 기판과 상기 반도체 칩 사이에 충진된 충진재; 상기 반도체 칩을 포함한 기판 상면을 봉지하는 봉지제; 및 상기 인쇄회로 기판 하면에 구비된 볼랜드에 부착된 솔더볼을 포함하는 것을 특징으로 한다.
상기 제1 및 제2스터드 범프는 금(Au), 구리(Cu) 또는 백금(Pt)으로 이루어진 것을 특징으로 한다.
상기 제1 및 제2스터드 범프는 열압착 공정 또는 초음파(Ultrasonic) 공정을 통해서 접합되는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도이다.
도시된 바와 같이, 상면에 다수의 접속 패드(310)와 하면에 볼랜드(312)들이 구비된 인쇄회로 기판(308)과 상면에 다수의 본딩 패드(302)가 구비된 반도체 칩(300)은 상기 접속 패드(310)와 본딩 패드(302) 사이를 연결하는 전기적 및 물리적 연결 수단(324)을 매개로 플립 칩 본딩되어 있다. 또한, 상기 반도체 칩(300)과 인쇄회로 기판(308) 사이에 충진재(314)가 형성되어 있고, 상기 반도체 칩(300)을 포함한 인쇄회로 기판(308)의 상면에는 봉지제(316)가 형성되어 있으며, 상기 인쇄회로 기판(308) 하면의 볼랜드(312)에는 다수의 솔더볼(318)이 부착되어 있다.
여기서, 상기 전기적 및 물리적 연결 수단(324)은 반도체 칩(300)과 인쇄회로 기판(308)의 본딩 패드(302) 및 접속 패드(310) 각각에 금(Au), 구리(Cu), 백금(Pt)과 같은 전도성을 가지는 금속으로 형성된 스터드 범프들을 플립 칩 공정에서 접합을 위한 매개체 없이 열압착 공정 또는 초음파(Ultrasonic) 공정으로 상호 부착시켜 형성된 것이다.
그리고, 상기 인쇄회로 기판은 종래 플립 칩 패키지를 위하여 사용되었던 고비용의 인쇄회로 기판이 아니라 일반적인 인쇄회로 기판이다.
따라서, 본 발명에서는 플립 칩 패키지의 제조시 솔더를 사용하지 않고 스터드 범프로만 반도체 칩과 인쇄회로 기판을 전기적으로 연결하기 때문에 종래 스터드 범프와 다른 금속 성분을 포함한 솔더의 사용으로 발생하였던 접합부에서의 크랙을 방지할 수 있어 플립 칩 패키지의 신뢰성을 향상시킬 수 있고, 솔더를 사용하지 않음으로써 솔더 범프를 형성하기 위한 비용과 솔더 범프를 형성하기 위해서는 별도의 웨이퍼 레벨 패키지 장비 설비가 필요 없어 제조 비용을 절감할 수 있다.
또한, 플립 칩 패키지의 제조시 사용되는 플립 칩 패키지용 인쇄회로 기판을 대신하여 일반적인 인쇄회로 기판을 사용함으로써 50㎛ 이하의 미세 피치를 가지는 플립 칩 패키지가 가능하고, 플립 칩 패키지용 인쇄회로 기판을 사용하지 않음으로써 제조 비용을 절감할 수 있다.
도 4a 내지 도 4b는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 단면도이다.
도 4a를 참조하면, 상면에 다수의 접속 패드(400)와 하면에 볼랜드(412)들을 구비한 인쇄회로 기판(408)의 접속 패드(410) 및 상면에 다수의 본딩 패드(402)를 구비한 반도체 칩(400)의 본딩 패드(402) 상에 금(Au), 구리(Cu), 백금(Pt)과 같은 전도성을 가지는 금속 와이어로 제1 및 제2스터드 범프(422a, 422b)들을 형성한다.
도 4b를 참조하면, 상기 본딩 패드(402) 상에 제2스터드 범프(422b)들이 형성된 반도체 칩(400)을 상기 인쇄회로 기판(408)의 상면 방향으로 페이스 다운(Face down) 방식으로 접속 패드(410) 상에 제1스터드 범프(422a)가 형성된 인쇄회로 기판(408)에 플립 칩 본딩 시킨다. 이때, 상기 인쇄회로 기판(408)의 접속 패드(410)와 반도체 칩(400)의 본딩 패드(402)에 형성된 제1 및 제2스터드 범프(422a, 422b)는 열압착 공정 또는 초음파(Ultrasonic) 공정으로 상호 부착되어 인쇄회로 기판(408)과 반도체 칩(400)간의 전기적 물리적 연결 수단(424)이 형성된다.
그런 다음, 상기 전기적 물리적 연결 수단(424)의 접합 신뢰성 향상을 위하여 반도체 칩(400)과 인쇄회로 기판(22) 사이에 모세관 현상을 이용하여 충진재(414)를 형성시키고, 상기 반도체 칩(400)을 포함한 인쇄회로 기판(408)의 상면을 봉지제(416)로 봉지하며, 상기 인쇄회로 기판(408) 하면에 구비된 볼랜드(412) 에 솔더볼(418)을 부착하여 플립 칩 패키지를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 플립 칩 패키지를 제조시 솔더를 사용하지 않고 스터드 범프로만 반도체 칩과 인쇄회로 기판을 전기적으로 연결하기 때문에 종래 스터드 범프와 다른 금속 성분을 포함한 솔더의 사용으로 발생하였던 접합부에서의 크랙을 방지할 수 있어 플립 칩 패키지의 신뢰성을 향상시킬 수 있고, 솔더를 사용하지 않음으로써 솔더 범프를 형성하기 위한 비용과 솔더 범프를 형성하기 위해서는 별도의 웨이퍼 레벨 패키지 장비 설비가 필요 없어 제조 비용을 절감할 수 있다.
또한, 플립 칩 패키지의 제조시 사용되는 플립 칩 패키지용 인쇄회로 기판을 대신하여 일반적인 인쇄회로 기판을 사용함으로써 50㎛ 이하의 미세 피치를 가지는 반도체 기판을 사용한 플립 칩 패키지가 가능하고, 플립 칩 패키지용 인쇄회로 기판을 사용하지 않음으로써 제조 비용을 절감할 수 있다.

Claims (3)

  1. 상면에 다수의 접속 패드가 구비되고, 하면에 다수의 볼랜드가 구비되며, 상기 각 접속 패드 상에 제1스터드 범프가 형성된 기판;
    상기 기판에 페이스 다운 타입으로 플립 칩 본딩 되며, 일면에 다수의 본딩 패드가 구비되고, 각 본딩 패드 상에 제2스터드 범프가 형성되며, 상기 기판의 제1스터드 범프와 상기 제2스터드 범프가 접합되는 것에 의해 플립 칩 본딩된 반도체 칩;
    상기 기판과 상기 반도체 칩 사이에 충진된 충진재;
    상기 반도체 칩을 포함한 기판 상면을 봉지하는 봉지제; 및
    상기 인쇄회로 기판 하면에 구비된 볼랜드에 부착된 솔더볼;을
    포함하는 것을 특징으로 하는 플립 칩 패키지.
  2. 제 1 항에 있어서,
    상기 제1 및 제2스터드 범프는 금(Au), 구리(Cu) 또는 백금(Pt)으로 이루어진 것을 특징으로 하는 플립 칩 패키지.
  3. 제 1 항에 있어서,
    상기 제1 및 제2스터드 범프는 열압착 공정 또는 초음파(Ultrasonic) 공정을 통해서 접합되는 것을 특징으로 하는 플립 칩 패키지.
KR1020060138506A 2006-12-29 2006-12-29 플립 칩 패키지 KR20080062565A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138506A KR20080062565A (ko) 2006-12-29 2006-12-29 플립 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138506A KR20080062565A (ko) 2006-12-29 2006-12-29 플립 칩 패키지

Publications (1)

Publication Number Publication Date
KR20080062565A true KR20080062565A (ko) 2008-07-03

Family

ID=39814687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138506A KR20080062565A (ko) 2006-12-29 2006-12-29 플립 칩 패키지

Country Status (1)

Country Link
KR (1) KR20080062565A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2671383C1 (ru) * 2017-12-20 2018-10-30 Акционерное общество "Научно-исследовательский институт электронной техники" Способ формирования шариковых выводов на алюминиевой металлизации контактных площадок кристалла
US20220001475A1 (en) * 2018-11-06 2022-01-06 Mbda France Method for connection by brazing enabling improved fatigue resistance of brazed joints
RU2812158C1 (ru) * 2022-12-13 2024-01-24 Акционерное общество "Научно-исследовательский институт электронной техники" (АО "НИИЭТ") Способ вакуумной пайки припойных шариков на выводные площадки металлокерамических корпусов матричного типа

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2671383C1 (ru) * 2017-12-20 2018-10-30 Акционерное общество "Научно-исследовательский институт электронной техники" Способ формирования шариковых выводов на алюминиевой металлизации контактных площадок кристалла
US20220001475A1 (en) * 2018-11-06 2022-01-06 Mbda France Method for connection by brazing enabling improved fatigue resistance of brazed joints
US12070812B2 (en) * 2018-11-06 2024-08-27 Mbda France Method for connection by brazing enabling improved fatigue resistance of brazed joints
RU2812158C1 (ru) * 2022-12-13 2024-01-24 Акционерное общество "Научно-исследовательский институт электронной техники" (АО "НИИЭТ") Способ вакуумной пайки припойных шариков на выводные площадки металлокерамических корпусов матричного типа

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
KR100856609B1 (ko) 반도체장치 및 그 제조방법
JP5271949B2 (ja) 半導体装置
US20130320571A1 (en) Semiconductor device and manufacturing method thereof
US20060192294A1 (en) Chip scale package having flip chip interconnect on die paddle
US6429530B1 (en) Miniaturized chip scale ball grid array semiconductor package
US6841884B2 (en) Semiconductor device
JP2008159955A (ja) 電子部品内蔵基板
CN101719485A (zh) 芯片结构、衬底结构、芯片封装结构及其工艺
US7368809B2 (en) Pillar grid array package
US20120049359A1 (en) Ball grid array package
KR20080062565A (ko) 플립 칩 패키지
KR20040060124A (ko) 플립-칩 세라믹 패키징 방법
US20070117265A1 (en) Semiconductor Device with Improved Stud Bump
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
KR100762909B1 (ko) 플립 칩 패키지의 제조 방법
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR20080002491A (ko) 플립 칩 패키지
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
CN101527292B (zh) 芯片封装结构
KR100780694B1 (ko) 플립 칩 패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR20050053246A (ko) 멀티 칩 패키지
KR20100030499A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid