JP5271949B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5271949B2
JP5271949B2 JP2010072233A JP2010072233A JP5271949B2 JP 5271949 B2 JP5271949 B2 JP 5271949B2 JP 2010072233 A JP2010072233 A JP 2010072233A JP 2010072233 A JP2010072233 A JP 2010072233A JP 5271949 B2 JP5271949 B2 JP 5271949B2
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing body
lead terminals
semiconductor
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010072233A
Other languages
English (en)
Other versions
JP2011097003A (ja
Inventor
博明 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010072233A priority Critical patent/JP5271949B2/ja
Priority to US12/856,664 priority patent/US8853865B2/en
Publication of JP2011097003A publication Critical patent/JP2011097003A/ja
Application granted granted Critical
Publication of JP5271949B2 publication Critical patent/JP5271949B2/ja
Priority to US14/467,016 priority patent/US10134659B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Description

本発明は、半導体装置及びその製造技術に関し、特に、半導体装置の小型化・薄型化に適用して有効な技術に関する。
特許文献１（特開平１１−２５１５０４号公報）には、リードフレームからなる電極部材に電子部品本体の電極が熱圧着や半田付けにより接続された構造が開示されている。
特許文献２（特開平３−９４４６０号公報）には、金属層からなる回路パターンが形成された転写フィルムの前記回路パターンのボンディング部に、バンプを介して半導体チップがフリップチップ接続された構造及びその製造方法が開示されている。
特開平１１−２５１５０４号公報 特開平３−９４４６０号公報
薄板状の金属板からなるリードフレームを用いて組み立てられる樹脂封止型の小型の半導体装置は、ワイヤボンディング接続構造が多く用いられており、近年、更なる小型化・薄型化の要求が高まっている。
しかし、ワイヤボンディング接続構造の半導体装置で小型化を図ろうとした場合、以下の課題が発生する。
ワイヤボンディング接続構造の半導体装置の小型化は、図６０の比較例に示すように半導体チップ５２を搭載するダイパッド５３の外形を半導体チップ５２の外形よりも小さくし、ダイパッド５３の周囲に配置される複数のリード（リード端子）５４の一端部を半導体チップ５２（もしくはダイパッド５３）に可能な限り近づけることになる。これにより、リード５４から半導体チップ５２のチップ端（エッジ）までの距離が短くなるので、半導体装置５１の各辺の長さは短くなり、半導体装置５１を小さくすることができる。
次に、半導体チップ５２の主面５２ａ上に設けられ複数の電極パッド（端子）５２ｂと複数のリード５４とをそれぞれ複数の導電性のワイヤ５５で電気的に接続するワイヤボンディングを実施する。このワイヤボンディングは、ボンディングツールであるキャピラリ５６を用いてワイヤ５５のループ形成を行うが、この時前述のように半導体チップ５２のチップ端からリード５４までの距離は極めて短くなっているので、ループ形成時にキャピラリ５６の先端部と半導体チップ５２のチップ端とが干渉し、ワイヤボンディングが実施できないという現象（課題）が発生する。
そのため、リード５４はワイヤボンディング時にキャピラリ５６が半導体チップ５２のチップ端に干渉しない程度までしかその一端部を半導体チップ５２に近づけることができなくなるので、半導体装置５１の小型化に対して制約が発生することになる。
また一方では、半導体装置５１を小型化した際の特有の課題もある。例えば、端子（外部端子）そのものの大きさが小さくなるので、封止体と端子表面の接触（接着）面積が減少し、端子が半導体装置本体から脱落し易くなる。さらに、端子間距離も短くなるので、実装基板へ半田実装した時に、端子間で半田ブリッジが発生し易くなる。これら半導体装置５１を小型化した際の課題は、半導体装置の信頼性低下にも関わるものである。
なお、前記特許文献１（特開平１１−２５１５０４号公報）や前記特許文献２（特開平３−９４４６０号公報）には、半導体装置の小型化を実現しつつ、端子の脱落や端子間の半田ブリッジ等の課題にも対応（対策）できる技術についての開示はない。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の小型化・薄型化を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、複数の端子が形成された主面を備えた半導体チップと、前記半導体チップが搭載された上面と、前記上面とは反対側の下面と、を備え、前記半導体チップの前記複数の端子とそれぞれ電気的に接続された複数のリード端子と、主面と前記主面とは反対側の裏面とを備え、前記半導体チップ及び前記複数のリード端子それぞれの一部を封止する封止体と、を有し、前記複数のリード端子それぞれの前記下面は、前記封止体の前記裏面に露出する第１下面と、前記複数のリード端子それぞれの前記上面と前記第１下面との間に位置し、前記封止体内に配置された第２下面と、を有し、平面視において、前記複数のリード端子それぞれの前記第１下面間の距離は、前記上面間の距離よりも長いものである。
また、本発明は、（ａ）半導体チップを搭載可能な上面と、前記上面とは反対側の下面と、をそれぞれに備え、さらに前記下面が、第１下面と、前記上面と前記第１下面との間に位置する第２下面と、を有する複数のリード端子が、平面視において、前記第１下面間の距離が、前記上面間の距離よりも長くなるように形成された薄板状のフレームを準備する工程と、（ｂ）前記フレームの前記複数のリード端子それぞれの前記上面上に前記半導体チップを配置し、その後、前記半導体チップの複数の端子と前記複数のリード端子それぞれの前記上面とを電気的に接続する工程と、（ｃ）前記半導体チップ及び前記複数のリード端子それぞれの一部を封止するとともに、前記複数のリード端子それぞれの前記第１下面が封止体の裏面に露出するように前記封止体を形成する工程と、を有し、平面視において、前記複数のリード端子それぞれの前記第１下面間の距離が、前記上面間の距離よりも長くなるように前記封止体を形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
実装基板等への半田実装時の半田ブリッジの発生を抑制することができ、半導体装置の小型化・薄型化を図りつつ、半導体装置の信頼性の向上を図ることができる。
また、封止体の厚さ方向に対するリード端子の抜けを防止することができ、半導体装置の信頼性の向上を図ることができる。
本発明の実施の形態１の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図１に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図１に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図１に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図５のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図５のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。 図１に示す半導体装置のフリップチップ接続部の構造の一例を示す拡大部分断面図である。 図１に示す半導体装置に搭載された半導体チップにおけるピン機能の一例を示す平面図である。 図１に示す半導体装置に搭載された変形例の半導体チップにおけるピン機能を示す平面図である。 本発明の実施の形態２の半導体装置の構造の一例を示す平面図である。 図１２に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図１２に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図１２に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図１２に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図１６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１２に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。 図１２に示す半導体装置の実装構造の一例を示す側面図である。 図２０に示す半導体装置の実装構造の一例を示す断面図である。 本発明の実施の形態３の半導体装置の組み立て手順の一例を示す製造フロー図である。 図２２の半導体装置の組み立てにおけるスタッドバンプボンディング後の構造の一例を示す平面図である。 図２２の半導体装置の組み立てにおけるウェハダイシング後の構造の一例を示す平面図である。 図２２の半導体装置の組み立てにおけるフレームテープ貼付け後の構造の一例を示す平面図である。 図２５のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図２２の半導体装置の組み立てにおけるフリップチップボンディング後の構造の一例を示す平面図である。 図２７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図２２の半導体装置の組み立てにおけるレジンモールド後の構造の一例を示す平面図である。 図２９のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図２２の半導体装置の組み立てにおけるテープ剥離後の構造の一例を示す平面図である。 図３１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図２２の半導体装置の組み立てにおけるＰＫＧダイシング時の状態の一例を示す斜視図である。 図３３に示すＰＫＧダイシング時の詳細構造の一例を示す断面図である。 図３４に示すＰＫＧダイシング後の構造の一例を示す平面図である。 図２２の半導体装置の組み立てにおけるテスト及びテーピング後の構造の一例を示す平面図である。 図３６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 本発明の実施の形態３の半導体装置の組み立てのスタッドバンプボンディングにおけるイニシャルボール形成時の構造を示す断面図である。 図３８のスタッドバンプボンディングにおけるスタッドバンプ形成時の構造を示す断面図である。 図３８のスタッドバンプボンディングにおけるダイシング後の構造を示す断面図である。 図３８のスタッドバンプボンディングにおけるフリップチップボンディング後の構造を示す拡大部分断面図である。 比較例のキャピラリによるスタッドバンプボンディングにおけるスタッドバンプ形成時の構造を示す断面図である。 本発明の実施の形態４の半導体装置の構造の一例を示す平面図である。 図４３に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図４３に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図４３に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図４３に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図４７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図４７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 本発明の実施の形態４の変形例の半導体装置の構造を示す平面図である。 図５０に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図５０に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図５０に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図５０に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図５４のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図５４のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 本発明の実施の形態５の半導体装置の裏面側の構造の一例を示す裏面図である。 図５７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図５７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 比較例の半導体装置のワイヤボンディング時のキャピラリの動作を示す断面図である。 電鋳フレームの製作フローの詳細を示す図である。 図６１のそれぞれのステップの詳細を示す図であり、（ａ）は図６１のステップＳｔ１の詳細を示す図、（ｂ）は図６１のステップＳｔ２の詳細を示す図であり、（ｃ）は図６１のステップＳｔ３の詳細を示す図であり、（ｄ）は図６１のステップＳｔ４の詳細を示す図であり、（ｅ）は図６１のステップＳｔ５の詳細を示す図であり、（ｆ）は図６１のステップＳｔ６の詳細を示す図であり、（ｇ）は図６１のステップＳｔ７の詳細を示す図である。 本発明の実施の形態６の半導体装置の構造の一例を示す平面図である。 図６３に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図６３に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図６３に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図６３に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図６７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図６７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図６３に示す半導体装置のリード端子におけるオーバーハング部の領域の一例を示す平面図である。 図６３に示す半導体装置のフリップチップ接続部の構造の一例を示す拡大部分断面図である。 本発明の実施の形態６の半導体装置の組み立て手順の一例を示す製造フロー図である。 図７２の半導体装置の組み立てにおけるＳＵＳ剥離後の構造の一例を示す平面図である。 図７３のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 ＰＫＧダイシング時の詳細構造の一例を示す断面図である。 図７５に示すＰＫＧダイシング後の構造の一例を示す平面図である。 本発明の実施の形態７の半導体装置の構造の一例を示す平面図である。 図７７に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図７７に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図７７に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図７７に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図８１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図８１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図７７に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。 本発明の実施の形態７の第１変形例の半導体装置の構造を示す平面図である。 図８５に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図８５に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図８５に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図８５に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図８９のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図８９のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図８５に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。 本発明の実施の形態７の第２変形例の半導体装置の構造を示す平面図である。 図９３に示す半導体装置のＡから眺めた構造の一例を示す側面図である。 図９３に示す半導体装置のＢから眺めた構造の一例を示す側面図である。 図９３に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図９３に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。 図９７のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図９７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図９３に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置のＡから眺めた構造の一例を示す側面図、図３は図１に示す半導体装置のＢから眺めた構造の一例を示す側面図、図４は図１に示す半導体装置の裏面側の構造の一例を示す裏面図である。また、図５は図１に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図６は図５のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図７は図５のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図８は図１に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図、図９は図１に示す半導体装置のフリップチップ接続部の構造の一例を示す拡大部分断面図である。さらに、図１０は図１に示す半導体装置に搭載された半導体チップにおけるピン機能の一例を示す平面図、図１１は図１に示す半導体装置に搭載された変形例の半導体チップにおけるピン機能を示す平面図である。
本実施の形態１の半導体装置は、リードフレームを用いて組み立てられる樹脂封止形の小型の半導体パッケージ６を採用しており、その封止体４の裏面４ｂには、複数の外部端子が配置されている。本実施の形態１で説明する半導体パッケージ６のサイズは、例えば、１．０ｍｍ×１．０ｍｍ×０．３５ｍｍ（厚さ）である。
図１〜図７を用いて本実施の形態１の半導体パッケージ６の詳細構成について説明する。半導体パッケージ６は、複数の電極パッド（端子）１ｃが形成された主面１ａと、この主面１ａとは反対側の裏面１ｂと、を備えた半導体チップ１と、半導体チップ１が搭載された上面２ａと、この上面２ａとは反対側の下面２ｂとを備えた複数のリード端子２と、
主面４ａと、この主面４ａとは反対側の裏面４ｂと、を備えた封止体４とを有している。
なお、本実施の形態１の半導体パッケージ６は、図４及び図５に示すように４本のリード端子２を有している場合であり、４本のリード端子２は、図６及び図７に示すようにそれぞれの上面２ａが半導体チップ１のそれぞれに対応する電極パッド１ｃとバンプを介して電気的に接続されている。換言すると、半導体チップ１は４つの電極パッド１ｃを有し、それら電極パッド１ｃはそれぞれ４本のリード端子２にバンプを介してフリップチップ接続されている。ここでバンプの主材料は、例えば金である。したがって、半導体チップ１は、金バンプ５を介して４本のリード端子２にフリップチップ接続されている。
また、４本のリード端子２それぞれの下面２ｂは、図６及び図７に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、４本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。なお、上面２ａから第２下面２ｄまでの距離（リード厚）は、上面２ａから第１下面２ｃまでの距離（リード厚）よりも短い（薄い）。半導体パッケージ６では、４本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら４本のリード端
子２それぞれの第１下面２ｃが、本実施の形態１の半導体装置の外部端子となっている。
一方、４本のリード端子２それぞれの第２下面２ｄは、それぞれのリード端子２の裏面側がハーフエッチング加工されたことによって形成されたものである。換言すると、図６及び図７に示すように、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られたことにより、第２下面２ｄは形成されたものである。図８は裏面４ｂ側から封止体４を透過して各リード端子２のハーフエッチング領域を示したものであり、図８中、斜線部がハーフエッチングされた領域であるハーフエッチング部２ｈを示している。したがって、それぞれのリード端子２において、このハーフエッチング部２ｈでは、リード端子２の厚さが薄くなっており、各リード端子２の厚さが薄くなった領域の封止体４の裏面４ｂ側を向いた面が図６及び図７に示す第２下面２ｄである。
さらに、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工されていることにより、各リード端子２において、半導体チップ１がフリップチップ接続された上面２ａの面積より、封止体４の裏面４ｂに露出する第１下面２ｃの面積の方が小さい（上面２ａの面積＞第１下面２ｃの面積）。
したがって、半導体パッケージ６では、その平面視において、図６及び図７に示すように、４本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、図６及び図７に示す本実施の形態１の半導体装置の距離Ｐは０．２４ｍｍ程度であり、距離Ｑは０．１４〜０．１６ｍｍ程度である。また、４本のリード端子２それぞれの第１下面２ｃ間の距離Ｐ、及び上面２ａ間の距離Ｑは、４本のリード端子２の配列方向に沿った方向の距離であるが、４本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
また、４本のリード端子２それぞれは、上面２ａと第２下面２ｄとに連なる側面２ｅをそれぞれ２つずつ有しており、図２及び図３に示すように、合計８つの側面２ｅが封止体４の４つの側面４ｃにそれぞれ２つずつ露出している。
なお、封止体４の各側面４ｃにおいて、各リード端子２それぞれの露出した側面２ｅは、その周囲に封止体４の側面４ｃの一部が配置されている。すなわち、各リード端子２それぞれの露出した側面２ｅは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られて凹んだ形状となっており、その凹んだ部分（第２下面２ｄ）を覆うようにモールドレジンが充填されていることにより、各リード端子２それぞれの露出した側面２ｅは、封止体４の側面４ｃの一部によって囲まれている。
さらに、封止体４の各側面４ｃにおいて、図５に示すように４本のリード端子２それぞれの側面２ｅ間の距離Ｍは、上面２ａ間の距離Ｌより長くなっている（Ｍ＞Ｌ）。なお、本実施の形態１の半導体装置の距離Ｍは０．２４ｍｍ程度であり、距離Ｌは０．１４〜０．１６ｍｍ程度である。
次に、半導体パッケージ６に搭載された半導体チップ１について説明する。図１０に示す半導体チップ１は、例えば、ボルテージレギュレータの場合であり、その主面１ａに形成された４つの電極パッド（端子）１ｃの機能は、ＶＯＵＴ（出力）、ＶＩＮ（入力：電源）、ＣＥ（チップイネーブル）、ＧＮＤ（グランド：接地）である。
また、図１１に示す変形例の半導体チップ７は、例えば、ボルテージディテクタの場合であり、その主面７ａに形成された４つの電極パッド（端子）７ｃの機能は、ＣＤ（遅延容量接続端子）、ＶＩＮ（入力：電源）、ＧＮＤ（グランド：接地）、ＯＵＴ（出力）である。
次に、半導体パッケージ６においてフリップチップ接続が行われた半導体チップ１の主面１ａとリード端子２の上面２ａとの距離について説明する。半導体チップ１の主面１ａとリード端子２の上面２ａとの距離は、いわゆる図９に示す金バンプ５を介してリード端子２にフリップチップ接続された半導体チップ１の主面１ａとリード端子２の上面２ａとの距離Ｄであり、フリップチップ接続後の金バンプ５の高さ（スタンドオフ）である。本実施の形態１の半導体パッケージ６では、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄ、半導体チップ１とリード端子２との間にモールドレジン（封止用樹脂）を充填するのに十分な距離Ｄが確保されており、ここでは２０μｍ以上を確保している。
その結果、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間に、モールドレジンによって形成された封止体４の一部が充填されている。
また、半導体パッケージ６では、各リード端子２は、例えば、銅合金によって形成されている。さらに、各リード端子２それぞれの表面には全面パラジウム（Ｐｄ）メッキが施されている。詳細には、リード端子２の表面から上層に向けてニッケル（Ｎｉ）／パラジウム（Ｐｄ）／金（Ａｕ）のメッキが施されている。
なお、各リード端子２へのメッキとしては、全面パラジウム（Ｐｄ）メッキに変えて、例えば、部分Ａｇメッキ等を用いてもよい。例えば、各リード端子２の上面２ａの半導体チップ１と重なる領域（フリップチップ接続領域）にのみＡｇメッキを施すことにより、リード端子２の外部に露出する箇所にはＡｇメッキは形成されないので、Ａｇマイグレーションの発生を防ぐことができる。
また、封止体４は、例えば、熱硬化性のエポキシ系樹脂等のモールドレジン（封止用樹脂）から構成されるものであり、半導体チップ１、４つの金バンプ５、さらに４本のリード端子２それぞれの一部を樹脂封止している。換言すると、封止体４はその裏面４ｂからリード端子２の第１下面２ｃが露出するように、半導体チップ１及び金バンプ５を樹脂封止している。
以上、本実施の形態１の半導体装置（半導体パッケージ６）に関し、主な特徴を説明してきたが、これらの特徴から得られる効果は下記の通りである。
本実施の形態１の半導体装置（半導体パッケージ６）では、封止体４の裏面４ｂに露出する４本のリード端子２の第１下面２ｃ間の距離は、上面２ａ間の距離よりも長い。つまり、本実施の形態１の半導体装置のように□１．０ｍｍ程度まで小型化されたものは、外部端子（リード端子２の第１下面２ｃ）同士も極めて近接した（端子間ピッチが非常に狭くなった）構造なので、半導体装置を実装基板に半田実装する際、端子間で半田ブリッジ（電気的短絡、電気的ショート）が発生する危険性が上がる。そのため、外部端子となる４本のリード端子２の第１下面２ｃ間の距離（距離Ｍ）を可能な限り長くすることで、半田実装時の半田ブリッジの発生を抑制することができる。
逆に４本のリード端子２のそれぞれの上面２ａ間の距離（距離Ｌ）は、封止体４の裏面４ｂ側の第１下面２ｃ間の距離よりも小さい（短い）。このような構造にしているのは、上面２ａ上に様々なチップサイズ（外形寸法）の半導体チップ１を搭載できるようにするためである。つまり、上面２ａ間の距離Ｌを不用意に広げてしまうと、辺の長さが距離Ｌよりも小さい半導体チップ１が搭載できなくなり、搭載可能なチップサイズの範囲を狭めてしまう結果となる。そのため、上面２ａ間の距離（距離Ｌ）を可能な限り短くしておくことは、様々なチップサイズの半導体チップ１を搭載しようとする上で有効である。
このようなことから、封止体４の裏面４ｂに露出する４本のリード端子２の第１下面２ｃ間の距離は、上面２ａ間の距離よりも長い（４本のリード端子２のそれぞれの上面２ａ間の距離は、封止体４の裏面４ｂ側の第１下面２ｃ間の距離よりも短い）は、半導体装置の半田実装時の半田ブリッジ発生の抑制と、半導体チップの搭載可能サイズの拡大の２つの事項を満足することができる。
また、第１下面２ｃ間の距離と上面２ａ間との距離が異なる構造は、各リード端子２にハーフエッチング加工が施されている（ハーフエッチング部２ｈを有する）ことによるものであるが、このハーフエッチング部２ｈに形成された第２下面２ｄが封止体４内に配置されることで、封止体４の厚さ方向に対するリード端子２の抜けを防止することができる。
また、封止体４の各側面４ｃにおいて、各リード端子２それぞれの露出した側面２ｅは、その周囲全体が封止体４の側面４ｃの一部（封止用樹脂、レジン）によって囲まれている。これにより、封止体４の水平方向（横方向）に対しても、リード端子２の抜けを防止することができる。さらに、封止体４の各側面４ｃにおいて、４本のリード端子２それぞれの側面２ｅ間の距離Ｍが、上面２ａ間の距離Ｌより長くなっているため、これについても前記同様、封止体４の水平方向（横方向）に対するリード端子２の抜けを防止する効果を生み出している。
本実施の形態１の半導体装置のように□１．０ｍｍ程度まで小型化された半導体パッケージ６では、リード端子２と封止体４とが接している面積も極めて小さくなり、封止体４の封止用樹脂のリード端子２に対する接着力も低減する。そのため、前述のいくつかの特徴は、封止体４からリード端子２の抜けを防止する上において有効である。
また、本実施の形態１の半導体パッケージ６は、フリップチップ接続構造を採用している。フリップチップ接続構造は、ワイヤループを形成しないので、ワイヤボンディング接続構造に比べて、ワイヤループ高さ（ワイヤ高さ）分、半導体パッケージ６の厚さを薄くすることができる。さらに、フリップチップ接続構造は、半導体チップと平面的に重なる領域内でその下のリードとバンプを介して接続するので、ワイヤボンディング接続構造のように半導体チップの周囲にワイヤとリード端子２とを接続する領域を必要としない。そのため、フリップチップ接続構造は、ワイヤボンディング接続構造と比べて、半導体パッケージ６の平面サイズ（面積）も小さくすることができる。また、ワイヤボンディング接続構造の逆ボンディング方式と比較した場合においても、フリップチップ接続構造は以下の点で優位である。つまり、ワイヤボンディング接続構造の逆ボンディング方式は、ワイヤループ高さは低く抑えることができるので、正ボンディング方式に比べて半導体装置の厚さを薄くし易い。しかしながら、半導体装置の平面方向において、小型化のためにリードをチップに近づけると、前述の課題のところで説明したようにワイヤループの形成時に、図６０の比較例のようにキャピラリ５６とチップエッジとが干渉し始め、ワイヤボンディングができなくなる。そのため、ある程度のところからリードをチップに近づけることができなくなり、半導体装置５１の小型化に対して制約が発生する。
このような理由から、フリップチップ接続構造はワイヤボンディング接続構造よりも半導体パッケージの小型化を図る上で有利な構造である。
また、本実施の形態１の半導体パッケージ６は図９に示すように、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄは２０μｍ以上確保されており、半導体チップ１とリード端子２との間にモールドレジン（封止用樹脂）が充填されている。本発明者が検討した結果、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄが２０μｍよりも短くなってしまうと、その隙間に封止用樹脂が十分行き渡らず、レジンボイド（気泡）が発生する場合があることが分かった。このレジンボイドは、パッケージクラックの発生に繋がる危険性が高い。このレジンボイドの中に水分が溜まり、半導体装置（半導体パッケージ６）を実装基板に半田実装した時に、半田リフローの熱によりボイド内の水分が体積膨張を起こし、その力で封止体４が割れてしまうことがパッケージクラックの発生メカニズムである。そのため、半導体チップ１とリード端子２との間は、モールドレジンを隙間無く充填させておく必要がある。なお、半導体チップ１とリード端子２との間を埋める材料としてモールドレジンなどと同じ熱硬化性のエポキシ系樹脂のアンダーフィル（液状レジン）を用いてもよい。アンダーフィルを用いることにより、距離Ｄが２０μｍより狭くなっても、モールドレジンよりも流動性が高いので、半導体チップ１とリード端子２との間を隙間無く充填させることが可能である。
しかしながら、アンダーフィルの材料コスト及び封止体４の形成工程とは別にアンダーフィルを塗布する工程が必要になることを考慮すると、半導体装置全体のコストを下げるためには、アンダーフィルは採用せず、封止体４を形成するモールドレジンで封止体４の形成と同時に半導体チップ１とリード端子２との間を埋めてしまう方が有利である。このような理由から、本実施の形態１の半導体装置（半導体パッケージ６）は、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄを２０μｍ以上確保し、モールドレジンで半導体チップ１とリード端子２との間を埋めた構造を採用している。
以上、これまで説明してきた主な特徴は、半導体パッケージ６の小型化・薄型化を図りつつ、半導体パッケージ６の信頼性の向上を図ることができるものである。
（実施の形態２）
図１２は本発明の実施の形態２の半導体装置の構造の一例を示す平面図、図１３は図１２に示す半導体装置のＡから眺めた構造の一例を示す側面図、図１４は図１２に示す半導体装置のＢから眺めた構造の一例を示す側面図、図１５は図１２に示す半導体装置の裏面側の構造の一例を示す裏面図、図１６は図１２に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図である。また、図１７は図１６のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図１８は図１６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図１９は図１２に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図、図２０は図１２に示す半導体装置の実装構造の一例を示す側面図、図２１は図２０に示す半導体装置の実装構造の一例を示す断面図である。
本実施の形態２の半導体装置は、実施の形態１の半導体パッケージ６と同様に、リードフレームを用いて組み立てられる樹脂封止形の小型の半導体パッケージ８であり、実施の形態１の半導体パッケージ６と略同様の構造のものであるが、半導体パッケージ６より更に小型化を図ったものである。本実施の形態２で説明する半導体パッケージ８のサイズは、例えば、０．８ｍｍ×０．８ｍｍ×０．３５ｍｍ（厚さ）である。
図１２〜図１８を用いて本実施の形態２の半導体パッケージ８の詳細構成について説明すると、複数の電極パッド（端子）１ｃが形成された主面１ａとこの主面１ａとは反対側の裏面１ｂとを備えた半導体チップ１と、半導体チップ１が搭載された上面２ａとこの上面２ａとは反対側の下面２ｂとを備えた複数のリード端子２と、主面４ａとこの主面４ａとは反対側の裏面４ｂとを備えた封止体４とを有している。
なお、半導体パッケージ８も、図１５及び図１６に示すように４本のリード端子２を有している場合であり、４本のリード端子２は、図１７及び図１８に示すようにそれぞれの上面２ａが半導体チップ１のそれぞれに対応する電極パッド１ｃとバンプを介して電気的に接続されている。すなわち、半導体チップ１は、４本のリード端子２に複数のバンプを介してフリップチップ接続されている。ここで、バンプの主材料は、例えば、金であり、したがって、半導体チップ１は、金バンプ５を介して４本のリード端子２にフリップチップ接続されている。
また、４本のリード端子２それぞれの下面２ｂは、図１７及び図１８に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、４本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。なお、上面２ａから第２下面２ｄまでの距離（リード厚）は、上面２ａから第１下面２ｃまでの距離（リード厚）よりも短い（薄い）。
すなわち、半導体パッケージ８においても、４本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら４本のリード端子２それぞれの第１下面２ｃが、本実施の形態２の半導体装置の外部端子となっている。
一方、４本のリード端子２それぞれの第２下面２ｄは、それぞれのリード端子２の裏面側がハーフエッチング加工されたことによって形成されたものであり、図１７及び図１８に示すように、第２下面２ｄは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られたことにより形成されたものである。図１９は裏面４ｂ側から封止体４を透過して各リード端子２のハーフエッチング領域を示したものであり、図１９中、斜線部がハーフエッチングされた領域であるハーフエッチング部２ｈを示している。したがって、それぞれのリード端子２において、このハーフエッチング部２ｈでは、リード端子２の厚さが薄くなっており、各リード端子２の厚さが薄くなった領域の封止体４の裏面４ｂ側を向いた面が第２下面２ｄである。
さらに、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工されているため、各リード端子２において、半導体チップ１がフリップチップ接続された上面２ａの面積より、封止体４の裏面４ｂに露出する第１下面２ｃの面積の方が小さい（上面２ａの面積＞第１下面２ｃの面積）。
したがって、本実施の形態２の半導体パッケージ８においても、その平面視において、図１７及び図１８に示すように、４本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、図１７及び図１８に示す本実施の形態１の半導体装置の距離Ｐは０．２０ｍｍ程度であり、距離Ｑは０．１０〜０．１２ｍｍ程度である。また、４本のリード端子２それぞれの第１下面２ｃ間の距離Ｐ、及び上面２ａ間の距離Ｑは、４本のリード端子２の配列方向に沿った方向の距離であるが、４本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
また、半導体パッケージ８では、４本のリード端子２それぞれは、図１３に示すように、上面２ａと第１下面２ｃとに連なる第１側面２ｆを含む２つの側面２ｅを備えている。さらに、封止体４は、主面４ａと裏面４ｂとに連なる２つの第１側面４ｄを含む４つの側面４ｃを備えており、図１３及び図１５に示すように、封止体４の第１側面４ｄ及び裏面４ｂにおいて、４つのリード端子２それぞれの第１側面２ｆと第１下面２ｃとが繋がった状態で露出している。
また、４本のリード端子２それぞれは、図１４に示すように上面２ａと第２下面２ｄとに連なる第２側面２ｇを備えている。さらに、封止体４は、主面４ａと裏面４ｂとに連なり、かつ第１側面４ｄと交差する２つの第２側面４ｅを備えており、４本のリード端子２それぞれの第２側面２ｇは、封止体４の２つの第２側面４ｅに露出している。
なお、封止体４の第２側面４ｅにおいて、４本のリード端子２それぞれの第２側面２ｇの両側を含む周囲に封止体４の第２側面４ｅの一部が配置されている。すなわち、封止体４の２つの第２側面４ｅにおいては、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られて凹んだ形状となっており、その凹んだ部分（第２下面２ｄ）を覆うようにモールドレジンが充填されていることにより、各リード端子２それぞれの露出した第２側面２ｇは、その周囲が封止体４の第２側面４ｅの一部（モールドレジン）によって囲まれている。
また、半導体パッケージ８では、封止体４の第１側面４ｄにおいて、図１３及び図１６に示すように、リード端子２それぞれの第１側面２ｆ間の距離Ｋが、上面２ａ間の距離Ｊより長くなっている（Ｋ＞Ｊ）。なお、本実施の形態２の半導体装置の距離Ｋは０．２０ｍｍ程度であり、距離Ｊは０．１０ｍｍ程度である。
一方、図１４及び図１６に示すように封止体４の第２側面４ｅでは、リード端子２それぞれの第２側面２ｇ間の距離Ｍと、上面２ａ間の距離Ｌとが同じ長さとなっている（Ｌ＝Ｍ）。なお、本実施の形態２の半導体装置の距離Ｍ及び距離Ｌは０．１２ｍｍ程度である。
本実施の形態２の半導体パッケージ８は、実施の形態１の半導体パッケージ６をさらに小型化したものである。したがって、封止体４の裏面４ｂに露出する外部端子である４本のリード端子２の第１下面２ｃの面積もそれぞれ小さくなり、半導体パッケージ８を実装基板に半田実装した際に半田との接続強度が低くなる虞がある。したがって、半田との接続強度を確保するための対策として、封止体４の裏面４ｂから第１側面４ｄにかけてリード端子２の第１下面２ｃと第１側面２ｆとが連なった状態で露出している。
このような構造にすることにより、図２０及び図２１に示すように、実装基板１０に半導体パッケージ８を半田実装した際に、第１側面２ｆの高さまで半田フィレット９が形成されるので、半導体パッケージ８の実装強度を向上させることができる。これは、例え半導体パッケージ８が小型化されても、半導体パッケージの側面から裏面にかけて、端子の側面２ｅと裏面（下面２ｂ）とを連なった状態で露出させることで、半田接続に寄与する端子面積を大きくすることができる。その結果、半田との接続面積を大きく確保することができるので、半導体パッケージ８の実装強度を向上させることができる。
また、封止体４の第１側面４ｄにおいて、リード端子２それぞれの第１側面２ｆの両側に封止体４の第１側面４ｄの一部が配置されていることにより、封止体４の水平方向（横方向）に対するリード端子２の抜けを防止することができる。
さらに、封止体４の第２側面４ｅにおいては、リード端子２それぞれの第２側面２ｇの周囲に封止体４の第２側面４ｅの一部が配置されている。つまり、リード端子２の第２側面２ｇの周囲が封止体４のモールドレジン（封止用樹脂）によって囲まれているため、封止体４の水平方向（横方向）及び高さ方向の両方向に対してリード端子２の抜けを防止することができる。その結果、半導体パッケージ８の信頼性の向上を図ることができる。
本実施の形態２の半導体パッケージ８のその他の構造とその他の効果については、実施の形態１の半導体パッケージ６のものと同様であるため、その説明は省略する。
（実施の形態３）
図２２は本発明の実施の形態３の半導体装置の組み立て手順の一例を示す製造フロー図、図２３は図２２の半導体装置の組み立てにおけるスタッドバンプボンディング後の構造の一例を示す平面図、図２４は図２２の半導体装置の組み立てにおけるウェハダイシング後の構造の一例を示す平面図、図２５は図２２の半導体装置の組み立てにおけるフレームテープ貼付け後の構造の一例を示す平面図である。また、図２６は図２５のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図２７は図２２の半導体装置の組み立てにおけるフリップチップボンディング後の構造の一例を示す平面図、図２８は図２７のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図２９は図２２の半導体装置の組み立てにおけるレジンモールド後の構造の一例を示す平面図、図３０は図２９のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。さらに、図３１は図２２の半導体装置の組み立てにおけるテープ剥離後の構造の一例を示す平面図、図３２は図３１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３３は図２２の半導体装置の組み立てにおけるＰＫＧダイシング時の状態の一例を示す斜視図、図３４は図３３に示すＰＫＧダイシング時の詳細構造の一例を示す断面図、図３５は図３４に示すＰＫＧダイシング後の構造の一例を示す平面図である。また、図３６は図２２の半導体装置の組み立てにおけるテスト及びテーピング後の構造の一例を示す平面図、図３７は図３６のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
本実施の形態３は、実施の形態１の半導体パッケージ６の組み立て方法について説明するものであり、図２２の製造フローに沿って説明する。
まず、図２２のステップＳ１に示すスタッドバンプボンディング（ＳＢＢ）を行う。ここでは、図２３に示すようなそれぞれに半導体集積回路が形成された複数のチップ領域１１ａを有する半導体ウェハ１１を準備し、この半導体ウェハ１１の各チップ領域１１ａのパッドに金バンプ５を形成する。なお、金バンプ５はスタッドバンプボンディングを行う専用装置（スタッドバンプボンダ）を用いることで形成される。スタッドバンプボンダは、ボンディングツールであるキャピラリを有し、そのキャピラリ内に金ワイヤが通されている。金バンプ５は、最初にキャピラリの先端から露出した金ワイヤに高電圧スパークを飛ばして金ボール（イニシャルボール）を形成し、それを各チップ領域１１ａのパッドに熱と超音波を併用して金属接合させ、最後に金ワイヤを引きちぎることにより形成される。
その後、図２２のステップＳ２に示すウェハダイシング（ＤＧ）を行う。ここでは図２３に示す半導体ウェハ１１をダイシングによって図２４に示す各半導体チップ１に個片化する。このとき、各半導体チップ１のパッドには金バンプ５が設けられた状態になっている。
その後、図２２のステップＳ３に示すフレームテープ貼り付けを行う。フレームテープ貼り付け工程は、最初に個々のパッケージ領域に、半導体チップ１を搭載可能な上面２ａと、上面２ａとは反対側の下面２ｂとを備えた薄板状のリードフレーム１２を準備する。なお、リードフレーム１２は、例えば、銅合金をエッチング加工することによって形成されたものである。また、リードフレーム１２では、下面２ｂが、図６及び図７に示す第１下面２ｃと、上面２ａと第１下面２ｃとの間に位置する第２下面２ｄとを有しており、平面視において第１下面２ｃ間の距離Ｐが、上面２ａ間の距離Ｑよりも長くなるように、複数のリード端子２が形成されている（Ｐ＞Ｑ）。
次に図２５及び図２６に示すように、リードフレーム１２の下面２ｂ側にフレームテープ１３を貼り付ける。なお、本実施の形態３では、半導体パッケージ６の組み立てとして、リードフレーム１２の４つのパッケージに相当する領域を代表的に取り上げて説明するが、１枚のリードフレーム１２には更に多数のパッケージに相当する領域が形成されている。
また、リードフレーム１２に貼り付けるフレームテープ１３は、例えば、耐熱性の高い（例えば、耐熱性温度２２０℃程度）ポリイミドテープ等である。後述するフリップチップボンディングは、このフレームテープ１３を真空吸着することによりリードフレーム１２全体を吸着固定し、実施される。さらに、フレームテープ１３は、樹脂モールディング時にレジン（封止用樹脂）漏れを防ぐ役割も有する。
その後、図２２のステップＳ４に示すフリップチップボンディング（ＦＣＢ）を行う。リードフレーム１２の複数のリード端子２それぞれの上面２ａ上に半導体チップ１を配置し、その後、半導体チップ１の複数の電極パッド１ｃと複数のリード端子２それぞれの上面２ａとを電気的に接続する。本実施の形態３では、図２７及び図２８に示すように半導体チップ１の複数の電極パッド１ｃと、複数のリード端子２の上面２ａそれぞれとを、金バンプ（スタッドバンプ）５を介して電気的に接続する（フリップチップボンディングする）。なお、リード端子２と金バンプ５との金属接合は、超音波と熱とを併用する。フリップチップボンディング時のフレーム温度は、例えば、７０〜１００℃であり、１つの半導体チップ当たり５０〜２００ｇ程度の荷重を付与してフリップチップボンディングを行う（ただし、これは４ピンの半導体チップ１の場合の一例であり、フリップチップボンディング時の荷重は半導体チップ１のピン数に応じて種々変わることは言うまでもない）。さらに、半導体チップ１のフリップチップボンディングは、前述の実施の形態１で説明したように、フリップチップ接続された半導体チップ１とリード端子２との間にモールレジン（封止用樹脂）を隙間無く充填させる必要があるため、図９に示すフリップチップ接続後の半導体チップ１の主面１ａとリード端子２の上面２ａとの距離Ｄが２０μｍ以上確保されるように行う。前述の荷重条件は、このことに対応した条件となっている。
また、フリップチップボンディング時には、ポーラス状のボンディングステージを用いてステージ側からフレームテープ１３を全面的に吸着するように行うとよい。このようにすることでボンディングステージにリードフレーム全体が確実に吸着固定されるので、ボンディング時に超音波が逃げることが無くなり、安定してフリップチップボンディングを行うことができる。
その後、図２２のステップＳ５に示すレジンモールドを行う。ここでは、図２９及び図３０に示すように複数の半導体チップ１と、複数のリード端子２とを一括してモールドレジン（封止用樹脂）で覆い、一括封止体１４を形成する。
なお、モールドレジン充填の際には、半導体チップ１及び複数のリード端子２それぞれの一部を封止するとともに、図６及び図７に示すように複数のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出するように封止体４を形成し、半導体パッケージ６の平面視において、複数のリード端子２それぞれの第１下面２ｃ間の距離Ｐが、上面２ａ間の距離Ｑよりも長くなる（Ｐ＞Ｑ）ように封止体４を形成する。
封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃは、半導体装置の外部端子面であり、実装基板に実装された時に実装基板上に設けられた端子と半田で電気的に接続される面である。そのため、リード端子２の第１下面２ｃ上に異物が付着すると、半田が濡れなくなり、半導体装置の実装不良を引き起こす危険性が高くなる。そのため、組立時のリード端子２の第１下面２ｃ上の汚染には注意を払う必要がある。図３０に示すように、リードフレーム１２（図２８参照）の第１下面２ｃ上にはフレームテープ１３が貼り付けられているので、モールドレジン樹脂を充填する時に樹脂漏れが発生することはない。したがって、第１下面２ｃ上にモールドレジン樹脂が付着することを防止できる。
なお、フリップチップボンディング工程で半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄを２０μｍ以上確保しているので、半導体チップ１とリード端子２との間にモールドレジン（封止用樹脂）を隙間無く充填することができる。封止用樹脂のフィラー径は、例えば、平均１０μｍ程度である。レジンモールドの際、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間が２０μｍ以上確保されており、それよりも小さいフィラーが引っ掛かることはない。このようなことから、モールドレジン（封止用樹脂）の充填時にモールドレジンボイドが発生することを防止することができる。
その後、図２２のステップＳ６に示すテープ剥離を行う。ここでは、図３１及び図３２に示すように、一括封止体１４の裏面側（リード端子２の下面側）に貼り付けられた図３０に示すフレームテープ１３を剥離する。
その後、図２２のステップＳ７に示すポストキュアベークを行う。レジン（封止用樹脂
）によって形成された一括封止体１４をベーク処理し、封止用樹脂の硬化を促進させる。
その後、図２２のステップＳ８に示すレーザマークを行って一括封止体１４の表面に所望のマークを付す。
その後、図２２のステップＳ９に示すＰＫＧダイシング（Ｐ−ＤＧ）を行う。ここでは、図３３〜図３５に示すように、ダイシングテープ１６を介してウェハリング１５に固定された一括封止体１４を、ダイシングブレード１７によって切断して各半導体パッケージ６に個片化する。
その後、図２２のステップＳ１０に示すテストを行う。ここでは、図３６及び図３７に示す個片化された半導体パッケージ６の電気的特性検査を行う。
その後、図２２のステップＳ１１に示すテーピングを行って半導体パッケージ６の出荷となる。
以上により、半導体パッケージ６の組み立てを完了する。
次に、本実施の形態３の図２２のステップＳ１に示すスタッドバンプボンディング工程について詳しく説明する。
図３８は本発明の実施の形態３の半導体装置の組み立てのスタッドバンプボンディングにおけるイニシャルボール形成時の構造を示す断面図、図３９は図３８のスタッドバンプボンディングにおけるスタッドバンプ形成時の構造を示す断面図、図４０は図３８のスタッドバンプボンディングにおけるダイシング後の構造を示す断面図、図４１は図３８のスタッドバンプボンディングにおけるフリップチップボンディング後の構造を示す拡大部分断面図、図４２は比較例のキャピラリによるスタッドバンプボンディングにおけるスタッドバンプ形成時の構造を示す断面図である。
半導体チップ１は、主面１ａのパッド（端子）の周囲にメタル配線が配置されているものもあり、その場合、スタッドバンプ（金バンプ５）がパッドからはみ出してしまうと電気的に短絡（ショート）する虞がある。そのため、スタッドバンプはパッド内に収まるようにパッド上に形成しなければならない。
図３９に示すように、スタッドバンプは、半導体チップ１の主面１ａのパッド（端子）に接続される台座５ｂと、台座５ｂ上のチャンファ部５ａと、チャンファ部５ａ上の金ワイヤ部５ｃとで構成される。図３８に示すように、最初にキャピラリ１８の先端に金ボール（ボール、イニシャルボール）５ｄを形成し、これを半導体チップ１の主面１ａのパッド（端子）にボンディングする。台座５ｂはこの時にキャピラリ１８とパッドとの間で潰されて形成された部分であり、チャンファ部５ａは、キャピラリ１８のインサイドチャンファ１８ａによって形成された部分である。
例えば、パッドサイズが□８０μｍ程度のパッドの場合、スタッドバンプのサイズは、位置ズレも考慮した上で、バンプ径が約７０μｍ程度、バンプ厚Ｒ（図３９に示す台座５ｂの厚さＳ＋チャンファ部５ａの厚さＴ）で約３０μｍ程度となる。
本発明者が検討した結果によると、リードにフリップチップ実装した後のチップ表面からリード表面までの距離（図４１に示す距離Ｖであり、以降、この距離をスタンドオフ値ともいう）を２０μｍ以上確保するためには、バンプ厚として最低２５μｍ以上必要であり、約３０μｍ程度確保されていれば、十分であることが分かった。そして、スタンドオフ値を最低２０μｍ確保できれば、前述の実施の形態１で説明した通り、モールドレジンの充填性を確保することができる。
しかしながら、スタンドオフ値を最低２０μｍは確保できないと、モールドレジンをチップ表面〜リード表面間の空間に隙間無く充填することができなくなってしまい、モールドボイドが発生する。モールドボイドが形成され、ボイド内に水分が溜まった状態で半田リフローにかけるとリフロークラック（パッケージクラック）が発生する。また、ボイドがバンプに接触しているとモールド（封止体）の方へ応力が分散せず、接続部（パッドとスタッドバンプとの界面及びスタッドバンプとリード端子との界面）に応力が集中するようになるので、接続部が破断する恐れが高くなる。これらのことから、半導体装置の信頼性が低下する。
また、パッドサイズが□８０μｍ程度よりも小さい□７０μｍ程度になった場合、パッドからスタッドバンプがはみ出さないようにするためには、イニシャルボールを小さくする、つまり金の体積を小さくすることになる。
しかし、この方法では使用する金量（金の体積）を減らすので、バンプ厚（台座の厚さ＋チャンファ部の厚さ）の最低値２５μｍを確保することができなくなる。バンプ厚を最低でも２５μｍ以上確保できなければ、前述のフリップチップ後のスタンドオフの最低値２０μｍも確保できなくなり、モールドレジンの充填性は下がってしまう。
そのため、金の体積を確保しつつ、パッドからスタッドバンプがはみ出さないようにスタッドバンプを形成する必要がある。当然のことながら、スタッドバンプのパッドに対する接合強度確保の課題もクリアしなければならない。
そこで、本実施の形態３では、パッドからスタッドバンプがはみ出さないようにキャピラリのインサイドチャンファで金の保管量（体積）を確保しつつ、安定した接合強度を確保可能なキャピラリを用いてスタッドバンプを形成している。
本実施の形態３で用いられるキャピラリの形状を図３８と図３９に示す。本実施の形態３ではパッドサイズが７０μｍである。最初に図３８に示すように直径Ｐが約５５μｍ前後のイニシャルボール（金ボール５ｄ）を形成する。そしてキャピラリは、スタッドバンプ（金バンプ５）のチャンファ部（金線と台座に挟まれた部分）５ａに荷重が掛かる領域（インサイドチャンファ１８ａの領域）を長くし、超音波と荷重を印加している間、スタッドバンプがパッドにしっかり押え付けられるような形状となっている。
図３９に示すように、キャピラリ１８のインサイドチャンファ（ボール保管部）１８ａによって形成されるスタッドバンプ（金バンプ５）のチャンファ部５ａは、台座５ｂと金ワイヤ部５ｃの間の部分の領域であり、距離Ｔの領域である。ここで直径約５５μｍ前後の金ボール５ｄがキャピラリ１８によって押圧されて形成された台座５ｂの直径Ｑは例えば約６０μｍ程度となり、□７０μｍのパッドからはみ出すことはない。さらに、その際の台座５ｂの厚さＳは約１０μｍ程度、チャンファ部５ａの厚さＴは約１５μｍ程度であり、インサイドチャンファ１８ａに金（の体積）をより多く保管させようとした結果、チャンファ部５ａの厚さは、台座５ｂの厚さよりも厚くなっている。さらに台座５ｂの厚さがチャンファ部５ａの厚さよりも薄いことは、キャピラリからの超音波も確実に伝わるので接合強度の向上もでき、横方向に広がる金の体積も少ないので小さなパッドからバンプがはみ出す危険性も低減することができる。なお、バンプ厚Ｒは、台座の厚さとチャンファ部の厚さの合計となるので、約２５μｍ程度となっている。
本実施の形態３では、金バンプ５のチャンファ部５ａの厚さが厚くなるようにキャピラリ１８の先端の凹状のインサイドチャンファ１８ａの深さを深くして、金ボール５ｄに対して荷重がかかる領域を長くするとともに、インサイドチャンファ１８ａへの金ボール５ｄの保管量（体積）が増えるようなキャピラリ形状とした。
図４２は、比較例のキャピラリ５６の形状とそれによって形成された金バンプ（スタッドバンプ）５７の形状を示すものである。この金バンプ５７の形状は、本発明者が検討した際にパッドとの接合強度が確保できず、剥がれが多発した形状である。比較例のキャピラリ５６によって形成された金バンプ５７の台座５７ｂの厚さＷは約２５μｍ程度、チャンファ部５７ａの厚さＸは約５μｍ程度、これにより、バンプ厚Ｙ（台座の厚さ＋チャンファ部の厚さ）は、約３０μｍ程度となっている。
ここで、図３９に示す本実施の形態３のキャピラリ１８と図４２に示す比較例のキャピラリ５６とで、それぞれのインサイドチャンファ１８ａ，５６ａの体積（容積）を比較すると、本実施の形態３のキャピラリ１８のインサイドチャンファ１８ａの体積（容積）は、４．７９×１０-5ｍｍ3 ／ボールであり、一方、比較例のキャピラリ５６のインサイドチャンファ５６ａの体積（容積）は、１．５９×１０-5ｍｍ3 ／ボールとなり、本実施の形態３のキャピラリ１８の方が約３倍程度インサイドチャンファ１８ａの体積（容積）が大きい。
このことから、図４２に示す比較例のキャピラリ５６を用いるよりも、本実施の形態３のキャピラリ１８を用いた場合の方が、金ボール（ボール）５ｄの押圧時に図３９に示すインサイドチャンファ１８ａにより多くの金が入り込むことがわかる。その結果、パッドサイズが小さくなってもフリップチップボンディング後の目標のスタンドオフ値を達成するだけの金の体積を確保することができる。さらにインサイドチャンファ１８ａの体積（容積）が大きくなっていることは、キャピラリ内面と金バンプ表面との接触面積も増えているので、ボンディング時にキャピラリ１８を介して金バンプ５に超音波と荷重をしっかりと伝達することができる。
したがって、図４１に示すようにフリップチップボンディング後のスタンドオフ値（Ｖ）の２０μｍを確保することができる。フリップチップボンディング後の金バンプ５の直径（Ｕ）は、約７０μｍである。
以上を纏めると、金バンプ（スタッドバンプ）５を形成する際に、先端に凹状のインサイドチャンファ（ボール保管部）１８ａが形成された本実施の形態３のキャピラリ１８を用いることで、インサイドチャンファ１８ａに金ボール５ｄの一部を保管しつつ押圧して、押圧後、チャンファ部５ａの厚さ＞台座５ｂの厚さとなるような金バンプ５を形成することができる。本実施の形態３では、一例として、金バンプ５のチャンファ部５ａの厚さは約１５μｍ程度、台座５ｂの厚さは約１０μｍ程度である。
また、別の言い方をすると、本実施の形態３のキャピラリ１８によって、押圧後のチャンファ部５ａの厚さが、台座５ｂの厚さの１．５倍程度となるような金バンプ５を形成することができる。
本実施の形態３のキャピラリ１８を用いて金バンプ（スタッドバンプ）５を形成することにより、キャピラリ１８のインサイドチャンファ１８ａの深さが深いため、押圧時に金ボール５ｄに対して荷重がかかる領域が長く（荷重がかかる面積が大きく）なり、フリップチップボンディング時の金バンプ５のパッドに対する接合強度を高くすることができる。
また、金バンプ５の体積を確保することができるため、実装後のスタンドオフ値を２０μｍ以上確保することができる。その結果、レジンモールド時にモールドレジン（封止用樹脂）を安定して隙間無く充填することができる。
さらに、モールドレジン１種類で充填することが可能となり、アンダーフィル等の液状レジンを浸透させて充填する必要が無くなるので、アンダーフィルの材料コスト・塗布工程を削減し、半導体装置全体としてコストを低減することができる。
（実施の形態４）
図４３は本発明の実施の形態４の半導体装置の構造の一例を示す平面図、図４４は図４３に示す半導体装置のＡから眺めた構造の一例を示す側面図、図４５は図４３に示す半導体装置のＢから眺めた構造の一例を示す側面図、図４６は図４３に示す半導体装置の裏面側の構造の一例を示す裏面図である。また、図４７は図４３に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図４８は図４７のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図４９は図４７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
本実施の形態４の半導体装置は、実施の形態１の半導体パッケージ６と同様に、リードフレームを用いて組み立てられる樹脂封止形の小型の半導体装置であり、実施の形態１の半導体パッケージ６と略同様の構造のものであるが、実施の形態１の半導体パッケージ６が４ピン（４端子）のものであったのに対して、本実施の形態４の半導体装置は、４ピンを越えるピン数のものであり、ここでは、その一例として、６ピンのＳＯＮ（Small Outline Non-leaded package) １９を取り上げて説明する。
図４３〜図４９を用いて本実施の形態４のＳＯＮ１９の詳細構成について説明すると、複数の電極パッド１ｃ（図４７参照）が形成された主面１ａとこの主面１ａとは反対側の裏面１ｂとを備えた半導体チップ１と、半導体チップ１が搭載された上面２ａとこの上面２ａとは反対側の下面２ｂとを備えた複数のリード端子２と、主面４ａとこの主面４ａとは反対側の裏面４ｂとを備えた封止体４とを有している。
ＳＯＮ１９は、図４６及び図４７に示すように６本のリード端子２を有している場合であり、６本のリード端子２は、図４８及び図４９に示すようにそれぞれの上面２ａが半導体チップ１のそれぞれに対応する電極パッド１ｃとバンプを介して電気的に接続されている。すなわち、半導体チップ１は、６本のリード端子２に複数のバンプを介してフリップチップ接続されている。ここで、バンプの主材料は、例えば、金であり、したがって、半導体チップ１は、金バンプ５を介して６本のリード端子２にフリップチップ接続されている。
また、６本のリード端子２それぞれの下面２ｂは、図４８及び図４９に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、６本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。なお、上面２ａから第２下面２ｄまでの距離（リード厚）は、上面２ａから第１下面２ｃまでの距離（リード厚）よりも短い（薄い）。
ＳＯＮ１９では、６本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら６本のリード端子２それぞれの第１下面２ｃが、本実施の形態４の半導体装置の外部端子となっている。
一方、６本のリード端子２それぞれの第２下面２ｄは、それぞれのリード端子２の裏面側がハーフエッチング加工されたことによって形成されたものである。つまり、図４８及び図４９に示すように、第２下面２ｄは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られたことにより形成されたものである。
また、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工されているため、各リード端子２において、半導体チップ１がフリップチップ接続された上面２ａの面積より、封止体４の裏面４ｂに露出する第１下面２ｃの面積の方が小さくなっている（上面２ａの面積＞第１下面２ｃの面積）。
したがって、本実施の形態４のＳＯＮ１９においても、その平面視において、図４８及び図４９に示すように、６本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、６本のリード端子２それぞれの第１下面２ｃ間の距離Ｐ、及び上面２ａ間の距離Ｑは、６本のリード端子２の配列方向に沿った方向の距離であるが、６本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
また、６本のリード端子２それぞれは、上面２ａと第２下面２ｄとに連なる側面２ｅをそれぞれ２つずつ有しており、図４４及び図４５に示すように、合計１０個の側面２ｅが封止体４の４つの側面４ｃに露出している。
なお、封止体４の各側面４ｃにおいて、各リード端子２それぞれの露出した側面２ｅは、その周囲に封止体４の側面４ｃの一部が配置されている。すなわち、各リード端子２それぞれの露出した側面２ｅは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られて凹んだ形状となっており、その凹んだ部分（第２下面２ｄ）を覆うようにモールドレジンが充填されていることにより、各リード端子２それぞれの露出した側面２ｅは、封止体４の側面４ｃの一部によって囲まれている。
さらに、封止体４の各側面４ｃにおいて、図４７に示すように６本のリード端子２それぞれの側面２ｅ間の距離Ｍは、上面２ａ間の距離Ｌより長くなっている（Ｍ＞Ｌ）。
本実施の形態４のＳＯＮ１９によれば、封止体４の裏面４ｂに露出する６本のリード端子２の第１下面２ｃ間の距離を上面２ａ間の距離より長くすることにより、実装基板等への半田実装時の半田ブリッジの発生を抑制することができる。
すなわち、小型化された半導体装置では、外部端子のピッチが狭いと半田実装の際に半田ブリッジを発生させてしまうが、本実施の形態４のＳＯＮ１９では、外部端子となる６本のリード端子２の第１下面２ｃ間の距離を長くすることで、半田実装時の半田ブリッジの発生を抑制することができる。
その結果、ＳＯＮ１９の小型化・薄型化を図りつつ、ＳＯＮ１９の信頼性の向上を図ることができる。
本実施の形態４のＳＯＮ１９のその他の構造とその他の効果については、実施の形態１の半導体パッケージ６のものと同様であるため、その説明は省略する。
次に、本実施の形態４の変形例の半導体装置について説明する。
図５０は本発明の実施の形態４の変形例の半導体装置の構造を示す平面図、図５１は図５０に示す半導体装置のＡから眺めた構造の一例を示す側面図、図５２は図５０に示す半導体装置のＢから眺めた構造の一例を示す側面図、図５３は図５０に示す半導体装置の裏面側の構造の一例を示す裏面図である。また、図５４は図５０に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図５５は図５４のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図５６は図５４のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
本実施の形態４の変形例の半導体装置は、ＳＯＮ１９と同様の６ピンのフリップチップ接続構造のＱＦＮ（Quad Flat Non-leaded Package) ２０の場合である。
図５０〜図５６を用いて変形例のＱＦＮ２０の詳細構成について説明すると、複数の電極パッド１ｃ（図５５参照）が形成された主面１ａとこの主面１ａとは反対側の裏面１ｂとを備えた半導体チップ１と、半導体チップ１が搭載された上面２ａとこの上面２ａとは反対側の下面２ｂとを備えた複数のリード端子２と、主面４ａとこの主面４ａとは反対側の裏面４ｂとを備えた封止体４とを有している。
ＱＦＮ２０についても、ＳＯＮ１９と同様に、図５３及び図５４に示すように６本のリード端子２を有しており、これら６本のリード端子２は、図５５及び図５６に示すようにそれぞれの上面２ａが半導体チップ１のそれぞれに対応する電極パッド１ｃとバンプを介して電気的に接続されている。すなわち、半導体チップ１は、金バンプ５を介して６本のリード端子２にフリップチップ接続されている。
また、６本のリード端子２それぞれの下面２ｂは、図５５及び図５６に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、６本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。
ＱＦＮ２０においても、６本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら６本のリード端子２それぞれの第１下面２ｃが、本実施の形態４の変形例の半導体装置の外部端子となっている。
一方、６本のリード端子２それぞれの第２下面２ｄは、それぞれのリード端子２の裏面側がハーフエッチング加工されたことによって形成されたものである。つまり、図５５及び図５６に示すように、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られたことにより第２下面２ｄは形成されたものである。
また、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工されているため、各リード端子２において、半導体チップ１がフリップチップ接続された上面２ａの面積より、封止体４の裏面４ｂに露出する第１下面２ｃの面積の方が小さくなっている（上面２ａの面積＞第１下面２ｃの面積）。
したがって、変形例のＱＦＮ２０においても、その平面視において、図５５及び図５６に示すように、６本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、６本のリード端子２それぞれの第１下面２ｃ間の距離（Ｐ）、及び上面２ａ間の距離（Ｑ）は、６本のリード端子２の配列方向に沿った方向の距離であるが、６本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
また、６本のリード端子２それぞれは、上面２ａと第２下面２ｄとに連なる側面２ｅをそれぞれ２つずつ有しており、図５１及び図５２に示すように、合計１０個の側面２ｅが封止体４の４つの側面４ｃに露出している。
なお、封止体４の各側面４ｃにおいて、各リード端子２それぞれの露出した側面２ｅは、その周囲に封止体４の側面４ｃの一部が配置されている。すなわち、各リード端子２それぞれの露出した側面２ｅは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られて凹んだ形状となっており、その凹んだ部分（第２下面２ｄ）を覆うようにモールドレジンが充填されていることにより、各リード端子２それぞれの露出した側面２ｅは、封止体４の側面４ｃの一部によって囲まれている。
本実施の形態４の変形例のＱＦＮ２０においても、封止体４の裏面４ｂに露出する６本のリード端子２の第１下面２ｃ間の距離を上面２ａ間の距離より長くすることにより、実装基板等への半田実装時の半田ブリッジの発生を抑制することができる。
すなわち、小型化された半導体装置では、外部端子のピッチが狭いと半田実装の際に半田ブリッジを発生させてしまうが、本実施の形態４のＱＦＮ２０においても、外部端子となる６本のリード端子２の第１下面２ｃ間の距離を長くすることで、半田実装時の半田ブリッジの発生を抑制することができる。
その結果、ＱＦＮ２０の小型化・薄型化を図りつつ、ＱＦＮ２０の信頼性の向上を図ることができる。
本実施の形態４の変形例のＱＦＮ２０のその他の構造とその他の効果については、実施の形態１の半導体パッケージ６のものと同様であるため、その説明は省略する。
（実施の形態５）
図５７は本発明の実施の形態５の半導体装置の裏面側の構造の一例を示す裏面図、図５８は図５７のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図５９は図５７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
本実施の形態５の半導体装置は、フリップチップ接続構造ではなく、ワイヤボンディング接続構造を採用している。本実施の形態５では、その一例として、実施の形態１の半導体パッケージ６と同様の４ピンの半導体パッケージ２１について説明する。
本実施の形態５の半導体パッケージ２１の実施の形態１の半導体パッケージ６との主な相違点は、フリップチップ接続構造をワイヤボンディング接続構造になっている点であり、それ以外の構造は、基本的に実施の形態１の半導体パッケージ６と同様である。
図５８及び図５９に示すように、半導体チップ１はその主面１ａを上方に向けて各リード端子２の上面２ａ上に搭載されており、半導体チップ１の主面１ａに形成された各電極パッド１ｃがリード端子２の上面２ａと金線等のワイヤ２２を介して電気的に接続されている。
また、実施の形態１の半導体パッケージ６と同様に、各リード端子２の一部と各ワイヤ２２、及び半導体チップ１が封止用樹脂（レジン）によって形成された封止体４によって樹脂封止されている。
その際、図５７に示すように、封止体４の裏面４ｂにおいても、各リード端子２の第１下面２ｃが露出している。
つまり、本実施の形態５の半導体パッケージ２１においても、実施の形態１の半導体パッケージ６と同様に、４本のリード端子２それぞれの下面２ｂは、図５８及び図５９に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、４本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。
したがって、半導体パッケージ２１においても、図５７に示すように、４本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら４本のリード
端子２それぞれの第１下面２ｃが本実施の形態５の半導体装置の外部端子となっている。
本実施の形態５の半導体パッケージ２１においても、その平面視において、図５８及び図５９に示すように、４本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、４本のリード端子２それぞれの第１下面２ｃ間の距離Ｐ、及び上面２ａ間の距離Ｑは、４本のリード端子２の配列方向に沿った方向の距離であるが、４本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
また、４本のリード端子２それぞれは、上面２ａと第２下面２ｄとに連なる側面２ｅを有しており、合計８つの側面２ｅが封止体４の４つの側面４ｃに露出している。
本実施の形態５の半導体パッケージ２１においても、封止体４の裏面４ｂに露出する４本のリード端子２の第１下面２ｃ間の距離を上面２ａ間の距離より長くすることにより、実装基板等への半田実装時の半田ブリッジの発生を抑制することができる。
すなわち、小型化された半導体装置では、外部端子のピッチが狭いと半田実装の際に半田ブリッジを発生させてしまうが、本実施の形態５の半導体パッケージ２１においても、外部端子となる４本のリード端子２の第１下面２ｃ間の距離を長くすることで、半田実装時の半田ブリッジの発生を抑制することができる。
その結果、半導体パッケージ２１の小型化・薄型化を図りつつ、半導体パッケージ２１の信頼性の向上を図ることができる。
また、これまで説明してきたように、リード端子２に関する主な特徴は、フリップチップ接続構造に限定されるものではなく、キャピラリとチップエッジとの干渉が発生しない範囲のパッケージサイズであれば、ワイヤボンディング接続構造にも適用できる。
本実施の形態５の半導体パッケージ２１のその他の構造とその他の効果については、実施の形態１の半導体パッケージ６のものと同様であるため、その説明は省略する。
（実施の形態６）
実施の形態１〜５まで、エッチングフレームを用いて組み立てられる樹脂封止形の小型の半導体装置について説明してきたが、本実施の形態６では電鋳フレームを用いて組み立てられる半導体装置について説明する。
最初に電鋳フレームについて説明する。電鋳フレームは以下の方法で製造される。
図６１は、電鋳フレームの製作フロー、図６２は図６１のそれぞれのステップの詳細を示す図である。
最初に図６１のステップＳｔ１に示すレジスト貼付け〜露光を行う。図６２（ａ）は、図６１のステップＳｔ１の詳細を示す図である。ここでは、ＳＵＳ（ステンレス鋼）５８の表裏面にフィルム状のレジスト５９を貼り付け、さらにレジスト５９上にフィルムマスク６０を配置する。フィルムマスク６０には、後のメッキ工程でＳＵＳ５８上にメッキを付けたい箇所に相当する部分が予め開口されている。そして、フィルムマスク６０上に紫外線６６を照射することで、フィルムマスク６０が開口されている下の部分のレジストにのみ紫外線６６が当たる。
次に図６１のステップＳｔ２に示す現像を行う。図６２（ｂ）は、図６１のステップＳｔ２の詳細を示す図である。ここでは、レジスト５９上に配置されたフィルムマスク６０を取り外し、現像液を用いてステップＳｔ１で紫外線６６が当たった部分のレジスト５９を溶出させ、除去する。これにより、レジスト５９が除去された部分には、ベースとなっているＳＵＳ５８の表裏面の一部が露出する。
次に図６１のステップＳｔ３に示すＡｕめっきを行う。図６２（ｃ）は、図６１のステップＳｔ３の詳細を示す図である。ここでは、ＳＵＳ５８の裏面側のレジスト５９上に保護フィルム６１を貼り付け、ステップＳｔ２でレジスト５９が除去された部分に露出したＳＵＳ５８上にＡｕめっき６２を施す。Ａｕめっき６２のめっき厚は、約０．２μｍ程度である。
次に図６１のステップＳｔ４に示すＮｉめっきを行う。図６２（ｄ）は、図６１のステップＳｔ４の詳細を示す図である。ここでは、ステップＳｔ３で施したＡｕめっき６２上にＮｉめっき６３を施す。Ｎｉめっき６３のめっき厚は、約６０μｍ前後である。なお、Ｎｉめっき６３はレジスト５９の厚さよりも厚く、レジスト５９の開口寸法よりも平面視において大きくなるようにめっきされている。そのため、Ｎｉめっき６３の断面形状は、マッシュルーム（きのこ）形状になっている（図６２（ｇ）に示すオーバーハング部２ｉを有している）。このような形状にしている理由については、後述する。
次に図６１のステップＳｔ５に示すＡｇめっきを行う。図６２（ｅ）は、図６１のステップＳｔ５の詳細を示す図である。ここでは、ステップＳｔ４で施したＮｉめっき６３上にＡｇめっき６４を施す。Ａｇめっき６４のめっき厚は、約２．５μｍ程度である。
次に図６１のステップＳｔ６に示すフレームエッチングを行う。図６２（ｆ）は、図６１のステップＳｔ６の詳細を示す図である。ここでは、最初にＳＵＳ５８の裏面側のレジスト５９上に貼り付けられた保護フィルム６１を除去し、レジスト５９の開口からさらに薬液でＳＵＳ５８をエッチングし、フレームの外枠（外形）を形成する。
最後に図６１のステップＳｔ７に示すレジスト除去を行う。図６２（ｇ）は、図６１のステップＳｔ７の詳細を示す図である。ここでは、ＳＵＳ５８の表裏面に残ったレジスト５９を除去する。これにより、ＳＵＳ５８上に下からＡｕめっき６２、Ｎｉめっき６３、及びＡｇめっき６４が積み上がった電鋳フレームが完成する。
図６３は本発明の実施の形態６の半導体装置の構造の一例を示す平面図、図６４は図６３に示す半導体装置のＡから眺めた構造の一例を示す側面図、図６５は図６３に示す半導体装置のＢから眺めた構造の一例を示す側面図、図６６は図６３に示す半導体装置の裏面側の構造の一例を示す裏面図である。また、図６７は図６３に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図６８は図６７のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図６９は図６７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図７０は図６３に示す半導体装置のリード端子におけるオーバーハング部の一例を示す平面図、図７１は図６３に示す半導体装置のフリップチップ接続部の構造の一例を示す拡大部分断面図である。
図６３〜図７１を用いて本実施の形態６の電鋳フレーム構造の半導体装置６５の詳細構成について説明すると、半導体装置６５は、複数の電極パッド１ｃ（図６８参照）が形成された主面１ａとこの主面１ａとは反対側の裏面１ｂとを備えた半導体チップ１と、半導体チップ１が搭載された上面２ａとこの上面２ａとは反対側の下面２ｂとを備えた複数のリード端子２と、主面４ａとこの主面４ａとは反対側の裏面４ｂとを備えた封止体４とを有している。
半導体装置６５は、図６６及び図６７に示すように４本のリード端子２を有している場合であり、４本のリード端子２は、図６８及び図６９に示すようにそれぞれの上面２ａが半導体チップ１のそれぞれに対応する電極パッド１ｃとバンプを介して電気的に接続されている。すなわち、半導体チップ１は、４本のリード端子２に複数のバンプを介してフリップチップ接続されている。ここで、バンプの主材料は、例えば、金であり、したがって、半導体チップ１は、金バンプ５を介して４本のリード端子２にフリップチップ接続されている。
また、４本のリード端子２それぞれの下面２ｂは、図６８及び図６９に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、４本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。なお、上面２ａから第２下面２ｄまでの距離（リード厚）は、上面２ａから第１下面２ｃまでの距離（リード厚）よりも短い（薄い）。
半導体装置６５は、４本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら４本のリード端子２それぞれの第１下面２ｃが、本実施の形態６の半導体装置６５の外部端子となっている。
一方、４本のリード端子２それぞれの第２下面２ｄは、前述の電鋳フレームの製造方法で説明したように、Ｎｉめっき６３をレジスト５９の開口寸法よりも平面視において大きくなるようにめっきしたことにより形成されたものである（図７０に示す斜線部のオーバーハング部２ｉ）。そのため、各リード端子２において、半導体チップ１がフリップチップ接続された上面２ａの面積より、封止体４の裏面４ｂに露出する第１下面２ｃの面積の方が小さくなっている（上面２ａの面積＞第１下面２ｃの面積）。
したがって、本実施の形態６の半導体装置６５においても、その平面視において、図６８及び図６９に示すように、４本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、４本のリード端子２それぞれの第１下面２ｃ間の距離Ｐ、及び上面２ａ間の距離Ｑは、４本のリード端子２の配列方向に沿った方向の距離であるが、４本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
このように、本実施の形態６の半導体装置６５も、封止体４の裏面４ｂに露出する４本のリード端子２の第１下面２ｃ間の距離を上面２ａ間の距離より長くすることにより、実装基板等への半田実装時の半田ブリッジの発生を抑制することができる。
また、それぞれのリード端子２はオーバーハング部２ｉを有しており、そのオーバーハング部２ｉの下面、つまり第２下面２ｄの部分が封止体４に食い込んでいる。このような構造にしているのは、リード端子２の抜けを防止するためであり、前述の図６１のステップＳｔ４及び図６２（ｄ）で説明したＮｉめっき６３の断面形状を、マッシュルーム（きのこ）形状にするのも、このためである。
以上の結果、半導体装置６５の小型化・薄型化を図りつつ、半導体装置６５の信頼性の向上を図ることができる。
本実施の形態６の半導体装置６５のその他の構造とその他の効果については、実施の形態１の半導体パッケージ６のものと同様であるため、その説明は省略する。
次に本実施の形態６の半導体装置６５の製造方法について説明する。本実施の形態６の半導体装置６５の基本的な製造方法は、前述の実施の形態３で説明したものと同じである。図７２に本発明の実施の形態６の半導体装置の組み立て手順の一例を示す製造フロー図を示す。図２２の製造フロー図と異なる点は以下の３つである。
１つ目は、図７２の製造フローは、図２２のステップＳ３のフレームテープ貼り付けの工程が削除されている。これは、エッチングフレームから電鋳フレームになったことによる効果の１つであり、ＳＵＳ５８がフレームテープ１３の役割を果たすようになるので、フレームテープ１３を不要にすることができる。
２つ目は、図２２のステップＳ６のテープ剥離の工程が、図７２のステップＳ６ａのＳＵＳ剥離工程に変わっている。図７３は図７２の半導体装置の組み立てにおけるＳＵＳ剥離後の構造の一例を示す平面図、図７４は図７３のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。図７３及び図７４に示すように、一括封止体１４の裏面側（リード端子２の下面側）に貼り付けられたＳＵＳ５８を剥離する。
３つ目は、図２２のステップＳ９のＰＫＧダイシング（Ｐ−ＤＧ）の工程が、一括封止体１４とリード端子２との２材料を切断していたのに対し、図７２のステップＳ９ａのダイシング（Ｐ−ＤＧ）は、一括封止体１４の１材料のみを切断するようになっている。図７５はＰＫＧダイシング時の詳細構造の一例を示す断面図、図７６は図７５に示すＰＫＧダイシング後の構造の一例を示す平面図である。本実施の形態６の半導体装置６５は、電鋳フレームを用いており、各リード端子２は上記で説明したようにめっきで個々に積み上げて形成されているので、エッチングフレームのように各パッケージ（半導体装置）間を跨る（連結された）部分が無い。したがって、ＰＫＧダイシングでリード端子２を切断することが無くなる。このように、電鋳フレームを用いることにより、リード端子を切断することが無くなり、一括封止体１４のみを切断するようになるので、エッチングフレームを用いる場合に比べて、ダイシング時のブレードの進行スピードを上げることができる。また、一括封止体１４よりも硬いリード端子を切断することが無くなるので、ブレードの耐久性を向上させることができる。なお、これらは、ＰＫＧダイシング工程の工程時間短縮、及び治工具費用の低減に繋がるものであって、半導体装置全体のコスト低減に有効である。
（実施の形態７）
図７７は本発明の実施の形態７の半導体装置の構造の一例を示す平面図、図７８は図７７に示す半導体装置のＡから眺めた構造の一例を示す側面図、図７９は図７７に示す半導体装置のＢから眺めた構造の一例を示す側面図、図８０は図７７に示す半導体装置の裏面側の構造の一例を示す裏面図である。また、図８１は図７７に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図８２は図８１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図８３は図８１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図８４は図７７に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。
図７７〜図８４に示す本実施の形態７の半導体装置は、実施の形態１の半導体パッケージ６と同様に、リードフレームを用いて組み立てられる樹脂封止形の小型の半導体パッケージ６７である。
本実施の形態７の半導体パッケージ６７は、実施の形態１の半導体パッケージ６に比べて、リード端子２における封止体４の対向する一方の側面４ｃである第１側面４ｄに沿った方向の幅を広げたものである。
これは、フリップチップ接続における半導体チップ１の電極パッド１ｃのパッド配列の自由度を高める（フリップチップ接続時のフレキシビリティ性を向上させる）ために、リード端子２の幅を広げたものである。ここでは、実施の形態１の半導体パッケージ６の各リード端子２に比べて、０．０６ｍｍ程度幅を広げてフリップチップ接続領域を拡大している。なお、リード端子２はその端部付近を、パッケージ個片化のためのダイシング時のストレス低減、ダイシング時のめっきバリ低減、及びリード端子２の引き抜き強度の向上、のために封止体４の内側に埋め込むオフセット部（ハーフエッチング部２ｈ）を有している。そこで、リード端子２の幅を広げると、元々、半導体チップ１に比べて密着度が高くない金属製のリード端子２と樹脂とが接する箇所の直線長さが更に長くなって、リード端子２と樹脂との密着度が更に悪化し、その結果、オフセット部（ハーフエッチング部２ｈ）における樹脂の保持力（リード端子２と樹脂の密着力）が弱まる。
この状態でパッケージダイシングを行うと、ダイシング時のストレスでリード端子２と樹脂の界面で剥離が発生する場合がある。
図７７〜図８４に示す本実施の形態７の半導体パッケージ６７は、ダイシング時のリード端子２と樹脂の剥離を低減することが可能な構造を有するものである。
なお、本実施の形態７の半導体パッケージ６７の基本的な構造については、実施の形態１の半導体パッケージ６と同様である。
図７７〜図８４を用いて本実施の形態７の半導体パッケージ６７の構成について説明すると、複数の電極パッド（端子）１ｃが形成された主面１ａとこの主面１ａとは反対側の裏面１ｂとを備えた半導体チップ１と、半導体チップ１が搭載された上面２ａとこの上面２ａとは反対側の下面２ｂとを備えた複数のリード端子２と、主面４ａとこの主面４ａとは反対側の裏面４ｂとを備えた封止体４とを有している。
半導体パッケージ６７は、４本のリード端子２を有しており、これら４本のリード端子２は、図８２及び図８３に示すようにそれぞれの上面２ａが半導体チップ１のそれぞれに対応する電極パッド１ｃと金バンプ５を介して電気的に接続されている。すなわち、半導体チップ１は、４本のリード端子２に複数の金バンプ５を介してフリップチップ接続されている。
また、４本のリード端子２それぞれの下面２ｂは、図８２及び図８３に示すように封止体４の裏面４ｂに露出する第１下面２ｃと、４本のリード端子２それぞれの上面２ａと第１下面２ｃとの間に位置し、かつ封止体４内に配置された第２下面２ｄと、を有している。なお、上面２ａから第２下面２ｄまでの距離（リード厚）は、上面２ａから第１下面２ｃまでの距離（リード厚）よりも短い（薄い）。
すなわち、図８０に示すように４本のリード端子２それぞれの第１下面２ｃが封止体４の裏面４ｂに露出しており、これら４本のリード端子２それぞれの第１下面２ｃが、本実施の形態７の半導体装置の外部端子となっている。
一方、４本のリード端子２それぞれの第２下面２ｄは、それぞれのリード端子２の裏面側がハーフエッチング加工されたことによって形成されたものであり、図８２及び図８３に示すように、第２下面２ｄは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られたことにより形成されたものである。図８４は裏面４ｂ側から封止体４を透過して各リード端子２のハーフエッチング領域を示したものであり、図８４中、斜線部がハーフエッチングされた領域であるハーフエッチング部２ｈを示している。したがって、それぞれのリード端子２において、このハーフエッチング部２ｈでは、リード端子２の厚さが薄くなっており、各リード端子２の厚さが薄くなった領域の封止体４の裏面４ｂ側を向いた面が第２下面２ｄである。
さらに、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工されているため、各リード端子２において、半導体チップ１がフリップチップ接続された上面２ａの面積より、封止体４の裏面４ｂに露出する第１下面２ｃの面積の方が小さい（上面２ａの面積＞第１下面２ｃの面積）。
したがって、半導体パッケージ６７の平面視において、図８２及び図８３に示すように、４本のリード端子２それぞれの隣り合った第１下面２ｃ間の距離Ｐは、隣り合った上面２ａ間の距離Ｑよりも長くなっている（Ｐ＞Ｑ）。なお、４本のリード端子２それぞれの第１下面２ｃ間の距離Ｐ、及び上面２ａ間の距離Ｑは、４本のリード端子２の配列方向に沿った方向の距離であるが、４本のリード端子２の対角線方向の距離においても前記Ｐ＞Ｑの関係は成立している。
また、４本のリード端子２それぞれは、上面２ａと第２下面２ｄとに連なる側面２ｅをそれぞれ２つずつ有しており、図７８及び図７９に示すように、合計８つの側面２ｅが封止体４の４つの側面４ｃ（２つの第１側面４ｄと２つの第２側面４ｅ）にそれぞれ２つずつ露出している。
なお、封止体４の各側面４ｃにおいて、各リード端子２それぞれの露出した側面２ｅは、その周囲に封止体４の側面４ｃの一部が配置されている。すなわち、各リード端子２それぞれの露出した側面２ｅは、それぞれのリード端子２の裏面側の周縁部がハーフエッチング加工で削られて凹んだ形状となっており、その凹んだ部分（第２下面２ｄ）を覆うようにモールドレジンが充填されていることで、各リード端子２それぞれの露出した側面２ｅは、封止体４の側面４ｃの一部によって囲まれている。つまり、オフセット部（ハーフエッチング部２ｈ）となっている。
さらに、封止体４の各側面４ｃ（対向する一方の一組の第１側面４ｄと、これら一組の第１側面４ｄと交差し、かつ同じく対向する他方の一組の第２側面４ｅ）において、図８１に示すように４本のリード端子２それぞれの側面２ｅ間の距離Ｍは、上面２ａ間の距離Ｌより長くなっている（Ｍ＞Ｌ）。
次に、本実施の形態７の半導体パッケージ６７の特徴（実施の形態１の半導体パッケージ６と異なる部分）について説明する。
半導体パッケージ６７では、図７８に示す封止体４の側面４ｃに露出するリード端子２の側面側第１辺である第１辺２ｊの長さＥが、図８０に示す封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの、前記側面側第１辺（第１辺２ｊ）と同一方向の下面側第１辺である第１辺２ｋの長さＦより短く形成されている（Ｅ＜Ｆ）。
詳細には、図８１に示すように、半導体パッケージ６７の４つのリード端子２において、封止体４の４つの側面４ｃのうちの対向する一方の一組の第１側面４ｄに露出するリード端子２の側面２ｅを有する端部２ｍの幅を基部２ｐの幅より狭くしたものである。換言すると、それぞれのリード端子２の端部２ｍの両側の角部を切り欠いて端部２ｍの先端部の幅を基部２ｐより狭くした形状となっている。
これにより、図７８に示すように封止体４の第１側面４ｄに露出するリード端子２の側面２ｅの第１辺（側面側第１辺）２ｊの長さＥが、図８０に示すように封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの、前記第１辺２ｊと同一方向の第１辺（下面側第１辺）２ｋの長さＦより短くなっている。
なお、ここでは、図８１に示すように、封止体４の４つの側面４ｃのうちの対向する他方の一組の第２側面４ｅに露出するリード端子２の側面２ｅを有する端部２ｎの幅は狭くなっていない。換言すると、それぞれのリード端子２の他方の端部２ｎにおいては、その両側の角部は切り欠いていない。
なお、封止体４の４つの側面４ｃのうちの対向する一方の一組の第１側面４ｄに露出するリード端子２の側面２ｅを有する端部２ｍの幅を基部２ｐの幅より狭くしたことで、オフセット部（ハーフエッチング部２ｈ）においてリード端子２と樹脂とが接する箇所の直線長さを短くすることができる。
次に、本実施の形態７の半導体パッケージ６７の組み立て方法については、実施の形態３で説明した半導体パッケージ６の組み立て方法と同じであり、その重複説明は省略するが、複数のリード端子２が、図８１に示す平面視において、図８２に示す第１下面２ｃ間の距離が、上面２ａ間の距離よりも長くなる（Ｐ＞Ｑ）ように形成され、かつ各リード端子２の一部の端部２ｍの幅が基部２ｐよりも狭くなるように形成された薄板状のリードフレーム１２（図２６参照）を準備し、前記リードフレーム１２を用いて組み立てを行う。組み立ての際には、図７８に示す封止体４の側面４ｃ（第１側面４ｄ）に露出するリード端子２の側面２ｅの第１辺２ｊ（側面側第１辺）の長さＥが、図８０に示す封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの、前記第１辺２ｊと同一方向の第１辺２ｋの長さＦより短くなるように形成する（Ｅ＜Ｆ）。
本実施の形態７の半導体パッケージ６７及びその組み立て方法によれば、実施の形態１の半導体パッケージ６と同様の効果を得ることができる。すなわち、封止体４の裏面４ｂに露出する４本のリード端子２の第１下面２ｃ間の距離が、リード端子２の上面２ａ間の距離よりも長い（４本のリード端子２のそれぞれの上面２ａ間の距離は、封止体４の裏面４ｂ側の第１下面２ｃ間の距離よりも短い）ことは、半導体装置の半田実装時の半田ブリッジ発生の抑制と、半導体チップの搭載可能サイズの拡大の２つの事項を満足することができる。これにより、半導体パッケージ６７の小型化・薄型化を図りつつ、半導体パッケージ６７の信頼性の向上を図ることができる。
さらに、本実施の形態７の半導体パッケージ６７では、封止体４の第１側面４ｄ（側面４ｃ）に露出するリード端子２の側面２ｅの第１辺２ｊの長さＥを、封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの第１辺２ｋの長さＦより短くしたことにより、リード端子２のオフセット部（ハーフエッチング部２ｈ）の樹脂によって囲まれる箇所が増えるため、リード端子２の引き抜き強度を更に向上させることができる。
また、半導体パッケージ６７の組み立てによれば、オフセット部（ハーフエッチング部２ｈ）においてリード端子２と樹脂とが接する箇所の直線長さが短くなることにより、リード端子２と樹脂の密着度の低下を抑制することができ、ダイシング時にダイシングブレード１７（図３４参照）との摩擦等によってストレスが発生した際にもリード端子２と樹脂とが剥離することを低減できる。
さらに、封止体４の第１側面４ｄに露出するリード端子２の側面２ｅの第１辺２ｊの長さＥを、封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの第１辺２ｋの長さＦより短くしたことにより、ダイシングするリード端子２の断面積を減らすことができ、ダイシング時に発生するストレスを低減することができる。
その結果、ダイシング時におけるリード端子２と樹脂との剥離発生を低減することができる。
また、ダイシング時に前記ダイシングブレード１７で切断するリード端子２の量を少なくすることができるため、前記ダイシングブレード１７の寿命を向上させることができる。
本実施の形態７の半導体パッケージ６７のその他の構造とその他の効果、及び半導体パッケージ６７の組み立て方法によって得られるその他の効果については、実施の形態１の半導体パッケージ６及びその組み立て方法のものと同様であるため、その説明は省略する。
次に、本実施の形態７の変形例について説明する。
図８５は本発明の実施の形態７の第１変形例の半導体装置の構造を示す平面図、図８６は図８５に示す半導体装置のＡから眺めた構造の一例を示す側面図、図８７は図８５に示す半導体装置のＢから眺めた構造の一例を示す側面図、図８８は図８５に示す半導体装置の裏面側の構造の一例を示す裏面図である。さらに、図８９は図８５に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図９０は図８９のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図９１は図８９のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図９２は図８５に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。
図８５〜図９２に示す第１変形例の半導体装置は、半導体パッケージ６７とほぼ同様の半導体パッケージ６８であるが、半導体パッケージ６７との相違点は、図８９に示すように、各リード端子２の樹脂内に埋め込まれた基部２ｐの両側の角部に外側に向かったＲ形状（円弧状）２ｑを形成したことである。
このようにリード端子２の基部２ｐの両側の角部に外側に向かったＲ形状（円弧状）２ｑを形成したことにより、オフセット部（ハーフエッチング部２ｈ）においてリード端子２と樹脂とが接する箇所の直線長さを更に短くすることができる。
なお、各リード端子２の基部２ｐの両側に外側に向かったＲ形状２ｑを形成したことで、図８８に示すように、封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの角部にもＲ形状２ｑが形成される。
以上のように第１変形例の半導体パッケージ６８では、リード端子２の樹脂内に埋め込まれた基部２ｐの両側の角部に外側に向かったＲ形状２ｑを形成したことにより、フリップチップの接続部の面積を確保しつつ、オフセット部（ハーフエッチング部２ｈ）においてリード端子２と樹脂とが接する箇所の直線長さを、半導体パッケージ６７の場合に比較して更に短くできるため、リード端子２と樹脂の密着度の低下を更に抑制することができる。
したがって、半導体パッケージ６８の組み立てにおいて、ダイシング時に前記ダイシングブレード１７（図３４参照）との摩擦等によってストレスが発生した際にもリード端子２と樹脂とが剥離することを更に低減できる。
第１変形例の半導体パッケージ６８のその他の構造とその他の効果、及び半導体パッケージ６８の組み立て方法並びにその組み立て方法によって得られる効果については、実施の形態７の半導体パッケージ６７及びその組み立て方法のものと同様であるため、その説明は省略する。
次に、図９３は本発明の実施の形態７の第２変形例の半導体装置の構造を示す平面図、図９４は図９３に示す半導体装置のＡから眺めた構造の一例を示す側面図、図９５は図９３に示す半導体装置のＢから眺めた構造の一例を示す側面図、図９６は図９３に示す半導体装置の裏面側の構造の一例を示す裏面図である。さらに、図９７は図９３に示す半導体装置の構造の一例を封止体と半導体チップを透過して示す平面図、図９８は図９７のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図９９は図９７のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図１００は図９３に示す半導体装置のリード端子におけるハーフエッチング領域の一例を示す平面図である。
図９３〜図１００に示す第２変形例の半導体装置は、半導体パッケージ６７とほぼ同様の半導体パッケージ６９であるが、半導体パッケージ６７との相違点は、図９７に示すように、４つのリード端子２において、封止体４の４つの側面４ｃのうちの対向する一組の第１側面４ｄに露出するリード端子２の端部２ｍに切り欠き部２ｒが形成されているものである。
すなわち、封止体４の第１側面４ｄに露出するリード端子２の端部２ｍに、図９７に示すように平面視で半円状を成す切り欠き部２ｒが形成され、この切り欠き部２ｒは、オフセット部（ハーフエッチング部２ｈ）において、図９９に示すように、リード端子２の上面２ａ側と封止体４の裏面４ｂ側とに貫通しており、この切り欠き部２ｒに埋め込まれる樹脂（封止体４の一部）を介して上面２ａ側の樹脂と下面２ｂ側の樹脂とが繋がった構造となっている。
したがって、図９４に示すように、封止体４の第１側面４ｄにおいては、切り欠き部２ｒに埋め込まれた樹脂（封止体４の一部）がリード端子２の側面２ｅを左右に分断する形となって第１側面４ｄに露出した状態となっている。
つまり、分断されて短くなった２つの第１辺２ｊそれぞれの長さεの和（ε＋ε）をＥとすると、前記和Ｅは、図９６に示すように封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの、前記第１辺２ｊと同一方向の第１辺（下面側第１辺）２ｋの長さＦより短くなっている（Ｅ＜Ｆ）。
なお、ここでは、第２変形例の半導体パッケージ６９においては、切り欠き部２ｒは、図９７に示すように、封止体４の対向する他の一組の第２側面４ｅに露出する端部２ｎには形成されていないが、これに限定されない。切り欠き部を第２側面４ｅに露出する端部２ｎに形成してもよい。
以上のように第２変形例の半導体パッケージ６９によれば、封止体４の第１側面４ｄに露出するリード端子２の端部２ｍに切り欠き部２ｒを形成したことで、切り欠き部２ｒに埋め込まれた樹脂がリード端子２の側面２ｅを分断する形で上面２ａ側の樹脂と下面２ｂ側の樹脂とを繋ぐ構造となり、その結果、分断されたリード端子２の端部２ｍを樹脂によって囲むことができる。
これにより、半導体パッケージ６９のリード端子２の引き抜き強度を半導体パッケージ６７に比べて更に向上させることができる。
また、半導体パッケージ６９の組み立てにおいて、ダイシングするリード端子２の断面積を半導体パッケージ６７の場合に比較して更に減らすことができ、ダイシング時に発生するストレスを更に低減することができる。
その結果、ダイシング時のリード端子２と樹脂との剥離発生をさらに低減することができる。
さらに、ダイシング時に前記ダイシングブレード１７（図３４参照）で切断するリード端子２の量を半導体パッケージ６７の場合に比較して更に少なくすることができるため、前記ダイシングブレード１７の寿命を更に向上させることができる。
なお、本実施の形態７の半導体パッケージ６７，６８及び６９においては、リード端子２の基部２ｐより幅が狭くなった端部２ｍを設けることや、端部２ｍに切り欠き部２ｒを設けることが、封止体４の対向する一方の一組の第１側面４ｄに露出する端部２ｍ（４箇所）のみに施されている場合を説明したが、これに限定されるものではなく、封止体４の対向する他方の一組の第２側面４ｅに露出する端部２ｎに施されていてもよい。
例えば、半導体パッケージ６７の場合、図７９に示す封止体４の第２側面４ｅに露出するリード端子２の側面２ｅの第２辺（側面側第２辺）２ｓの長さを、図８０に示す封止体４の裏面４ｂに露出するリード端子２の第１下面２ｃの、前記第２辺２ｓと同一方向の第２辺（下面側第２辺）２ｔの長さより短くする。あるいは、端部２ｎの幅をその両側を切り欠いて狭くしたり、端部２ｎに切り欠き部２ｒを設けてもよい。
さらに、リード端子２の端部２ｍと端部２ｎの両者に施されていてもよい。
また、本実施の形態７の半導体パッケージ６７，６８及び６９におけるリード端子２の基部２ｐより幅が狭くなった端部２ｍを設けることや、端部２ｍに切り欠き部２ｒを設けることを、実施の形態１〜６における半導体装置６，８，１９〜２１及び６５に対して適用することも可能である。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前述の実施の形態１〜６では、半導体装置のピン数が４本や６本の場合について説明したが、前記半導体装置のピン数は４本や６本に限定されることはなく、６本を越える本数であってもよい。
また、前述の実施の形態１〜４、及び６における金バンプ（バンプ、スタッドバンプ）５は、例えば銅（Ｃｕ）のスタッドバンプでもよい。さらに、前記実施の形態５におけるワイヤ２２も、金線ではなく銅線でもよい。いずれも、材質を金から銅にすることで材料コストを低減できる。なお、ここで言う「金」は「金合金」を含み、「銅」は「銅合金」を含む。
また、前述の実施の形態１〜４、及び６におけるスタッドバンプは、金、もしくは銅のめっきバンプでもよい。めっきバンプは、ウエハプロセスで一括形成するので、１バンプ毎に形成するスタッドバンプに比べて、１バンプ当たりの加工コストを抑えることができる。さらに、Ｓｎ−Ｐｂ系の高融点半田やＳｎ−Ａｇ系の鉛フリー半田を用いた半田バンプでもよい。半田バンプは、前述のめっきで形成したものでもよいし、半田ペーストを印刷・リフローして形成したものでもよい。半田バンプはフラックスを介してリード端子に複数個搭載し、纏めてリフローすることにより、電気的接続を得ることができる。したがって、スタッドバンプに比べて１チップ当たりの加工コストを抑えることができる。
また、前述の実施の形態３で使用するリードフレーム１２は、プレス加工により形成されたリードフレームでもよい。このとき、リード端子２それぞれの第２下面２ｄは、コイニング加工により形成するとよい。プレス加工やコイニング加工は、エッチング加工に比べて、リードフレーム１枚当たりの加工速度が速いので、リードフレームのコストを抑えることができる。
また、前述の実施の形態１〜４、及び６〜７で説明したフリップチップ接続構造は、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄを２０μｍ以上確保し、モールドレジン（封止用樹脂）を充填する構造としたが、モールドレジンなどと同じ熱硬化性のエポキシ系樹脂のアンダーフィル（液状レジン）を用いてもよい。アンダーフィルレジンは、モールドレジンよりも流動性が高いので、半導体チップ１とリード端子２との間を隙間無く充填させることが可能である。そのため、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄを２０μｍよりも狭くすることができるので、モールドレジンで充填させる構造に比べて、半導体装置の厚さをさらに薄くすることができる。
また、半導体チップは、ボルテージレギュレータやボルテージディテクタに限定されるものではなく、例えばダイオードや各種センサにも適用可能である。
また、前述の実施の形態１〜４、及び６〜７で説明したフリップチップ接続構造は、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄを２０μｍ以上確保し、モールドレジン（封止用樹脂）を充填する構造としたが、これに限定されない。例えば、レジン中のフィラー径を小径化し、流動性や充填性に問題が無ければ、半導体チップ１の主面１ａと４本のリード端子２それぞれの上面２ａとの間の距離Ｄが２０μｍ以下の構造にすることができる。
本発明は、小型の電子装置に好適である。
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ 電極パッド（端子）
２ リード端子
２ａ 上面
２ｂ 下面
２ｃ 第１下面
２ｄ 第２下面
２ｅ 側面
２ｆ 第１側面
２ｇ 第２側面
２ｈ ハーフエッチング部
２ｉ オーバーハング部
２ｊ 第１辺（側面側第１辺）
２ｋ 第１辺（下面側第１辺）
２ｍ，２ｎ 端部
２ｐ 基部
２ｑ Ｒ形状
２ｒ 切り欠き部
２ｓ 第２辺
２ｔ 第２辺
４ 封止体
４ａ 主面
４ｂ 裏面
４ｃ 側面
４ｄ 第１側面
４ｅ 第２側面
５ 金バンプ（バンプ、スタッドバンプ）
５ａ チャンファ部
５ｂ 台座
５ｃ 金ワイヤ部
５ｄ 金ボール（ボール）
６ 半導体パッケージ（半導体装置）
７ 半導体チップ
７ａ 主面
７ｃ 電極パッド（端子）
８ 半導体パッケージ（半導体装置）
９ 半田フィレット
１０ 実装基板
１１ 半導体ウェハ
１１ａ チップ領域
１２ リードフレーム
１３ フレームテープ
１４ 一括封止体
１５ ウェハリング
１６ ダイシングテープ
１７ ダイシングブレード
１８ キャピラリ
１８ａ インサイドチャンファ（ボール保管部）
１９ ＳＯＮ（半導体装置）
２０ ＱＦＮ（半導体装置）
２１ 半導体パッケージ（半導体装置）
２２ ワイヤ
５１ 半導体装置
５２ 半導体チップ
５２ａ 主面
５２ｂ 電極パッド（端子）
５３ ダイパッド
５４ リード（リード端子）
５５ ワイヤ
５６ キャピラリ
５６ａ インサイドチャンファ
５７ 金バンプ
５７ａ チャンファ部
５７ｂ 台座
５８ ＳＵＳ
５９ レジスト
６０ フィルムマスク
６１ 保護フィルム
６２ Ａｕめっき
６３ Ｎｉめっき
６４ Ａｇめっき
６５ 半導体パッケージ（半導体装置）
６６ 紫外線
６７，６８，６９ 半導体パッケージ（半導体装置）

Claims (10)

  1. 複数の電極パッドが形成された主面を備えた半導体チップと、
    前記半導体チップが搭載された上面と、前記上面とは反対側の下面と、を備え、前記半導体チップの前記複数の電極パッドとそれぞれ電気的に接続された複数のリード端子と、
    上面、前記上面とは反対側の下面、前記上面と下面とに連なる第１側面、および前記上面と前記下面とに連なり、前記第１側面と交差する第２側面を備え、前記半導体チップおよび前記複数のリード端子のそれぞれの一部を封止する封止体と、を有し、
    前記複数のリード端子のそれぞれの前記下面は、前記封止体の前記下面から露出する第１下面と、前記複数のリード端子のそれぞれの前記上面と前記第１下面との間に位置し、前記封止体内に配置された第２下面と、を有し、
    さらに、前記複数のリード端子のそれぞれは、前記上面と前記第１下面とに連なる第１側面と、前記上面と前記第２下面とに連なる第２側面と、を有し、
    平面視において、前記複数のリード端子それぞれの前記第１下面間の距離は、前記上面間の距離よりも長く、
    前記封止体の前記第１側面および前記下面において、前記複数のリード端子のそれぞれの前記第１側面と前記第１下面とは繋がった状態で露出し、
    前記複数のリード端子のそれぞれの前記第２側面の一部は、前記封止体の前記第２側面から露出している半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記封止体の前記第２側面において、前記複数のリード端子のそれぞれの前記第２側面の周囲は、前記封止体により囲まれている半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記複数のリード端子のそれぞれの前記第２下面は、ハーフエッチング加工によって形成されている半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記複数のリード端子のそれぞれの前記第２側面間の距離は、前記上面間の距離と同等以上である半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記半導体チップの前記複数の電極パッドと、前記複数のリード端子の前記上面のそれぞれとが、バンプを介して電気的に接続されている半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記バンプの主材料は金である半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記複数のリード端子のそれぞれの前記上面には、全面パラジウム（Ｐｄ）メッキが施されている半導体装置。
  8. 請求項５に記載の半導体装置において、
    前記半導体チップの前記主面と前記複数のリード端子のそれぞれの前記上面との間の距離は２０μｍ以上である半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記半導体チップの前記主面と前記複数のリード端子のそれぞれの前記上面との間に、前記封止体の一部が充填されている半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記複数のリード端子のそれぞれの前記第１下面間の距離、および前記上面間の距離は、前記複数のリード端子の配列方向に沿った方向における距離である半導体装置。
JP2010072233A 2009-09-29 2010-03-26 半導体装置 Active JP5271949B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010072233A JP5271949B2 (ja) 2009-09-29 2010-03-26 半導体装置
US12/856,664 US8853865B2 (en) 2009-09-29 2010-08-15 Semiconductor device with overlapped lead terminals
US14/467,016 US10134659B2 (en) 2009-09-29 2014-08-24 Semiconductor device with overlapped lead terminals

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009223948 2009-09-29
JP2009223948 2009-09-29
JP2010072233A JP5271949B2 (ja) 2009-09-29 2010-03-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013079862A Division JP2013138261A (ja) 2009-09-29 2013-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2011097003A JP2011097003A (ja) 2011-05-12
JP5271949B2 true JP5271949B2 (ja) 2013-08-21

Family

ID=43779379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010072233A Active JP5271949B2 (ja) 2009-09-29 2010-03-26 半導体装置

Country Status (2)

Country Link
US (2) US8853865B2 (ja)
JP (1) JP5271949B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US9383425B2 (en) * 2012-12-28 2016-07-05 Allegro Microsystems, Llc Methods and apparatus for a current sensor having fault detection and self test functionality
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
JP6634117B2 (ja) * 2013-04-16 2020-01-22 ローム株式会社 半導体装置
JP6505717B2 (ja) 2013-12-26 2019-04-24 アレグロ・マイクロシステムズ・エルエルシー センサ診断のための方法および装置
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9739846B2 (en) 2014-10-03 2017-08-22 Allegro Microsystems, Llc Magnetic field sensors with self test
US9666509B2 (en) * 2015-01-16 2017-05-30 New Japan Radio Co., Ltd. Semiconductor device
JP6780903B2 (ja) * 2016-12-05 2020-11-04 大口マテリアル株式会社 リードフレーム
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
CN112750796A (zh) * 2019-10-30 2021-05-04 新光电气工业株式会社 半导体装置以及半导体装置的制造方法
US11194004B2 (en) 2020-02-12 2021-12-07 Allegro Microsystems, Llc Diagnostic circuits and methods for sensor test circuits
JP2022113952A (ja) 2021-01-26 2022-08-05 エイブリック株式会社 半導体装置およびその製造方法
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781019B2 (ja) 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
JPH1197570A (ja) 1997-09-17 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体装置の実装方法
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP4836847B2 (ja) 1997-10-15 2011-12-14 株式会社東芝 半導体装置および半導体装置の製造方法
JPH11251504A (ja) 1998-02-27 1999-09-17 Nec Kansai Ltd 電子部品及びその製造方法
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP2001338941A (ja) 2000-05-26 2001-12-07 Sony Corp バンプ形成装置及びバンプ形成方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP2002289739A (ja) 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2003017623A (ja) * 2001-06-29 2003-01-17 Kanebo Ltd 半導体装置及びその製造方法
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3897704B2 (ja) 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP4283240B2 (ja) 2005-03-14 2009-06-24 パナソニック株式会社 半導体装置の製造方法
JP2006278914A (ja) 2005-03-30 2006-10-12 Aoi Electronics Co Ltd 半導体装置の製造方法、半導体装置および樹脂封止体
JP2006303305A (ja) 2005-04-22 2006-11-02 Aoi Electronics Co Ltd 半導体装置
TWI311352B (en) * 2006-03-24 2009-06-21 Chipmos Technologies Inc Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
JP5232460B2 (ja) * 2007-12-12 2013-07-10 新光電気工業株式会社 半導体パッケージ
WO2011026261A1 (en) * 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
JP5779748B2 (ja) * 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof

Also Published As

Publication number Publication date
US8853865B2 (en) 2014-10-07
US20110074016A1 (en) 2011-03-31
JP2011097003A (ja) 2011-05-12
US10134659B2 (en) 2018-11-20
US20140361444A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
JP5271949B2 (ja) 半導体装置
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
US20210143089A1 (en) Semiconductor package with wettable flank
JP5689462B2 (ja) 半導体装置およびその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8133759B2 (en) Leadframe
JP2007503721A (ja) リバーシブル・リードレス・パッケージとその製造および使用方法
JP5946511B2 (ja) 半導体装置の製造方法
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
JPH09121002A (ja) 半導体装置及びその製造方法
JP6279339B2 (ja) 半導体装置の製造方法
US6841884B2 (en) Semiconductor device
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US9972560B2 (en) Lead frame and semiconductor device
JP2012084840A (ja) 半導体装置及びその製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
CN107017221B (zh) 集成电路组合件
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP2008192660A (ja) 半導体装置およびその製造方法
KR20080062565A (ko) 플립 칩 패키지
JP2003209213A (ja) リードフレームおよび半導体装置の製造方法
JP2004179448A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Ref document number: 5271949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350