JP6780903B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP6780903B2
JP6780903B2 JP2016236122A JP2016236122A JP6780903B2 JP 6780903 B2 JP6780903 B2 JP 6780903B2 JP 2016236122 A JP2016236122 A JP 2016236122A JP 2016236122 A JP2016236122 A JP 2016236122A JP 6780903 B2 JP6780903 B2 JP 6780903B2
Authority
JP
Japan
Prior art keywords
resin
plating layer
lead frame
lead
serving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016236122A
Other languages
English (en)
Other versions
JP2018093091A (ja
Inventor
薫 菱木
薫 菱木
一則 飯谷
一則 飯谷
亮一 吉元
亮一 吉元
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2016236122A priority Critical patent/JP6780903B2/ja
Priority to TW106140226A priority patent/TWI741073B/zh
Priority to US15/823,760 priority patent/US10727171B2/en
Priority to CN201711261247.9A priority patent/CN108155170B/zh
Publication of JP2018093091A publication Critical patent/JP2018093091A/ja
Application granted granted Critical
Publication of JP6780903B2 publication Critical patent/JP6780903B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームに関し、ＱＦＮ型パッケージ(Quad Flat Non-leaded Package)の製造に際し、特に半導体素子をフリップチップ接続するためのリードフレームに関する。
近年、半導体素子と基板の端子とをワイヤボンディングにより接続を行うタイプの半導体装置に代わり、実装面積を小さくでき、配線が短いために電気的特性が良いフリップチップ接続を行うタイプの半導体装置が増えてきている。
フリップチップ接続方法には、例えば、特許文献１に記載されているようにＱＦＮ型パッケージ製造用基板の端子に半田を介して、半導体素子を搭載し、リフローにより半田を溶融させることで半導体素子と基板の端子とを接続する方法がある。
このフリップチップ接続方法は、小型化、薄型化、高周波化、高速化が進む次世代半導体装置に適合した実装技術である。
特開２０１３−１３８２６１号公報
ところで、フリップチップ接続方法として、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する方法には、半導体装置の組立てにおいて、溶融した半田を制御することが難しく、隣接する端子とのショート（短絡）の問題がある。
例えば、特許文献１に記載のようなＱＦＮ型パッケージ製造用基板の端子に、接続用の半田を介して半導体素子をフリップチップ実装した場合、接続用の半田が溶融したときにブリードし易く、ブリードした半田が隣接する端子と接触することで配線ショートを起こす虞がある。
本発明は、このような問題に鑑みてなされたものであり、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止可能なＱＦＮ型パッケージ製造用のリードフレームを提供することを目的とする。
上記目的を達成するため、本発明によるリードフレームは、金属板より形成されたエッチング加工面からなる側面を有する複数のリードが該側面を第１の樹脂によって固定され、前記リードの内部接続部となる面は前記第１の樹脂の一方の側の面から露出して構成されたリードフレームであって、前記第１の樹脂の一方の側の面の上に前記内部接続部となる面を露出させた開口部を有する第２の樹脂が前記内部接続部となる面より高い位置まで形成されていることを特徴としている。
また、本発明の他の態様によるリードフレームは、金属板の一方の側に形成されたエッチング加工面からなる凹部により複数のリード部が区画され、前記複数のリード部は側面を第１の樹脂によって固定され、前記リード部の内部接続部となる面は前記第１の樹脂の一方の側の面から露出して構成されたリードフレームであって、前記第１の樹脂の一方の側の面の上に前記内部接続部となる面を露出させた開口部を有する第２の樹脂が前記内部接続部となる面より高い位置まで形成されている。
また、本発明のリードフレームにおいては、前記第２の樹脂の開口部は、前記内部接続部となる面が全て露出する大きさ又は前記内部接続部となる面の一部が露出する大きさに形成されているのが好ましい。
また、本発明のリードフレームにおいては、前記リードの一方の側の面は、該リードの他方の側の面よりも大きいのが好ましい。
また、本発明のリードフレームにおいては、前記リードの内部接続部となる面と外部接続部となる面の少なくとも一方には、めっき層が形成されているのが好ましい。
本発明によれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止可能なＱＦＮ型パッケージ製造用のリードフレームが得られる。
本発明の第１実施形態にかかるリードフレームの構成を示す図で、(a)は多列型リードフレームの平面図、(b)は(a)の多列型リードフレームに備わる個々のリードフレームの一方の側から見た平面図、(c)は(b)のＡ−Ａ断面図、(d)は(b)のＢ−Ｂ断面図、(e)は(c)の部分拡大図である。 第１実施形態の多列型リードフレームの製造工程を示す説明図である。 図２に示す製造工程を経て製造された第１実施形態の多列型リードフレームを用いて半導体素子を実装した状態を示す断面図である。 第１実施形態の多列型リードフレームの変形例を示す図で、(a)はその一例を示す断面図、(b)は他の例を示す断面図、(c)はさらに他の例を示す断面図、(d)はさらに他の例を示す断面図、(e)はさらに他の例を示す断面図である。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明のリードフレームは、金属板より形成されたエッチング加工面からなる側面を有する複数のリードが側面を第１の樹脂によって固定され、リードの内部接続部となる面は第１の樹脂の一方の側の面から露出して構成されたリードフレームであって、第１の樹脂の一方の側の面の上に内部接続部となる面を露出させた開口部を有する第２の樹脂が内部接続部となる面より高い位置まで形成されている。
また、本発明の他の態様によるリードフレームは、金属板の一方の側に形成されたエッチング加工面からなる凹部により複数のリード部が区画され、複数のリード部は側面を第１の樹脂によって固定され、リード部の内部接続部となる面は第１の樹脂の一方の側の面から露出して構成されたリードフレームであって、第１の樹脂の一方の側の面の上に内部接続部となる面を露出させた開口部を有する第２の樹脂が内部接続部となる面より高い位置まで形成されている。
本発明のリードフレームのように、第２の樹脂が内部接続部となる面より高い位置まで形成された構成にすると、第２の樹脂の開口部の側面とリードの内部接続部となる面の露出面とで凹部が形成される。ここで、凹部の底面を構成するリードの内部接続部となる面は、接続用の半田を介して半導体素子をフリップチップ実装する際の接続用の半田と接続する面であるが、凹部の側面を構成する開口部の側面で周囲を囲まれている。このため、接続用の半田を溶融させたときに、溶融した半田は、凹部の側面によって、水平方向への流れを阻止される。また、凹部が容積を有することにより、溶融した半田の溢れ出しも阻止できる。
このため、本発明のリードフレームによれば、溶融した半田が制御し易くなり、半田ブリードを防止でき、ブリードした半田が隣接する端子と接触することで生じる配線ショートを防止できる。
また、本発明のリードフレームにおいては、好ましくは、第２の樹脂の開口部は、内部接続部となる面が全て露出する大きさか或いは内部接続部となる面の一部が露出する大きさに形成されている。
第２の樹脂の開口部を内部接続部となる面の一部が露出する大きさに形成すれば、半田を介した半導体素子をフリップチップ接続に必要な面積を十分確保できる。なお、第２の樹脂の開口部を内部接続部となる面が全て露出する大きさに形成してもよい。
また、本発明のリードフレームにおいては、好ましくは、リードの一方の側の面は、リードの他方の側の面よりも大きい。
リードの一方の側の面を、リードの他方の側の面よりも大きく形成すれば、リードの側面形状が、略Ｌ字形状又は略Ｔ字形状となり、第１の樹脂との密着性が向上し、リードの第１の樹脂からの抜けを防止できる。
また、本発明のリードフレームにおいては、好ましくは、リードの内部接続部となる面と外部接続部となる面の少なくとも一方には、めっき層が形成されている。
なお、上述した本発明のリードフレームは、例えば、金属板の一方の側に内部接続部となる第１のめっき層を形成するための開口部を有する第１のレジストマスクを形成するとともに、金属板の他方の側に外部接続部となる第２のめっき層を形成するための開口部を有する第２のレジストマスクを形成する工程と、金属板の一方の側の前記第１のレジストマスクの開口部に内部接続部となる第１のめっき層を形成するとともに、他方の側の第１のレジストマスクの開口部に外部接続部となる第２のめっき層を形成する工程と、第１のレジストマスクを除去する工程と、金属板の一方の側に第１のめっき層を覆いその他の部位を開口する開口部を有する第２のレジストマスクを形成するとともに、他の側に全面を覆う第２のレジストマスクを形成する工程と、第２のレジストマスクをエッチングマスクとして用いて、金属板の一方の側から所定の深さでハーフエッチングを施し、第１の凹部を形成する工程と、第１の凹部に、固定用樹脂を形成する工程と、第２のレジストマスクを除去する工程と、第２のめっき層をエッチングマスクとして用いて、金属板の第２のめっき層が形成されている側から固定用樹脂を露出させるエッチングを施し、固定用樹脂を底面とする第２の凹部を形成する工程と、第２の凹部に、固定用樹脂と一体的に接続する補強用樹脂を形成して第１の樹脂を完成させる工程と、第１の樹脂の一方の側の面の上に内部接続部となる面を露出させた開口部を有する第２の樹脂を形成する工程とを有することによって製造できる。
また、本発明の他の態様によるリードフレームは、例えば、金属板の一方の側に内部接続部となる第１のめっき層を形成するための開口部を有する第１のレジストマスクを形成するとともに、金属板の他方の側に外部接続部となる第２のめっき層を形成するための開口部を有する第２のレジストマスクを形成する工程と、金属板の一方の側の前記第１のレジストマスクの開口部に内部接続部となる第１のめっき層を形成するとともに、他方の側の第１のレジストマスクの開口部に外部接続部となる第２のめっき層を形成する工程と、第１のレジストマスクを除去する工程と、金属板の一方の側に第１のめっき層を覆いその他の部位を開口する開口部を有する第２のレジストマスクを形成するとともに、他の側に全面を覆う第２のレジストマスクを形成する工程と、第２のレジストマスクをエッチングマスクとして用いて、金属板の一方の側から所定の深さでハーフエッチングを施し、第１の凹部を形成する工程と、第１の凹部に、固定用樹脂を形成して第１の樹脂を完成させる工程と、第１の樹脂の一方の側の面の上に内部接続部となる面を露出させた開口部を有する第２の樹脂を形成する工程とを有することによって製造できる。
従って、本発明によれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止可能なＱＦＮ型パッケージ製造用のリードフレームが得られる。
以下、本発明の実施形態について、図面を用いて説明する。
第１実施形態
図１は本発明の第１実施形態にかかるリードフレームの構成を示す図で、(a)は多列型リードフレームの平面図、(b)は(a)の多列型リードフレームに備わる個々のリードフレームの一方の側から見た平面図、(c)は(b)のＡ−Ａ断面図、(d)は(b)のＢ−Ｂ断面図、(e)は(c)の部分拡大図である。図２は第１実施形態の多列型リードフレームの製造工程を示す説明図である。図３は図２に示す製造工程を経て製造された第１実施形態の多列型リードフレームを用いて半導体素子を実装した状態を示す断面図である。
第１実施形態の多列型リードフレームは、図１(a)に示すように、マトリックス状に配列されたリードフレーム１０ｎ（但し、ｎは１からＸまでの整数。Ｘは２以上の整数。）の集合体からなる。
個々のリードフレーム１０ｎは、図１(b)に示すように、複数のリード１３ｍ（但し、ｍは１からＹまでの整数。Ｙは２以上の整数。）と、第１の樹脂１５と、第２の樹脂１５’とを備えて構成されている。
各リード１３ｍは、図１(c)に示すように、内部接続部となる第１のめっき層１１が形成され、外部接続部となる第２のめっき層１２が形成されている。
また、リード１３ｍは、一方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける上面側）の面が他方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける下面側）の面に比べて大きい所定形状に形成されている。
第１のめっき層１１は、リード１３ｍの一方の側の面に順に形成された、金属めっき層と貴金属めっき層とで構成されている。
第２のめっき層１２は、リード１３ｍの他方の側の面に順に形成された、金属めっき層と貴金属めっき層とで構成されている。
第１の樹脂１５は、固定用樹脂１５−１と補強用樹脂１５−２とを一体接合してなり、各リード１３ｍにおける内部接続部となる面を一方の側の面１５ｃから露出させるとともに、外部接続部となる面を他方の側の面１５ｄから露出させ、且つ、隣り合うリード１３ｍ同士を固定している。
固定用樹脂１５−１、補強用樹脂１５−２は、モールド樹脂又はポッティング樹脂で構成されている。
第２の樹脂１５’は、永久レジスト、モールド樹脂、ポリイミドテープ又はポッティング樹脂で構成され、第１の樹脂１５の一方の側の面１５ｃの上に内部接続部となる第１のめっき層１１の一方の側の面１１ａを露出させた開口部１５’ａを有して形成されている。
開口部１５’ａは、内部接続部となる第１のめっき層１１における一方の側の面１１ａの一部が露出する大きさに形成されている。なお、内部接続部となる第１のめっき層１１における一方の側の面１１ａが全て露出する大きさに形成されていてもよい。
ここで、本実施形態の多列型リードフレームでは、図１(c)、図１(e)に示すように、第２の樹脂１５’の一方の側の面１５’ｃは、内部接続部となる第１のめっき層１１の一方の側の面１１ａより０．０５ｍｍ〜０．１ｍｍ程度高い位置に形成され、第２の樹脂１５’の一方の側の開口部１５’ａの側面と第１のめっき層１１の一方の側の面１１ａとで凹部１９が形成されている。
なお、第１の樹脂１５の他方の側の面１５ｄは、外部接続部となる第２のめっき層１１の他方の側の面１２ａと略面一に形成されている。
このように構成される第１実施形態の多列型リードフレームは、例えば、次のようにして製造できる。なお、製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、便宜上説明を省略する。
まず、金属板１として板厚０．１ｍｍ〜０．２５ｍｍの銅材を用意する。
次に、基板となる金属板１の両面に第１のレジストマスク用のドライフィルムレジストをラミネートする。このとき、後工程で形成する一方の側（図２(a)に示す金属板１における上面側）の第１のレジストマスク３０が、後工程で形成する第１のめっき層１１の厚さよりも厚くなり、また、後工程で形成する他方の側（図２(a)に示す金属板１における下面側）の第１のレジストマスク３０が、後工程で形成する第２のめっき層１２の厚さよりも厚くなるように、金属板１の両面のそれぞれにラミネートするドライフィルムレジストは、所定厚さ以上の厚みを有するものを用いる。
次に、一方の側のドライフィルムレジストに対しては、所定位置に、内部接続部となる第１のめっき層１１に相当する部位のみを覆い、それ以外の部位を開口させたパターン（ここでは、パターンＡとする。）が形成されたガラスマスクを用いて、露光・現像するとともに、他方の側のドライフィルムレジストに対しては、所定位置に、外部接続部となる第２のめっき層１２に相当する部位のみを覆い、それ以外の部位を開口させたパターン（ここでは、パターンＢとする。）が形成されたガラスマスクを用いて、露光・現像する。そして、一方の側の面にはパターンＡの開口を有する第１のレジストマスク３０を形成し、他方の側の面にはパターンＢの開口を有する第１のレジストマスク３０を形成する。
なお、露光・現像は従来公知の方法により行う。例えば、ガラスマスクで覆った状態で紫外線を照射し、ガラスマスクを通過した紫外線が照射されたドライフィルムレジストの部位の現像液に対する溶解性を低下させて、それ以外の部分を除去することで、レジストマスクを形成する。なお、ここでは、レジストとしてネガ型のドライフィルムレジストを用いたが、レジストマスクの形成には、ネガ型の液状レジストを用いてもよい。さらには、ポジ型のドライフィルムレジスト又は液状レジストを用いて、ガラスマスクを通過した紫外線が照射されたレジストの部分の現像液に対する溶解性を増大させて、その部分を除去することでレジストマスクを形成するようにしてもよい。
次に、パターンＡの開口を有する第１のレジストマスク３０から露出している金属板１の部位に、第１のめっき層１１を形成するとともに、パターンＢの開口を有する第１のレジストマスク３０から露出している金属板１の部位に、第２のめっき層１２を形成する（図２(a)参照）。
第１のめっき層１１は、金属めっき層、貴金属めっき層の順に形成する。例えば、Ｎｉめっき層、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層（Ａｕめっき層）の面が、パターンＡの開口を有する第１のレジストマスク３０の面の高さ以下となるように、Ｎｉめっきを施し、さらに、Ｐｄめっき、Ａｕめっきを夫々順に施す。
第２のめっき層１２は、金属めっき層、貴金属めっき層の順に形成する。例えば、Ｎｉめっき層、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層（Ａｕめっき層）の面がパターンＢの開口を有する第２のレジストマスク３１の面の高さ以下となるように、Ｎｉめっきを施し、さらに、Ｐｄめっき、Ａｕめっきを夫々順に施す。なお、Ｎｉめっき層を設けずに、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施してもよい。また、第２のめっき層１２における外部端子接合面となるめっき層を構成する金属は、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ等から、外部基材と半田接合可能な種類を適宜選択できる。
次に、金属板１の両面に形成した第１のレジストマスク３０を除去する（図２(b)参照）。
次に、金属板１の両面に再びドライフィルムレジストをラミネートする。
次に、一方の側のドライフィルムレジストに対し、第１のめっき層１１の面と比べて、面の形状及び大きさが同一、または面の大きさが僅かに大きい部位のみを覆い、それ以外の部位を開口させたパターン（ここではパターンＣとする）が形成されたガラスマスクを用いて、一方の側を露光・現像し、パターンＣの開口を有する第２のレジストマスク３１を形成するとともに、他方の側のドライフィルムレジストを露光・現像し、全面を覆う第２のレジストマスク３１を形成する。
次に、第２のレジストマスク３１をエッチングマスクとして用いて、金属板１を構成する銅材の一方の側から、所定の深さでハーフエッチングを施し、第１の凹部１ａを形成する（図２(c)参照）。
次に、第１の凹部１ａに、固定用樹脂１５−１を形成する（図２(d)参照）。
ここで、固定用樹脂１５−１をモールド樹脂で形成する場合は、金型を用いて成型し、乾燥させる。
また、固定用樹脂１５−１をポッティング樹脂で形成する場合は、第１の凹部１ａにポッティング樹脂を塗布し、乾燥させる。
次に、金属板１の両面に形成した第２のレジストマスク３１を除去する（図２(e)参照）。
次に、第２のめっき層１２をエッチングマスクとして用いて、金属板１の第２のめっき層１２が形成されている側から固定用樹脂１５−１を露出させるエッチングを施し、固定用樹脂１５−１を底面とする第２の凹部１ｂを形成する（図２(f)参照）。
次に、第２の凹部１ｂに、固定用樹脂１５−１と一体的に接続する補強用樹脂１５−２を形成して第１の樹脂１５を完成させる（図２(g)参照）。
ここで、補強用樹脂１５−２をモールド樹脂で形成する場合は、金型を用いて成型し、乾燥させる。
また、補強用樹脂１５−２をポッティング樹脂で形成する場合は、第２の凹部１ｂにポッティング樹脂を塗布し、乾燥させる。
次に、第１の樹脂１５の一方の側の面１５ｃの上に内部接続部となる第１のめっき層１１における一方の側の面１１ａの一部を露出させた開口部１５’ａを有する第２の樹脂１５’を形成する（図２(h)参照）。
ここで、第２の樹脂１５’を永久レジストで形成する場合は、金属板１の一方の側に、０．０５ｍｍ〜０．１ｍｍ程度の厚さを有する永久レジストをラミネートし、開口部１５’ａに相当する部位のみを覆い又は開口させ、それ以外の部位を開口させ又は覆うパターン（ここでは、パターンＤとする。）が形成されたガラスマスクを用いて、露光・現像する。
また、第２の樹脂１５’をモールド樹脂で形成する場合は、金型を用いて成型し、乾燥させる。
また、第２の樹脂１５’をポリイミドテープで形成する場合は、０．０５ｍｍ〜０．１ｍｍ程度の厚さを有し、開口部１５’ａに相当する部位を穴あけ加工済みのポリイミドテープを準備し、穴あけ加工済みのポリイミドテープを金属板１の一方の側に貼付ける。または、穴あけ未加工のポリイミドテープを金属板１の一方の側に貼付けた後に、レーザを開口部１５’ａに相当する部位に照射して穴あけ加工する。
また、第２の樹脂１５’をポッティング樹脂で形成する場合は、金属板１の一方の側にポッティング樹脂を０．０５ｍｍ〜０．１ｍｍ程度の厚さで塗布し、乾燥させた後に、レーザを開口部１５’ａに相当する部位に照射して穴あけ加工する。
これにより、本実施形態の多列型リードフレームが完成する。
完成した個々のリードフレーム１０ｎは、第２の樹脂１５’の開口部１５’ａから内部接続部となる第１のめっき層１１における一方の側の面１１ａの一部が露出し、第１の樹脂１５の他方の側の面１５ｄから外部接続部となる第２のめっき層１２の他方の側の面１２ａが露出する。ここで、第２の樹脂１５’の一方の側の面１５’ｃは、内部接続部となる第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成される。なお、第１の樹脂１５の他方の側の面１５ｄは、外部接続部となる第２のめっき層１２の他方の側の面１２ａと略面一に形成される。
このようにして製造された第１実施形態のリードフレームを用いた半導体装置の製造は次のようにして行う。図３は図２に示す製造工程を経て製造された第１実施形態の多列型リードフレームを用いて半導体素子を実装した状態を示す断面図である。
図２(h)に示すリードフレーム１０ｎの内部接続部となる第１のめっき層１１の面１１ａにおける露出面と半導体素子２０の電極との間に接続用の半田１４を挟んだ態様で、リードフレームに半導体素子２０を搭載し、次に、熱を加えて接続用の半田１４を溶融させることで、内部接続部となる第１のめっき層１１と半導体素子２０の電極とをフリップチップ接続させる（図３参照）。
ここで、凹部１９の底面を構成する第１のめっき層１１の一方の側の面１１ａは、接続用の半田１４を介して半導体素子２０をフリップチップ実装する際の接続用の半田１４と接続する面であるが、第１実施形態の多列型リードフレームによれば、第２の樹脂１５’の一方の側の面１５’ｃを、内部接続部となる第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成された構成にしたので、第２の樹脂１５’の一方の側の開口部１５’ａの側面と第１のめっき層１１の一方の側の面１１ａとで凹部１９が形成され、凹部１９の側面を構成する開口部１５’ａの側面で周囲を囲まれている。このため、接続用の半田１４を溶融させたときに、溶融した半田１４は、凹部１９の側面によって、水平方向への流れが阻止される。また、凹部１９が容積を有することにより、凹部１９からの溶融した半田１４の溢れ出しも阻止できる。
このため、第１実施形態のリードフレームによれば、溶融した半田１４が制御し易くなり、半田ブリードを防止でき、ブリードした半田が隣接する端子と接触することで生じる配線ショートを防止できる。
また、第１実施形態のリードフレームによれば、リード１３ｍを、一方の側の面が、他方の側の面よりも大きい所定形状に形成したので、リード１３ｍの側面形状が、略Ｌ字形状又は略Ｔ字形状となり、第１の樹脂１５との密着性が向上し、リード１３ｍの第１の樹脂１５からの抜けを防止できる。
従って、第１実施形態のリードフレームによれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止できる、
実施例
次に、本発明の実施例にかかる多列型リードフレーム及びその製造方法を説明する。
なお、各工程には、薬液洗浄や水洗浄等を含む前処理・後処理を実施するが一般的な処理であるので記載を省略する。
まず、金属板１として、リードフレーム材としても使用されている板厚０．２ｍｍの銅材を用意した。
次に、銅材の両面に、厚さ２５μｍのドライフィルムレジストをラミネートし、銅材の一方の側の所定の位置に内部接続部となる第１のめっき層１１を形成するためのパターンＡが形成されたガラスマスクを用いて、一方の側のドライフィルムレジストに対して露光を行い、他方の側のドライフィルムレジストに対しては、所定位置に、外部接続部となる第２のめっき層１２を作成するためのパターンＢが形成されたガラスマスクを用いて露光し、現像を行い、一方の側は第１のめっき層を形成する部位が開口したパターンＡの開口を有する第１のレジストマスク３０を形成するとともに、他方の側は第２のめっき層を形成する部位が開口したパターンＢの開口を有する第１のレジストマスク３０を形成した。
次に、一方の側に形成したパターンＡの開口を有する第１のレジストマスク３０から露出している銅材の部位に一般的なめっき前処理を行なった後、順に、Ｎｉめっき層が４μm以上、更にＡｕめっき層が０．００３μｍ以上、Ｐｄめっき層が０．０１μｍ以上となるように、めっきを施して第１のめっき層１１を形成するとともに、他方の側に形成したパターンＢの開口を有する第１のレジストマスク３０から露出している銅材の部位に一般的なめっき前処理を行なった後、順に、Ｎｉを４μｍ以上、Ｐｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施し、第２のめっき層１２を形成した（図２(a)参照）。
次に、両面の第１のレジストマスク３０を剥離し（図２(b)参照）、剥離した両面に再びドライフィルムレジストをラミネートした。
そして、先に形成した第１のめっき層１１の面と比べて、面の形状及び大きさが同一、または面の大きさが僅かに大きい部位を覆い、それ以外の部位を開口させたパターンＣが形成されたガラスマスクを用いて露光・現像を行い、パターンＣの開口を有する第２のレジストマスク３１を形成した。また、他方の側には、全体を覆う第２のレジストマスク３１を形成した。
次に、第２のレジストマスク３１をエッチングマスクとして用いて、金属板１を構成する銅材の一方の側から、所定の深さでハーフエッチングを施し、第１の凹部１ａを形成した（図２(c)参照）。
次に、第１の凹部１ａに、モールド樹脂を金型成型し、乾燥させることで、固定用樹脂１５−１を形成した（図２(d)参照）。
次に、金属板１の両面に形成した第２のレジストマスク３１を除去した（図２(e)参照）。
次に、第２のめっき層１２をエッチングマスクとして用いて、金属板１を構成する銅材の他方の側から固定用樹脂１５−１を露出させるエッチングを施し、固定用樹脂１５−１を底面とする第２の凹部１ｂを形成した（図２(f)参照）。
次に、第２の凹部１ｂに、モールド樹脂を金型成型し、乾燥させることで、固定用樹脂１５−１と一体的に接続する補強用樹脂１５−２を形成して第１の樹脂１５を完成させた。(図２(g)参照)。
次に、金属板１の一方の側に０．０５ｍｍの厚さを有する永久レジストをラミネートし、開口部１５’ａに相当する部位のみを覆い又は開口させ、それ以外の部位を開口させ又は覆うパターンパターンＤが形成されたガラスマスクを用いて、露光・現像することで、第１の樹脂１５の一方の側の面１５ｃの上に、内部接続部となる第１のめっき層１１における一方の側の面１１ａの一部を露出させた開口部１５’ａを有する第２の樹脂１５’を形成し、図２(f)に示す多列型リードフレームを得た。
完成した個々のリードフレーム１０ｎは、第２の樹脂１５’の開口部１５’ａから内部接続部となる第１のめっき層１１における一方の側の面１１ａの一部が露出し、第１の樹脂１５の他方の側の面１５ｄから外部接続部となる第２のめっき層１２の他方の側の面１２ａが露出した。ここで、第２の樹脂１５’の一方の側の面１５’ｃは、内部接続部となる第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成され、第１の樹脂１５の他方の側の面１５ｄは、外部接続部となる第２のめっき層１２の他方の側の面１２ａと略面一に形成されたリードフレームとなった。
この半導体装置用基板を用いて半導体素子２０をフリップチップ接続により接続する際、図３に示したように、内部接続部となる第１のめっき層１１と半導体素子２０の電極が半田１４によって接続されるが、溶融した半田１４は、凹部１９の側面によって、水平方向への流れが阻止された。また、凹部１９が容積を有することにより、溶融した半田の溢れ出しも阻止できた。
以上、本発明の多列型リードフレームの実施形態及び実施例について説明したが、本発明の多列型リードフレームは、上記実施形態及び実施例の構成に限定されるものではない。
例えば、第１実施形態の多列型リードフレームでは、第１のめっき層にＡｕ、Ｐｄ、Ｎｉ、第２のめっき層にＮｉ、Ｐｄ、Ａｕを用いたが、本発明の多列型リードフレームにおける第１のめっき層、第２のめっき層の形成に用いるめっきの組み合わせは、これに限定されるものではなく、変形例として、次の表１に示すようなめっきを施した第１のめっき層、第２のめっき層を組み合わせて、本発明の多列型リードフレームを構成してもよい。なお表１では、めっきが各変形例において欄の上から順に施されるものとして示してある。
Figure 0006780903
 リードフレームを構成するめっきの組合せ
また、例えば、第１実施形態及び実施例の多列型リードフレームでは、リード１３ｍの内部接続部となる面と外部接続部となる面の両面にめっき層（第１のめっき層１１、第２のめっき層１２）が形成された構成としたが、図４(a)に示すように、めっき層を、リードの内部接続部となる面と外部接続部となる面のいずれか一方（図４(a)の例では、めっき層をリードの内部接続部となる面）に形成した構成であってもよい。
また、例えば、第１実施形態及び実施例の多列型リードフレームでは、第１の樹脂１５を、固定用樹脂１５−１と補強用樹脂１５−２とを一体接合した構成としたが、図４(b)に示すように、第１の樹脂１５を、固定用樹脂１５−１のみで構成してもよい。
図４(b)に示す例の多列型リードフレームは、図２に示した多列型リードフレームの製造工程において、図２(f)に示した第２の凹部１ｂを形成後、第２の凹部１ｂに補強用樹脂１５−２を形成する工程（図２(g)参照）を省いて、第２の樹脂１５’を形成することで作製できる。
また、例えば、第１実施形態及び実施例の多列型リードフレームでは、リード１３ｍを、一方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける上面側）の面が他方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける下面側）の面に比べて大きい所定形状に形成された構成としたが、図４(c)に示すように、リード１３ｍを、両面が略同じ大きさの所定形状に形成された構成としてもよい。
また、例えば、図４(d)に示すように、リード１３ｍを、両面が略同じ大きさの所定形状に形成された構成とするとともに、第１の樹脂１５を、固定用樹脂１５−１のみで構成してもよい。
また、例えば、第１実施形態及び実施例の多列型リードフレームでは、金属板１の一方の側から第１の凹部１ａを形成し、第１の凹部１ａに固定用樹脂１５−１を形成するとともに、金属板１の他方の側から固定用樹脂１５−１を底面とする第２の凹部１ｂを形成し、第２の凹部１ｂに固定用樹脂１５−１と一体的に接続する補強用樹脂１５−２を形成することで、リード１３ｍの内部接続部となる面が第１の樹脂１５の一方の側の面から露出するとともに、リード１３ｍの外部接続部となる面が第１の樹脂１５の他方の側の面から露出した構成としたが、図４(e)に示すように、第２の凹部１ｂ及び補強用樹脂１５−２は形成しないで、第１の凹部１ｂ及び固定用樹脂１５−１のみを形成し、金属板１の一方の側に第１の凹部１ｂにより複数のリード部１３ｍが区画され、複数のリード部１３ｍが側面を固定用樹脂１５−１のみで構成された第１の樹脂１５によって固定された構成としてもよい。
図４(e)に示す例のリードフレームは、図２に示した多列型リードフレームの製造工程において、図２(d)に示した固定用樹脂１５−１を形成し、図２(e)に示した第２のレジストマスク３１を除去後、第２の凹部１ｂの形成工程（図２(f)参照）及び補強用樹脂１５−２を形成する工程（図２(g)参照）を省いて、第２の樹脂１５’を形成することで作製できる。
そして、図４(e)に示す例の多列型リードフレームを用いた半導体装置の製造において、図３に示した内部接続部となる第１のめっき層１１と半導体素子２０の電極とのフリップチップ接続後、半導体素子搭載側を封止樹脂で封止し、その後、第２のめっき層１２をエッチングマスクとして用いて、固定用樹脂１５−１を底面とする第２の凹部１ｂを形成することで、リード１３ｍを完成させることができる。なお、形成した第２の凹部１ｂに補強用樹脂１５−２を形成して固定用樹脂１５−１と一体的に接続するようにしてもよい。
本発明の多列型リードフレームは、半導体素子をフリップチップ接続する表面実装型の封止樹脂型半導体装置を組み立てることが必要とされる分野に有用である。
１ 金属板（基材）
１ａ 第１の凹部
１ｂ 第２の凹部
１０ リードフレーム
１１ 第１のめっき層
１１ａ 第１のめっき層の一方の側の面
１２ 第２のめっき層
１２ａ 第２のめっき能の他方の側の面
１３ｍ リード（リード部）
１４ 接続用の半田
１５ 第１の樹脂
１５ｃ 第１の樹脂の一方の側の面
１５ｄ 第１の樹脂の他方の側の面
１５−１ 固定用樹脂
１５−２ 補強用樹脂
１５’ 第２の樹脂
１５’ａ 第２の樹脂の開口部
１５’ｃ 第２の樹脂の一方の側の面
１９ 凹部
２０ 半導体素子
３０ 第１のレジストマスク
３１ 第２のレジストマスク
３２ 第３のレジストマスク

Claims (6)

  1. 金属板より形成されたエッチング加工面からなる側面を有する複数のリードが該側面を第１の樹脂によって固定され、前記リードの内部接続部となる面は前記第１の樹脂の一方の側の面から露出して構成されたリードフレームであって、
    前記第１の樹脂の一方の側の面の上に前記内部接続部となる面を露出させた開口部を有する第２の樹脂が前記内部接続部となる面より高い位置まで形成されていることを特徴とするリードフレーム。
  2. 前記第２の樹脂の開口部は、前記内部接続部となる面が全て露出する大きさ又は前記内部接続部となる面の一部が露出する大きさに形成されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記リードの一方の側の面は、該リードの他方の側の面よりも大きいことを特徴とする請求項１又は２に記載のリードフレーム。
  4. 前記リードの内部接続部となる面と外部接続部となる面の少なくとも一方には、めっき層が形成されていることを特徴とする請求項１又は２に記載のリードフレーム。
  5. 金属板の一方の側に形成されたエッチング加工面からなる凹部により複数のリード部が区画され、前記複数のリード部は側面を第１の樹脂によって固定され、前記リード部の内部接続部となる面は前記第１の樹脂の一方の側の面から露出して構成されたリードフレームであって、
    前記第１の樹脂の一方の側の面の上に前記内部接続部となる面を露出させた開口部を有する第２の樹脂が前記内部接続部となる面より高い位置まで形成されていることを特徴とするリードフレーム。
  6. 前記第２の樹脂の開口部は、前記内部接続部となる面が全て露出する大きさ又は前記内部接続部となる面の一部が露出する大きさに形成されていることを特徴とする請求項５に記載のリードフレーム。
JP2016236122A 2015-12-05 2016-12-05 リードフレーム Active JP6780903B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016236122A JP6780903B2 (ja) 2016-12-05 2016-12-05 リードフレーム
TW106140226A TWI741073B (zh) 2016-12-05 2017-11-21 導線框
US15/823,760 US10727171B2 (en) 2015-12-05 2017-11-28 Lead frame
CN201711261247.9A CN108155170B (zh) 2016-12-05 2017-12-04 引线框

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016236122A JP6780903B2 (ja) 2016-12-05 2016-12-05 リードフレーム

Publications (2)

Publication Number Publication Date
JP2018093091A JP2018093091A (ja) 2018-06-14
JP6780903B2 true JP6780903B2 (ja) 2020-11-04

Family

ID=62243450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236122A Active JP6780903B2 (ja) 2015-12-05 2016-12-05 リードフレーム

Country Status (4)

Country Link
US (1) US10727171B2 (ja)
JP (1) JP6780903B2 (ja)
CN (1) CN108155170B (ja)
TW (1) TWI741073B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210074621A1 (en) * 2019-09-10 2021-03-11 Amazing Microelectronic Corp. Semiconductor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283275A (ja) * 1994-04-08 1995-10-27 Toshiba Corp ボンディングテ−プ、そのボンディングテ−プを用いた半導体装置及びその製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4357728B2 (ja) * 2000-09-29 2009-11-04 大日本印刷株式会社 樹脂封止型半導体装置
TWI236721B (en) * 2004-06-29 2005-07-21 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7232755B1 (en) * 2005-08-02 2007-06-19 Asat Ltd. Process for fabricating pad frame and integrated circuit package
US8003444B2 (en) * 2005-08-10 2011-08-23 Mitsui High-Tec, Inc. Semiconductor device and manufacturing method thereof
US20090189296A1 (en) * 2008-01-30 2009-07-30 Chipmos Technologies Inc. Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US8519518B2 (en) * 2010-09-24 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with lead encapsulation and method of manufacture thereof
US8338924B2 (en) * 2010-12-09 2012-12-25 Qpl Limited Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US9324584B2 (en) * 2012-12-14 2016-04-26 Stats Chippac Ltd. Integrated circuit packaging system with transferable trace lead frame
US9331003B1 (en) * 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
CN104282637B (zh) * 2014-10-31 2017-09-29 通富微电子股份有限公司 倒装芯片半导体封装结构

Also Published As

Publication number Publication date
US10727171B2 (en) 2020-07-28
JP2018093091A (ja) 2018-06-14
CN108155170B (zh) 2022-11-22
TWI741073B (zh) 2021-10-01
US20180158760A1 (en) 2018-06-07
TW201826480A (zh) 2018-07-16
CN108155170A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US8354741B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
CN103367300A (zh) 引线框、半导体装置以及引线框的制造方法
CN205609512U (zh) 半导体封装体
JP2007073765A (ja) 半導体パッケージ及びその製造方法
JP7391694B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2009049173A (ja) 半導体装置及びその製造方法
JP6780903B2 (ja) リードフレーム
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
US10818579B2 (en) Lead frame and electronic component device
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
KR101324223B1 (ko) 리드 프레임의 제조방법
JP2017055024A (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2018088512A (ja) 半導体装置用配線部材
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2013254984A (ja) 半導体装置
KR101297662B1 (ko) 리드프레임의 제조방법
JP2018093157A (ja) 半導体装置用配線部材
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法
KR20180035968A (ko) 미세 패턴 및 피치 구현을 위한 배리어층을 갖는 리드 프레임 및 그 제조 방법과, 그 반도체 패키지
JP6562494B2 (ja) 半導体装置の製造方法
KR20100081528A (ko) 리드 프레임 제조 방법 및 반도체 패키지 제조 방법
JP2016122808A (ja) 半導体装置用基板及びその製造方法
JP6562495B2 (ja) 半導体装置の製造方法
JPH08307033A (ja) Ｉｃチップモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6780903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250