JP6562495B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6562495B2 JP6562495B2 JP2014265374A JP2014265374A JP6562495B2 JP 6562495 B2 JP6562495 B2 JP 6562495B2 JP 2014265374 A JP2014265374 A JP 2014265374A JP 2014265374 A JP2014265374 A JP 2014265374A JP 6562495 B2 JP6562495 B2 JP 6562495B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- metal plating
- noble metal
- internal terminal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 111
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000007747 plating Methods 0.000 claims description 260
- 229910052751 metal Inorganic materials 0.000 claims description 130
- 239000002184 metal Substances 0.000 claims description 130
- 229910000510 noble metal Inorganic materials 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000010970 precious metal Substances 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体装置の製造方法に関する。
従来、ＥＬＰ（Ｅｔｃｈｅｄ Ｌｅａｄｌｅｓｓ Ｐａｃｋａｇｅ）構造の配線を有する表面実装型の樹脂封止型半導体装置は、金属板上に、内部端子、外部端子及び配線部を金属めっきで形成した基板を用いて製造されている。
そして、従来、このような構造の半導体装置の製造方法は、例えば、次の特許文献１に記載されている。
そして、従来、このような構造の半導体装置の製造方法は、例えば、次の特許文献１に記載されている。
特許文献１に記載の半導体装置の製造方法には、金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有し、金属板上のめっき形成領域の全域に金属板側から外部端子部を有する外部端子面をなすめっき層が金属板の面に接した状態に形成され、その上に中間層をなすめっき層が同じ形状で形成され、更にその上に内部端子部を有する内部端子面をなすめっき層が同じ形状で形成された半導体装置用基板を用いて、内部端子面の上に半導体素子を搭載し、半導体素子の電極と内部端子を接続し、半導体素子搭載部を樹脂封止した後、基板の一部である金属板を除去し、樹脂裏面に突出している内部端子、外部端子及び配線部である金属のめっき層を覆うよう樹脂層を形成し、外部との接続のために外部端子の面が露出するよう樹脂層に開口部を設けることが開示されている。
しかし、特許文献１に記載の製造方法では、上記半導体装置用基板における、内部端子、外部端子及び配線部としてめっき層により形成された半導体素子搭載部は、例えば生産性を考慮して幅広の金属製の基板に多数のめっき層が３０μｍ程度の高さに形成された場合、めっき条件や装置構成等による製造時のばらつきによって５〜８μｍ程度の高低差が生じることがあり搭載する半導体素子が傾く原因になる。また上述の通り、内部端子、外部端子及び配線部である金属のめっき層を覆うよう樹脂層を形成し、更に外部との接続のために外部端子の面のみが露出するよう樹脂層に開口部を設ける工程が必要であり、その分、半導体装置の生産性が悪くなる。
本発明は、このような問題に鑑みてなされたものであり、半導体素子と電気的接続をする内部端子部の高さのばらつきによる高低差を無くし、搭載する半導体素子の傾きを防止してボンディング等の接続不良によって最終的に導通不良となることを解消できる半導体装置の製造方法と、外部端子部のみが露出する開口部を形成する工程が省略できる半導体装置の製造方法を提供することを目的としている。
上記の目的を達成するために、本発明による半導体装置の製造方法は、金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が前記内部端子領域に接続し、かつ、該内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、前記配線部領域の他端と接続し、かつ、該内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を前記金属板上に有する半導体装置用基板を用いた半導体装置の製造方法であって、前記金属板上に前記めっき形成領域の全域が開口された第１のめっき用レジストマスクを形成し、次に、前記第１のめっき用レジストマスクの開口部に内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層、前記第１の貴金属めっき層の上に該第１の貴金属めっき層と同一形状の金属めっき層を形成し、次に、前記第１のめっき用レジストマスクを剥離し、次に、前記金属板における前記第１の貴金属めっき層が形成されていない部位を覆うとともに、前記第１の貴金属めっき層の上に形成された前記金属めっき層を部分的に覆い、該金属めっき層における前記めっき形成領域の前記外部端子領域に対応する部位が開口された、永久レジスト層からなる第２のめっき用レジストマスクを形成し、次に、前記第２のめっき用レジストマスクの開口部に外部端子となる第２の貴金属めっき層を形成することにより、前記金属板上に所定の厚さで前記永久レジスト層が形成され、前記永久レジスト層内の、前記金属板上における前記めっき形成領域の全域部位に、前記金属板側から前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が該金属板の面に接した状態に形成され、前記第１の貴金属めっき層が形成されている部位の上に該第１の貴金属めっき層と同一形状で金属めっき層が形成され、前記金属めっき層の上の前記めっき形成領域の前記外部端子領域に対応する部位に前記外部端子となる第２の貴金属めっき層が形成され、前記第１の貴金属めっき層のみが、前記金属板の面に接するめっき層として形成され、前記第１の貴金属めっき層と同一形状の前記金属めっき層のみが、前記第１の貴金属めっき層と前記第２の貴金属めっき層との間に位置するめっき層として形成され、前記第２の貴金属めっき層のみが、前記第１の貴金属めっき層と同一形状の前記金属めっき層表面から前記めっき形成領域の前記外部端子領域に対応する部位において部分的に突出するめっき層として形成され、前記外部端子となる第２の貴金属めっき層の上面のみが前記永久レジスト層の上面の開口部から該永久レジスト層の上面に比べて低い位置に露出し、前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位における、前記外部端子となる第２の貴金属めっき層が形成されていない部位の面と、該外部端子となる第２の貴金属めっき層の側面が前記永久レジスト層に覆われた半導体装置用基板を準備し、準備した前記半導体装置用基板から、前記金属板を除去して、該金属板の面に接した状態に形成されていた前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層と、前記外部端子となる第２の貴金属めっき層が前記永久レジスト層により固定され、且つ、前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層における前記金属板の面に接していた面が、前記永久レジスト層における前記金属板の面に接していた面と面一となって露出した配線部材を作製し、作製した前記配線部材の前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層の側に半導体素子を搭載する工程を含むことを特徴としている。
また、本発明の半導体装置の製造方法においては、作製した前記配線部材の前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層の側に半導体素子を搭載し、前記配線部材から露出している前記内部端子となる貴金属めっき層の部分に前記半導体素子の電極との接続を行い、半導体素子搭載側を樹脂封止する工程を含むのが好ましい。
本発明によれば、半導体装置を製造する際に用いる半導体装置用基板が、半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さを均一にできる基板であり、半導体装置製造時の外部端子部のみが露出する開口部を形成する工程が省略できることから、工程数を削減して生産性を向上させることができる樹脂封止型半導体装置を製造可能な方法が得られる。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明の半導体装置の製造方法に用いる半導体装置用基板は、金属板を除去した後に半導体素子を搭載する配線部材となる半導体装置用基板であり、金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有し、金属板上にめっき形成領域の全域が開口された第１のめっき用レジストマスクを形成し、次に、第１のめっき用レジストマスクの開口部に内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状の金属めっき層を形成し、次に、第１のめっき用レジストマスクを剥離し、次に、金属板における第１の貴金属めっき層が形成されていない部位を覆うとともに、第１の貴金属めっき層の上に形成された金属めっき層を部分的に覆い、金属めっき層におけるめっき形成領域の外部端子領域に対応する部位が開口された、永久レジスト層からなる第２のめっき用レジストマスクを形成し、次に、第２のめっき用レジストマスクの開口部に外部端子となる第２の貴金属めっき層を形成することにより、金属板上に所定の厚さで永久レジスト層が形成され、前記永久レジスト層内の、金属板上におけるめっき形成領域の全域部位に、金属板側から内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が金属板の面に接した状態に形成され、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状で金属めっき層が形成され、更に金属めっき層の上のめっき形成領域の外部端子領域に対応する部位に外部端子となる第２の貴金属めっき層が形成され、第１の貴金属めっき層のみが、金属板の面に接するめっき層として形成され、第１の貴金属めっき層と同一形状の金属めっき層のみが、第１の貴金属めっき層と第２の貴金属めっき層との間に位置するめっき層として形成され、第２の貴金属めっき層のみが、第１の貴金属めっき層と同一形状の金属めっき層表面からめっき形成領域の外部端子領域に対応する部位において部分的に突出するめっき層として形成され、外部端子となる第２の貴金属めっき層の上面のみが永久レジスト層の上面の開口部から永久レジスト層の上面に比べて低い位置に露出し、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位における、外部端子となる第２の貴金属めっき層が形成されていない部位の面と、外部端子となる第２の貴金属めっき層の側面が永久レジスト層に覆われた半導体装置用基板である。そしてこの金属板は、リードフレーム等に使用される入手可能な一般的な圧延材である。
この半導体装置用基板から金属板を除去することで、永久レジスト層内の所定部位に、金属板に面して内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が金属板の面に接した状態に形成され、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位の一部（めっき形成領域の外部端子領域に対応する部位）に外部端子となる第２の貴金属めっき層が形成され、反対の面側に外部端子となる第２の貴金属めっき層の面のみが永久レジスト層の開口部から永久レジスト層の上面に比べて低い位置に露出し、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位における、外部端子となる第２の貴金属めっき層が形成されていない部位の面と、外部端子となる第２の貴金属めっき層の側面が永久レジスト層に覆われ、永久レジスト層により金属板の面に接した状態に形成されていた内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層と、外部端子となる第２の貴金属めっき層が固定され、且つ、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層における金属板の面に接していた面が、永久レジスト層における金属板の面に接していた面と面一となって露出した配線部材を作製する。
本発明の半導体装置の製造方法は、上記の配線部材を用いて、配線部材が金属板と接していた側に半導体素子を搭載して組み立てる。
本発明の半導体装置の製造方法に用いる半導体装置用基板は、金属板を除去した後に半導体素子を搭載する配線部材となる半導体装置用基板であり、金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有し、金属板上にめっき形成領域の全域が開口された第１のめっき用レジストマスクを形成し、次に、第１のめっき用レジストマスクの開口部に内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状の金属めっき層を形成し、次に、第１のめっき用レジストマスクを剥離し、次に、金属板における第１の貴金属めっき層が形成されていない部位を覆うとともに、第１の貴金属めっき層の上に形成された金属めっき層を部分的に覆い、金属めっき層におけるめっき形成領域の外部端子領域に対応する部位が開口された、永久レジスト層からなる第２のめっき用レジストマスクを形成し、次に、第２のめっき用レジストマスクの開口部に外部端子となる第２の貴金属めっき層を形成することにより、金属板上に所定の厚さで永久レジスト層が形成され、前記永久レジスト層内の、金属板上におけるめっき形成領域の全域部位に、金属板側から内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が金属板の面に接した状態に形成され、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状で金属めっき層が形成され、更に金属めっき層の上のめっき形成領域の外部端子領域に対応する部位に外部端子となる第２の貴金属めっき層が形成され、第１の貴金属めっき層のみが、金属板の面に接するめっき層として形成され、第１の貴金属めっき層と同一形状の金属めっき層のみが、第１の貴金属めっき層と第２の貴金属めっき層との間に位置するめっき層として形成され、第２の貴金属めっき層のみが、第１の貴金属めっき層と同一形状の金属めっき層表面からめっき形成領域の外部端子領域に対応する部位において部分的に突出するめっき層として形成され、外部端子となる第２の貴金属めっき層の上面のみが永久レジスト層の上面の開口部から永久レジスト層の上面に比べて低い位置に露出し、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位における、外部端子となる第２の貴金属めっき層が形成されていない部位の面と、外部端子となる第２の貴金属めっき層の側面が永久レジスト層に覆われた半導体装置用基板である。そしてこの金属板は、リードフレーム等に使用される入手可能な一般的な圧延材である。
この半導体装置用基板から金属板を除去することで、永久レジスト層内の所定部位に、金属板に面して内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が金属板の面に接した状態に形成され、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位の一部（めっき形成領域の外部端子領域に対応する部位）に外部端子となる第２の貴金属めっき層が形成され、反対の面側に外部端子となる第２の貴金属めっき層の面のみが永久レジスト層の開口部から永久レジスト層の上面に比べて低い位置に露出し、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位における、外部端子となる第２の貴金属めっき層が形成されていない部位の面と、外部端子となる第２の貴金属めっき層の側面が永久レジスト層に覆われ、永久レジスト層により金属板の面に接した状態に形成されていた内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層と、外部端子となる第２の貴金属めっき層が固定され、且つ、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層における金属板の面に接していた面が、永久レジスト層における金属板の面に接していた面と面一となって露出した配線部材を作製する。
本発明の半導体装置の製造方法は、上記の配線部材を用いて、配線部材が金属板と接していた側に半導体素子を搭載して組み立てる。
この永久レジスト層により、金属板の面に接した状態に形成されていた内部端子となる第１の貴金属めっき層と、外部端子となる第２の貴金属めっき層が固定され、且つ、内部端子となる第１の貴金属めっき層における金属板の面に接していた面が、永久レジスト層における金属板の面に接していた面と面一となって露出した配線部材は、外部端子は金属板とは反対側の面、内部端子は金属板側の面を露出させた状態で用いるため、半導体素子を搭載する面は、金属板の表面に倣って段差のない（高低差１μｍ以下の）状態で形成された面の状態である。
そして、本発明の半導体装置の製造方法では、この配線部材の半導体素子搭載面における内部端子となる第１の貴金属めっき層上に半導体素子を搭載するが、内部端子となる第１の貴金属めっき層の面が段差のない状態で露出しているので、接続する面は全体がフラットであるため、半導体素子が傾くことも無く、複数の内部端子部も均一な高さであるので半導体素子の電極とも接続が安定する。
このように、本発明の半導体装置の製造方法では、この配線部材の金属板を除去した側に半導体素子を搭載することで、搭載する半導体素子の傾きを防止してボンディング等の接続不良によって最終的に導通不良となることを解消することができる。しかも、この配線部材は、外部端子側は、永久レジスト層の上面の開口部から永久レジスト層の上面に比べて低い位置に外部端子の面のみが既に露出しているので、従来の半導体装置の製造方法のような外部端子部の面を露出させるための開口部を形成する工程が省略できる。
そして、本発明の半導体装置の製造方法では、この配線部材の半導体素子搭載面における内部端子となる第１の貴金属めっき層上に半導体素子を搭載するが、内部端子となる第１の貴金属めっき層の面が段差のない状態で露出しているので、接続する面は全体がフラットであるため、半導体素子が傾くことも無く、複数の内部端子部も均一な高さであるので半導体素子の電極とも接続が安定する。
このように、本発明の半導体装置の製造方法では、この配線部材の金属板を除去した側に半導体素子を搭載することで、搭載する半導体素子の傾きを防止してボンディング等の接続不良によって最終的に導通不良となることを解消することができる。しかも、この配線部材は、外部端子側は、永久レジスト層の上面の開口部から永久レジスト層の上面に比べて低い位置に外部端子の面のみが既に露出しているので、従来の半導体装置の製造方法のような外部端子部の面を露出させるための開口部を形成する工程が省略できる。
以下、本発明の実施形態について、図面を用いて説明する。
本実施形態の半導体装置の製造方法は、金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有する半導体装置用基板を用いた半導体装置の製造方法であって、金属板上にめっき形成領域の全域が開口された第１のめっき用レジストマスクを形成し、次に、第１のめっき用レジストマスクの開口部に内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状の金属めっき層を形成し、次に、第１のめっき用レジストマスクを剥離し、次に、金属板における第１の貴金属めっき層が形成されていない部位を覆うとともに、第１の貴金属めっき層の上に形成された金属めっき層を部分的に覆い、金属めっき層におけるめっき形成領域の外部端子領域に対応する部位が開口された、永久レジスト層からなる第２のめっき用レジストマスクを形成し、次に、第２のめっき用レジストマスクの開口部に外部端子となる第２の貴金属めっき層を形成することにより、金属板上に形成されるめっき層より厚く所定の厚さで永久レジスト層が形成され、永久レジスト層内の、金属板上におけるめっき形成領域の全域部位には、金属板側から内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が金属板の面に接した状態に形成され、その上に同一形状で金属のめっき層が重ねて形成され、更に金属めっき層の上のめっき形成領域の外部端子領域に対応する部位に外部端子となる第２の貴金属めっき層が形成され、第１の貴金属めっき層のみが、金属板の面に接するめっき層として形成され、第１の貴金属めっき層と同一形状の金属めっき層のみが、第１の貴金属めっき層と第２の貴金属めっき層との間に位置するめっき層として形成され、第２の貴金属めっき層のみが、第１の貴金属めっき層と同一形状の金属めっき層表面からめっき形成領域の外部端子領域に対応する部位において部分的に突出するめっき層として形成され、外部端子となる第２の貴金属めっき層の上面のみが永久レジスト層の上面の開口部から該永久レジスト層の上面に比べて低い位置に露出し、内部端子となる第１の貴金属めっき層が形成されている部位における、外部端子となる第２の貴金属めっき層が形成されていない部位の面と、外部端子となる第２の貴金属めっき層の側面が永久レジスト層に覆われている半導体装置用基板を準備する工程と、準備した半導体装置用基板から、金属板を除去することで、金属板の面に接した状態に形成されていた内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層と、外部端子となる第２の貴金属めっき層が永久レジスト層により固定され、且つ、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層における金属板の面に接していた面が、永久レジスト層における金属板の面に接していた面と面一となって露出した配線部材を作製する工程と、配線部材の金属板と接していた内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層の側に半導体素子を搭載する工程と搭載した半導体素子の電極と配線部材の内部端子とを接続する工程と半導体素子を搭載した側を樹脂封止する工程を有している。
このような工程により、金属板の表面に倣って段差のない状態の配線部材の面に半導体素子を搭載することができ、既に外部端子の面が永久レジスト層の開口部から永久レジスト層の上面に比べて低い位置に露出した配線部材であることから、樹脂層の形成及び外部と接続する部分を露出させる従来の加工工程を省略することができる。
本実施形態の半導体装置の製造方法は、金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有する半導体装置用基板を用いた半導体装置の製造方法であって、金属板上にめっき形成領域の全域が開口された第１のめっき用レジストマスクを形成し、次に、第１のめっき用レジストマスクの開口部に内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状の金属めっき層を形成し、次に、第１のめっき用レジストマスクを剥離し、次に、金属板における第１の貴金属めっき層が形成されていない部位を覆うとともに、第１の貴金属めっき層の上に形成された金属めっき層を部分的に覆い、金属めっき層におけるめっき形成領域の外部端子領域に対応する部位が開口された、永久レジスト層からなる第２のめっき用レジストマスクを形成し、次に、第２のめっき用レジストマスクの開口部に外部端子となる第２の貴金属めっき層を形成することにより、金属板上に形成されるめっき層より厚く所定の厚さで永久レジスト層が形成され、永久レジスト層内の、金属板上におけるめっき形成領域の全域部位には、金属板側から内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が金属板の面に接した状態に形成され、その上に同一形状で金属のめっき層が重ねて形成され、更に金属めっき層の上のめっき形成領域の外部端子領域に対応する部位に外部端子となる第２の貴金属めっき層が形成され、第１の貴金属めっき層のみが、金属板の面に接するめっき層として形成され、第１の貴金属めっき層と同一形状の金属めっき層のみが、第１の貴金属めっき層と第２の貴金属めっき層との間に位置するめっき層として形成され、第２の貴金属めっき層のみが、第１の貴金属めっき層と同一形状の金属めっき層表面からめっき形成領域の外部端子領域に対応する部位において部分的に突出するめっき層として形成され、外部端子となる第２の貴金属めっき層の上面のみが永久レジスト層の上面の開口部から該永久レジスト層の上面に比べて低い位置に露出し、内部端子となる第１の貴金属めっき層が形成されている部位における、外部端子となる第２の貴金属めっき層が形成されていない部位の面と、外部端子となる第２の貴金属めっき層の側面が永久レジスト層に覆われている半導体装置用基板を準備する工程と、準備した半導体装置用基板から、金属板を除去することで、金属板の面に接した状態に形成されていた内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層と、外部端子となる第２の貴金属めっき層が永久レジスト層により固定され、且つ、内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層における金属板の面に接していた面が、永久レジスト層における金属板の面に接していた面と面一となって露出した配線部材を作製する工程と、配線部材の金属板と接していた内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層の側に半導体素子を搭載する工程と搭載した半導体素子の電極と配線部材の内部端子とを接続する工程と半導体素子を搭載した側を樹脂封止する工程を有している。
このような工程により、金属板の表面に倣って段差のない状態の配線部材の面に半導体素子を搭載することができ、既に外部端子の面が永久レジスト層の開口部から永久レジスト層の上面に比べて低い位置に露出した配線部材であることから、樹脂層の形成及び外部と接続する部分を露出させる従来の加工工程を省略することができる。
実施例
次に、本発明の実施例について、説明する。
図１は本発明の半導体装置の製造方法に使用する配線部材の断面図である。
次に、本発明の実施例について、説明する。
図１は本発明の半導体装置の製造方法に使用する配線部材の断面図である。
図１に示すように、本実施例の半導体装置の製造に用いるために準備する配線部材３０は、内部端子１となる部位を有する内部端子面をなす第１の貴金属めっき層１１、第１の貴金属めっき層１１と同一形状で金属めっき層１２、更に金属めっき層１２に対して部分的に第２の金属めっき層１３が形成され、第２の金属めっき層１３と同一形状で外部端子３となる第２の貴金属めっき層１４が形成されている。
そして、図１の上から順に、例えば第１の貴金属めっき層１１は、Ａｕめっき層とＰｄめっき層で構成され、金属めっき層１２はＮｉめっき層、第２の金属めっき層１３もＮｉめっき層で構成され、第２の貴金属めっき層１４は、Ｐｄめっき層とＡｕめっき層とで構成され、Ａｕめっき層が配線部材の表裏に露出している。図１中、２は配線部、２０は永久レジストである。
そして、図１の上から順に、例えば第１の貴金属めっき層１１は、Ａｕめっき層とＰｄめっき層で構成され、金属めっき層１２はＮｉめっき層、第２の金属めっき層１３もＮｉめっき層で構成され、第２の貴金属めっき層１４は、Ｐｄめっき層とＡｕめっき層とで構成され、Ａｕめっき層が配線部材の表裏に露出している。図１中、２は配線部、２０は永久レジストである。
次にこの配線部材を用いて図２に示すように内部端子となる部位を有する内部端子面をなすめっき層（第１の貴金属めっき層）１１の面側に半導体素子４０を搭載し、半導体素子４０の電極を、永久レジスト２０の面から面一に露出した内部端子と接続させる。接続は、フリップチップ方式では、半導体素子４０の電極と内部端子とを接続させ、ワイヤー方式では、半導体素子４０の電極と内部端子とをワイヤーで連結する。なお、配線部材３０として露出した内部端子部位を有する内部端子面の表面が永久レジスト２０の面と面一となっているため、搭載する半導体素子４０が傾くこと無く安定した状態で搭載できる。なお、ここでは、便宜上、半導体素子４０を固定するダイボンディング等に関しては説明を省略する。
次いで、半導体素子４０を搭載した面側を樹脂４１で封止する。これにより、半導体装置が完成する。なお、複数の半導体装置を一括で封止する場合は、切断加工を行って個々の半導体装置が得られることになる。
この時既に半導体装置の裏面側には外部接続端子が永久レジスト２０の開口部から露出した状態に形成されていることから、従来の半導体装置の製造方法において必要であった樹脂で覆い、覆われた外部接続部を露出させる加工は不要となる。
次いで、半導体素子４０を搭載した面側を樹脂４１で封止する。これにより、半導体装置が完成する。なお、複数の半導体装置を一括で封止する場合は、切断加工を行って個々の半導体装置が得られることになる。
この時既に半導体装置の裏面側には外部接続端子が永久レジスト２０の開口部から露出した状態に形成されていることから、従来の半導体装置の製造方法において必要であった樹脂で覆い、覆われた外部接続部を露出させる加工は不要となる。
なお本発明の半導体装置の製造方法に使用する配線部材３０は、例えば、次のようにして製造する（図３参照）。
まず、金属板１０として、リードフレーム材としても使用されている、例えば板厚０．１５ｍｍの銅材を用意する。
次に金属板１０の両面に、例えば厚さ２５μｍのドライフィルムレジスト９をラミネートし、次に、表面側に所定の位置にめっきを形成するための、特許文献１に記載の半導体装置の製造方法に用いられている従来の半導体装置用基板と同様の、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域の全域に対応するパターンＡが形成されたガラスマスクを用いて表面側のドライフィルムレジスト９に露光・現像を行い、めっきを形成する部分が開口されたレジストマスクを形成する。裏面側のドライフィルムレジスト９に対しては、金属板１０の裏面全体を覆うレジストマスクを形成する。この露光・現像は従来工法と同様である。
次のめっき工程では、形成したレジストマスクから露出している金属板１０に一般的なめっき前処理を行なった後、順に第１の貴金属めっき層としてＡｕを０．００３μｍ以上、Ｐｄを０．０１μｍ以上、金属めっき層としてＮｉを６μｍ以上となるようにめっきを施す（図３(a)参照）。
次に、両面のレジストマスクを剥離し（図３(b)参照）、表面側には永久レジスト層２０、裏面には前述と同じドライフィルムレジスト９をラミネートする。このとき、形成する第２の金属めっき層の厚さに応じて永久レジスト層２０の厚さを選定する必要があるが、第２の金属めっき層を１５〜３５μｍとなるよう形成するため表面側のみ厚さが４０μｍの永久レジスト層２０を用い、裏面側は厚さが２５μｍのドライフィルムレジスト９を用いる。
そして、先に形成しためっき層の一部であって、外部端子となる部分に重ねてめっきを形成するための、めっき形成領域の外部端子領域に対応する部位が露出するパターンＢが形成されたガラスマスクを用いて露光・現像を行ってレジストマスクを形成する。裏面側は、前回と同様に全体を覆うレジストマスクを形成する。
次に、形成したレジストマスクから露出している金属めっき層であるＮｉめっき面に順に第２の金属めっき層としてＮｉを３０μｍ以上、第２の貴金属めっき層としてＰｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施した（図３(c)参照）後、裏面のレジストマスクを除去して永久レジスト層２０を残し（図３(d)参照）、金属板を除去することで、配線部材３０が得られる（図３(e)参照）。
なお、第２の金属めっきを省略し、金属めっき層であるＮｉめっき面に、第２の貴金属めっき層としてＰｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施しても良い。
そして配線部材３０は、除去した金属板１０側の面に半導体素子を搭載するために配線部材３０の下側を上側にひっくり返して使用する（図３(f)参照）。
まず、金属板１０として、リードフレーム材としても使用されている、例えば板厚０．１５ｍｍの銅材を用意する。
次に金属板１０の両面に、例えば厚さ２５μｍのドライフィルムレジスト９をラミネートし、次に、表面側に所定の位置にめっきを形成するための、特許文献１に記載の半導体装置の製造方法に用いられている従来の半導体装置用基板と同様の、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域の全域に対応するパターンＡが形成されたガラスマスクを用いて表面側のドライフィルムレジスト９に露光・現像を行い、めっきを形成する部分が開口されたレジストマスクを形成する。裏面側のドライフィルムレジスト９に対しては、金属板１０の裏面全体を覆うレジストマスクを形成する。この露光・現像は従来工法と同様である。
次のめっき工程では、形成したレジストマスクから露出している金属板１０に一般的なめっき前処理を行なった後、順に第１の貴金属めっき層としてＡｕを０．００３μｍ以上、Ｐｄを０．０１μｍ以上、金属めっき層としてＮｉを６μｍ以上となるようにめっきを施す（図３(a)参照）。
次に、両面のレジストマスクを剥離し（図３(b)参照）、表面側には永久レジスト層２０、裏面には前述と同じドライフィルムレジスト９をラミネートする。このとき、形成する第２の金属めっき層の厚さに応じて永久レジスト層２０の厚さを選定する必要があるが、第２の金属めっき層を１５〜３５μｍとなるよう形成するため表面側のみ厚さが４０μｍの永久レジスト層２０を用い、裏面側は厚さが２５μｍのドライフィルムレジスト９を用いる。
そして、先に形成しためっき層の一部であって、外部端子となる部分に重ねてめっきを形成するための、めっき形成領域の外部端子領域に対応する部位が露出するパターンＢが形成されたガラスマスクを用いて露光・現像を行ってレジストマスクを形成する。裏面側は、前回と同様に全体を覆うレジストマスクを形成する。
次に、形成したレジストマスクから露出している金属めっき層であるＮｉめっき面に順に第２の金属めっき層としてＮｉを３０μｍ以上、第２の貴金属めっき層としてＰｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施した（図３(c)参照）後、裏面のレジストマスクを除去して永久レジスト層２０を残し（図３(d)参照）、金属板を除去することで、配線部材３０が得られる（図３(e)参照）。
なお、第２の金属めっきを省略し、金属めっき層であるＮｉめっき面に、第２の貴金属めっき層としてＰｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施しても良い。
そして配線部材３０は、除去した金属板１０側の面に半導体素子を搭載するために配線部材３０の下側を上側にひっくり返して使用する（図３(f)参照）。
比較例
次に、比較例として従来の半導体装置の製造方法について説明する。
従来の半導体装置用基板は、本発明に使用する半導体装置用基板とは逆に金属板上に外部端子となるめっき層が形成され、同一形状でめっき層が重ねられ、上層に内部端子となるめっき層が形成されている。これらめっき層は、搭載する半導体素子の電極数に応じて複数個（本）のめっき層としてほぼ同じ高さに形成されている。
この半導体装置等基板の内部端子の上に半導体素子を搭載し、半導体素子の電極と内部端子との接続を行う。
しかし、めっき加工により厚さとして３０μｍ、４０μｍ等の高さを複数個形成すると、めっき生産時のばらつきとして５〜８μｍ程度の高低差が生じるため、従来の半導体装置用基板は、金属板から内部端子上面までの高さに高低差が生じていることになる。
そのため、半導半導体素子を搭載した際に、半導体素子に傾きが生じたり、半導体素子の電極と内部端子との接続において導通不良が発生する場合があった。
次に、比較例として従来の半導体装置の製造方法について説明する。
従来の半導体装置用基板は、本発明に使用する半導体装置用基板とは逆に金属板上に外部端子となるめっき層が形成され、同一形状でめっき層が重ねられ、上層に内部端子となるめっき層が形成されている。これらめっき層は、搭載する半導体素子の電極数に応じて複数個（本）のめっき層としてほぼ同じ高さに形成されている。
この半導体装置等基板の内部端子の上に半導体素子を搭載し、半導体素子の電極と内部端子との接続を行う。
しかし、めっき加工により厚さとして３０μｍ、４０μｍ等の高さを複数個形成すると、めっき生産時のばらつきとして５〜８μｍ程度の高低差が生じるため、従来の半導体装置用基板は、金属板から内部端子上面までの高さに高低差が生じていることになる。
そのため、半導半導体素子を搭載した際に、半導体素子に傾きが生じたり、半導体素子の電極と内部端子との接続において導通不良が発生する場合があった。
次に、半導体素子を搭載した側を樹脂封止し、半導体装置用基板の金属板のみを除去する。
金属板を除去したことで、樹脂の裏面側には金属板と接していた外部端子となるめっき層の面が現れることになる。
そして、現れた外部端子面の一部を外部と接続するための外部端子部として使用するために、樹脂の裏面側全面を樹脂で覆い、外部端子部のみが露出するよう覆った樹脂の一部を開口する加工を行って、外部端子部を露出させて半導体装置が完成する。多数個の半導体装置を一括して封止するタイプでは、切断加工を行って個々の半導体装置が完成する。
金属板を除去したことで、樹脂の裏面側には金属板と接していた外部端子となるめっき層の面が現れることになる。
そして、現れた外部端子面の一部を外部と接続するための外部端子部として使用するために、樹脂の裏面側全面を樹脂で覆い、外部端子部のみが露出するよう覆った樹脂の一部を開口する加工を行って、外部端子部を露出させて半導体装置が完成する。多数個の半導体装置を一括して封止するタイプでは、切断加工を行って個々の半導体装置が完成する。
本発明の半導体装置の製造方法は、表面実装型の封止樹脂型半導体装置を組み立てることが必要とされる分野に有用である。
１ 内部端子部
２ 配線部
３ 外部端子部
９ レジスト
１０ 金属板
１１ 内部端子となるめっき層（第１の貴金属めっき層）
１２ 金属めっき層
１３ 第２の金属めっき層
１４ 外部端子となるめっき層（第２の貴金属めっき層）
２０ 永久レジスト層
３０ 配線部材
４０ 半導体素子
４１ 樹脂
２ 配線部
３ 外部端子部
９ レジスト
１０ 金属板
１１ 内部端子となるめっき層（第１の貴金属めっき層）
１２ 金属めっき層
１３ 第２の金属めっき層
１４ 外部端子となるめっき層（第２の貴金属めっき層）
２０ 永久レジスト層
３０ 配線部材
４０ 半導体素子
４１ 樹脂
Claims (2)
- 金属板を有するとともに、所定幅または径の第１の所定形状に形成された内部端子領域と、その一端が前記内部端子領域に接続し、かつ、該内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、前記配線部領域の他端と接続し、かつ、該内部端子領域の幅または径よりも大きな幅または径の第２の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を前記金属板上に有する半導体装置用基板を用いた半導体装置の製造方法であって、
前記金属板上に前記めっき形成領域の全域が開口された第１のめっき用レジストマスクを形成し、次に、前記第１のめっき用レジストマスクの開口部に内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層、前記第１の貴金属めっき層の上に該第１の貴金属めっき層と同一形状の金属めっき層を形成し、次に、前記第１のめっき用レジストマスクを剥離し、次に、前記金属板における前記第１の貴金属めっき層が形成されていない部位を覆うとともに、前記第１の貴金属めっき層の上に形成された前記金属めっき層を部分的に覆い、該金属めっき層における前記めっき形成領域の前記外部端子領域に対応する部位が開口された、永久レジスト層からなる第２のめっき用レジストマスクを形成し、次に、前記第２のめっき用レジストマスクの開口部に外部端子となる第２の貴金属めっき層を形成することにより、前記金属板上に所定の厚さで前記永久レジスト層が形成され、前記永久レジスト層内の、前記金属板上における前記めっき形成領域の全域部位に、前記金属板側から前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が該金属板の面に接した状態に形成され、前記第１の貴金属めっき層が形成されている部位の上に該第１の貴金属めっき層と同一形状で金属めっき層が形成され、前記金属めっき層の上の前記めっき形成領域の前記外部端子領域に対応する部位に前記外部端子となる第２の貴金属めっき層が形成され、前記第１の貴金属めっき層のみが、前記金属板の面に接するめっき層として形成され、前記第１の貴金属めっき層と同一形状の前記金属めっき層のみが、前記第１の貴金属めっき層と前記第２の貴金属めっき層との間に位置するめっき層として形成され、前記第２の貴金属めっき層のみが、前記第１の貴金属めっき層と同一形状の前記金属めっき層表面から前記めっき形成領域の前記外部端子領域に対応する部位において部分的に突出するめっき層として形成され、前記外部端子となる第２の貴金属めっき層の上面のみが前記永久レジスト層の上面の開口部から該永久レジスト層の上面に比べて低い位置に露出し、前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層が形成されている部位における、前記外部端子となる第２の貴金属めっき層が形成されていない部位の面と、該外部端子となる第２の貴金属めっき層の側面が前記永久レジスト層に覆われた半導体装置用基板を準備し、
準備した前記半導体装置用基板から、前記金属板を除去して、該金属板の面に接した状態に形成されていた前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層と、前記外部端子となる第２の貴金属めっき層が前記永久レジスト層により固定され、且つ、前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層における前記金属板の面に接していた面が、前記永久レジスト層における前記金属板の面に接していた面と面一となって露出した配線部材を作製し、
作製した前記配線部材の前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層の側に半導体素子を搭載する工程を含むことを特徴とする半導体装置の製造方法。 - 作製した前記配線部材の前記内部端子となる部位を有する内部端子面をなす第１の貴金属めっき層の側に半導体素子を搭載し、前記配線部材から露出している前記内部端子となる貴金属めっき層の部分に前記半導体素子の電極との接続を行い、半導体素子搭載側を樹脂封止する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014265374A JP6562495B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
| PCT/JP2015/086254 WO2016104713A1 (ja) | 2014-12-25 | 2015-12-25 | 半導体装置用基板、半導体装置用配線部材及びそれらの製造方法、並びに、半導体装置用基板を用いた半導体装置の製造方法 |
| TW104143751A TWI677944B (zh) | 2014-12-25 | 2015-12-25 | 半導體裝置用基板、半導體裝置用配線構件及其等之製造方法、以及使用半導體裝置用基板之半導體裝置之製造方法 |
| US15/539,481 US10276422B2 (en) | 2014-12-25 | 2015-12-25 | Semiconductor device substrate, semiconductor device wiring member and method for manufacturing them, and method for manufacturing semiconductor device using semiconductor device substrate |
| CN201580071178.8A CN107112289B (zh) | 2014-12-25 | 2015-12-25 | 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 |
| KR1020177017444A KR102403960B1 (ko) | 2014-12-25 | 2015-12-25 | 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014265374A JP6562495B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016127076A JP2016127076A (ja) | 2016-07-11 |
| JP6562495B2 true JP6562495B2 (ja) | 2019-08-21 |
Family
ID=56358099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014265374A Active JP6562495B2 (ja) | 2014-12-25 | 2014-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6562495B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2003264368A (ja) * | 2002-03-08 | 2003-09-19 | Sony Corp | 多層電気配線回路基板及びその製造方法 |
| JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
| DE102007034402B4 (de) * | 2006-12-14 | 2014-06-18 | Advanpack Solutions Pte. Ltd. | Halbleiterpackung und Herstellungsverfahren dafür |
| US7825514B2 (en) * | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
-
2014
- 2014-12-26 JP JP2014265374A patent/JP6562495B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016127076A (ja) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| TW201732959A (zh) | 導線架、電子零件裝置及其製造方法 | |
| TWI483367B (zh) | 導線框及半導體裝置之中間產物 | |
| JP2008227410A (ja) | 半導体装置およびその製造方法 | |
| JP6562495B2 (ja) | 半導体装置の製造方法 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP6562494B2 (ja) | 半導体装置の製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| WO2017199473A1 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| US10727171B2 (en) | Lead frame | |
| JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
| JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2016122808A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| TWI706482B (zh) | 引線框架的製造方法及引線框架 | |
| JP2018018864A (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2018088512A (ja) | 半導体装置用配線部材 | |
| CN107112289B (zh) | 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 | |
| JP2017208515A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP6539928B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| JP6485776B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| US20180197810A1 (en) | Lead frame and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6562495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |