JP6489615B2 - 半導体素子搭載用基板、半導体装置及びそれらの製造方法 - Google Patents

Description

本発明は、半導体素子搭載用基板、半導体装置及びそれらの製造方法に関する。

近年、携帯電話等に代表されるように、電子機器の小型化，薄型化が推進されている。このため、そのような電子機器に用いられる半導体装置についても高密度化、小型化、軽量化、及び回路基板への高密度実装化が図られている。
従来、半導体装置は、導電性基板をエッチング加工又はプレス加工してリードフレームを作製し、このリードフレームに半導体素子を搭載し、ワイヤボンディング等による接続を行い、その後、封止樹脂で全体を覆い半導体装置を作製していた。
ところが、小型化、軽量化を目的に、導電性基板を最終的に除去するタイプの半導体装置が提案されている。

係る半導体装置では、導電性を有する基材の両面側に、所定のパターニングを施したレジストマスクを形成し、そのレジストマスクから露出した基材上にめっきにより導電性金属をめっき層として設け、その設けた表面側のめっき層をマスクとして、表面側からハーフエッチングすることで半導体素子搭載用のダイパッド部と外部接続用のリード部とを形成し、レジストマスクを除去することで半導体素子搭載用基板をまず形成する。
そして、形成した半導体素子搭載用基板に半導体素子を搭載、ワイヤボンディングした後に樹脂封止を行い、裏面側のめっき層をマスクとして所定の箇所の導電性基板を除去して、ダイパッド部及びリード部を分離した半導体装置が開発されてきた。

例えば、このような導電性基板を除去するタイプの半導体装置が、特許文献１に開示されている。
また、これら半導体装置を小型化、薄型化と同時に高密度実装化を進めた特許文献２では、上述の配線層を封止樹脂で樹脂封止後、基板を除去する等の方法を用いて、ダイパッド部下側にも外部端子を配置するＦａｎ−Ｉｎ型の半導体装置を開示している。

しかしながら、特許文献１や特許文献２の半導体装置では、半導体素子を搭載して樹脂封止した後、外部端子部の裏面側のめっき層をマスクとして、エッチング加工を行っているが、この時、外部端子部の裏面めっき層の外周部付近の導電性基板もエッチング加工されるため、外周部が庇形状となり、めっきバリ不具合が発生することがあった。特に、樹脂封止した後、エッチング量が多い場合は、発生しやすい状況である。

さらに特許文献２では、端子部等と封止樹脂との密着性を向上させる目的で、外部端子と内部端子間の配線層を側面からのエッチング加工で貫通孔を形成するが、側面からのエッチング量を制御することは難しく高度な管理が必要となっている。

特開２００７−１５０３７２号公報 特開２０１４−８６４８６号公報

そこで、本発明は、前記課題に鑑みてなされたものであり、半導体素子搭載用基板に半導体素子を搭載し樹脂封止後に、裏面からのエッチング加工により、ダイパッド部及びリード部を分離する半導体装置において、樹脂封止後、導電性基板をエッチング加工する量を最小限にすることでめっき層への影響を軽減し、かつ、外部端子裏面めっき層外周部のめっきバリ不具合を防止すると同時に、より小型化、薄型化、高密度実装が可能な半導体素子搭載用基板、半導体装置及びそれらの製造方法を提供する。

本発明の第１の発明は、半導体素子を所定の半導体素子搭載領域に搭載可能な半導体素子搭載用基板であって、導電性基板の表面に、半導体素子搭載領域と、その半導体素子搭載領域の周囲に配置され、その半導体素子搭載領域に搭載された半導体素子の電極部と電気的に接続する内部端子表面めっき層と、その内部端子より半導体素子搭載領域から離れた周囲に配置される外部端子表面めっき層と、その内部端子表面めっき層と外部端子表面めっき層の間に配置され、内部端子表面めっき層と外部端子表面めっき層を電気的に接続する配線表面めっき層を有し、導電性基板の裏面に、外部端子表面めっき層と導電性基板を介して対向した位置に、外部機器と電気的に接続する外部端子裏面めっき層を備え、且つ、少なくとも導電性基板の裏面側から表面に向かって、内部端子表面めっき層、配線表面めっき層、外部端子表裏面めっき層の略平面形状に沿って導電性基板の一部を内部端子金属部、配線金属部、及び外部端子金属部を形成する非貫通の窪み領域を備え、且つ外部端子金属部の外部端子裏面めっき層側の横断面の形状が、外部端子裏面めっき層の形状を包含する大きさであることを特徴とする半導体素子搭載用基板である。

本発明の第２の発明は、第１の発明における非貫通の窪み領域の一部が、半導体素子搭載領域、内部端子表面めっき層、及び配線表面めっき層の導電性基板裏面側の領域を含むことを特徴とする半導体素子搭載用基板である。

本発明の第３の発明は、第１及び第２の発明における導電性基板の表面に設けられた半導体素子搭載領域が、導電性基板の表面側から裏面側に向かう窪み領域であることを特徴とする半導体素子搭載用基板である。

本発明の第４の発明は、第１〜３の発明における半導体素子搭載用基板の半導体素子搭載領域に搭載される半導体素子と、その半導体素子の周囲に配置されて半導体素子の電極部と電気的に接続可能な内部端子表面めっき層を有する内部端子と、その内部端子よりも半導体素子の周囲から離れて配置され、外部機器との電気的に接続する外部端子裏面めっき層を有する外部端子と、内部端子と外部端子とを電気的に接続する配線表面めっき層を有する配線部と、半導体素子の電極部と内部端子の内部端子表面めっき層とを電気的に接続するボンディングワイヤと、内部端子表面めっき層、外部端子表面めっき層及び配線表面めっき層の各表面と、ボンディングワイヤと半導体素子とを封止する第１の封止樹脂と、少なくとも外部端子金属部の側面及び外部端子裏面めっき層の側面を封止する第２の封止樹脂とを備えることを特徴とする半導体装置である。

本発明の第５の発明は、第４の発明における内部端子、外部端子、及び配線部が、少なくとも内部端子表面めっき層、外部端子表面めっき層、配線表面めっき層で連結されていることを特徴とする半導体装置である。

本発明の第６の発明は、第４及び第５の発明における少なくとも外部端子裏面めっき層が、第２の封止樹脂から露出していることを特徴とする半導体装置である。

本発明の第７の発明は、第４〜第６の発明における外部端子金属部の縦断面の形状が、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状であることを特徴とする半導体装置である。

本発明の第８の発明は、第４〜第７の発明における第１の封止樹脂と第２の封止樹脂が、同一の樹脂であることを特徴とする半導体装置である。

本発明の第９の発明は、第４〜第８の発明における半導体素子搭載領域の直下に複数の外部端子が配置されていることを特徴とする半導体装置である。

本発明の第１０の発明は、第４〜第８の発明における半導体素子の底面が、内部端子表面めっき層の底面より低い位置に配置されていることを特徴とする半導体装置である。

本発明の第１１の発明は、下記（１）から（８）の工程を順に含むことを特徴とする第１、及び第２の発明に記載の半導体素子搭載用基板の製造方法である。
（記）
（１）導電性基板を用意する導電性基板準備工程。
（２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
（３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
（４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、所定の表面めっき層及び所定の裏面めっき層を形成した後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
（５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
（６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
（７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
（８）前記エッチングマスクを除去する第２のレジスト除去工程。

本発明の第１２の発明は、下記（１）から（８）の工程を順に含むことを特徴とする第３の発明に記載の半導体素子搭載用基板の製造方法であって、下記（３）の第１の露光・現像工程におけるめっきマスクの所定パターンが、導電性基板表面の半導体素子搭載領域が第１のレジストに覆われ、ダイパッド表面めっき層を形成しないパターンで、且つ、下記（６）の第２の露光・現像工程における所定パターンが、導電性基板表面の半導体素子搭載領域に開口部を形成するパターンであることを特徴とする半導体素子搭載用基板の製造方法である。
（記）
（１）導電性基板を用意する導電性基板準備工程。
（２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
（３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
（４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、所定の表面めっき層及び所定の裏面めっき層を形成した後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
（５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
（６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
（７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
（８）前記エッチングマスクを除去する第２のレジスト除去工程。

本発明の第１３の発明は、下記（Ａ）から（Ｅ）の工程を順に含むことを特徴とする第４から第８の発明に記載の半導体装置の製造方法である。
(記）
（Ａ）半導体素子搭載用基板の半導体素子搭載領域に半導体素子を搭載する半導体素子搭載工程。
（Ｂ）半導体素子の電極部と内部端子表面めっき層とを、ボンディングワイヤを用いて電気的に接続するワイヤボンディング工程。
（Ｃ）半導体素子、ボンディングワイヤ、所定の表面めっき層を含めた半導体素子搭載用基板の表面が第１の封止樹脂により樹脂封止される第１の樹脂封止工程。
（Ｄ）半導体搭載用基板の裏面側よりエッチングを行い、所定の金属部を個別に分割して電気的接続以外は独立状態にする樹脂封止後のエッチング工程。
（Ｅ）前記所定の金属部を、第２の封止樹脂で樹脂封止して前記第２の封止樹脂の表面に少なくとも外部端子裏面めっき層が露出した形態とする第２の樹脂封止工程。

本発明は、導電性基板の裏面から窪みを作製することで、第１の樹脂封止後のエッチング加工時、表面連結金属部及び外部端子金属部のエッチング量をほぼ同一に設定にすることにより、同時にエッチングすることが可能となり、封止樹脂で樹脂封止後、導電性基板をエッチング加工する量を最小限に抑えることを可能とし、めっき層への影響を軽減する効果を有する。
また、外部端子裏面めっき層をエッチングマスクとしているが、外部端子金属部側面よりエッチングが開始されるため、この部分にめっきバリが起きづらく、めっきバリ不具合を防止することが出来る。
また、内部端子部と外部端子部を配線表面めっき層で連結しているため、エッチング加工による配線ピッチに比べ、めっき加工による配線ピッチの方がより小さくでき、外部端子の配列が複数列化になるに従い、外部端子間にそれに対応する配線部を形成する必要があり、より多ピン品あるいは外部端子の多配列化が可能となる。
さらに、上記効果を有することにより、半導体素子搭載用基板に半導体素子を搭載し樹脂封止後に、裏面からのエッチング加工により、ダイパッド部、内部端子部、外部端子部、及び配線部が分離した半導体装置において、小型化、薄型化、高密度実装が可能な半導体素子搭載用基板、及び半導体装置を提供できる。

本発明の第１の実施形態に係る半導体素子搭載用基板１００ａの一例を示す断面図である。 本発明の第１の実施形態に係る半導体装置Ｉの例を示す断面図である。 本発明の第２の実施形態に係る半導体素子搭載用基板１００ｂの一例を示す断面図である。 本発明の第２の実施形態に係る半導体装置IIの例を示す断面図である。 本発明の第３の実施形態に係る半導体素子搭載用基板１００ｃの一例を示す断面図である。 本発明の第３の実施形態に係る半導体装置IIIの例を示す断面図である。 本発明の第４の実施形態に係る半導体素子搭載用基板１００ｄの一例を示す断面図である。 本発明の第４の実施形態に係る半導体装置IVの一例を示す断面図である。 本発明の第４の実施形態に係る半導体素子搭載用基板の一例を示す平面図で、（ａ）はＦａｎ−Ｉｎ型半導体装置の平面図、（ｂ）は（ａ）の破線で囲まれたＡ部の部分拡大図である。 本発明に係る半導体素子搭載用基板１００ｂの製造方法の一連の工程を示す図で、（ａ）は導電性基板準備工程を示す図、（ｂ）は第１のレジスト被覆工程を示す図、（ｃ）は第１の露光・現像工程を示す図、（ｄ）はめっき・第１のレジスト除去工程を示す図である。 本発明に係る半導体素子搭載用基板１００ｂの製造方法の一連の工程を示す図１０−１に続く図で、（ｅ）は第２のレジスト被覆工程を示す図、（ｆ）は第２の露光・現像工程を示す図、（ｇ）はエッチング工程を示す図、（ｈ）は第２のレジスト除去工程の一例を示す図である。 本発明に係る他の半導体素子搭載用基板１００ａの製造方法の一連の工程を示す図で、（ａ）は第２の露光・現像工程を示す図、（ｂ）はエッチング工程を示す図、（ｃ）は第２のレジスト除去工程を示す図である。 本発明に係る半導体装置IIの製造方法の一連の工程を示す図で、（ａ）は半導体素子搭載工程の一例を示す図、（ｂ）はワイヤボンディング工程の一例を示す図、（ｃ）は第１の樹脂封止工程の一例を示す図である。 本発明に係る半導体装置IIの製造方法の一連の工程を示す図１２−１に続く図で、（ｄ）は樹脂封止後のエッチング工程の一例を示す図、（ｅ）は第２の樹脂封止工程の一例を示す図である。 本発明に係る他の半導体装置Ｉの製造方法の一連の工程を示す図で、（ａ）は第１の樹脂封止工程の一例を示す図、（ｂ）は樹脂封止後のエッチング工程の一例を示す図、（ｃ）は第２の樹脂封止工程の一例を示す図である。

［第１の実施形態］
１．半導体素子搭載用基板
以下、図面を参照して、本発明に係る第１の実施形態を説明する。
図１は、本発明の第１の実施形態に係る半導体素子搭載用基板（以下、リードフレームとも称す）の一例を示す図である。なお図１においては、配線部３０に沿った断面ではなく、配線部３０と交わるようなラインで切断した断面を示す断面図である。
図１に示すように、第１の実施形態の半導体素子搭載用基板１００ａは、導電性基板１０と、半導体素子搭載領域１１０としてのダイパッド部５０と、半導体素子の電極部と接続するための内部端子２０と、外部機器（図示せず）と接続するための外部端子４０と、内部端子２０と外部端子４０とを電気的に接続する配線部３０と、から構成される。

用いる導電性基板１０の材質は、導電性が得られれば特に限定はないが、例えば、銅または銅合金を使用する。封止樹脂を樹脂封止後、導電性基板１０の所定の箇所を溶解除去するため、選択溶解除去が可能な銅又は銅合金を使用することが多い。

第１の実施形態の半導体素子搭載用基板１００ａにおける、ダイパッド部５０、内部端子２０、配線部３０、及び外部端子４０の各構成部位は、導電性基板１０上に電気めっきにより形成された表面めっき層１と、その表面めっき層１を載せる形で導電性基板１０を裏面側からエッチングすることにより形成される金属部２、及び表面連結金属部１１とから構成され、外部端子４０では、さらには導電性基板１０の裏面側に電気めっきにより形成されて裏面めっき層３を有している。

その各々について詳細すると、内部端子２０を構成する表面めっき層２１（以下、内部端子表面めっき層と称す）と外部端子４０を構成する表面めっき層４１（以下、外部端子表面めっき層と称す）は、配線部３０を構成する表面めっき層３１（以下、配線表面めっき層と称す）で連結されている。

また、内部端子２０を構成する金属部２２（以下、内部端子金属部と称す）と、外部端子４０を構成する金属部４２（以下、外部端子金属部と称す）は、表面めっき層の場合と同様に配線部３０を構成する金属部３２（以下、配線金属部と称す）で連結され、さらに導電性基板のエッチング加工により形成された表面連結金属部１１でも連結されている。また、ダイパッド部５０を構成する金属部（以下、ダイパッド金属部５２）は、表面連結金属部１１で各内外部端子及び配線部と連結されている。

内部端子表面めっき層２１、外部端子表面めっき層４１、及び配線表面めっき層３１に用いるめっき金属の種類は、特に限定はされないが下記の点を考慮して選定する。
内部端子表面めっき層２１の最上面は、半導体素子の電極部とワイヤボンディングして接続する内部電極部を含むため、ボンディングワイヤの接続に適しためっき金属を選定する。例えば、Ａｕワイヤの場合は、Ａｇめっき、Ａｕめっき、Ｐｄめっき等が良い。

外部端子表面めっき層４１と配線表面めっき層３１は、電気的に接続する機能であり、電気めっきにて配線を形成するので、その厚みが薄いため、Ｎｉめっき等、ある程度の強度を有するめっき金属がよい。
この外部端子裏面めっき層４３は、外部機器と接続する外部電極部を含むため、外部機器と接続に適しためっき金属を選定する。外部機器との接続は一般的にはんだボール等のはんだ系合金が多いため、はんだ濡れ性が良く、はんだとの接合性が良いＡｕ（金）めっき、Ｐｄめっき等がよい。

さらに、表面めっき層１と裏面めっき層３は、一般的に同時に電気めっきを行って形成するため、同一のめっき構成が望ましい。例えば、導電性基板の接触面より外側に、Ｎｉ、Ｐｄ、Ａｕの順に積層する積層めっきでもよい。
また、表面めっき層１と裏面めっき層３のめっきの種類が違ってもよい。例えば、表面はボンディング性が良好なＡｇめっきとし、裏面ははんだ濡れ性がよいＮｉ、Ｐｄ、Ａｕの順に積層する積層めっきでもよい。
なお、内部端子表面めっき層２１及び配線表面めっき層３１の裏面側には外部端子裏面めっき層４３のようなめっき層は形成しない。

さらに、半導体装置の製造工程における第１の樹脂封止後のエッチング工程において、外部端子の抜け不具合を防止するため、外部端子表面めっき層４１の縦断面形状を、通常の矩形形状から逆台形形状にし、第１の封止樹脂との密着性を向上させてもよい。この場合は、後述する図１０−２（ｅ）、図１０−２（ｆ）、図１０−２（ｇ）における露光工程で、露光に使用する紫外光を、平行光から散乱光に変更して照射し露光を行うことで製作できる。また、めっき表面を粗化処理しても同様の効果が得られる。

内部端子表面めっき層２１、外部端子表面めっき層４１、配線表面めっき層３１以外に相当する導電性基板の反対面側は、裏面側からエッチング加工により窪み領域の窪み部４を設けている。
この窪み部４を形成することにより、内部端子金属部２２、外部端子金属部４２、配線金属部３２、ダイパッド金属部５２が形成される。また、導電性基板の表面側はエッチング加工されず窪みが形成されないので、材料面全体で連結されている表面連結金属部１１が形成される。
なお、内部端子金属部２２、外部端子金属部４２、配線金属部３２及び表面連結部金属部１１は、半導体素子を搭載し樹脂封止後、エッチング加工により内部端子金属部、外部端子金属部、配線金属部、ダイパッド金属部の側面、並びに表面連結金属部の相当部（窪み部４の先端に位置する範囲）をエッチング加工し、各々を独立させる。

ここで、設ける窪み部４の深さは、板厚の１／２から板厚−０．０３ｍｍである。
窪みの深さが板厚の１／２未満だと、樹脂封止後のエッチング加工の量が多くなり、エッチング時間が長くなり、エッチング液がめっき層の一部をエッチングしてしまう不具合発生しやすくなる。板厚の１／２から板厚−０．０３ｍｍを超える場合、形成した表面連結金属部が薄くなってしまい、搬送中に変形不具合が発生する可能性がある。
好ましくは、板厚−０．０５ｍｍから板厚−０．０３ｍｍである。

また、外部端子金属部４２の裏面めっき層との接合面は、裏面めっき層４３を包含する大きさで、裏面めっき層外周部から板厚の１／２から板厚−０．０３ｍｍの間隔で大きい外周部とする。
また、表面連結金属部１１と同様に外部端子金属部４２の側面は、樹脂封止後エッチング加工されるため、同じようにエッチングされる量だけ大きくする。
さらに内部端子金属部２２、配線金属部３２の各めっき層との接合面は、特に制限はないが、各表面めっき層の金属部との接合面を包含する大きさで、各めっき層の外周部から０．０３ｍｍから０．０５ｍｍ程の間隔で大きい外周部としてもよい。

なお、以後の説明において、今まで説明した構成要素と同様の構成要素には、今までの説明と同一の符号を付し、その説明を省略する。

２．第１の実施形態の半導体装置
次に、上記半導体素子搭載用基板をリードフレームとして使用した半導体装置について、図２を参照して説明する。
なお、図２においては、配線部３０に沿った断面ではなく、配線部３０と交わるようなラインで切断した断面図が示されている。

本発明の第１の実施形態に係る半導体装置Ｉは、上記半導体素子搭載用基板を用いて、半導体素子搭載領域に半導体素子１０１を搭載している。
図２においては、ダイパッド部を形成し、そこに半導体素子を搭載する事例について説明する。なお、半導体搭載領域を確保して、半導体素子の下面に外部端子を配置するＦａｎ−Ｉｎタイプ等の半導体装置もある。

ダイパッド部の表面めっき層５１上に半導体素子１０１が搭載され、その半導体素子の電極部（図示せず）と内部端子表面めっき層２１はボンディングワイヤ５等で電気的に接続されている。内部端子表面めっき層２１、外部端子表面めっき層４１は配線表面めっき層３１を介して連結されている。また外部端子表面めっき層４１の反対側には、外部端子裏面めっき層４３が形成されている。
さらに半導体素子、ボンディングワイヤ、内部端子表面めっき層、外部端子表面めっき層、及び配線表面めっき層は、第１の封止樹脂１０２で封止されている。

その後、封止されたリードフレームを裏面側からエッチング加工して、外部端子金属部４２、内部端子金属部２２、配線金属部３２を形成して外部端子、内部端子、及び配線部を独立させる。
このエッチング加工では、図１のリードフレームにおける、表面連結金属部１１と、外部端子金属部４２の側面、内部端子金属部２２の側面、配線金属部３２の側面等をエッチング加工することで各端子を分離独立する。また、このエッチング加工は、裏面めっき層をマスクとして加工するため、外部端子裏面めっき層４３を有する外部端子４０は裏面側からエッチングされないが、内部端子２０、配線部３０は、裏面めっき層が形成されないため、裏面よりエッチングされ薄肉部となる。ダイパッド部５０は、裏面めっき層を形成した場合は外部端子と同様になり、裏面めっき層を形成しない場合は、内部端子と同様に薄肉部となる。図２は裏面めっき層を備えた場合を示している。

また、特許文献２で記載したように、表面をエッチングして窪み加工をし、裏面が平面の状態で樹脂封止後、裏面めっき層をマスクとしてエッチング加工した場合、導電性基板裏面側からのみエッチングされるため、エッチング時間が長くなり、エッチング液がめっき層の一部を溶解してしまう不具合発生することがある。
さらに外部端子裏面めっき層をエッチングマスクとしており、裏面よりエッチング加工が開始され、裏面めっき層に比べ導電性基板の方のエッチングが早く、エッチング時間が長くなるに従い、裏面めっき層周辺の導電性基板がエッチングされて、裏面めっき層が庇形状になり、これがバリとなる不具合が発生していた。

本発明では、この樹脂封止後のエッチング加工は、図１で示すように裏面側より窪み加工がなされているため、この窪み部４よりエッチングが開始される。
外部端子裏面めっき層４３は、エッチング用のマスクとしているが、外部端子側面から主にエッチングされるため、外部端子裏面めっき層４３のバリの発生が防止できる。また、リードフレーム製作段階で窪み量を調整することで、封止後のエッチング量を必要最低限にできる。
また、外部端子の垂直方向の断面である縦断面は、リードフレーム時のエッチング方向と樹脂封止してからのエッチング方向が同一であるため、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状となっている。このため、第２の樹脂封止を行った後、外部端子の封止樹脂からの抜け止めとなっている。

外部端子裏面めっき層４３の側面、外部端子金属部４２、内部端子金属部２２、配線金属部３２は、第２の封止樹脂１０３で覆われ、外部端子裏面めっき層４３は、第２の封止樹脂１０３より露出している。この露出面は、外部機器との接続のためのものである。
内部端子金属部２２、配線金属部３２は、前述の通り薄肉部となっており第２の封止樹脂部１０３からは露出し難く、外部機器との接触のリスクはない。さらに、特許文献２に開示される半導体装置では、外部端子金属部の側面の一部は封止樹脂部より露出しており、かつめっきを施されていないために変色等不具合が発生しやすいが、本発明では第２の封止樹脂部内にあるため同様の不具合の発生はない。
第１の封止樹脂１０２と第２の封止樹脂１０３は同種類でも良いし、異なっても良い。一般的には同種であるが、例えば、光半導体装置である場合、第１の封止樹脂１０２を透明樹脂で封止し、第２の封止樹脂１０３は、光を反射する樹脂で封止する等、異なった樹脂を使用してもよい。

［第２の実施形態］
１．半導体搭載用基板
次に第２の実施形態について、図３及び図４を用いて説明する。図３、４において、２０ａ、３０ａは各々金属部を持たない内部端子と配線部である。
第２の実施形態における半導体搭載用基板１００ｂは、第１の実施形態の半導体搭載用基板１００ａにおいて、内部端子金属部２２、配線金属部３２を有しない形態であって、内部端子表面めっき層２１及び配線表面めっき層３１を、表面連結金属部１１上に形成して金属部を持たない内部端子２０ａ、及び金属部を持たない配線部３０ａを構成している。

また第２の実施形態の半導体装置IIは、第１の実施形態の半導体装置Ｉにおいて内部端子金属部２２、配線金属部３２がなく、外部端子４０とは、内部端子表面めっき層２１と配線表面めっき層３１のみで連結された構造であり、エッチング加工による配線ピッチに比べ、めっき加工による配線ピッチの方がより小さく加工できる。
即ち、図８に示す本発明に係る第４の実施形態の半導体装置ＩＶのように、外部端子の配列が複数列化になるに従い、外部端子間にそれに対応する配線部を形成する必要があり、多ピン品あるいは外部端子の配列が複数列品には、第２の実施形態の配線表面めっき層のみで作製した方が有利である。なお、第１の実施形態の半導体装置Ｉに関しては、内部端子、外部端子、配線部が金属部で連結されており、大電流を流す仕様の物には有利ある。また、半導体装置製造工程内あるいは搬送等での変形等の防止にも有利である。

また、半導体装置IIにおいて、内部端子２０ａが内部端子金属部を持たないことから、ワイヤボンディング時に強度が不足する可能性があり、ヒータープレート等を内部端子金属部の代りに、そのパターンに応じた枠形状等に加工して配置する等の対応を行う。

［第３の実施形態］
１．半導体素子搭載用基板
次に第３の実施形態について、図５及び図６を用いて説明する。図５、６において、６は半導体素子搭載領域となる凹部、１００ｃは半導体素子搭載用基板の第３の実施形態、ＩＩＩは半導体装置の第３の実施形態である。
図５は本発明に係る半導体素子搭載用基板の第３の実施形態を示す図で、第２の実施形態の半導体搭載用基板１００ｂにおいて、ダイパッド表面めっき層５１を形成せず、第３の実施形態の半導体素子搭載用基板１００ｃでは、半導体素子搭載領域１１０として、表面側より凹部６を形成したものである。

２．半導体装置
図６は本発明に係る半導体装置の第３の実施形態を示す図で、図６にあるように、半導体素子１０１は図５の半導体素子搭載用基板の示す凹部６の半導体素子搭載領域１１０に、絶縁性接着剤６０等の絶縁性の方法で固着されている。
第２の実施形態に比べ、半導体素子搭載領域が凹部となっており、半導体素子の搭載位置をより低くすることが出来、半導体装置全体の厚みを低くすることを可能としている。なお、この第３の実施形態は、第１の実施形態にも適用が可能である。

［第４の実施形態］
次に第４の実施形態について、図７、図８及び図９を用いて説明する。
これまで示してきた実施形態は、ダイパッド部や凹部に設けた半導体素子搭載領域に半導体素子を搭載し、外部端子は、半導体素子搭載領域の外側に配置するＦａｎ−Ｏｕｔ型の事例である。
このＦａｎ−Ｏｕｔ型に対して、第４の実施形態は、半導体素子搭載領域１１０を確保して、半導体素子の下面にも外部端子を配置する図９に示すようなＦａｎ−Ｉｎ型の事例である。図９において、（ａ）はＦａｎ−Ｉｎ型半導体装置の平面図、（ｂ）は（ａ）の破線で囲まれたＡ部の部分拡大図で、１１０は半導体素子搭載領域、７１はＦＩ外部端子（半導体素子の下側に配置された外部端子）表面めっき層である。

１．半導体素子搭載用基板
図７はＦａｎ−Ｉｎ型の半導体素子搭載用基板の一例を示す断面図で、１００ｄはＦａｎ−Ｉｎ型の半導体素子搭載用基板、７０は半導体素子の下側に配置されたＦＩ外部端子部、７１はＦＩ外部端子表面めっき層、７２はＦＩ外部端子金属部、７３はＦＩ外部端子裏面めっき層である。
本発明の第４の実施形態に係る半導体素子搭載用基板１００ｄは、ダイパッド部や凹部等の専用の半導体素子搭載領域を持たずに、表裏面めっき層を備える複数のＦＩ外部端子部７０を用い、その複数のＦＩ外部端子表面めっき層７１上に跨って半導体素子１０１を搭載し、ＦＩ外部端子裏面めっき層７３は、外部端子４０の場合と同様に外部機器との接続に使用され、その他の形態は、第１の実施形態に係る半導体素子搭載用基板１００ａと同様の構造を採用している。

２．半導体装置
図８はＦａｎ−Ｉｎ型の半導体装置の一例を示す断面図で、IVはＦａｎ−Ｉｎ型の第４の実施形態の半導体装置、６０は絶縁性接着剤である。
図８に示す第４の実施形態に係る半導体装置IVは、半導体素子搭載領域（図７、符号１１０参照）に、表裏面めっき層を備えるＦＩ外部端子部７０を複数備え、その複数のＦＩ外部端子部のＦＩ外部端子表面めっき層７１に跨った形で、絶縁性接着剤６０等を用いて半導体素子１０１を搭載、固着した構造を採り、半導体素子電極部（図示せず）が内部端子２０の内部端子表面めっき層２１と接続され、第１の封止樹脂、第２の封止樹脂で封止された構造で、外部機器との接続を担う部位（外部端子裏面めっき層）を半導体素子の直下にも備えていることから半導体装置の小型化、高密度実装化に対応した構造である。
なお、第４の実施形態に係る半導体素子搭載用基板１００ｄの構造は、第２の実施形態の半導体素子搭載用基板１００ｂへの適用も可能である。

＜半導体素子搭載用基板の製造方法＞
次に、本発明に係る半導体素子搭載用基板の製造方法として、第２の実施形態の半導体素子搭載用基板１００ｂについて、図１０−１から図１０−２に続く（ａ）〜（ｈ）を用いて説明する。
本実施形態に係る半導体装置１００ｂは、Ｆａｎ−Ｏｕｔ型の半導体装置であり、半導体素子を搭載するダイパッド部を形成し、かつダイパッド部の裏面めっき層が第２の封止樹脂より露出する事例について説明するが、これに限定さえることなく、半導体素子搭載領域を確保できれば、Ｆａｎ−Ｉｎタイプのように半導体素子の下面に外部端子を配置すること等も可能で有る。

また、本発明の第１の実施形態に係る半導体素子搭載用基板１００ａの製造方法についても、図１０乃至図１１を用いて説明する。なお、製造方法の前半部、図１０−１（ａ）から（ｄ）で示される工程までは、半導体素子搭載用基板１００ｂの製造工程と同じである。
なお、以後の説明において、今まで説明した構成要素と同様の構成要素には、今までの説明と同一の参照符号を付し、その説明を省略する。

１．半導体素子搭載用基板１００ｂの製造方法
［導電性基板準備工程］
図１０−１（ａ）は、導電性基板を用意する準備工程の一例を示す図である。
導電性基板の準備工程においては、導電性基板１０を準備する。
この導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＣｕ合金が用いられる。

［第１のレジスト被覆工程］
図１０−１（ｂ）は、第１のレジスト被覆工程の一例を示す図である。
第１のレジスト被覆工程においては、導電性基板１０の両面を、レジスト１６０、１６１で被覆する。用いるレジスト１６０、１６１としては、ドライフィルムレジストをラミネートや液状レジストを導電性基板１０の両面に塗布する等、従来の方法を用いることができる。

［第１の露光・現像工程］
図１０−１（ｃ）は、第１の露光・現像工程の一例を示す図である。
第１の露光工程においては、露光装置（図示せず）内において、露光マスク（図示せず）を、第１のレジストの上下に設置し、紫外光（図示せず）を照射して露光を行う。なお、露光マスクのパターンは、表面に内部端子表面めっき層、外部端子表面めっき層、配線表面めっき層、ダイパッド表面めっき層、及び裏面に外部端子裏面めっき層、ダイパッド裏面めっき層が形成されるようにパターンを作製する。これにより、レジスト１６０に未露光部が形成される。

露光後、第１の現像においては、レジスト１６０、１６１の未露光部が除去され、開口部１６３が形成される。これにより、導電性基板１０の一部が開口部１６３から露出する。このように、開口部１６３を有するレジスト１６０及びレジスト１６１をめっきマスクとして構成する。
なお、ダイパッドを形成せず、半導体素子搭載領域の下に外部端子等を配置する場合は、外部端子表面めっき層等配置したマスクパターンを作製する。また、半導体素子搭載領域に凹部を形成する場合は、ダイパッド部の表面めっき層は形成しないパターンとする。

［めっき・第１のレジスト除去工程］
図１０−１（ｄ）は、めっき・第１のレジスト除去工程の一例を示す図である。
図１０−１（ｃ）に示された、第１の現像工程で形成したレジスト１６０及びレジスト１６１をめっきマスクとして用い、マスクに覆われていない開口部にめっきを行い、内部端子表面めっき層２１、外部端子表面めっき層４１、配線表面めっき層３１、ダイパッド表面めっき層５１、及び裏面に外部端子裏面めっき層４３、ダイパッド裏面めっき層５３等を形成する。

その後、めっきマスクとして形成されたレジスト１６０及びレジスト１６１が剥離除去される。なお、第１のレジスト剥離は、例えば、液状のレジスト剥離剤を用いて行われてもよい。第１のレジスト剥離により、レジスト１６０、１６１が除去され、導電性基板１０には、表面めっき層及び裏面めっき層が形成された状態となる。

［第２のレジスト被覆工程］
図１０−２（ｅ）は、第２のレジスト被覆工程の一例を示す図である。
第２のレジスト被覆工程においては、導電性基板１０に表面めっき層、裏面めっき層が形成された状態で、導電性基板１０の両面をレジスト１６５、１６６で被う。レジスト１６５、１６６としては、図１０−１（ｂ）で説明した第１のレジスト被覆工程と同様、ドライフィルムレジストをラミネートや液状レジストを塗布する等、従来の方法を用いることができる。

［第２の露光・現像工程］
図１０−２（ｆ）は、第２の露光・現像工程の一例を示す図である。
第２の露光工程では、露光装置（図示せず）内において、露光マスク（図示せず）を、レジスト１６５、１６６の上下に設置し、紫外光（図示せず）にて露光を行う。第２の露光工程で使用する露光マスクは、導電性基板１０の表面めっき層が形成されている表面全面を覆い、裏面は、外部端子裏面めっき層４３、ダイパッド裏面めっき層５３がマスクで覆うようにパターンを形成する。

なお、マスクの大きさは、外部端子裏面めっき層、ダイパッド裏面めっき層の外周部より、表面連結金属部の厚みと同程度の間隔で大きい外周部となるようにする。好ましくは、０．０３ｍｍ〜０．０５ｍｍの間隔で大きくする。
これは、樹脂封止後のエッチング加工でほぼ同時にエッチング加工が完了するためである。なお、内部端子金属部、配線金属部を形成する場合は、外部端子と同様に内部端子表面めっき層、配線表面めっき層の位置に相当する裏面側にマスクが覆う様に配置する。マスクの大きさについては特に限定はないが、外部端子の設定以内にすることが望ましい。

次に、第２の現像工程においては、未露光部が除去され、開口部１６８を有するレジスト１６５及びレジスト１６６をエッチングマスクとして形成する。

［エッチング工程］
図１０−２（ｇ）は、裏面からエッチング加工するエッチング工程の一例を示す図である。
エッチング工程においては、導電性基板１０の裏面を、図１０−２（ｆ）で形成したレジストをエッチング用マスクに用い、エッチング液にてエッチング加工して窪み部４を形成する。また、これにより、外部端子金属部４２、ダイパッド金属部５２、表面連結金属部１１が形成される。

［第２のレジスト除去工程］
図１０−２（ｈ）は、第２のレジストを除去する工程である。なお、第２のレジスト剥離は、例えば、液状のレジスト剥離剤を用いて行われてもよい。この後、必要に応じて所定の寸法にシート状に切断しても良い。
以上の製造方法により、本発明の第２の実施形態に係る半導体素子搭載用基板１００ｂが完成する。

２．半導体素子搭載用基板１００ａの製造方法
次に、形態の異なる半導体素子搭載用基板１００ａ（第１の実施形態）の製造方法について説明する。
半導体素子搭載用基板１００ａ（第１の実施形態）の製造方法は、先に説明した「半導体素子搭載用基板１００ｂ」の製造方法の「第２のレジスト被覆工程：図１０−２（ｅ）」まで同じ工程が実施される。ここでは、図１１を使ってその工程以降の製造工程について説明する。

［第２の露光・現像工程］
図１１（ａ）は、第２の露光・現像工程の一例を示す図である。
第２の露光工程では、露光装置（図示せず）内において、露光マスク（図示せず）をレジスト１６５、１６６の上下に設置し、紫外光（図示せず）にて露光を行う。
この第２の露光工程で使用する露光マスクは、導電性基板１０の各表面めっき層２１、３１、４１、５１が形成されている表面の全面を覆い、裏面は、外部端子裏面めっき層４３、ダイパッド裏面めっき層５３がマスクで覆われると共に、内部端子表面めっき層、配線表面めっき層の位置に相当する部分もマスクで覆われるようにし、後工程のエッチング工程で、裏面から窪みを形成できる開口部１６８の位置が未露光となるようなパターンを形成する。

なお、マスクの大きさは、外部端子裏面めっき層、ダイパッド裏面めっき層の外周部より、表面連結金属部の厚みと同程度の間隔で大きいマスクで、好ましくは、その間隔が０．０３ｍｍ〜０．０５ｍｍ程度の大きいものである。
これは、樹脂封止後のエッチング加工でほぼ同時にエッチング加工が完了するためである。また、内部端子金属部、配線金属部を形成する場合のマスクの大きさについては特に限定はないが、外部端子の設定以内にすることが望ましい。

次に、第２の現像工程においては、未露光部が除去され、開口部１６８を有するレジスト１６５及びレジスト１６６をエッチングマスクとして形成する。

［エッチング工程］
図１１（ｂ）は、エッチング加工により裏面から窪み領域を形成する工程の一例を示す図である。
エッチング工程においては、導電性基板１０の裏面を、図１１（ａ）で作製したレジストによるエッチング用マスクを用い、エッチング液にてエッチング加工して窪み部４形成する。また、これにより、外部端子金属部４２、内部端子金属部２２、ダイパッド金属部５２、配線金属部３２、表面連結金属部１１が形成される。

［第２のレジスト除去工程］
図１１（ｃ）は、第２のレジストを除去する工程である。なお、第２のレジスト剥離は、例えば、液状のレジスト剥離剤を用いて行われてもよい。この後、必要に応じて所定の寸法にシート状に切断しても良い。
以上の製造方法により、本発明の第２の実施形態に係る半導体素子搭載用基板１００ａが完成する。

＜半導体装置の製造方法＞
次に、本発明の半導体素子搭載用基板を使用した半導体装置の製造方法を、図１２−１、図１２−２、図１３を用いて説明する。
図１２−１、図１２−２は、本発明の実施形態に係る半導体装置の製造方法の一連の工程を示す図で、図４に示した半導体装置IIの製造方法である。
図１３は、本発明の実施形態に係る他の半導体装置の製造方法の一連の工程を示す図で、先に図２で説明した半導体装置Ｉに関する製造方法である。

１．半導体装置IIの製造方法
［半導体素子搭載工程］
図１２（ａ）は、半導体素子搭載工程の一例を示す図である。
この半導体素子搭載工程においては、半導体素子搭載用基板１００ｂの半導体素子領域１１０に半導体素子１０１を搭載する。ここで、ダイパッド部がある場合は、Ａｇペースト等を用いて半導体素子を搭載する。
一方、半導体素子の下に外部端子を配置する場合や、ダイパッド部に凹部を作製した場合は、絶縁性の接着層、例えば絶縁性ペーストやダイアタッチフィルム等を介して、半導体素子を搭載する。
なお、半導体素子領域１１０に外部端子４０及び配線部３０が配置された場合は、その上に半導体素子１０１を搭載する。なお、符号１１は表面連結金属部である。

［ワイヤボンディング工程］
図１２（ｂ）は、ワイヤボンディング工程の一例を示す図である。ワイヤボンディング工程においては、半導体素子１０１の電極部（図示せず）と内部端子２０の内部端子表面めっき層２１とを、ボンディングワイヤ５等を用いて電気的に接続する。

［第１の樹脂封止工程］
図１２（ｃ）は、第１の樹脂封止工程の一例を示す図である。
第１の樹脂封止工程においては、半導体素子１０１、ボンディングワイヤ５、内部端子表面めっき層２１、外部端子表面めっき層４１、配線表面めっき層３１、ダイパッド表面めっき層５１を含めて表面連結金属部１１の表面が、第１の封止樹脂１０２により樹脂封止される。

［第１の樹脂封止後のエッチング工程］
図１２（ｄ）は、樹脂封止後のエッチング工程の一例を示す図である。
樹脂封止後のエッチング工程においては、樹脂封止されていない金属部の方向より、エッチングを行い、外部端子金属部４２側面、表面連結金属部（図１２（ｃ）、符号１１参照）、ダイパッド金属部５２側面を同時にエッチングする。この際、外部端子金属部５２の縦断面形状が、外部端子部裏面から表面方向に広がる緩やかな曲線、あるいはテーパー形状となるように行う。
これにより、端子毎に個別に分割され、それぞれ独立した状態になる。
そのエッチング量は、図１０−２（ｇ）でそれぞれ同量になるように設定しており、最小限の時間で同時にエッチング完了することが望ましい。

［第２の樹脂封止工程］
図１２（ｅ）は、第２の樹脂封止工程の一例を示す図である。
第２の樹脂封止工程においては、外部端子４０、ダイパッド部５０等を第２の封止樹脂１０３で樹脂封止し、第２の封止樹脂１０３より外部端子裏面めっき層４３、ダイパッド裏面めっき層５３を露出される。

２．半導体装置Ｉの製造方法
半導体装置IIの場合と同様に、「半導体素子搭載工程」、「ワイヤボンディング工程」を経た半導体装置IIの中間製品に対して、下記工程を行うことにより、図２の半導体装置Ｉを作製した。

［第１の樹脂封止工程］
図１３（ａ）は、第１の樹脂封止工程の一例を示す図である。
第１の樹脂封止工程においては、半導体素子１０１、ボンディングワイヤ５、内部端子表面めっき層２１、外部端子表面めっき層４１、配線表面めっき層３１、ダイパッド表面めっき層５１を含めて導電性基板の一部である表面連結金属部１１の表面が、第１の封止樹脂１０２により樹脂封止される。

［第１の樹脂封止後のエッチング工程］
図１３（ｂ）は、樹脂封止後のエッチング工程の一例を示す図である。
樹脂封止後のエッチング工程においては、半導体素子搭載用基板の裏面側の窪み部４より、エッチングを行い、内部端子金属部２２の側面、外部端子金属部４２の側面、配線金属部３２の側面、表面連結金属部１１、ダイパッド金属部５２の側面を同時にエッチングする。これにより、各端子毎に個別に分割され、それぞれ独立した状態になる。
そのエッチング量は、半導体素子搭載用基板の製造時に、それぞれ同量になるように設定しており、最小限の時間で同時にエッチング完了することが望ましい。
また、内部端子金属部、配線金属部、或いはダイパッド部に裏面めっき層がなくダイパッド金属部がある場合は、これらは、各側面と同時に、裏面側の面をエッチングされ薄肉部となる。

［第２の樹脂封止工程］
図１３（ｃ）は、第２の樹脂封止工程の一例を示す図である。
第２の樹脂封止工程においては、外部端子４０、ダイパッド部５０等を第２の封止樹脂１０３で樹脂封止し、第２の封止樹脂１０３より外部端子裏面めっき層４３、ダイパッド裏面めっき層５３を露出される。
また、内部端子金属部、配線金属部、或いはダイパッド部に裏面めっき層がなくダイパッド金属部がある場合は、図１３（ｂ）のエッチングにより薄肉部となっているため、第２の封止樹脂部からの露出はなく樹脂内にあり、外部機器との接触のリスクはない。

最後に、所定の形状になるように切断等にて個々の半導体装置とする。
切断は、切断箇所に金属部はなく、全て樹脂であり、切断負荷が軽減されている。

製造方法は、半導体素子搭載用基板１００ａ、１００ｂ、半導体装置Ｉ及びIIについて説明したが、他の実施形態である、半導体素子搭載用基板１００ｃ、１００ｄ、半導体装置III，IV関しては、上記でも説明したように、半導体素子搭載用基板を製造する際、図１０−１（ｃ）の第１の露光・現像工程や図１０−２（ｆ）の第２の露光・現像工程における露光マスクのマスクパターンを変更することで製作が可能である。

また、表面めっき層と裏面めっき層のめっきの種類を変更することも可能である。
この場合は、図１０−１（ｂ）から図１０−１（ｄ）の工程を表面めっき層側、裏面めっき層側の２回行うことで製作できる。

さらに、図１１の「第１の樹脂封止後のエッチング工程」での外部端子部の抜け不具合を防止するため、表面めっき層の断面形状を通常の矩形形状から逆台形形状にし、第１の封止樹脂との密着性を向上されてもよい。この場合は、図１０−１（ｃ）に示す第１の露光・現像工程の露光工程で、露光に使用する紫外光を、散乱光に変更して照射し、露光を行うことで製作できる。また、めっき表面を粗化処理しても同様の効果が得られる。

以下、実施例を用いて本発明を詳述する。

実施例１として、図３に示す「半導体素子搭載用基板１００ｂ」を、以下の手順に沿って作製した。
［導電積基板準備工程］
導電性基板として板厚０．２ｍｍのＣｕ板（古河電気工業株式会社製：ＥＦＴＥＣ６４−Ｔ）を幅１４０ｍｍの長尺板状に加工した。
［第１のレジスト被覆工程］
次に、厚み０．０２５ｍｍの感光性ドライフィルムレジストを、この導電性基板の両面に貼り付けた。
［第１の露光・現像工程］
次に、表面に内部端子表面めっき層、外部端子表面めっき層、配線表面めっき層、ダイパッド表面めっき層を、裏面に外部端子裏面めっき層、ダイパッド裏面めっき層の所望のパターンを形成したガラスマスク（露光マスク）をパターン位置合わせした状態で表裏面上に被せ、この両面にガラスマスクを介して、紫外光で露光した。
その後、ドライフィルムレジストを炭酸ナトリウム溶液にて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行って開口部を形成した。

［めっき・第１のレジスト除去工程］
次にドライフィルムが溶解され導電性基板の金属表面が露出した開口部にめっきを行った。めっきは、Ｎｉめっきを３．０μｍ、Ｐｄめっきを０．１μｍ、Ａｕめっきを約０．０４μｍの順に積層して形成した。
その後、水酸化ナトリウム溶液でドライフィルムレジストを剥離した。これにより、導電性基板の表裏面にめっき層を形成した。

［第２のレジスト被覆工程］
次に厚み０．０２５ｍｍの感光性ドライフィルムレジストを、上記表裏面にめっき層を形成した導電性基板の両面に貼り付けた。

［第２の露光・現像工程］
レジストの被覆後、表面は表面めっき層を含み全面を覆い、裏面は、外部端子裏面めっき層及びダイパッド裏面めっき層の外周より全周に渡って０．０５ｍｍの間隔で大きく包含するように、所望のパターンを形成したガラスマスクを露光マスクとして用い、ドライフィルムレジストの上に被せ、紫外光で露光した。
その後、ドライフィルムレジストを炭酸ナトリウム溶液にて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

［エッチング工程］
次に、作製したレジストでマスクし、塩化第二鉄液で、裏面側より選択的エッチングを行い、導電性基板に深さ０．１５ｍｍの窪み部を作製した。このエッチング加工により、外部端子金属部、ダイパッド金属部、表面連結金属部が形成された。
その後、所定寸法に切断することにより、本発明に係る半導体素子搭載用基板が得られた。

実施例２として、実施例１で作製した半導体素子搭載用基板を用いて図４に示す半導体装置IIの製造を、下記手順に沿って行った。

［半導体素子搭載及びワイヤボンディング工程］
実施例１に係る半導体素子搭載用基板を使用し、半導体素子搭載用基板のダイパッド表面めっき層にＡｇペーストを使用して半導体素子を搭載し、半導体素子の電極部と内部端子表面めっき層をワイヤボンディングで接続した。

［第１の樹脂封止工程及び樹脂封止後のエッチング工程］
その後、半導体素子が搭載されている面を第１の封止樹脂で樹脂封止し、外部端子裏面めっき層、ダイパッド裏面めっき層をマスクとして、表面連結金属部、外部端子金属部側面、ダイパッド金属部側面を、同時にエッチング加工を行い、外部端子金属部を各々独立させた。

［第２の樹脂封止工程］
その後、外部端子金属部を第２の封止樹脂で樹脂封止した。第１の封止樹脂と第２の封止樹脂は同種の樹脂を使用した。最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させた。

＜半導体素子搭載用基板＞
実施例３に係る半導体素子搭載用基板は、実施例１における「第１の露光・現像工程」及び「第２の露光・現像工程」において、内部端子金属部、配線金属部が形成されるようなパターンの露光マスクを用いて図１に示す半導体素子搭載用基板１００ａを作製したものである。

＜半導体装置＞
作製した半導体素子搭載用基板１００ａを用い、本発明の製造方法に則って図２に示す半導体装置Ｉを作製した。

具体的には、半導体素子搭載用基板の作製では、第２のレジストにパターンを作製する時、内部端子表面めっき層、配線表面めっき層の裏面相当する領域に内部端子表面めっき層、配線表面めっき層より片側０．０５ｍｍ大きくなるようにレジストが覆う様にパターンを作製し、次のエッチン工程では、内部端子金属部、配線金属部を形成した。
さらに、半導体装置の製造では、第１の封止樹脂を樹脂封止後のエッチングでは、内部端子金属部、配線金属部の側面及び、裏面をエッチング加工して、各部位を分割して独立し、その後、第２の封止樹脂で封止した。その他の製造条件は、実施例１及び２と同じである。

＜半導体素子搭載用基板＞
実施例４に係る半導体素子搭載用基板は、実施例１における「第１の露光・現像工程」及び「第２の露光・現像工程」において、ダイパッド表面めっき層を形成せず、ダイパッド部に導電性基板の表面側より半導体素子搭載領域となる凹部を形成するようなパターンの露光マスクを用いて図５に示す半導体素子搭載用基板１００ｃを作製したものである。

＜半導体装置＞
作製した半導体素子搭載用基板１００ｃを用い、本発明の製造方法に則って図６に示す半導体装置IIIを作製した。

具体的には、半導体素子搭載用基板の作製では、第１のレジストにパターンを作製する時、ダイパッド部はレジストで覆うようにパターンを形成し、第２のレジストパターンを作製する時に、表面側にダイパット部領域が開口部になるようパターンを作製し、次のエッチング工程では、ダイパット部領域が開口部になっているため、表面側より０．１５ｍｍの深さで半導体素子搭載領域となる凹部を作製した。
さらに、半導体装置の製造では、半導体素子搭載工程において、絶縁性接着剤により半導体素子を搭載、固着した。
その他製造条件は、実施例１及び２と同じである。

＜半導体素子搭載用基板＞
実施例５に係る半導体素子搭載用基板は、実施例３おける「第１の露光・現像工程」及び「第２の露光・現像工程」において、ダイパッド部を形成せず、半導体素子搭載領域となる位置の直下に、表裏面めっき層を持つ外部端子を配置するようなパターンの露光マスクを用いて図７に示す半導体素子搭載用基板１００ｄを作製したものである。

＜半導体装置＞
作製した半導体素子搭載用基板１００ｄを用い、本発明の製造方法に則って図８に示す半導体装置IVを作製した。

具体的には、半導体素子搭載用基板の作製では、実施例３において、第１のレジストのパターンを形成する時、ダイパッド部は配置せず、外部端子部及び配線部を配置するパターンを形成し、第２のレジストのパターンを作製する時に、裏面側にダイパッド部は配置せず、外部端子部及び配線部を配置するパターンを作製した。
さらに、半導体装置の製造では、半導体素子搭載工程において、絶縁性接着剤を用いて半導体素子搭載領域直下にある複数の外部端子の外部端子表面めっき層上に半導体素子を搭載、固着した。
その他製造条件は、実施例１及び２と同じである。

＜評価＞
実施例２から５で作製した半導体装置に関して、外部端子裏面めっき層に「めっき剥がれ」や「めっきバリ」等が発生しているか顕微鏡により観察を行った。
実施例２から５で作製した半導体装置には、外部端子裏面めっき層に「めっき剥がれ」や「めっきバリ」等の発生がなく良好であることを確認した。

１ 表面めっき層
２ 金属部
３ 裏面めっき層
４ 窪み部
５ ボンディングワイヤ
６ 半導体搭載領域に設けられた凹部
１０ 導電性基板
１１ 表面連結金属部
２０ 内部端子部
２０ａ 金属部を持たない内部端子
２１ 内部端子表面めっき層
２２ 内部端子金属部
３０ 配線部
３０ａ 金属部を持たない配線部
３１ 配線表面めっき層
３２ 配線金属部
４０ 外部端子部
４１ 外部端子表面めっき層
４２ 外部端子金属部
４３ 外部端子裏面めっき層
５０ ダイパッド部
５１ ダイパッド表面めっき層
５２ ダイパッド金属部
５３ ダイパッド裏面めっき層
６０ 絶縁性接着剤
７０ ＦＩ外部端子部
７１ ＦＩ外部端子表面めっき層
７２ ＦＩ外部端子金属部
７３ ＦＩ外部端子裏面めっき層
１００ａ 第１の実施形態の半導体素子搭載用基板
１００ｂ 第２の実施形態の半導体素子搭載用基板
１００ｃ 第３の実施形態の半導体素子搭載用基板
１００ｄ 第４の実施形態の半導体素子搭載用基板
１０１ 半導体素子
１０２ 第１の封止樹脂
１０３ 第２の封止樹脂
１１０ 半導体素子搭載領域
１６０、１６１ 導電性基板１０の両面に設けられた第１のレジスト
１６３ 第１のレジストの開口部
１６５、１６６ 第２のレジスト
１６８ 第２のレジストの開口部
Ｉ 第１の実施形態の半導体装置
II 第２の実施形態の半導体装置
III 第３の実施形態の半導体装置
IV 第４の実施形態の半導体装置

Claims (13)

1. 半導体素子を所定の半導体素子搭載領域に搭載可能な半導体素子搭載用基板であって、
   導電性基板の表面に、
   半導体素子搭載領域と、
   前記半導体素子搭載領域の周囲に配置され、前記半導体素子搭載領域に搭載された半導体素子の電極部と電気的に接続する内部端子表面めっき層と、
   前記内部端子より前記半導体素子搭載領域から離れた周囲に配置される外部端子表面めっき層と、
   前記内部端子表面めっき層と外部端子表面めっき層の間に配置され、前記内部端子表面めっき層と外部端子表面めっき層を電気的に接続する配線表面めっき層を有し、
   前記導電性基板の裏面に、前記外部端子表面めっき層と前記導電性基板を介して対向した位置に、外部機器と電気的に接続する外部端子裏面めっき層を備え、
   且つ、少なくとも前記導電性基板の裏面側から表面に向かって、前記内部端子表面めっき層、配線表面めっき層、外部端子表裏面めっき層の略平面形状に沿って導電性基板の一部から内部端子金属部、配線金属部、及び外部端子金属部を形成する非貫通の窪み領域を備え、
   且つ、前記外部端子金属部の外部端子裏面めっき層側の横断面の形状が、前記外部端子裏面めっき層の形状を包含する大きさであることを特徴とする半導体素子搭載用基板。
2. 前記非貫通の窪み領域の一部が、前記半導体素子搭載領域、前記内部端子表面めっき層、及び前記配線表面めっき層の前記導電性基板裏面側の領域を含むことを特徴とする請求項１記載の半導体素子搭載用基板。
3. 前記導電性基板の表面に設けられた前記半導体素子搭載領域が、前記導電性基板の表面側から裏面側に向かう窪み領域であることを特徴とする請求項１又は２に記載の半導体素子搭載用基板。
4. 請求項１〜３のいずれか１項に記載の半導体素子搭載用基板の半導体素子搭載領域に搭載される半導体素子と、
   前記半導体素子の周囲に配置されて前記半導体素子の電極部と電気的に接続可能な内部端子表面めっき層を有する内部端子と、
   前記内部端子よりも前記半導体素子の周囲から離れて配置され、外部機器との電気的に接続する外部端子裏面めっき層を有する外部端子と、
   前記内部端子と前記外部端子とを電気的に接続する配線表面めっき層を有する配線部と、
   前記半導体素子の電極部と前記内部端子の内部端子表面めっき層とを電気的に接続するボンディングワイヤと、
   前記内部端子表面めっき層、前記外部端子表面めっき層及び前記配線表面めっき層の各表面と、前記ボンディングワイヤと前記半導体素子とを封止する第１の封止樹脂と、少なくとも外部端子金属部の側面及び外部端子裏面めっき層の側面を封止する第２の封止樹脂とを備えることを特徴とする半導体装置。
5. 前記内部端子、前記外部端子、及び配線部が、少なくとも内部端子表面めっき層、外部端子表面めっき層、配線表面めっき層で連結されていることを特徴とする請求項４の半導体装置。
6. 少なくとも外部端子裏面めっき層が、前記第２の封止樹脂から露出していることを特徴とする請求項４又は５に記載に半導体装置。
7. 前記外部端子金属部の縦断面の形状が、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状であることを特徴とする請求項４から６のいずれか１項に記載の半導体装置。
8. 前記第１の封止樹脂と第２の封止樹脂が、同一の樹脂であることを特徴とする請求項４から７のいずれか１項に記載の半導体装置。
9. 前記半導体素子搭載領域の直下に複数の外部端子が配置されていることを特徴とする請求項４から８のいずれか１項に記載の半導体装置。
10. 前記半導体素子の底面が、前記内部端子めっき層の底面より低い位置に配置されていることを特徴とする請求項４から８のいずれか１項に記載の半導体装置。
11. 下記（１）から（８）の工程を順に含むことを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。
    （記）
    （１）導電性基板を用意する導電性基板準備工程。
    （２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
    （３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
    （４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、所定の表面めっき層及び所定の裏面めっき層を形成した後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
    （５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
    （６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
    （７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
    （８）前記エッチングマスクを除去する第２のレジスト除去工程。
12. 下記（１）から（８）の工程を順に含むことを特徴とする請求項３に記載の半導体素子搭載用基板の製造方法であって、
    下記（３）の第１の露光・現像工程における下記めっきマスクの所定パターンが、導電性基板表面の半導体素子搭載領域が第１のレジストに覆われ、ダイパッド表面めっき層を形成しないパターンで、
    且つ、下記（６）の第２の露光・現像工程における所定パターンが、前記導電性基板表面の半導体素子搭載領域に開口部を形成するパターンであることを特徴とする半導体素子搭載用基板の製造方法。
    （記）
    （１）導電性基板を用意する導電性基板準備工程。
    （２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
    （３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
    （４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、所定の表面めっき層及び所定の裏面めっき層を形成した後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
    （５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
    （６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
    （７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
    （８）前記エッチングマスクを除去する第２のレジスト除去工程。
13. 下記（Ａ）から（Ｅ）の工程を順に含むことを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置の製造方法。
    （記）
    （Ａ）半導体素子搭載用基板の半導体素子搭載領域に半導体素子を搭載する半導体素子搭載工程。
    （Ｂ）半導体素子の電極部と内部端子表面めっき層とを、ボンディングワイヤを用いて電気的に接続するワイヤボンディング工程。
    （Ｃ）半導体素子、ボンディングワイヤ、所定の表面めっき層を含めた半導体素子搭載用基板の表面が第１の封止樹脂により樹脂封止される第１の樹脂封止工程。
    （Ｄ）半導体搭載用基板の裏面側よりエッチングを行い、所定の金属部を個別に分割して電気的接続以外は独立状態にする樹脂封止後のエッチング工程。
    （Ｅ）所定の金属部を、第２の封止樹脂で樹脂封止して前記第２の封止樹脂の表面に少なくとも外部端子裏面めっき層が露出した形態とする第２の樹脂封止工程。

Images