JP2008227410A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】素子搭載部の周囲に素子搭載部に直接接続する長尺接合端子を設け、しかも、ボンディングワイヤの作業性が向上され、更には変形に対して十分な抗力を有する半導体装置およびその製造方法を提供する。
【解決手段】素子搭載部１１の周囲にグリッドアレイ状に配置され、上部にワイヤボンディング端子１２を下部には第１の接続端子１３をそれぞれ備えた複数の端子導体１４と、素子搭載部１１上に搭載された半グワ導体素子１５と、半導体素子１５の各電極パッド１６と対応するワイヤボンディング端子１２とをそれぞれ連結するボンディンイヤ１７と、素子搭載部１１の上側およびこれに搭載された半導体素子１５、ボンディングワイヤ１７、並びに端子導体１４の少なくとも上半分を覆う封止樹脂１８とを備えた半導体装置１０において、素子搭載部１１の周囲に、ワイヤボンディング端子１２と同一高さの長尺接合端子１９を設けた。
【選択図】図１

Description

本発明は、素子搭載領域の周囲に、上部がワイヤボンディング端子となって下部が接続端子となった多数の端子導体がグリッドアレイ状に配置された半導体装置およびその製造方法に関する。

近年半導体装置の小型化の要請から、例えば特許文献１、２に示されるように、中央に素子搭載部（ダイパッド）を配置し、その周囲にワイヤボンディング端子を上部に、外部接続端子となる電極端子を下部に有する端子導体をグリッドアレイ状に配置したチップサイズの半導体装置が提案されている。
そして、これらの半導体装置においては、中央の素子搭載部をアースすることが行われ、このような場合、素子搭載部の一部にワイヤボンディング端子を形成し、このワイヤボンディング端子を半導体素子の電極端子に連結することが行われている。

特開平９−３１２３５５号公報 特開２００１−２４１３５号公報

しかしながら、素子搭載部の上に特別なワイヤボンディング領域を形成して、半導体素子とワイヤボンディングを行うことは、両者のボンディング領域の高さが異なるので、ボンディング作業が極めてやりにくく、作業性が悪いという問題があった。特に、半導体素子によっては、多数のアース端子を必要とするものもあり、この場合、多数のボンディングワイヤの結線作業に時間がかかるという問題があった。また、必然的にワイヤーの長さが長くなり、後のモールド工程でワイヤ流れが発生し易くなる。
更には多数のボンディングワイヤを薄い素子搭載部の上に接続しようとすると、素子搭載部がワイヤボンディング時の応力と熱のために変形する等の問題があった。

本発明はかかる事情に鑑みてなされたもので、素子搭載部の周囲に素子搭載部に直接接続する長尺接合端子を設け、しかも、ボンディングワイヤの作業性が向上され、更には変形に対して十分な抗力を有する半導体装置およびその製造方法を提供することを目的とする。

前記目的に沿う第１の発明に係る半導体装置は、素子搭載部と、該素子搭載部の周囲にグリッドアレイ状に配置され、上部にワイヤボンディング端子を下部には第１の接続端子をそれぞれ備えた複数の端子導体と、前記素子搭載部上に搭載された半導体素子と、該半導体素子の各電極パッドと対応する前記ワイヤボンディング端子とをそれぞれ連結するボンディングワイヤと、前記素子搭載部の上側およびこれに搭載された前記半導体素子、前記ボンディングワイヤ、並びに前記端子導体の少なくとも上半分を覆う封止樹脂とを備えた半導体装置において、
前記素子搭載部の周囲に、長尺接合端子を設けている。

第１の発明において、前記長尺接合端子の高さは、前記ワイヤボンディング端子の高さと同一レベルにあるのが好ましい。または、第１の発明において、前記素子搭載部の底部のレベルは前記第１の接続端子の底部のレベルと同一高さにあるのが好ましい。
ここで、同一の高さにあるとは、対象となるもの（長尺接合端子または、素子搭載部の底部のレベル）の全高さの９０〜１１０％の範囲に、比較するもの（ワイヤボンディング端子または第１の接続端子）の全高さがあることをいう。
そして、第１の発明において、前記長尺接合端子の表面、前記素子搭載部の裏面、前記端子導体のワイヤボンディング端子および第１の接続端子の表面にはそれぞれ貴金属めっき（金、銀、パラジウム、白金めっきまたはこれらの合金めっき）がなされているのが好ましい。この場合、貴金属めっきは下地めっき（例えば、Ｎｉめっき）を介してなされてもよい。

第２の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記長尺接合端子が、平面視して実質矩形状となって角部が連続している。
第３の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記長尺接合端子が、平面視して実質矩形状となって角部で各辺が不連続である。

第４の発明に係る半導体装置は、第１〜第３の発明に係る半導体装置において、前記長尺接合端子の外側に該長尺接合端子とは独立した第２の長尺接合端子が設けられ、該第２の長尺接合端子の下部にはそれぞれ独立分離した複数の第２の接合端子が設けられている。

第５の発明に係る半導体装置の製造方法は、第１〜第３の発明に係る半導体装置の製造方法であって、
銅、銅合金または鉄合金からなる板材の両面にレジスト膜を形成する第１工程と、
前記レジスト膜が覆われた前記板材の表面に前記ワイヤボンディング端子と前記長尺接合端子の表側パターンを形成し、前記板材の裏面に前記第１の接続端子、および裏面側に露出する前記素子搭載部の裏側パターンを形成する第２工程と、
前記表側パターンおよび前記裏側パターンが形成された前記板材に貴金属めっきをする第３工程と、
前記貴金属めっきがなされた前記板材から前記表側パターンのレジスト膜を除去して、前記板材の表側をハーフエッチングして前記ワイヤボンディング端子と前記長尺接合端子を突出させる第４工程と、
前記ハーフエッチングされた前記板材の前記素子搭載部の前記長尺接合端子を除く部分に、前記半導体素子を搭載して、該半導体素子の各電極パッドと対応する前記ワイヤボンディング端子および前記長尺接合端子とを前記ボンディングワイヤによって連結した後、前記素子搭載部の上側およびこれに搭載された前記半導体素子、前記ボンディングワイヤ、並びに前記端子導体の少なくとも上半分を樹脂封止する第５工程と、
前記第５工程で表側が樹脂封止され、前記第４工程の後、前記第５工程とともに、または前記第５工程の後に前記裏側パターンのレンジスト膜が除去された前記板材の裏面側を更にハーフエッチングして、前記素子搭載部および前記各端子導体を電気的に独立させる第６工程とを有する。

第６の発明に係る半導体装置の製造方法は、第４の発明に係る半導体装置の製造方法であって、
銅、銅合金または鉄合金からなる板材の両面にレジスト膜を形成する第１工程と、
前記レジスト膜が覆われた前記板材の表面に前記ワイヤボンディング端子、前記長尺接合端子および前記第２の長尺接合端子の表側パターンを形成し、前記板材の裏面に前記第１の接続端子、前記第２の接続端子、および裏面側に露出する前記素子搭載部の裏側パターンを形成する第２工程と、
前記表側パターンおよび前記裏側パターンが形成された前記板材に貴金属めっきをする第３工程と、
前記貴金属めっきがなされた前記板材から前記表側パターンのレジスト膜を除去し、前記板材の表側をハーフエッチングして前記ワイヤボンディング端子と前記長尺接合端子および前記第２の長尺接合端子を突出させる第４工程と、
前記ハーフエッチングされた前記板材の前記素子搭載部の前記長尺接合端子を除く部分に、前記半導体素子を搭載して、該半導体素子の各電極パッドと対応する前記ワイヤボンディング端子、前記長尺接合端子および前記第２の長尺接合端子を前記ボンディングワイヤによって連結した後、前記素子搭載部の上側およびこれに搭載された前記半導体素子、前記ボンディングワイヤ、並びに前記端子導体の少なくとも上半分を樹脂封止する第５工程と、
前記第５工程で表側が樹脂封止され、前記第４工程の後、前記第５工程とともに、または前記第５工程の後に前記裏側パターンのレンジスト膜が除去された前記板材の裏面側を更にハーフエッチングして、前記素子搭載部および前記各端子導体を電気的に独立させて裏面側に突出させるとともに、前記第２の接続端子を裏面側に突出させる第６工程とを有する。

そして、第７の発明に係る半導体装置の製造方法は、第５、第６の半導体装置の製造方法において、前記裏側パターンのレジスト膜の除去を、前記第４工程と前記第５工程の間で行っている。
なお、本発明（第１〜第７の発明）において、グリッドアレイ状に配置された端子導体には、例えば、素子搭載領域の周囲に１列、２列または３列以上で端子導体が、お互いに所定の隙間を有して並んでいる場合も含まれる。

請求項１〜７記載の半導体装置および請求項８〜１０記載の半導体装置の製造方法は、素子搭載部の周囲に長尺接合端子が設けられ、しかもこの長尺接合端子はその周囲に形成されているワイヤボンディング端子と高さが同一であるので、ワイヤボンディングが簡単に行え、半導体装置の生産性が向上するほか、ワイヤ長さも適切となってモールド工程でのワイヤ流れによる不良発生もない。
また、長尺接合端子は素子搭載部の周囲に突出して形成されているので、これによって、素子搭載部の強度が増し、ワイヤボンディング時に発生する応力や熱によって変形する恐れがない。
更には、長尺接合端子は素子搭載部に搭載されている半導体素子を囲むので、電気的シールド性が向上し、半導体装置の動作が安定する。
更には、周囲を閉塞した枠状の長尺接合端子を設けることによって、半導体素子を導電性接着剤を用いて接合する場合に、接着剤の流出を防止できるとともに、外部からの水分の侵入を防止できる。

続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図１（Ａ）は本発明の第１の実施の形態に係る半導体装置の断面図、（Ｂ）は同底面図、図２は同半導体装置の製造工程を示す説明図、図３、図４、図５（Ａ）は本発明の第２〜第４の実施の形態に係る半導体装置の一部省略平面図、図５（Ｂ）は図５（Ａ）の矢視Ａ−Ａ部の一部断面図である。

図１に示すように、本発明の第１の実施の形態に係る半導体装置１０は、全体の厚みが例えば、０．８〜１．２ｍｍ程度、平面視した場合の一辺が４〜１０ｍｍの矩形で、上部は樹脂で覆われ、底部から素子搭載部１１と、その周囲にグリットアレイ状に配置された第１の接続端子１３が露出している。この半導体装置１０は、前記した素子搭載部１１と、その周囲に配置され、上部にワイヤボンディング端子１２を下部には第１の接続端子１３をそれぞれ備えた複数の端子導体１４と、素子搭載部１１上に搭載された半導体素子１５と、半導体素子１５の各電極パッド１６と対応するワイヤボンディング端子１２とをそれぞれ連結するボンディングワイヤ１７と、素子搭載部１１の上側、半導体素子１５、ボンディングワイヤ１７、並びに端子導体１４の少なくとも上半分を覆う封止樹脂１８とを備えている。

素子搭載部１１は半導体素子１５が導電性接着剤を介して搭載される十分な広さを有し、周囲には角部が連続する矩形の各辺からなる幅が０．１〜０．５ｍｍ程度の長尺接合端子１９を備えている。この長尺接合端子１９の表面、素子搭載部１１の裏面、端子導体１４のワイヤボンディング端子１２および第１の接続端子１３の表面にはそれぞれ貴金属めっきの一例である金めっきがなされている。この金めっきの厚みが０．５〜２μｍ程度と十分な厚みを有して、ワイヤボンディングや半田などの接続が容易にできるようになっている。

また、長尺接合端子１９の上面の高さ（レベル）は、ワイヤボンディング端子１２の高さと同一となって、素子搭載部１１の底部のレベルと第１の接続端子１３の底面との高さも同一となっている。そして、端子導体１４の直径は、例えば０．１〜０．５ｍｍ、高さは０．１〜０．３ｍｍ程度で封止樹脂１８の底部から全長の０．２〜０．６倍程度が突出している。

半導体素子１５の電極パッド１６と端子導体１４の上部のワイヤボンディング端子１２とはボンディングワイヤ１７によって連結されている他、電極パッド１６と長尺接合端子１９とは別の複数のボンディングワイヤ１７によって連結され、素子搭載部１１がアースされているとともに、アース回路として形成されている。この長尺接合端子１９を素子搭載部１１の周囲に設けることによって、素子搭載部１１の補強をするとともに、素子搭載部１１上に搭載される半導体素子１５の電気的シールドを行っている。
また、素子搭載部１１は周囲の長尺接合端子１９によって断面凹状となり、ここに封止樹脂１８が入り込むことにより、素子搭載部１１と封止樹脂１８との接着が強固となり、信頼性が向上する。

続いて、図２を参照しながらこの半導体装置１０の製造方法について説明する。
まず、厚みが０．１〜０．３ｍｍの銅製（または銅合金板、鉄合金板）の板材２１を用意する。この板材２１には縦横（即ち、格子状）に複数の半導体装置１０を造りこみ、最終的に各半導体装置１０毎に分断するのであるが、以下の説明においては１つの半導体装置１０の製造方法についてのみ説明する。

次に、この板材２１の両面に常法によって光感光性のレジスト膜２２、２３を形成する（以上、第１工程）。レジスト膜２２で覆われた板材２１の表面にワイヤボンディング端子１２と長尺接合端子１９の表側パターン２４を、板材２１の裏面に第１の接続端子１３と裏面側に露出する素子搭載部１１の裏側パターン２５を、露光および現像の処理を行って形成する（以上、第２工程）。
そして、表側パターン２４および裏側パターン２５が形成された板材２１に貴金属めっきの一例である金めっき２６、２７をする（以上、第３工程）。

表裏に所定の金めっき２６、２７がなされた板材２１から表側パターン２４のレジスト膜２２を除去し、表面側になされた金めっき２６を耐エッチング膜として利用して、板材２１の表側からその厚みの５０〜８０％を除去するハーフエッチングを行う。これによって、ワイヤボンディング端子１２と長尺接合端子１９が突出する（以上、第４工程）。そして、裏面側のレジスト膜２３も除去する。なお、このレジスト膜２３の除去は、板材２１の裏面側をエッチングする前に行えばよい。また、作業の都合上、表側パターン２４のレジスト膜２２と一緒に裏面側のレジスト膜２３も除去してもよく、この場合、板材２１の表側をハーフエッチングする前に、板材２１の裏側全面に別の耐エッチングレジスト膜を形成しておき、前記ハーフエッチングが完了した後に除去することになる。

次に、ハーフエッチングされた板材２１の素子搭載部１１の長尺接合端子１９を除く領域に、半導体素子１５を導電性接着剤を介して搭載し、半導体素子１５の各電極パッド１６と対応するワイヤボンディング端子１２および長尺接合端子１９とをボンディングワイヤ１７によって連結する。そして、素子搭載部１１の上側およびこれに搭載された半導体素子１５、ボンディングワイヤ１７、および端子導体１４の上部露出部分を樹脂封止する。樹脂封止はこの半導体装置１０の外形を決める金型を用い、封止樹脂１８としてはエポキシ樹脂を使用する（以上、第５工程）。

以上の工程で、表側が樹脂封止され、裏側パターン２５のレンジスト膜２３が除去された板材２１の裏面側を更にハーフエッチングして、素子搭載部１１および各端子導体１４を電気的に独立させる（以上、第６工程）。この後、サイジングして個々の半導体装置１０が完成する。

次に、図３に示す本発明の第２の実施の形態に係る半導体装置２９について説明するが、前記した第１の実施の形態に係る半導体装置１０と実質的に同一の構成要素については同一の符号を付して詳しい説明を省略する（以下の実施の形態においても同じ）。
この半導体装置２９においては、素子搭載部１１の周囲に矩形状に連続して長尺接合端子１９が形成され、その周囲に２列のワイヤボンディング端子１２が配置されている。中央の半導体素子１５の電極パッド１６と対応する各ワイヤボンディング端子１２がボンディングワイヤ１７によって連結されているとともに、一部の電極パッド１６と長尺接合端子１９とが連結されている。

図４に示す本発明の第３の実施の形態に係る半導体装置３０においては、矩形の素子搭載部１１の周囲（即ち、４辺）にそれぞれ独立した長尺接合端子３１〜３４を備えて、全体として矩形状となった長尺接合端子の角部が除去されている。これによって、半導体素子１５から熱が発生して、素子搭載部１１との間に温度差が発生しても、素子搭載部１１の周囲が拘束されていないので、半導体装置３０内に熱応力が発生するのを緩和できる。

図５（Ａ）、（Ｂ）を参照しながら本発明の第４の実施の形態に係る半導体装置３６について説明するが、素子搭載部１１の周囲に複数列（４列と５列）のワイヤボンディング端子１２を有している。そして、素子搭載部１１の周囲に長尺接合端子１９を有するとともに、長尺接合端子１９とは隙間を有して外側の左右および後ろ側に第２の長尺接合端子３７、３８、３８ａが設けられている。この第２の長尺接合端子３７、３８、３８ａの上側は図５（Ｂ）に示すように長尺の接合端子となっているが、下側は独立分離した複数の第２の接続端子３９が形成されている。

この第２の接続端子３９は、第１の接続端子１３の列および行と同じ位置に配置され、半導体装置３６を裏面から見れば、これら第１、第２の接続端子１３、３９がグリッドパターン状に規則正しく並んでいる。
これによって、第２の長尺接合端子３７、３８、３８ａを、長尺接合端子１９とは別の共通端子としても使用でき、しかも底部には第２の接続端子３９が設けられているので、半導体装置３６の設計の自由度が増すことになる。

この半導体装置３６の製造方法においては、第１の実施の形態に係る半導体装置１０の製造方法の第２工程における表側パターン２４の形成にあって、第２の長尺接合端子３７、３８、３８ａのパターンを表側パターン２４に組み込むこと、裏側パターン２５に第２の接続端子３９のパターンを組み込むこと、第４工程で表側のハーフエッチングにより第２の長尺接合端子３７、３８、３８ａを突出させること、第５工程で第２の長尺接合端子３７、３８、３８ａにも所定のワイヤボンディングを行うこと、および第６工程で裏面側をハーフエッチングした際に第２の接続端子３９を分離独立させることが相違し、他の処理については同様である。

なお、本発明は前記実施の形態に限定されず、本発明の要旨を変更しない範囲での変更（寸方変更も含む）、前記第１〜第４の実施の形態の半導体装置の組み合わせ、またはその製造方法の組み合わせであっても本発明は適用される。

（Ａ）は本発明の第１の実施の形態に係る半導体装置の断面図、（Ｂ）は同底面図である。 同半導体装置の製造工程を示す説明図である。 本発明の第２の実施の形態に係る半導体装置の一部省略平面図である。 本発明の第３の実施の形態に係る半導体装置の一部省略平面図である。 （Ａ）は本発明の第４の実施の形態に係る半導体装置の一部省略平面図、（Ｂ）は図５（Ａ）の矢視Ａ−Ａ部の一部断面図である。

符号の説明

１０：半導体装置、１１：素子搭載部、１２：ワイヤボンディング端子、１３：第１の接続端子、１４：端子導体、１５：半導体素子、１６：電極パッド、１７：ボンディングワイヤ、１８：封止樹脂、１９：長尺接合端子、２１：板材、２２、２３：レジスト膜、２４：表側パターン、２５：裏側パターン、２６、２７：金めっき、２９、３０：半導体装置、３１〜３４：長尺接合端子、３６：半導体装置、３７、３８、３８ａ：第２の長尺接合端子、３９：第２の接続端子

Claims (10)

1. 素子搭載部と、該素子搭載部の周囲にグリッドアレイ状に配置され、上部にワイヤボンディング端子を下部には第１の接続端子をそれぞれ備えた複数の端子導体と、前記素子搭載部上に搭載された半導体素子と、該半導体素子の各電極パッドと対応する前記ワイヤボンディング端子とをそれぞれ連結するボンディングワイヤと、前記素子搭載部の上側およびこれに搭載された前記半導体素子、前記ボンディングワイヤ、並びに前記端子導体の少なくとも上半分を覆う封止樹脂とを備えた半導体装置において、
   前記素子搭載部の周囲に、長尺接合端子を設けたことを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、前記長尺接合端子の高さは、前記ワイヤボンディング端子の高さと同一レベルにあることを特徴とする半導体装置。
3. 請求項１および２のいずれか１項に記載の半導体装置において、前記素子搭載部の底部と前記第１の接続端子の底部のレベルは同一高さにあることを特徴とする半導体装置。
4. 請求項１〜３の半導体装置において、前記長尺接合端子の表面、前記素子搭載部の裏面、前記端子導体のワイヤボンディング端子および第１の接続端子の表面にはそれぞれ貴金属めっきがなされていることを特徴とする半導体装置。
5. 請求項１〜４のいずれか１項に記載の半導体装置において、前記長尺接合端子は、平面視して実質矩形状となって角部が連続していることを特徴とする半導体装置。
6. 請求項１〜５のいずれか１項に記載の半導体装置において、前記長尺接合端子は、平面視して実質矩形状となって角部で各辺が不連続であることを特徴とする半導体装置。
7. 請求項１〜６のいずれか１項に記載の半導体装置において、前記長尺接合端子の外側に該長尺接合端子とは独立した第２の長尺接合端子が設けられ、該第２の長尺接合端子の下部にはそれぞれ独立分離した複数の第２の接合端子が設けられていることを特徴とする半導体装置。
8. 請求項１〜６のいずれか１項に記載の半導体装置の製造方法であって、
   銅、銅合金または鉄合金からなる板材の両面にレジスト膜を形成する第１工程と、
   前記レジスト膜が覆われた前記板材の表面に前記ワイヤボンディング端子と前記長尺接合端子の表側パターンを形成し、前記板材の裏面に前記第１の接続端子、および裏面側に露出する前記素子搭載部の裏側パターンを形成する第２工程と、
   前記表側パターンおよび前記裏側パターンが形成された前記板材に貴金属めっきをする第３工程と、
   前記貴金属めっきがなされた前記板材から前記表側パターンのレジスト膜を除去して、前記板材の表側をハーフエッチングして前記ワイヤボンディング端子と前記長尺接合端子を突出させる第４工程と、
   前記ハーフエッチングされた前記板材の前記素子搭載部の前記長尺接合端子を除く部分に、前記半導体素子を搭載して、該半導体素子の各電極パッドと対応する前記ワイヤボンディング端子および前記長尺接合端子とを前記ボンディングワイヤによって連結した後、前記素子搭載部の上側およびこれに搭載された前記半導体素子、前記ボンディングワイヤ、並びに前記端子導体の少なくとも上半分を樹脂封止する第５工程と、
   前記第５工程で表側が樹脂封止され、前記第４工程の後、前記第５工程とともに、または前記第５工程の後に前記裏側パターンのレンジスト膜が除去された前記板材の裏面側を更にハーフエッチングして、前記素子搭載部および前記各端子導体を電気的に独立させる第６工程とを有することを特徴とする半導体装置の製造方法。
9. 請求項７記載の半導体装置の製造方法であって、
   銅、銅合金または鉄合金からなる板材の両面にレジスト膜を形成する第１工程と、
   前記レジスト膜が覆われた前記板材の表面に前記ワイヤボンディング端子、前記長尺接合端子および前記第２の長尺接合端子の表側パターンを形成し、前記板材の裏面に前記第１の接続端子、前記第２の接続端子、および裏面側に露出する前記素子搭載部の裏側パターンを形成する第２工程と、
   前記表側パターンおよび前記裏側パターンが形成された前記板材に貴金属めっきをする第３工程と、
   前記貴金属めっきがなされた前記板材から前記表側パターンのレジスト膜を除去し、前記板材の表側をハーフエッチングして前記ワイヤボンディング端子と前記長尺接合端子および前記第２の長尺接合端子を突出させる第４工程と、
   前記ハーフエッチングされた前記板材の前記素子搭載部の前記長尺接合端子を除く部分に、前記半導体素子を搭載して、該半導体素子の各電極パッドと対応する前記ワイヤボンディング端子、前記長尺接合端子および前記第２の長尺接合端子を前記ボンディングワイヤによって連結した後、前記素子搭載部の上側およびこれに搭載された前記半導体素子、前記ボンディングワイヤ、並びに前記端子導体の少なくとも上半分を樹脂封止する第５工程と、
   前記第５工程で表側が樹脂封止され、前記第４工程の後、前記第５工程とともに、または前記第５工程の後に前記裏側パターンのレンジスト膜が除去された前記板材の裏面側を更にハーフエッチングして、前記素子搭載部および前記各端子導体を電気的に独立させて裏面側に突出させるとともに、前記第２の接続端子を裏面側に突出させる第６工程とを有することを特徴とする半導体装置の製造方法。
10. 請求項８および９のいずれか１項に記載の半導体装置の製造方法において、前記裏側パターンのレジスト膜の除去は、前記第４工程と前記第５工程の間で行うことを特徴とする半導体装置の製造方法。

Images