JP6460407B2 - 半導体素子搭載用基板、半導体装置及びそれらの製造方法 - Google Patents

Description

本発明は、半導体素子搭載用基板、半導体装置及びそれらの製造方法に関する。

近年、携帯電話等に代表されるように、電子機器の小型化，薄型化が推進されている。このため、そのような電子機器に用いられる半導体装置についても高密度化、小型化、軽量化、及び回路基板への高密度実装化が図られている。
従来、半導体装置は、導電性基板をエッチング加工又はプレス加工してリードフレームを作製し、このリードフレームに半導体素子を搭載し、ワイヤボンディング等による接続を行い、その後、封止樹脂で全体を覆い半導体装置を作製していた。ところが、小型化、軽量化を目的に、導電性基板を最終的に除去するタイプの半導体装置が提案されている。

係る半導体装置では、導電性を有する基材の両面側に、所定のパターニングを施したレジストマスクを形成し、そのレジストマスクから露出した基材上にめっきにより導電性金属をめっき層として設け、その設けた表面側のめっき層をマスクとして、表面側からハーフエッチングすることで半導体素子搭載用のダイパッド部と外部接続用のリード部とを形成し、レジストマスクを除去することで半導体素子搭載用基板をまず形成する。そして、形成した半導体素子搭載用基板に半導体素子を搭載、ワイヤボンディングした後に樹脂封止を行い、裏面側のめっき層をマスクとして所定の箇所の導電性基板を除去して、ダイパッド部及びリード部を分離した半導体装置が開発されてきた。例えば、このような導電性基板を除去するタイプの半導体装置が、特許文献１や特許文献２に開示されている。

しかしながら、特許文献１の半導体装置では、半導体素子を搭載し樹脂封止した後、リード部の裏面側のめっき層をマスクとして、エッチング加工を行っている。この時、リード部の裏面めっき層の外周部付近の導電性基板もエッチング加工されるため、外周部が庇形状となり、めっきバリ不具合が発生することがあった。特に、樹脂封止した後、エッチング量が多い場合は、発生しやすい状況であった。

また、特許文献２の半導体装置では、半導体素子を搭載し樹脂封止した後、リード部の裏面側にはレジストマスクが形成されており、これをマスクにエッチング加工されている。エッチング加工後、個別に分離された端子の露出部に外装めっきを施している。このため、特許文献１のような、めっき層をエッチング用マスクとして使用していないので、めっきバリの不具合は発生しない。
しかし、外装めっきが端子分離後になるため、めっき方法は無電解めっきや、バッチ式のめっき等に限定され、めっきの生産性は低くかつ端子毎のめっき厚さがばらつきやすい等品質的な問題がある。

特開２００７−１５０３７２号公報 特開２０１４−４９７１８号公報

そこで、本発明は、前記課題に鑑みてなされたものであり、半導体素子搭載用基板に半導体素子を搭載し樹脂封止後に、裏面からのエッチング加工により、ダイパッド部及びリード部を分離する半導体装置において、樹脂封止後、導電性基板をエッチングする量を最小限にすることでめっき層への影響を軽減し、かつ、リード部の裏面めっき層外周部のめっきバリ不具合を防止すると同時に、より小型化、薄型化、高密度実装が可能な半導体素子搭載用基板、半導体装置及びそれらの製造方法を提供する。

本発明の第１の発明は、半導体素子搭載領域に半導体素子を搭載可能な半導体素子搭載用基板であって、導電性基板の表面に設けられた半導体素子搭載領域と、その導電性基板から形成されたリード金属部と、リード金属部の表裏面に対向して接合した半導体素子搭載領域に搭載される半導体素子の電極と接続可能なリード表面めっき層と外部機器と接続するリード裏面めっき層とからなるリード部を複数備え、その半導体素子搭載領域と複数のリード部が、リード部を構成するリード金属部同士を繋ぐ表面連結金属部により連結され、その表面連結金属部がリード金属部のリード表面めっき層側に、リード金属部とシームレス構造で設けられ、前記リード金属部のリード裏面めっき層との接合側の面が、リード裏面めっき層のリード金属部接合側の面を包含した大きさであることを特徴とする半導体素子搭載用基板である。

本発明の第２の発明は、第１の発明における半導体素子搭載領域が、リード部と同構成の表面めっき層、金属部、裏面めっき層で構成されるダイパッド部に形成されていることを特徴とする半導体素子搭載用基板である。

本発明の第３の発明は、第１の発明における半導体素子搭載領域が、導電性基板の表面側に設けた凹部状の窪み領域であることを特徴とする半導体素子搭載用基板である。

本発明の第４の発明は、第１〜第３の発明に記載の半導体素子搭載用基板の半導体素子搭載領域に搭載される半導体素子と、その半導体素子の周囲に配置され電気的に接続されているリード表面めっき層と、外部からの電気的接続が可能なリード裏面めっき層とを有するリード部と、半導体素子の電極とリード表面めっき層とを電気的に接続するボンディングワイヤと、リード表面めっき層とボンディングワイヤと半導体素子と半導体素子搭載領域を封止する第１の封止樹脂と、少なくとも前記リード部の側面及び裏面めっき層の側面を封止する第２の封止樹脂とを有することを特徴とする半導体装置である。

本発明の第５の発明は、第４の発明において、少なくともリード裏面めっき層の表面が第２の封止樹脂から露出していることを特徴とする半導体装置である。

本発明の第６の発明は、第４及び第５の発明におけるリード部の縦断面形状が、リード部裏面から表面方向に広がる緩やかな曲線、あるいはテーパー形状であることを特徴とする半導体装置である。

本発明の第７の発明は、第４〜第６の発明における第１の封止樹脂と第２の封止樹脂が、同一樹脂であることを特徴とする半導体装置である。

本発明の第８の発明は、第４〜第７の発明における半導体素子搭載領域が、リード部と同構成の表面めっき層、金属部、裏面めっき層で構成されるダイパッド部であることを特徴とする半導体装置である。

本発明の第９の発明は、第４〜第７の発明における半導体素子の底面が、リード表面めっき層下面より半導体装置底面側の位置に配置されたことを特徴とする半導体装置である。

本発明の第１０の発明は、下記（１）から（８）の工程を順に含むことを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法である。
（記）
（１）導電性基板を用意する導電性基板準備工程。
（２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
（３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
（４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、各表裏めっき層を形成し、その後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
（５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
（６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
（７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
（８）前記エッチングマスクを除去する第２のレジスト除去工程。

本発明の第１１の発明は、下記（１）から（８）の工程を順に含むことを特徴とする第３の発明に記載の半導体素子搭載用基板の製造方法であって、下記（３）の第１の露光・現像工程における所定パターンが、導電性基板表面の半導体素子搭載領域が第１のレジストに覆われ、ダイパッド部表面めっき層を形成しないパターンで、且つ、下記（６）の第２の露光・現像工程における所定パターンが、導電性基板表面の半導体素子搭載領域に開口部を形成するパターンであることを特徴とする半導体素子搭載用基板の製造方法である。
（記）
（１）導電性基板を用意する導電性基板準備工程。
（２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
（３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
（４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、各表裏めっき層を形成し、その後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
（５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
（６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
（７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
（８）前記エッチングマスクを除去する第２のレジスト除去工程。

本発明の第１２の発明は、第４から第８の発明における下記（Ａ）から（Ｅ）の工程を順に含むことを特徴とする半導体装置の製造方法である。
（記）
（Ａ）半導体素子搭載用基板の半導体素子搭載領域に半導体素子を搭載する半導体素子搭載工程。
（Ｂ）半導体素子の電極部とリード表面めっき層とを、ボンディングワイヤを用いて電気的に接続するワイヤボンディング工程。
（Ｃ）半導体素子、ボンディングワイヤ、各表面めっき層を含めた半導体素子搭載用基板の表面が第１の封止樹脂により樹脂封止される第１の樹脂封止工程。
（Ｄ）半導体搭載用基板の裏面側よりエッチング加工を行い、各金属部の側面、表面連結金属部を同時にエッチングして、前記各金属部、前記表面連結金属部を個別に分割して電気的接続以外は独立状態にする樹脂封止後のエッチング工程。
（Ｅ）リード部、ダイパッド部を、第２の封止樹脂で樹脂封止して前記第２の封止樹脂の表面に各裏面めっき層が露出した形態とする第２の樹脂封止工程。

本発明は、導電性基板の裏面から窪みを作製することで、第１の樹脂封止後のエッチング加工時、表面連結金属部及びリード金属部のエッチング量をほぼ同一に設定にすることにより、同時にエッチングすることが可能となり、このエッチングする量を最小限にすることにより、裏面めっき層への影響を軽減することができる。
また、リード裏面めっき層をエッチングマスクとしているが、リード金属部側面よりエッチングが開始されるため、この部分にめっきバリが起きづらく、めっきバリ不具合を防止することが出来る。

これらにより、半導体素子搭載用基板に半導体素子を搭載、樹脂封止後に、裏面からのエッチング加工により、ダイパッド部及びリード部を分離する半導体装置において、樹脂封止後、導電性基板をエッチングする量を最小限にすることでめっき層への影響を軽減し、かつ、リード部の裏面めっき層外周部のめっきバリ不具合を防止すると同時に、小型化、薄型化、高密度実装が可能な半導体素子搭載用基板と、その基板を用いた半導体装置を提供できる。

本発明に係る半導体素子搭載用基板の第１の実施形態の一例を示す断面図である。 本発明に係る第１の実施形態の半導体素子搭載用基板を用いた半導体装置の第１の実施形態の一例を示す断面図である。 本発明に係る半導体素子搭載用基板の第２の実施形態の一例を示す断面図である。 本発明に係る第２の実施形態の半導体素子搭載用基板を用いた半導体装置の第１の実施形態の一例を示す断面図である。 本発明に係る半導体素子搭載用基板の製造方法の一連の工程を示す図で、（ａ）は、導電性基板準備工程の一例を示す図、（ｂ）は、第１のレジスト被覆工程の一例を示す図、（ｃ）は、第１の露光・現像工程の一例を示す図、（ｄ）は、めっき・第１のレジスト除去工程の一例を示す図である。 本発明に係る半導体素子搭載用基板の製造方法の一連の工程を示す図５−１に続く図で、（ｅ）は、第２のレジスト被覆工程の一例を示す図、（ｆ）は、第２の露光・現像工程の一例を示す図、（ｇ）は、エッチング工程の一例を示す図、（ｈ）は、第２のレジスト除去工程の一例を示す図である。 本発明に係る半導体装置の製造方法の一例を示す図で、（ａ）は、半導体素子搭載工程の一例を示す図、（ｂ）は、ワイヤボンディング工程の一例を示す図、（ｃ）は、第１の樹脂封止工程の一例を示す図である。 本発明に係る半導体装置の製造方法の一例を示す図６−１に続く図で、（ｄ）は、樹脂封止後のエッチング工程の一例を示す図、（ｅ）は、第２の樹脂封止工程の一例を示す図である。

以下、図面を参照して、本発明に係る半導体素子搭載用基板及び半導体装置を説明する。

［第１の実施形態］
１．半導体素子搭載用基板
図１は、本発明の第１の実施形態に係る半導体素子搭載用基板（以下、リードフレームとも称す）の一例を示す図である。図１において、１は表面めっき層、２は金属部、３は裏面めっき層、４は窪み部、１０は導電性基板、１１は表面連結金属部、２０はリード部、２１はリード表面めっき層、２２はリード金属部、２３はリード裏面めっき層、５０はダイパッド部、５１はダイパッド表面めっき層、５２はダイパッド金属部、５３はダイパッド裏面めっき層、１００ａは第１の実施形態の半導体素子搭載用基板、１１０は半導体素子搭載領域である。
図１に示すように、第１の実施形態の半導体素子搭載用基板１００ａは、導電性基板１０と、半導体素子搭載領域１１０としてのダイパッド部５０と、半導体素子の電極と接続し、かつ、外部機器（図示せず）と接続する複数のリード部２０から構成される。

導電性基板１０の材質は、導電性が得られれば特に限定はないが、例えば、銅または銅合金を使用する。封止樹脂で樹脂封止後、導電性基板１０の所定の箇所を溶解除去するため、選択溶解除去が可能な銅又は銅合金を使用することが多い。

半導体素子搭載用基板１００ａにおけるダイパッド部５０、リード部２０は、導電性基板１０上に電気めっきにより形成された表面めっき層１と、その表面めっき層１を載せる形で導電性基板１０を裏面側からエッチングすることにより形成される金属部２と、導電性基板１０の裏面側に電気めっきにより形成された裏面めっき層３で形成されている。

リード部２０を構成しているリード表面めっき層２１は、用いるめっき金属の種類は、特に限定はされないが下記の点を考慮し選定する。
リード表面めっき層２１の最上面は、半導体素子の電極とワイヤボンディングして接続する内部電極部を含むため、ボンディングワイヤの接続に適しためっき金属を選定する。例えば、Ａｕワイヤの場合は、Ａｇめっき、Ａｕめっき、Ｐｄめっき等が良い。

リード裏面めっき層２３は、外部機器と接続する外部電極部を含むため、外部機器と接続に適しためっき金属を選定する。外部機器との接続は一般的にはんだボール等はんだ系合金が多いため、はんだ濡れ性が良く、はんだとの接合性が良いＡｕ（金）めっき、Ｐｄめっき等がよい。

さらに、一般的には表面めっき層１と裏面めっき層３は、同時に電気めっきを行って形成するため、同一のめっき構成が望ましい。例えば、導電性基板の接触面より外側に、Ｎｉ、Ｐｄ、Ａｕの順に積層する積層めっきでもよい。
また、表面めっき層１と裏面めっき層３のめっきの種類は違ってもよい。例えば、表面はボンディング性が良好なＡｇめっきとし、裏面ははんだ濡れ性がよいＮｉ、Ｐｄ、Ａｕの順に積層する積層めっきでもよい。

さらに、半導体装置の製造工程における第１の樹脂封止後のエッチング工程において、リード部の抜け不具合を防止するため、表面めっき層の縦断面形状を通常の矩形形状から逆台形形状にし、第１の封止樹脂との密着性を向上させてもよい。この場合は、後述する図５−１（ｃ）露光工程で、露光に使用する紫外光を、平行光から散乱光に変更して照射し露光を行うことで製作できる。また、めっき表面を粗化処理しても同様の効果が得られる。

リード表面めっき層２１の導電性基板の反対面側にはリード裏面めっき層２３が形成される。また、裏面側からエッチング加工により窪み部４を設けることでリード金属部２２が複数形成される。
一方、導電性基板１０の表面側はエッチング加工されず窪みが形成されないので、材料面全体でダイパッド金属部５２、リード金属部２２とシームレス状態で連結する表面連結金属部１１が形成されている。
なお、リード金属部２２は、半導体素子を搭載し樹脂封止後、エッチング加工によりリード金属部の側面及び表面連結金属部の相当部（窪み部４の先端に位置する範囲）等をエッチング加工し、各々独立させる。

設ける窪み部４の深さは、板厚の１／２から板厚−０．０３ｍｍである。窪み部の深さが板厚の１／２未満だと、樹脂封止後のエッチング加工の量が多くなり、エッチング時間が長くなり、エッチング液がめっき層の一部を溶解してしまう不具合発生しやすくなる。板厚−０．０３ｍｍを超える場合、表面連結金属部の強度が弱く、搬送中に変形不具合が発生する可能性がある。好ましくは、板厚−０．０５ｍｍから板厚−０．０３ｍｍである。

また、リード金属部２２の大きさは、リード裏面めっき層２３の外周から板厚の１／２から板厚−０．０３ｍｍの間隔で大きくした外周とした、リード裏面めっき層を包含する大きさが望ましい。
表面連結金属部１１と同様にリード金属部２２の側面は、樹脂封止後エッチング加工されるため、同じようにエッチングされる量だけ大きくする。

２．半導体装置
次に、上記半導体素子搭載用基板をリードフレームとして使用した半導体装置について、図２を参照して説明する。図２において、５はボンディングワイヤ、Ｉは第１の実施形態の半導体装置、１０１は半導体素子、１０２は第１の封止樹脂、１０３は第２の封止樹脂である。

本発明に係る第１の実施形態に係る半導体装置Ｉは、上記半導体素子搭載用基板を用いて、半導体素子搭載領域１１０に半導体素子１０１を搭載している。
図２においては、ダイパッド部を形成し、そこに半導体素子を搭載する事例について説明する。なお、半導体素子搭載領域を確保してダイパッド部を形成しないタイプ、例えば、ワイヤボンディングではなく、フリップチップ方式では、リード部と半導体素子の電極部を直接接続し、リード部の上に半導体素子を搭載する場合等がある。

図２からダイパッド表面めっき層５１上に半導体素子１０１を搭載し、その半導体素子の電極部（図示せず）とリード表面めっき層２１はボンディングワイヤ５等で電気的に接続されている。リード表面めっき層２１の反対側にはリード裏面めっき層２３が形成されている。
さらに、半導体素子、ボンディングワイヤ、及びリード表面めっき層は、第１の封止樹脂１０２で封止されている。

その後、封止されたリードフレームを裏面側からエッチング加工して、リード金属部２２を形成してリード部２０を独立させる。
このエッチング加工では、図１のリードフレームにおける、表面連結金属部１１と、リード金属部２２の側面等をエッチング加工することで各リード部を分離独立する。
ダイパッド部５０は、裏面めっき層を形成した場合はリード部と同様になり、裏面めっき層を形成しない場合は、裏面からのエッチング加工で薄肉部となる。即ち、第２の封止樹脂１０３から露出がなくなるため、半導体素子の耐湿性を重視する半導体装置等には有効である。さらにダイパッド部５０が第２の封止樹脂１０３から露出がないので外部機器との接触のリスクもない。図２はダイパッド裏面めっき層５３を備えた場合を示している。

特許文献１で記載したように、表面をエッチングして窪み加工し、裏面が平面の状態で樹脂封止後、裏面めっき層をマスクとしてエッチング加工した場合、導電性基板裏面側からのみエッチングされるため、エッチング時間が長くなり、エッチング液がめっき層の一部を溶解してしまう不具合発生することがある。
また、リード裏面めっき層をエッチングマスクとしており、裏面よりエッチング加工が開始され、裏面めっき層に比べ導電性基板の方のエッチングが早く、溶解時間が長くなるに従い、裏面めっき層周辺の導電性基板がエッチングされて、裏面めっき層が庇形状になり、これがめっきバリとなる不具合が発生していた。

本発明では、この樹脂封止後のエッチング加工は、図１で示すように裏面側より窪み加工がなされているため、この窪み部４よりエッチングが開始される。
リード裏面めっき層２３は、エッチング用のマスクとしているが、リード側面から主にエッチングされるため、リード裏面めっき層２３のバリの発生が防止できる。また、リードフレーム製作段階で窪み量を調整することで、封止後のエッチング量を必要最低限にできる。
さらに、第１の樹脂封止においても、本発明の場合、表面めっき層を除き、導電性基板の表面は平面であり、特許文献１にある様に表面に窪みがないため、ボイドや樹脂漏れ等不具合が少ない。

また、リード部の垂直方向の断面である縦断面は、リードフレーム時のエッチング方向と樹脂封止してからのエッチング方向が同一であるため、裏面から表面方向に広がる緩やかな曲線あるいはテーパー形状となっている。この形状は第２の樹脂封止を行った後における封止樹脂からのリード部の抜け止めとなっている。
さらに、少なくともリード裏面めっき層２３の側面とリード金属部２２は、第２の封止樹脂１０３で覆われ、リード裏面めっき層２３は、第２の封止樹脂１０３より露出している。特許文献１に開示される半導体装置では、リード金属部の側面の一部は封止樹脂部より露出しており、かつめっきを施されていないために変色等不具合が発生しやすいが、本発明では第２の封止樹脂部内にあるため同様の不具合の発生はない。
第１の封止樹脂１０２と第２の封止樹脂１０３は同種類でも良いし、異なっても良い。
一般的には同種であるが、例えば、光半導体装置である場合、第１の封止樹脂１０２を透明樹脂で封止し、第２の封止樹脂１０３は、光を反射する樹脂で封止する等、異なった樹脂を使用してもよい。

［第２の実施形態］
１．半導体素子搭載用基板
次に第２の実施形態について、図３及び図４を用いて説明する。図３、４において、１００ｂは第２の実施形態の半導体素子搭載用基板、IIは第２の実施形態の半導体装置、５はボンディングワイヤ、６は半導体搭載領域に設けられた凹部、６０は絶縁性接着剤で、他の符号は図１、２とおなじである。
図３は本発明に係る半導体素子搭載用基板の第２の実施形態を示す図で、半導体素子搭載用基板１００ｂは、第１の実施形態の半導体搭載用基板１００ａにおいて、ダイパッド部表面めっき層を形成せず、導電性基板１０の表面側より凹部６を形成し、その凹部底を半導体素子搭載領域としたものである。

２．半導体装置
図４は本発明に係る半導体装置の第２の実施形態を示す図で、その半導体装置IIは図４に示すように、半導体素子１０１は凹部６の半導体素子搭載領域１１０に絶縁性接着剤６０等で固定されている。
第１の実施形態（図２、符号Ｉ参照）に比べ、半導体素子搭載領域１１０が凹部６となっており、半導体素子の搭載位置をより低くすることが出来、半導体装置全体の厚みを低くすることを可能としている。

［半導体素子搭載用基板の製造方法］
次に、本発明に係る半導体素子搭載用基板の製造方法として、第１の実施形態の基板１００ａを用いて説明する。なお、ここでは、ダイパッド部を形成し、そこに半導体素子を搭載する事例について説明するが、半導体領域を確保してダイパッド部を形成しないタイプについては都度説明する。

図５−１と図５−２に示す（ａ）から（ｈ）は、本発明に係る半導体素子搭載用基板１００ａの製造方法の一例における前半の工程を示す図である。なお、以後の説明において、今まで説明した構成要素と同様の構成要素には、今までの説明と同一の参照符号を付し、その説明を省略する。図５−１、図５−２において、１６０、１６１は導電性基板１０の両面に設けられた第１のレジスト、１６３は第１のレジストの開口部、１６５、１６６は第２のレジスト、１６８は第２のレジストの開口部、他の符号は図１〜４と同じである。

［導電性基板準備工程］
図５−１（ａ）は、導電性基板準備工程を示す図である。
導電性基板準備工程においては、導電性基板１０を準備する。
この導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＣｕ合金が用いられる。

［第１のレジスト被覆工程］
図５−１（ｂ）は、第１のレジスト被覆工程を示す図である。
第１のレジスト被覆工程においては、導電性基板１０の両面を、第１のレジスト１６０、１６１で被う。使用するレジスト１６０、１６１としては、ドライフィルムレジストのラミネートや、液状レジストを導電性基板１０の両面に塗布する等、従来の方法を用いることができる。

［第１の露光・現像工程］
図５−１（ｃ）は、第１の露光・現像工程を示す図である。
第１の露光工程においては、所定パターンの露光マスクを、露光装置（図示せず）内においてそれぞれ第１のレジスト１６０、１６１の上下に設置し、紫外光を照射して露光を行う。なお、露光マスクのパターンは、表面にリード表面めっき層、ダイパッド表面めっき層、及び裏面にリード裏面めっき層、ダイパッド裏面めっき層が形成されるようにパターンが作製されている。これにより、第１のレジスト１６０、１６１に未露光部（図５−１（ｃ）、符号１６３で示される開口部の位置）が形成される。
次に、第１の現像工程では、レジスト１６０、１６１の未露光部が除去され、開口部１６３が形成される。これにより、導電性基板１０の一部が開口部１６３から露出する。このように、開口部１６３を有するレジスト１６０及びレジスト１６１をめっきマスクとして構成する。
また、半導体素子搭載領域に凹部を形成する場合は、ダイパッド表面めっき層は形成しないパターンとする。

［めっき・第１のレジスト除去工程］
図５−１（ｄ）は、めっき・第１のレジスト除去工程を示す図である。
図５−１（ｃ）に示す第１の現像工程で形成したレジスト１６０及びレジスト１６１を、めっきマスクとして用いてマスクに覆われていない開口部にめっきを行い、リード表面めっき層２１、ダイパッド表面めっき層５１、及び裏面にリード裏面めっき層２３、ダイパッド裏面めっき層５３を形成する。
その後、めっきマスクとして形成されたレジストを剥離除去する。なお、第１のレジスト剥離は、例えば、液状のレジスト剥離剤を用いて行っても良い。
この第１のレジスト剥離により、レジスト１６０、１６１（図５−１（ｄ）参照）が除去され、導電性基板１０上には、各表面めっき層２１、５１及び各裏面めっき層２３、５３が形成された状態となる。

［第２のレジスト被覆工程］
図５−２（ｅ）は、第２のレジスト被覆工程の一例を示す図である。
第２のレジスト被覆工程は、前工程で各表面めっき層２１、５１、各裏面めっき層２３、５３を設け導電性基板１０の両面を、第２のレジスト１６５、１６６で覆うものである。
用いる第２のレジスト１６５、１６６としては、図５−１（ｂ）で説明した第１のレジスト被覆工程と同様、ドライフィルムレジストのラミネートや、液状レジストを塗布する等、従来の方法を用いることができる。

［第２の露光・現像工程］
図５−２（ｆ）は、第２の露光・現像工程の一例を示す図である。
第２の露光工程では、露光装置（図示せず）内において、露光マスク（図示せず）を、それぞれ第２のレジスト１６５、１６６の上下に設置し、紫外光にて露光を行う。
この第２の露光工程で使用する露光マスクは、導電性基板の各表面めっき層２１、５１が形成されている表面全面を覆い、裏面は、リード裏面めっき層２３、ダイパッド部裏面めっき層５３が、マスクで覆われるようにパターンを形成する。

なお、マスクの大きさは、リード裏面めっき層、ダイパッド裏面めっき層より、片側が表面連結金属部の厚みと同程度大きくする。好ましくは、０．０３ｍ〜０．０５ｍｍである。これは、樹脂封止後のエッチング加工でほぼ同時にエッチング加工が完了するためである。
さらにダイパッド部を第２の封止樹脂より露出させない場合は、ダイパッド裏面めっき層を形成しないようにパターンを形成する。

次に行う第２の現像工程では、未露光部が除去され、開口部１６８を有する第２のレジスト１６６及び１６５をエッチング用マスクとして形成する。

［エッチング工程］
図５−２（ｇ）は、裏面からエッチング加工するエッチング工程の一例を示す図である。
エッチング工程では、導電性基板１０の裏面を、図５−２（ｆ）で第２のレジスト１６５、１６６から形成したエッチングマスクを用いてエッチング液によるエッチング加工を施し、窪み部４を形成する。この形成された窪みによりリード金属部、ダイパッド金属部、表面連結金属部になる部位が形成される。

［第２のレジスト除去工程］
図５−２（ｈ）は、第２のレジストを除去する工程である。なお、第２のレジスト剥離は、例えば、液状のレジスト剥離剤を用いて行われてもよい。この後、必要に応じて所定の寸法にシート状に切断しても良い。
以上、説明してきた（ａ）〜（ｈ）の工程により、本発明である半導体素子搭載用基板１００ａが完成する。

［半導体装置の製造方法］
次に、本発明の半導体素子搭載用基板を使用した半導体装置の製造方法を、図６を用いて説明する。図６−１、図６−２（ａ）〜（ｅ）は、本発明の実施形態に係る半導体装置の製造方法の一例を示す図である。図６における符号は、図１〜５と同じである。

［半導体素子搭載工程］
図６−１（ａ）は、半導体素子搭載工程の一例を示す図である。
半導体素子搭載工程においては、半導体素子搭載用基板１００ａの半導体素子搭載領域１１０に半導体素子１０１を搭載する。ダイパッド部がある場合は、Ａｇペースト等（図示せず）を用いて半導体素子１０１を搭載する。ダイパッド部に凹部を作製した場合は、絶縁性の接着層（図示せず）、例えば絶縁性ペーストやダイアタッチフィルム等を介して、半導体素子１０１が搭載される。

［ワイヤボンディング工程］
図６−１（ｂ）は、ワイヤボンディング工程の一例を示す図である。
ワイヤボンディング工程においては、半導体素子１０１の電極部（図示せず）とリード表面めっき層２１とを、ボンディングワイヤ５等を用いて電気的に接続する。

［第１の樹脂封止工程］
図６−１（ｃ）は、第１の樹脂封止工程の一例を示す図である。
第１の樹脂封止工程においては、半導体素子１０１、ボンディングワイヤ５、リード表面めっき層２１、ダイパッド表面めっき層５１を含めて導電性基板１０の表面が第１の封止樹脂１０２により樹脂封止される。

［樹脂封止後のエッチング工程］
図６−２（ｄ）は、第１の樹脂封止後のエッチング工程の一例を示す図である。
樹脂封止後のエッチング工程においては、導電性基板の裏面側より、エッチングを行い、リード金属部２２の側面、表面連結金属部（図６−１（ｃ）、符号１１参照）、ダイパッド金属部５２の側面を同時にエッチングする。この際、リード部２０（実際にはリード金属部２２）の縦断面形状が、リード部裏面から表面方向に広がる緩やかな曲線、あるいはテーパー形状となるように行う。

このエッチングにより、各部位が、個別に分割され、ワイヤボンディングなどによる接続以外、それぞれが独立した形態となる。そのエッチング量は、図５−２（ｇ）で示される「エッチング工程」において、それぞれの部位へのエッチング量が同量になるように設定し、最小限の時間で同時にエッチング完了することが望ましい。

またダイパッド部５０が裏面めっき層を持たずに、ダイパッド金属部５２を備える場合には、各側面と同時に、裏面側の面もエッチングされて薄肉部を形成する。

［第２の樹脂封止工程］
図６−２（ｅ）は、第２の樹脂封止工程の一例を示す図である。
第２の樹脂封止工程においては、リード部２０、ダイパッド部５０等を第２の封止樹脂１０３で樹脂封止し、第２の封止樹脂１０３の表面にリード裏面めっき層２３、ダイパッド裏面めっき層５３が露出した形態となっている。また、ダイパッド部に裏面めっき層がなくダイパッド金属部がある場合は、図６−２（ｄ）の「樹脂封止後のエッチング工程」におけるエッチングにより薄肉部となっているため、第２の封止樹脂部からの露出はなく樹脂内にあり、外部機器との接触のリスクはない。

次に、所定の形状に切断等にて個々の半導体装置とする。なお、その切断は、切断箇所に金属部がなく、全て樹脂の部分であり、切断負荷は軽減されている。

半導体素子搭載用基板の第２の実施形態（図３、符号１００ｂ参照）に関しては、上記でも説明したように、図５−１（ｃ）や図５−２（ｆ）に示す工程におけるマスクパターンを変更することで製作が可能である。

また、表面めっき層と裏面めっき層のめっきの種類を変更することも可能である。
この場合は、図５−１（ｂ）から図５−１（ｄ）の工程を表面めっき側、裏面めっき側２回行うことで製作できる。

また、半導体装置の製造における図６−１、図６−２の封止後のエッチング工程で、リード部の抜け不具合を防止するため、表面めっき層の断面形状を通常の矩形形状から逆台形形状にし、第１の封止樹脂との密着性を高めていても良い。この場合は、図５−１（ｃ）の露光工程で、露光に使用する紫外光を、散乱光に変更して照射、露光を行うことで作製可能である。さらに、めっき表面を粗化処理しても同様の効果が得られる。

以下、実施例を用いて本発明を詳述する。

導電性基板として、板厚０．２ｍｍのＣｕ板（古河電気工業株式会社製：ＥＦＴＥＣ６４−Ｔ）を、幅１４０ｍｍの長尺板状に加工し、次に厚み０．０２５ｍｍの感光性ドライフィルムレジストを、その導電性基板の両面に貼り付けた。
レジストを貼付された導電性基板の表面にリード表面めっき層、ダイパッド表面めっき層を、裏面にリード裏面めっき層、ダイパッド裏面めっき層となる所望パターンを形成したガラスマスクを、パターン位置合わせした状態で表裏面上に被せて、この両面に、そのガラスマスクを介して、紫外光で露光した。

露光後、ドライフィルムレジストを炭酸ナトリウム溶液にて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。
現像後、ドライフィルムが溶解され導電性基板の金属表面が露出した部分にめっきを行った。めっきは、基板の露出面から順にＮｉめっきを３．０μｍ、Ｐｄめっきを０．１μｍ、Ａｕめっきを約０．０４μｍの厚みで形成した。

次に水酸化ナトリウム溶液でドライフィルムレジストを剥離した。これにより、導電性基板の表裏面にめっき層を備えた状態に形成されている。
その後、厚み０．０２５ｍｍの感光性ドライフィルムレジストを、めっき層を形成した導電性基板の両面に貼り付けた。

次に、基板の表面側は表面めっき層を含み全面を覆い、裏面側は、リード裏面めっき層及びダイパッド裏面めっき層より片側０．０５ｍｍ大きく覆うように所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。
その後、ドライフィルムレジストを炭酸ナトリウム溶液にて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

現像処理後、現像して残ったレジストをマスクに用い、塩化第二鉄液で、裏面側より選択的エッチングを行い、導電性基板に深さ０．１５ｍｍの窪み領域４を作製した。このエッチング加工により、リード金属部、ダイパッド金属部、表面連結金属層となる部位が形成された。その後、所定寸法に切断することにより、第１の実施形態の実施例１に係る半導体素子搭載用基板を作製した。

次に、作製した半導体素子搭載用基板を用いて、半導体素子搭載用基板のダイパッド表面めっき層上にＡｇペーストを使用して半導体素子を搭載し、半導体素子の電極部とリード表面めっき層をワイヤボンディングで接続後、半導体素子が搭載されている面を第１の封止樹脂を用いて樹脂封止、成形した。その後、リード裏面めっき層、ダイパッド裏面めっき層をマスクに用い、表面連結金属部、リード金属部の側面、ダイパッド金属部の側面を同時にエッチング加工し、各部位を各々独立させた。その後、独立状態の各部位を第２の封止樹脂で樹脂封止、成形した。
第１の封止樹脂と第２の封止樹脂は同種のものを使用した。

最後に、所定の半導体装置の寸法になるように切断し、第１の実施形態の実施例１に係る半導体装置を完成させた。

実施例２に係る半導体素子搭載用基板は、第２の実施形態で説明したダイパッド部表面めっき層を形成せず、ダイパッド部に表面側より凹部を形成した図３に示すものである。
その凹部の形成は、第１のレジストパターンを形成する時、ダイパッド部はレジストで覆う様にパターンを形成し、第２のレジストパターンを作製する時に、表面側にダイパット部領域が開口部になるようパターンを作製した。
次のエッチング工程で、ダイパット部領域が開口部になっているため、表面側より０．１５ｍｍの深さで凹部を形成した。

作製した半導体素子搭載用基板を用いて、実施例と同様の方法で第２の実施形態の実施例２に係る半導体装置を作製した。半導体素子は、半導体素子搭載工程において、凹部に絶縁性接着剤を用いて半導体素子を搭載した。

実施例１及び実施例２で作製した半導体装置を用いて、リード裏面めっき層にめっき剥がれやめっきバリ等の発生を、光学顕微鏡により観察した。
実施例１及び実施例２の半導体装置では、リード裏面めっき層にめっき剥がれやめっきバリ等の発生がなく良好であることが確認できた。

１ 表面めっき層
２ 金属部
３ 裏面めっき層
４ 窪み部
５ ボンディングワイヤ
６ 半導体搭載領域に設けられた凹部
１０ 導電性基板
１１ 表面連結金属部
２０ リード部
２１ リード表面めっき層
２２ リード金属部
２３ リード裏面めっき層
５０ ダイパッド部
５１ ダイパッド表面めっき層
５２ ダイパッド金属部
５３ ダイパッド裏面めっき層
６０ 絶縁性接着剤
１００ａ 第１の実施形態の半導体素子搭載用基板
１００ｂ 第２の実施形態の半導体素子搭載用基板
１０１ 半導体素子
１０２ 第１の封止樹脂
１０３ 第２の封止樹脂
１１０ 半導体素子搭載領域
１６０、１６１ 導電性基板１０の両面に設けられた第１のレジスト
１６３ 第１のレジストの開口部
１６５、１６６ 第２のレジスト
１６８ 第２のレジストの開口部
Ｉ 第１の実施形態の半導体装置
II 第２の実施形態の半導体装置

Claims (12)

1. 半導体素子搭載領域に半導体素子を搭載可能な半導体素子搭載用基板であって、
   導電性基板の表面に設けられた半導体素子搭載領域と、
   前記導電性基板から形成されたリード金属部と、前記リード金属部の表裏面に対向して接合した前記半導体素子搭載領域に搭載された半導体素子の電極と接続可能なリード表面めっき層と外部機器と接続するリード裏面めっき層とからなるリード部を複数備え、
   前記半導体素子搭載領域と前記複数のリード部が、前記リード部を構成するリード金属部同士を繋ぐ表面連結金属部により連結され、
   前記表面連結金属部が、前記リード金属部のリード表面めっき層側に、前記リード金属部とシームレス構造で設けられ、
   前記リード金属部の前記リード裏面めっき層との接合側の面が、前記リード裏面めっき層の前記リード金属部接合側の面を包含した大きさであることを特徴とする半導体素子搭載用基板。
2. 前記半導体素子搭載領域が、前記リード部と同構成の表面めっき層、金属部、裏面めっき層で構成されるダイパッド部に形成されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
3. 前記半導体素子搭載領域が、前記導電性基板の表面側に設けた凹部状の窪み領域であることを特徴とする請求項１に記載の半導体素子搭載用基板。
4. 請求項１〜３のいずれか１項に記載の半導体素子搭載用基板の半導体素子搭載領域に搭載される半導体素子と、
   前記半導体素子の周囲に配置され電気的に接続されているリード表面めっき層と、外部からの電気的接続が可能なリード裏面めっき層とを有するリード部と、
   前記半導体素子の電極と前記リード表面めっき層とを電気的に接続するボンディングワイヤと、
   前記リード表面めっき層と前記ボンディングワイヤと前記半導体素子と前記半導体素子搭載領域を封止する第１の封止樹脂と、
   少なくとも前記リード部の側面及び裏面めっき層の側面を封止する第２の封止樹脂と
   を有することを特徴とする半導体装置。
5. 少なくともリード裏面めっき層の表面が前記第２の封止樹脂から露出していることを特徴とする請求項４記載の半導体装置。
6. 前記リード部の縦断面形状が、リード部裏面から表面方向に広がる緩やかな曲線、あるいはテーパー形状であることを特徴とする請求項４又は５に記載の半導体装置
7. 前記第１の封止樹脂と第２の封止樹脂が、同一樹脂であることを特徴とする請求項４乃至６のいずれか１項に記載の半導体装置。
8. 前記半導体素子搭載領域が、前記リード部と同構成の表面めっき層、金属部、裏面めっき層で構成されるダイパッド部であることを特徴とする請求項４乃至７のいずれか１項に記載の半導体装置。
9. 前記半導体素子の底面が、前記リード表面めっき層下面より半導体装置底面側の位置に配置された請求項４乃至７のいずれか１項に記載の半導体装置。
10. 下記（１）から（８）の工程を順に含むことを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。
    (記）
    （１）導電性基板を用意する導電性基板準備工程。
    （２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
    （３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
    （４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、各表裏めっき層を形成し、その後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
    （５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
    （６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
    （７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
    （８）前記エッチングマスクを除去する第２のレジスト除去工程。
11. 下記（１）から（８）の工程を順に含むことを特徴とする請求項３に記載の半導体素子搭載用基板の製造方法であって、
    下記（３）の第１の露光・現像工程における所定パターンが、導電性基板表面の半導体素子搭載領域が第１のレジストに覆われ、ダイパッド部表面めっき層を形成しないパターンで、
    且つ、下記（６）の第２の露光・現像工程における所定パターンが、前記導電性基板表面の半導体素子搭載領域に開口部を形成するパターンであることを特徴とする半導体素子搭載用基板の製造方法。
    （記）
    （１）導電性基板を用意する導電性基板準備工程。
    （２）前記導電性基板の両面を、第１のレジストで覆う第１のレジスト被覆工程。
    （３）所定パターンを、露光・現像して開口部を有するめっきマスクを形成する第１の露光・現像工程。
    （４）前記開口部を有するめっきマスクを用いて、前記開口部にめっきを行い、各表裏めっき層を形成し、その後、前記めっきマスクを除去するめっき・第１のレジスト除去工程。
    （５）めっき・第１のレジスト除去工程後、導電性基板の両面を、第２のレジストで覆う第２のレジスト被覆工程。
    （６）所定パターンを、露光・現像して開口部を有するエッチングマスクを形成する第２の露光・現像工程。
    （７）導電性基板の裏面を、前記エッチングマスクを用いたエッチング加工により窪み領域を形成するエッチング工程。
    （８）前記エッチングマスクを除去する第２のレジスト除去工程。
12. 下記（Ａ）から（Ｅ）の工程を順に含むことを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置の製造方法。
    （記）
    （Ａ）半導体素子搭載用基板の半導体素子搭載領域に半導体素子を搭載する半導体素子搭載工程。
    （Ｂ）半導体素子の電極部とリード表面めっき層とを、ボンディングワイヤを用いて電気的に接続するワイヤボンディング工程。
    （Ｃ）半導体素子、ボンディングワイヤ、各表面めっき層を含めた半導体素子搭載用基板の表面が第１の封止樹脂により樹脂封止される第１の樹脂封止工程。
    （Ｄ）半導体搭載用基板の裏面側よりエッチング加工を行い、各金属部の側面、表面連結金属部を同時にエッチングして前記各金属部、前記表面連結金属部を個別に分割して電気的接続以外は独立状態にする樹脂封止後のエッチング工程。
    （Ｅ）リード部、ダイパッド部を、第２の封止樹脂で樹脂封止して前記第２の封止樹脂の表面に各裏面めっき層が露出した形態とする第２の樹脂封止工程。

Images