JP2017162946A - リードフレーム集合基板及び半導体装置集合体 - Google Patents
リードフレーム集合基板及び半導体装置集合体 Download PDFInfo
- Publication number
- JP2017162946A JP2017162946A JP2016045033A JP2016045033A JP2017162946A JP 2017162946 A JP2017162946 A JP 2017162946A JP 2016045033 A JP2016045033 A JP 2016045033A JP 2016045033 A JP2016045033 A JP 2016045033A JP 2017162946 A JP2017162946 A JP 2017162946A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead frame
- semiconductor element
- dissolution
- conductive substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体素子搭載後、樹脂封止し導電性基板を全厚さにわたり除去する半導体装置の製造工程において、エッチングを行う際、基材溶解を過剰に行われることにより生じるめっき皮膜の剥がれを防止したフレーム集合基板を提供する。
【解決手段】半導体素子の搭載領域２１（ダイパッド部）と、その周辺に設けられたリード部２２を有するリードフレーム２が導電性基板２０内に複数配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含む。各リードフレーム２が、半導体素子を搭載し樹脂封止後に半導体素子搭載側とは反対側からのエッチングにより導電性基板の全厚さにわたって溶解される領域を有するリードフレーム集合基板であって、リードフレームブロックの外側に、エッチングにより溶解される導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部４を有する。
【選択図】図２
【解決手段】半導体素子の搭載領域２１（ダイパッド部）と、その周辺に設けられたリード部２２を有するリードフレーム２が導電性基板２０内に複数配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含む。各リードフレーム２が、半導体素子を搭載し樹脂封止後に半導体素子搭載側とは反対側からのエッチングにより導電性基板の全厚さにわたって溶解される領域を有するリードフレーム集合基板であって、リードフレームブロックの外側に、エッチングにより溶解される導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部４を有する。
【選択図】図２
Description
本発明は、リードフレーム集合基板及び半導体装置集合体に関する。
近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化が要求されている。特に、半導体装置の厚みについて、薄型化が要求されている。かかる要求に応えるため、ＱＦＰ（Quad Flat Package）等の金属材料を加工したリードフレームを用いた半導体装置で、導電性基板をエッチングにより最終的に完全に溶解除去する態様の半導体装置が開発されてきている。
例えば、次の特許文献１には、銅系の基板の一面側に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した導電性基板にＮｉ層を含む金属めっきを施し、複数の半導体素子搭載用のダイパッド部と、外部と接続するためのリード部とになるめっき層を形成した後、レジストマスクを除去することにより、半導体素子搭載用基板を形成し、形成した半導体素子搭載用基板に複数の半導体素子を搭載し、ワイヤボンディングした後に一括して樹脂封止を行い、樹脂封止後にエッチングにより導電性基板を全厚さにわたって溶解除去してめっき面で形成したダイパッド部やリード部を露出させ、その後個片化して完成させた半導体装置が記載されている。
半導体装置の製造過程において、樹脂封止後、裏面側からのエッチングにより外部接続端子を独立させるために、半導体素子搭載用基板をなす銅系の金属板を全厚さにわたって溶解除去するに際し、従来はＣｕ溶解液の管理やＣｕ溶解後の製品抜き取り検査による顕微鏡確認等で対応しているが、適切なＣｕ溶解ラインを判断するのははなはだ困難な作業である。エッチングが不足している場合には、外部接続端子が独立しないため不良品となってしまうおそれがある。
一方、過剰な溶解を行ってしまうと、外部接続端子のめっき皮膜表面にＮｉ電池腐食を生じ、Ｎｉ腐食現象によるめっき皮膜剥がれ等が発生する場合がある。
一方、過剰な溶解を行ってしまうと、外部接続端子のめっき皮膜表面にＮｉ電池腐食を生じ、Ｎｉ腐食現象によるめっき皮膜剥がれ等が発生する場合がある。
また、従来、半導体素子集合体の製造工程に際しては、導電性基板をなす金属板において、半導体素子搭載用のリードフレームが複数隣接して配置されてなるリードフレームブロックを枠状に囲む外周部に複数の孔を形成し、樹脂封止の際に、その複数の孔にも樹脂を充填させることで、封止樹脂の半導体素子搭載用基板に対する密着度を向上させている。そして、このような孔を設けた場合、金属板を全厚さにわたる溶解除去の判定に、この孔の周囲の金属の残存状態を目視することで行う手法も用いられていた。しかし、孔を形成する際に孔の縁部に僅かに残る金属片が封止樹脂と複雑に接合し、エッチング液により容易に除去できない場合、孔の周囲の金属の残存状態を確認する手法では、エッチングが過剰に進み、Ｎｉ腐食現象によるめっき皮膜剥がれ等が発生してしまう。
このように、半導体素子を搭載後、樹脂封止し導電性基板を完全に溶解除去して完成するタイプの半導体装置の製造過程においては、半導体素子搭載用基板をなす銅系の金属板を全厚さにわたって溶解除去するためのエッチングを、金属の溶解進行度を認識して適量に行うことが非常に重要であるが、目視により簡易且つ正確にＣｕ溶解量の限度を確認する手段は現在実用化されていない。
このように、半導体素子を搭載後、樹脂封止し導電性基板を完全に溶解除去して完成するタイプの半導体装置の製造過程においては、半導体素子搭載用基板をなす銅系の金属板を全厚さにわたって溶解除去するためのエッチングを、金属の溶解進行度を認識して適量に行うことが非常に重要であるが、目視により簡易且つ正確にＣｕ溶解量の限度を確認する手段は現在実用化されていない。
本発明は、このような問題に鑑みてなされたものであり、半導体素子を搭載後、樹脂封止し導電性基板を完全に溶解除去して完成するタイプの半導体装置の製造工程において、複数の素子を一括して樹脂封止後に導電性基板を全厚さにわたって除去するためにエッチングを行う際に、導電性基板の溶解具合を目視で簡易且つ正確に判定でき、Ｎｉ腐食現象によるめっき皮膜剥がれ等の発生を防止し、かつ、高い生産性を維持できるリードフレーム集合基板及び半導体装置集合体を提供することを目的としている。
上記の目的を達成するために、本発明によるリードフレーム集合基板は、半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含み、各リードフレームが、半導体素子を搭載し樹脂封止後における導電性基板が半導体素子搭載側とは反対側からのエッチングにより該導電性基板の全厚さにわたって溶解される領域を有するリードフレーム集合基板であって、前記リードフレームブロックの外側に、エッチングにより溶解される前記導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有することを特徴としている。
また、本発明のリードフレーム集合基板においては、前記基板溶解進行度表示部は、前記導電性基板に形成された複数の貫通溝により仕切られ、夫々が、該導電性基板の板厚と同じ厚みを有し且つ隣り合う前記貫通溝同士が溶解速度に応じた異なる間隔を有する、少なくとも３つの溶解速度の異なる溶解領域からなることが好ましい。
また、本発明のリードフレーム集合基板においては、前記基板溶解進行度表示部は、前記リードフレームブロックを枠状に囲む領域における所定位置に設けられていることが好ましい。
また、本発明のリードフレーム集合基板においては、前記基板溶解進行度表示部は、前記樹脂封止が一体的に行われる樹脂封止領域内に設けられていることが好ましい。
また、本発明による半導体装置集合体は、半導体素子搭載領域と、該半導体素子搭載領域の周囲に配置されたリード部と、前記半導体素子搭載領域上に搭載された半導体素子と、該半導体素子の電極と前記リード部とを電気的に接続するボンディングワイヤと、少なくとも前記リード部の底面が露出するように前記半導体素子搭載領域、前記リード部、前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂部と、を有する半導体装置が複数隣接して配置され、該封止樹脂部により一体的に樹脂封止された半導体装置集合体であって、前記半導体装置の外側に、エッチングにより溶解される前記導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有することを特徴としている。
本発明によれば、複数の素子を一括して樹脂封止後に導電性基板を全厚さにわたって除去するためにエッチングを行う際に、導電性基板の溶解具合を目視で簡易且つ正確に判定でき、Ｎｉ腐食現象によるめっき皮膜剥がれ等の発生を防止し、かつ、高い生産性を維持できるリードフレーム集合基板及び半導体装置集合体を提供することができる。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明のリードフレーム集合基板は、半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含み、各リードフレームが、半導体素子を搭載し樹脂封止後における導電性基板が半導体素子搭載側とは反対側からのエッチングにより導電性基板の全厚さにわたって溶解される領域を有するリードフレーム集合基板であって、リードフレームブロックの外側に、エッチングにより溶解される導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有する。
本発明のリードフレーム集合基板は、半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含み、各リードフレームが、半導体素子を搭載し樹脂封止後における導電性基板が半導体素子搭載側とは反対側からのエッチングにより導電性基板の全厚さにわたって溶解される領域を有するリードフレーム集合基板であって、リードフレームブロックの外側に、エッチングにより溶解される導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有する。
本発明のリードフレーム集合基板のように、半導体素子搭載領域とリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含むリードフレーム集合基板で、溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有する構成にすれば、半導体素子を搭載し一括して樹脂封止した後に裏面側からエッチングにより導電性基板を全厚さにわたって溶解するに際し、基板溶解進行度表示部により溶解進行状態を、全ての基材が溶解する直前又は溶解完了後の初期状態（基材溶解終了の下限）と、全ての基材が溶解しＮｉ腐食が生じない程度にエッチングが進行した状態（基材溶解終了の上限）と、Ｎｉ腐食が生じる程度にエッチングが進行した状態の３段階で視認できる。その結果、適切な量でエッチングを完了させることができ、基材溶解を過剰に行われることにより生じるめっき皮膜の剥がれを防止できる。
また、本発明のリードフレーム集合基板において好ましくは、基板溶解進行度表示部は、前記導電性基板に形成された複数の貫通溝により仕切られ、夫々が、該導電性基板の板厚と同じ厚みを有し且つ隣り合う貫通溝同士が溶解速度に応じた異なる間隔を有する、少なくとも３つの溶解速度の異なる溶解領域からなる。
このようにすれば、隣り合う貫通溝同士が溶解速度に応じた異なる間隔を有するため、エッチングされる箇所の面積の差によりエッチング速度が異なることを利用して、エッチングの進み具合を視認できる。
また、本発明のリードフレーム集合基板において好ましくは、基板溶解進行度表示部は、前記リードフレームブロックを枠状に囲む領域における所定位置に設けられている。
このようにすれば、もともとのリードフレームブロック部分に影響を与えることなく基板溶解進行度表示部を設けることができるため、従来用いられているリードフレーム集合基板に格別の変更を加えることなく基板溶解進行度表示部を設けることができる。
また、本発明のリードフレーム集合基板において好ましくは、基板溶解進行度表示部は、前記樹脂封止が一体的に行われる樹脂封止領域内に設けられている。
このようにすれば、樹脂封止時に貫通溝にも樹脂が充填されることとなり、基板溶解進行度表示部の溶解領域となる基板は側面が樹脂で封止され側方からエッチングされることがないため、エッチングの進行速度が基板の露出面積に対して正確なものとなる。また、エッチング進行中も溶解領域の基板側面は樹脂で固定されているため、エッチング中に基板の一部が剥落するようなことがなく正確なエッチング量を終始示すこととなる。
本発明の半導体装置集合体は、半導体素子搭載領域と、該半導体素子搭載領域の周囲に配置されたリード部と、半導体素子搭載領域上に搭載された半導体素子と、半導体素子の電極とリード部とを電気的に接続するボンディングワイヤと、少なくともリード部の底面が露出するように半導体素子搭載領域、リード部、半導体素子及びボンディングワイヤを封止する封止樹脂部と、を有する半導体装置が複数隣接して配置され、封止樹脂部により一体的に樹脂封止された半導体装置集合体であって、半導体装置の外側に、エッチングにより溶解される導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有する。
本発明の半導体装置集合体のように構成すれば、基板溶解進行度表示部により導電性基板のエッチング量を逐次正確に視認することができるため、導電性基板をエッチングにより全厚さにわたって除去するに際し、適切なエッチング量でもって導電性基板のエッチングを完了させることができる。
［リードフレーム集合基板］
以下、本発明の一実施形態のリードフレーム集合基板を図１〜３を参照して説明する。
図１は本発明の一実施形態に係るリードフレーム集合基板を示す平面図である。図２は本発明の一実施形態に係るリードフレーム集合基板を示す断面図である。図３は基板溶解進行度表示部の一例を示す図で、（ａ）は平面図、（ｂ）は断面図である。
本実施形態のリードフレーム集合基板１は図１に示すように、リードフレーム２が複数隣接して配置されたリードフレームブロック３を枠状に囲む四隅に、基板溶解進行度表示部４が設けられている。この基板溶解進行度表示部４は半導体装置を製造する際に樹脂封止が一体的に行われる樹脂封止領域内に設けられている。なお、図示した例では基板溶解進行度表示部４は四隅に設けられた例を示したが、基板溶解進行度表示部４の数と設ける位置はこれに限定されるものではない。
以下、本発明の一実施形態のリードフレーム集合基板を図１〜３を参照して説明する。
図１は本発明の一実施形態に係るリードフレーム集合基板を示す平面図である。図２は本発明の一実施形態に係るリードフレーム集合基板を示す断面図である。図３は基板溶解進行度表示部の一例を示す図で、（ａ）は平面図、（ｂ）は断面図である。
本実施形態のリードフレーム集合基板１は図１に示すように、リードフレーム２が複数隣接して配置されたリードフレームブロック３を枠状に囲む四隅に、基板溶解進行度表示部４が設けられている。この基板溶解進行度表示部４は半導体装置を製造する際に樹脂封止が一体的に行われる樹脂封止領域内に設けられている。なお、図示した例では基板溶解進行度表示部４は四隅に設けられた例を示したが、基板溶解進行度表示部４の数と設ける位置はこれに限定されるものではない。
以下の説明においては便宜上、一個のリードフレーム２の端部に基板溶解進行度表示部４が設けられている例を、図２に基づいて説明する。
リードフレーム２は、導電性基板２０と、その表面上に配置された半導体素子搭載用のダイパッド部２１と外部機器と接続するためのリード部２２とで構成されている。リード部２２は、半導体素子搭載領域であるダイパッド部２１の周囲に配置されている。
リードフレーム２は、導電性基板２０と、その表面上に配置された半導体素子搭載用のダイパッド部２１と外部機器と接続するためのリード部２２とで構成されている。リード部２２は、半導体素子搭載領域であるダイパッド部２１の周囲に配置されている。
導電性基板２０は、表面上にダイパッド部２１とリード部２２となるめっき層２３が形成される基板であり、電気めっきによりめっき層２３を形成することが可能なように、導電性を有する材料から構成されている。使用する導電性基板２０の材質は、導電性が得られれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等が使用される。
ダイパッド部２１やリード部２２は、導電性基板２０の表面にめっき加工により形成されためっき層２３である。ダイパッド部２１やリード部２２の断面形状に特段の限定はないが、例えば、矩形、上部に横方向の張り出し部を有する矩形、または逆台形であってもよい。樹脂封止部からの抜け防止の観点からは、上部に横方向の張り出し部を有する矩形や逆台形の形状が好ましい。
また、基板溶解進行度表示部４は樹脂封止が予定される領域の端部に設けられている。基板溶解進行度表示部４には同じ幅の貫通溝４０が４本形成されている。相隣接する貫通溝４０の間隔はそれぞれ異なっており、溶解領域となる第１の表示部４１、第２の表示部４２、第３の表示部４３の順に幅が広くなっている。貫通溝４０により挟まれる各表示部４１，４２，４３の幅をそれぞれ異ならせることにより、導電性基板２０をエッチングにより溶解除去する際に、溶解領域となる各表示部のエッチングされる面の面積が異なるため、夫々の表示部のエッチング速度が異なることとなる。
各表示部４１，４２，４３の幅については、導電性基板２０の板厚に対し例えば、第１の表示部４１を板厚の１／２、第２の表示部４２を板厚の３／４、第３の表示部４３を板厚の１／１の３通りとする。エッチング速度はエッチングの条件により異なるが、例えば各表示部４１，４２，４３の幅を上記のようにすることで、導電性基板２０における基板溶解進行度表示部４が設けられていない部位でのエッチング速度Ｓ０に対し、第１の表示部４１でのエッチング速度Ｓ１はＳ０よりも５０％遅い速度、第２の表示部４２でのエッチング速度Ｓ２はＳ０よりも２５％遅い速度、第３の表示部４３でのエッチング速度Ｓ３はＳ０よりも１０％遅い速度となるようにする。なお、貫通溝４０の幅と長さは例えば、幅２．０ｍｍ、長さ５ｍｍ程度であればよい。
［半導体装置集合体］
次に、上記した本実施形態のリードフレーム集合基板を用いて製造された本発明の一実施形態に係る半導体装置集合体を、図４を参照して説明する。
本実施形態の半導体装置集合体５は、ダイパッド部２１に半導体素子６が搭載され、半導体素子６の電極とリード部２２がボンディングワイヤ７を介して接続されている。そして、半導体素子６及びボンディングワイヤ７等の接続部を含めて全体が封止樹脂部８で樹脂封止されている。また、基板溶解進行度表示部４の貫通溝４０にも封止樹脂部８が形成されている。ダイパッド部２１及びリード部２２は、上面と側面は封止樹脂部８により覆われているが、底面は外部接続端子部２４として露出している。なお、図２で存在していた導電性基板１０は存在しない。導電性基板１０は、形成された封止樹脂部８で樹脂封止が行われた後、エッチングにより溶解除去されている。
次に、上記した本実施形態のリードフレーム集合基板を用いて製造された本発明の一実施形態に係る半導体装置集合体を、図４を参照して説明する。
本実施形態の半導体装置集合体５は、ダイパッド部２１に半導体素子６が搭載され、半導体素子６の電極とリード部２２がボンディングワイヤ７を介して接続されている。そして、半導体素子６及びボンディングワイヤ７等の接続部を含めて全体が封止樹脂部８で樹脂封止されている。また、基板溶解進行度表示部４の貫通溝４０にも封止樹脂部８が形成されている。ダイパッド部２１及びリード部２２は、上面と側面は封止樹脂部８により覆われているが、底面は外部接続端子部２４として露出している。なお、図２で存在していた導電性基板１０は存在しない。導電性基板１０は、形成された封止樹脂部８で樹脂封止が行われた後、エッチングにより溶解除去されている。
また、樹脂封止がなされた領域の端部には、基板溶解進行度表示部４が形成されているが、上述の半導体装置集合体１を所定の寸法に切断して半導体装置を完成する際に、基板溶解進行度表示部４は切断され除去される。
なお、図示した例は導電性基板２０のエッチングが丁度完了した時点を示したものであり、第３の表示部４３の導電性基板１は完全に溶解し、第２の表示部４２の導電性基板１はわずかに残っており、第１の表示部４１の導電性基板１は第２の表示部よりも多く残っている状態を示している。
［リードフレーム基板の製造方法］
次に、本発明の一実施形態のリードフレーム集合基板の製造方法を、図５を参照して説明する。
まず、リードフレーム集合基板１を製造するに当たり、導電性基板２０を用意する（図５（ａ）参照）。使用する導電性基板２０の材質は、導電性が得られるものであれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等が使用される。
次に、本発明の一実施形態のリードフレーム集合基板の製造方法を、図５を参照して説明する。
まず、リードフレーム集合基板１を製造するに当たり、導電性基板２０を用意する（図５（ａ）参照）。使用する導電性基板２０の材質は、導電性が得られるものであれば特に限定はないが、一般的には金属材料が用いられ、例えば、ＣｕまたはＣｕ合金等が使用される。
次に、導電性基板２０の表・裏面全体を、レジスト９で被う（図５（ｂ）参照）。使用するレジスト９としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。
次に、レジスト９上に、表面は所望の一つのリードフレームブロック３の樹脂封止領域内の外周近辺に基板溶解進行度表示部４を配置したパターンが形成されたマスクを被せ、裏面は全面を覆うパターンが形成されたマスクを被せ、露光を行い、マスクを除去してレジスト９を現像することにより、表面に基板溶解進行度表示部４用のエッチング用の開口部９１を有するエッチング用マスク９２を形成する（図５（ｃ）参照）。
次に、エッチングにより基板溶解進行度表示部４を構成するための貫通溝４０を形成し、その後エッチング用マスク９２を剥離する（図５（ｄ）参照）。
次に、レジスト９を被覆し露光・現像工程を経てめっき層２３を形成するためのめっき用の開口部９３を有するめっき用マスク９４を形成する（図５（ｅ）参照）。
次に、めっき用の開口部９３が形成された導電性基板１０の露出部分にめっきを施して、ダイパッド部２１やリード部２２となるめっき層２３を形成する（図５（ｆ）参照）。めっきの種類は特に限定は無いが例えば、Ａｕめっき、Ｐｄめっき、Ｎｉめっき、Ｐｄめっきを層状に順に積み重ねた４層めっき、あるいは、更にＡｕめっきを行う５層めっき等を行う。また、めっき層２３の厚さも特に限定は無いが、０．００５ｍｍ〜０．０８ｍｍ程度でよい。
次に、めっき用マスク９４を剥離する（図５（ｇ）参照）。これにより、本実施形態のリードフレーム集合基板１が得られる。
［半導体装置集合体の製造方法］
次に、上記した本実施形態のリードフレーム集合基板１を用いて本発明の一実施形態に係る半導体装置集合体５の製造方法を、図６を参照して説明する。
次に、上記した本実施形態のリードフレーム集合基板１を用いて本発明の一実施形態に係る半導体装置集合体５の製造方法を、図６を参照して説明する。
まず、リードフレーム集合基板１のダイパッド部２１の上に半導体素子６を搭載する（図６（ａ）参照）。その際、半導体素子６はダイパッド部２１の上に、銀ペーストや接着剤等を用いて接着固定してもよい。
次に、ボンディングワイヤ７を用いて半導体素子６の電極とリード部２２とを電気的に接続する（図６（ｂ）参照）。
次に、リードフレーム集合基板１の半導体素子６を搭載した面全体に封止樹脂部８を形成し樹脂封止する（図６（ｃ）参照）。この樹脂封止工程で、基板溶解進行度表示部４の貫通溝４０にも封止樹脂部８が形成されるため、基板溶解進行度表示部４の溶解領域となる各表示部４１，４２，４３は周囲が封止樹脂部８で封止され側方からエッチングされることがないため、エッチングの進行速度が導電性基板２０の露出面積に正確に対応したものとなる。
次に、エッチングによりリードフレームブロック３内の導電性基板１０を溶解除去する（図６（ｄ）参照）。このとき、基板溶解進行度表示部４の溶解領域となる各表示部４１，４２，４３の基材残り状態が目視で確認できるため過剰溶解の防止が可能となる。
これにより本実施形態の半導体装置集合体５が完成する。なお、基板溶解進行度表示部４の使用方法の詳細については後述する。
これにより本実施形態の半導体装置集合体５が完成する。なお、基板溶解進行度表示部４の使用方法の詳細については後述する。
次に、所望の半導体装置５１の寸法になるように切断するとともに基板溶解進行度表示部４も切断除去し、半導体装置５１を完成させる（図６（ｅ）参照）。
［基板溶解進行度表示部の使用方法］
次に、図７を用いて、本発明のリードフレーム集合基板１の特徴である、基板溶解進行度表示部４の使用方法の具体例について説明する。
図７（ａ）〜（ｇ）は、本発明のリードフレーム集合基板１に配置した基板溶解進行度表示部４の溶解領域となる各表示部４１，４２，４３のエッチングの進行度合いによる基材の時系列変化の一例を示した断面図である。
次に、図７を用いて、本発明のリードフレーム集合基板１の特徴である、基板溶解進行度表示部４の使用方法の具体例について説明する。
図７（ａ）〜（ｇ）は、本発明のリードフレーム集合基板１に配置した基板溶解進行度表示部４の溶解領域となる各表示部４１，４２，４３のエッチングの進行度合いによる基材の時系列変化の一例を示した断面図である。
図７（ａ）に示すように、基板溶解進行度表示部４は導電性基板２０の樹脂封止領域内の外周に配置されており、基板溶解進行度表示部４には同じ幅の貫通溝４０が４本形成され、この貫通溝４０には封止樹脂部８が形成された状態で用いる。相隣接する貫通溝４０内の樹脂の間隔はそれぞれ異なっており、第１の表示部４１、第２の表示部４２、第３の表示部４３の順に幅が広くなっている。貫通溝４０内の樹脂により挟まれる各表示部４１，４２，４３の幅をそれぞれ異ならせることにより、導電性基板２０をエッチングにより溶解除去する際に、各表示部のエッチングされる面の面積が異なるため、夫々の表示部のエッチング速度が異なることとなる。
各表示部４１，４２，４３の幅は、図示した例では導電性基板２０の板厚に対し、第１の表示部４１を板厚の１／２、第２の表示部４２を板厚の３／４、第３の表示部４３を板厚の１／１の３通りとする。エッチング速度はエッチングの条件により異なるが、一例を示すと各表示部４１，４２，４３の幅を上記のようにすることで、その溶解速度は導電性基板２０における基板溶解進行度表示部４が設けられていない部位でのエッチング速度Ｓ０に対し、第１の表示部４１でのエッチング速度Ｓ１はＳ０よりも５０％遅い速度、第２の表示部４２でのエッチング速度Ｓ２はＳ０よりも２５％遅い速度、第３の表示部４３でのエッチング速度Ｓ３はＳ０よりも１０％遅い速度となるようにする。なお、各表示部のエッチング速度は、予め実験により確認しておくことができる。
エッチングを開始し、図７（ｂ）に示すように、導電性基板２０における基板溶解進行度表示部４が設けられていない部位が導電性基板２０の板厚の１／２の厚さとなるまでエッチングすると、第３の表示部４３では導電性基板２０の１／２の厚さ＋導電性基板２０の１／２の厚さの１０％の厚さが残るようにエッチングされる。また第２の表示部４２では導電性基板２０の１／２の厚さ＋導電性基板２０の１／２の厚さの２５％の厚さが残るようにエッチングされる。また第１の表示部４１では導電性基板２０の１／２の厚さ＋導電性基板２０の１／２の厚さの５０％の厚さが残るようにエッチングされる。
さらにエッチングを続け、図７（ｃ）に示すように、導電性基板２０における基板溶解進行度表示部４が設けられていない部位が導電性基板２０の板厚の１／４の厚さとなるまでエッチングすると、第３の表示部４３では導電性基板２０の１／４の厚さ＋導電性基板２０の１／４の厚さの１０％の厚さが残るようにエッチングされる。また第２の表示部４２では導電性基板２０の１／４の厚さ＋導電性基板２０の１／４の厚さの２５％の厚さが残るようにエッチングされる。また第１の表示部４１では導電性基板２０の１／４の厚さ＋導電性基板２０の１／４の厚さの５０％の厚さが残るようにエッチングされる。
そしてさらにエッチングを続け、図７（ｄ）に示すように、導電性基板２０における基板溶解進行度表示部４が設けられていない部位が導電性基板２０の板厚の１／１０の厚さとなるまでエッチングすると、第３の表示部４３では導電性基板２０の１／１０の厚さ＋導電性基板２０の１／１０の厚さの１０％の厚さが残るようにエッチングされる。また第２の表示部４２では導電性基板２０の１／１０の厚さ＋導電性基板２０の１／１０の厚さの２５％の厚さが残るようにエッチングされる。また第１の表示部４１では導電性基板２０の１／１０の厚さ＋導電性基板２０の１／１０の厚さの５０％の厚さが残るようにエッチングされる。各表示部４１，４２，４３は導電性基板２０よりもエッチング速度が遅いため、導電性基板２０における基板溶解進行度表示部４が設けられていない部位を１／１０の厚さまでエッチングしても各表示部４１，４２，４３は導電性基板２０における基板溶解進行度表示部４が設けられていない部位よりも必ず厚く残っていることとなる。
したがって、図７（ｅ）に示すように、リードフレームブロック３内の導電性基板２０が溶解終了直前の状態でも、各表示部４１，４２，４３は残っている。この時点ではリードフレームブロック３内の導電性基板２０の溶解状態は確認できないため、さらにエッチングを続行する。
そして、図７（ｆ）に示すように、第３の表示部４３における全ての金属が溶解されたときに、導電性基板２０のエッチングが一応完了したものとみなし、この状態を基材溶解終了下限とする。
但し、この状態ではエッチング完了に不安がある場合にはさらにエッチングを続け、図７（ｇ）に示すように、第２の表示部４２における全ての金属が溶解されるまでエッチングを続ける。この状態を基材溶解終了上限とする。このようにして、第１の表示部４１の金属が未だ残っている状態でエッチングを完了させれば、リードフレームブロック３内の導電性基板２０の全厚さにわたる溶解を完全に行えるとともに、過度のエッチングを防止できることとなる。基本的には、エッチングを第３の表示部４３における全ての金属が溶解される基材溶解終了下限と、第２の表示部４２における全ての金属が溶解される基材溶解終了上限の間で終了させれば、リードフレームブロック３内の全てのリードフレーム２に対し導電性基板２０の全厚さにわたる溶解を過不足なく行うことができる。
以下、本発明のリードフレーム集合基板及び半導体装置集合体に関し、それぞれの製造方法の実施例について説明する。
［実施例１］
リードフレーム集合基板の製造方法の一実施例を、図５を参照して説明する。
まず、導電性基板２０として板厚０．２ｍｍのＣｕ板を幅１４０ｍｍの長尺板状に加工した（図５（ａ）参照）。
リードフレーム集合基板の製造方法の一実施例を、図５を参照して説明する。
まず、導電性基板２０として板厚０．２ｍｍのＣｕ板を幅１４０ｍｍの長尺板状に加工した（図５（ａ）参照）。
次に、厚み０．０４ｍｍの感光性ドライフィルムレジスト９をラミネートロールで、導電性基板２０の両面に貼り付けた（図５（ｂ）参照）。
次に、基板溶解進行度表示部４のパターンを形成したガラスマスクをドライフィルムレジスト９の上に被せ、紫外光で露光した。基板溶解進行度表示部４のパターンは、リードフレームブロック３の外枠の切断ラインより０．１ｍｍ外側に、１ブロックのモールドラインより０．３ｍｍ内側に設定した（図５（ｃ）参照）。
基板溶解進行度表示部４のパターンは、図３に示すパターンで、エッチングの幅を２ｍｍ、長さを５ｍｍとし、貫通溝４０となるエッチング部のそれぞれ４本の隙間の距離を０．２ｍｍ、０．１５ｍｍ、０．１ｍｍ、に設定し、１ブロックの外周に沿う様に設定した。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行いエッチング用マスク９２を形成した（図５（ｃ）参照）。
基板溶解進行度表示部４のパターンは、図３に示すパターンで、エッチングの幅を２ｍｍ、長さを５ｍｍとし、貫通溝４０となるエッチング部のそれぞれ４本の隙間の距離を０．２ｍｍ、０．１５ｍｍ、０．１ｍｍ、に設定し、１ブロックの外周に沿う様に設定した。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行いエッチング用マスク９２を形成した（図５（ｃ）参照）。
次に、レジスト層が除去されたエッチング用の開口部９１の導電性基板２０の露出部をエッチングして貫通溝４０を形成した。
その後、水酸化ナトリウム溶液でエッチング用マスク９２を剥離して、導電性基板２０に基板溶解進行度表示部４を形成した（図５（ｄ）参照）。
その後、水酸化ナトリウム溶液でエッチング用マスク９２を剥離して、導電性基板２０に基板溶解進行度表示部４を形成した（図５（ｄ）参照）。
次に、厚み０．０４ｍｍの感光性ドライフィルムレジスト９をラミネートロールで、導電性基板２０の両面に貼り付けた。
そして、半導体素子搭載用のダイパッド部２１と外部と接続するためのリード部２２の所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行い、めっき用の開口部９３が形成されためっき用マスク９４を形成した（図５（ｅ）参照）。
そして、半導体素子搭載用のダイパッド部２１と外部と接続するためのリード部２２の所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行い、めっき用の開口部９３が形成されためっき用マスク９４を形成した（図５（ｅ）参照）。
次に、図５（ｆ）に示すように、レジスト層が除去されためっき用の開口部９３の導電性基板２０の露出部表面に電気めっきを行いダイパッド部２１及びリード部２２を形成した。めっきはＡｕめっきを約０．０２μｍ、第Ｐｄめっきを０．０２μｍ、Ｎｉめっきを２０μｍ、Ｐｄめっきを０．０５μｍ順次施した４層からなるめっき層２３を形成した。
次に、水酸化ナトリウム溶液でめっき用マスク９４を剥離して、導電性基板２０上にダイパッド部２１とリード部２２を形成し本実施例のリードフレーム集合基板１を得た（図５（ｇ）参照）。
［実施例２］
次に、図５に示す製造工程により得たリードフレーム集合基板１を用いた、半導体素子集合体の製造方法の一実施例を、図６を参照して説明する。
まず、図５に示す製造工程により得たリードフレーム集合基板１のダイパッド部２１に半導体素子６を搭載した（図６（ａ）参照）。
次に、半導体素子２１とリード部２２をボンディングワイヤ７で接続した（図６（ｂ）参照）。
次に、半導体素子が搭載されている面に封止樹脂部８を形成し樹脂封止した（図６（ｃ）参照）。
次に、リードフレームブロック３内の導電性基板２０をエッチングにより除去した。これにより本実施例の半導体装置集合体５を得た（図６（ｄ）参照）。このとき、基板溶解進行度表示部４の基材残り状態を確認しながらエッチングを進め、図７（ｆ）に示す基材溶解終了下限と図７（ｇ）に示す基材溶解終了上限の間でエッチングによる基材溶解工程を終了させた。
最後に、所定の半導体装置５１の寸法になるように切断し、半導体装置５１を得た（図６（ｅ）参照）。
次に、図５に示す製造工程により得たリードフレーム集合基板１を用いた、半導体素子集合体の製造方法の一実施例を、図６を参照して説明する。
まず、図５に示す製造工程により得たリードフレーム集合基板１のダイパッド部２１に半導体素子６を搭載した（図６（ａ）参照）。
次に、半導体素子２１とリード部２２をボンディングワイヤ７で接続した（図６（ｂ）参照）。
次に、半導体素子が搭載されている面に封止樹脂部８を形成し樹脂封止した（図６（ｃ）参照）。
次に、リードフレームブロック３内の導電性基板２０をエッチングにより除去した。これにより本実施例の半導体装置集合体５を得た（図６（ｄ）参照）。このとき、基板溶解進行度表示部４の基材残り状態を確認しながらエッチングを進め、図７（ｆ）に示す基材溶解終了下限と図７（ｇ）に示す基材溶解終了上限の間でエッチングによる基材溶解工程を終了させた。
最後に、所定の半導体装置５１の寸法になるように切断し、半導体装置５１を得た（図６（ｅ）参照）。
１ リードフレーム集合基板
２ リードフレーム
２０ 導電性基板
２１ ダイパッド部
２２ リード部
２３ めっき層
２４ 外部接続端子部
３ リードフレームブロック
４ 基板溶解進行度表示部
４０ 貫通溝
４１ 第１の表示部
４２ 第２の表示部
４３ 第３の表示部
５ 半導体装置集合体
５１ 半導体装置
６ 半導体素子
７ ボンディングワイヤ
８ 封止樹脂部
９ レジスト
９１ エッチング用の開口部
９２ エッチング用マスク
９３ めっき用の開口部
９４ めっき用マスク
２ リードフレーム
２０ 導電性基板
２１ ダイパッド部
２２ リード部
２３ めっき層
２４ 外部接続端子部
３ リードフレームブロック
４ 基板溶解進行度表示部
４０ 貫通溝
４１ 第１の表示部
４２ 第２の表示部
４３ 第３の表示部
５ 半導体装置集合体
５１ 半導体装置
６ 半導体素子
７ ボンディングワイヤ
８ 封止樹脂部
９ レジスト
９１ エッチング用の開口部
９２ エッチング用マスク
９３ めっき用の開口部
９４ めっき用マスク
Claims (5)
- 半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含み、各リードフレームが、半導体素子を搭載し樹脂封止後における導電性基板が半導体素子搭載側とは反対側からのエッチングにより該導電性基板の全厚さにわたって溶解される領域を有するリードフレーム集合基板であって、
前記リードフレームブロックの外側に、エッチングにより溶解される前記導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有することを特徴とするリードフレーム集合基板。 - 前記基板溶解進行度表示部は、前記導電性基板に形成された複数の貫通溝により仕切られ、夫々が、該導電性基板の板厚と同じ厚みを有し且つ隣り合う前記貫通溝同士が溶解速度に応じた異なる間隔を有する、少なくとも３つの溶解速度の異なる溶解領域からなることを特徴とする請求項１に記載のリードフレーム集合基板。
- 前記基板溶解進行度表示部は、前記リードフレームブロックを枠状に囲む領域における所定位置に設けられていることを特徴とする請求項１又は２に記載のリードフレーム集合基板。
- 前記基板溶解進行度表示部は、前記樹脂封止が一体的に行われる樹脂封止領域内に設けられていることを特徴とする請求項１〜３のいずれかに記載のリードフレーム集合基板。
- 半導体素子搭載領域と、
該半導体素子搭載領域の周囲に配置されたリード部と、
前記半導体素子搭載領域上に搭載された半導体素子と、
該半導体素子の電極と前記リード部とを電気的に接続するボンディングワイヤと、
少なくとも前記リード部の底面が露出するように前記半導体素子搭載領域、前記リード部、前記半導体素子及び前記ボンディングワイヤを封止する封止樹脂部と、を有する半導体装置が複数隣接して配置され、該封止樹脂部により一体的に樹脂封止された半導体装置集合体であって、
前記半導体装置の外側に、エッチングにより溶解される前記導電性基板の厚さ方向の溶解進行状態を少なくとも３段階で視認しうる基板溶解進行度表示部を有することを特徴とする半導体装置集合体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016045033A JP2017162946A (ja) | 2016-03-08 | 2016-03-08 | リードフレーム集合基板及び半導体装置集合体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016045033A JP2017162946A (ja) | 2016-03-08 | 2016-03-08 | リードフレーム集合基板及び半導体装置集合体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017162946A true JP2017162946A (ja) | 2017-09-14 |
Family
ID=59854232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016045033A Pending JP2017162946A (ja) | 2016-03-08 | 2016-03-08 | リードフレーム集合基板及び半導体装置集合体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017162946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238877A (zh) * | 2023-11-14 | 2023-12-15 | 青岛泰睿思微电子有限公司 | Dfn框架封装结构及封装方法 |
-
2016
- 2016-03-08 JP JP2016045033A patent/JP2017162946A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238877A (zh) * | 2023-11-14 | 2023-12-15 | 青岛泰睿思微电子有限公司 | Dfn框架封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106169458B (zh) | 半导体元件安装用引线框架与半导体装置及其制造方法 | |
| TWI591775B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| JP2014154848A (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| CN108701658B (zh) | 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法 | |
| JP2018200994A (ja) | リードフレーム及びその製造方法 | |
| JP6681165B2 (ja) | 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
| JP5037071B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
| JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP6476492B2 (ja) | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 | |
| TW201826480A (zh) | 導線框 | |
| JP6380805B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2016225430A (ja) | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP2016122808A (ja) | 半導体装置用基板及びその製造方法 | |
| JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |