JP6380805B2 - 半導体素子搭載用基板、半導体装置及びそれらの製造方法 - Google Patents
半導体素子搭載用基板、半導体装置及びそれらの製造方法 Download PDFInfo
- Publication number
- JP6380805B2 JP6380805B2 JP2015078229A JP2015078229A JP6380805B2 JP 6380805 B2 JP6380805 B2 JP 6380805B2 JP 2015078229 A JP2015078229 A JP 2015078229A JP 2015078229 A JP2015078229 A JP 2015078229A JP 6380805 B2 JP6380805 B2 JP 6380805B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- plating layer
- external terminal
- internal terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 189
- 239000000758 substrate Substances 0.000 title claims description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000007747 plating Methods 0.000 claims description 167
- 239000010410 layer Substances 0.000 claims description 139
- 238000000034 method Methods 0.000 claims description 48
- 239000011347 resin Substances 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 35
- 229910000679 solder Inorganic materials 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000010931 gold Substances 0.000 claims description 19
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 6
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 38
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 238000000576 coating method Methods 0.000 description 7
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
導電性基板の表面上に、前記半導体素子搭載領域に搭載された前記半導体素子の電極が接続可能な内部端子と、該内部端子よりも前記半導体素子搭載領域から離れて配置された外部端子と、該内部端子と該外部端子とを電気的に接続する配線部とを有し、
前記内部端子、前記外部端子及び前記配線部はめっき層からなり、
前記導電性基板は、前記内部端子を支持する内部端子支持部、前記外部端子を支持する外部端子支持部及び前記配線部を支持する配線支持部以外の領域が、エッチング加工により形成された窪み領域であり、
前記外部端子支持部の表面上の一部に形成された前記めっき層は、前記配線支持部の表面上に形成された前記めっき層を構成する第1のめっき層と異なる第2のめっき層で形成されている。
前記半導体素子搭載用基板の前記半導体素子搭載領域に搭載された前記半導体素子と、
前記半導体素子の電極と前記内部端子とを電気的に接続するボンディングワイヤと、
前記半導体素子及び前記ボンディングワイヤを含めて前記半導体素子搭載用基板の前記表面上を封止する封止樹脂と、を有する。
該半導体素子の前記第2の面と接触して該半導体素子を接着固定する第3の面と、該第3の面と反対側の第4の面とを有する接着層と、
該半導体素子の周囲に配置され、前記第1の面側が前記電極を電気的に接続可能な内部端子として構成された内部端子と、
該内部端子よりも前記半導体素子から離れて配置され、前記第2の面側が外部からの電気的接続が可能な外部端子として構成された外部端子と、
前記内部端子と前記外部端子とを電気的に接続する配線部と、
前記半導体素子の前記電極と前記内部端子とを電気的に接続するボンディングワイヤと、
前記内部端子、前記外部端子及び前記配線部を、前記半導体素子の前記第1の面と前記第4の面との間の所定高さに維持するとともに、前記内部端子、前記外部端子及び前記配線部の前記第2の面側の少なくとも一部を露出させる開口を有して前記半導体素子、前記接着層、前記ボンディングワイヤ、前記内部端子、前記外部端子及び前記配線部とを封止する封止樹脂と、を有し、
前記配線部は、長手方向においては、前記封止樹脂に覆われずに総てが露出しており、
前記内部端子、前記外部端子及び前記配線部は、導電性基板上に形成された後、該導電性基板のみ除去されて残留しためっき層であり、
前記内部端子、前記外部端子及び前記配線部を構成する前記めっき層は、第1の金属を用いた第1のめっき層であり、
前記外部端子の前記第2の面側の前記開口から露出した露出領域の少なくとも一部には、前記第1の金属とは異なる第2の金属を用いた第2のめっき層が更に形成されている。
導電性基板の外部端子形成領域の一部に、第1の金属からなる第1のめっき層を形成する工程と、
前記導電性基板の内部端子形成領域、配線部形成領域及び前記外部端子形成領域に、第2の金属からなる第2のめっき層を形成する工程と、
前記導電性基板の前記内部端子形成領域、前記配線部形成領域及び前記外部端子形成領域以外の領域をエッチング加工し、窪み領域を形成する工程と、を有し、
前記外部端子形成領域は、半導体素子を搭載しようとする半導体素子搭載領域に対し、前記内部端子形成領域よりも外側に設けられる。
前記半導体素子搭載用基板の前記内部端子付近の所定の半導体素子搭載領域に半導体素子を搭載する工程と、
該半導体素子の電極と前記内部端子とをワイヤボンディングにより接続する工程と、
前記半導体素子、前記内部端子、前記外部端子及び前記配線部を封止樹脂により封止する工程と、
前記半導体素子搭載用基板を溶解除去する工程と、を有する。
11 窪み部
20 内部端子
30 配線部
40 外部端子
50〜70 めっき層
100 半導体素子搭載用基板
110 半導体素子
120 接着層
130 半導体素子搭載領域
140 ボンディングワイヤ
150 封止樹脂
200 半導体装置
Claims (18)
- 半導体素子を所定の半導体素子搭載領域に搭載可能な半導体素子搭載用基板であって、
導電性基板の表面上に、前記半導体素子搭載領域に搭載された前記半導体素子の電極が接続可能な内部端子と、該内部端子よりも前記半導体素子搭載領域から離れて配置された外部端子と、該内部端子と該外部端子とを電気的に接続する配線部とを有し、
前記内部端子、前記外部端子及び前記配線部はめっき層からなり、
前記導電性基板は、前記内部端子を支持する内部端子支持部、前記外部端子を支持する外部端子支持部及び前記配線部を支持する配線支持部以外の領域が、エッチング加工により形成された窪み領域であり、
前記外部端子支持部の表面上の一部に形成された前記めっき層は、前記配線支持部の表面上に形成された前記めっき層を構成する第1のめっき層と異なる第2のめっき層で形成された半導体素子搭載用基板。 - 前記内部端子支持部の表面上に形成された前記めっき層は、前記第1のめっき層で形成された請求項1に記載の半導体素子搭載用基板。
- 前記外部端子支持部の表面上の一部は、前記外部端子支持部の所定の中央領域である請求項2に記載の半導体素子搭載用基板。
- 前記第2のめっき層は、前記第1のめっき層よりも半田ボールとの接合性が高いめっき層である請求項2又は3に記載の半導体素子搭載用基板。
- 前記第2のめっき層は、Au(金)めっき層である請求項4に記載の半導体素子搭載用基板。
- 前記第1のめっき層は、Ni(ニッケル)めっき層を含むめっき層である請求項2乃至5のいずれか一項に記載の半導体素子搭載用基板。
- 前記内部端子支持部、前記外部端子支持部及び前記配線支持部の側面の少なくとも一部は、前記めっき層よりも内側に形成され、前記めっき層がひさし形状となるように形成された請求項1乃至6のいずれか一項に記載の半導体素子搭載用基板。
- 前記窪み領域の深さは、0.01mm以上0.05mm以下である請求項1乃至7のいずれか一項に記載の半導体素子搭載用基板。
- 電極を有する第1の面と、該電極を有しない第2の面とを厚さ方向に有する半導体素子と、
該半導体素子の前記第2の面と接触して該半導体素子を接着固定する第3の面と、該第3の面と反対側の第4の面とを有する接着層と、
該半導体素子の周囲に配置され、前記第1の面側が前記電極を電気的に接続可能な内部端子として構成された内部端子と、
該内部端子よりも前記半導体素子から離れて配置され、前記第2の面側が外部からの電気的接続が可能な外部端子として構成された外部端子と、
前記内部端子と前記外部端子とを電気的に接続する配線部と、
前記半導体素子の前記電極と前記内部端子とを電気的に接続するボンディングワイヤと、
前記内部端子、前記外部端子及び前記配線部を、前記半導体素子の前記第1の面と前記第4の面との間の所定高さに維持するとともに、前記内部端子、前記外部端子及び前記配線部の前記第2の面側の少なくとも一部を露出させる開口を有して前記半導体素子、前記接着層、前記ボンディングワイヤ、前記内部端子、前記外部端子及び前記配線部とを封止する封止樹脂と、を有し、
前記配線部は、長手方向においては、前記封止樹脂に覆われずに総てが露出しており、
前記内部端子、前記外部端子及び前記配線部は、導電性基板上に形成された後、該導電性基板のみ除去されて残留しためっき層であり、
前記内部端子、前記外部端子及び前記配線部を構成する前記めっき層は、第1の金属を用いた第1のめっき層であり、
前記外部端子の前記第2の面側の前記開口から露出した露出領域の少なくとも一部には、前記第1の金属とは異なる第2の金属を用いた第2のめっき層が更に形成されている半導体装置。 - 前記第2のめっき層は、前記第1のめっき層よりも半田ボールとの接合性が高いめっき層である請求項9に記載の半導体装置。
- 前記第2のめっき層は、Au(金)めっき層である請求項10に記載の半導体装置。
- 前記第1のめっき層は、Ni(ニッケル)めっき層を含むめっき層である請求項9乃至11のいずれか一項に記載の半導体装置。
- 前記封止樹脂は、前記内部端子、前記外部端子及び前記配線部の前記第2の面側の周縁部を覆うように前記開口が形成されている請求項9乃至12のいずれか一項に記載の半導体装置。
- 前記接着層の前記第4の面は、前記封止樹脂により封止されず露出している請求項9乃至13のいずれか一項に記載の半導体装置。
- 半導体素子の電極を電気的に接続可能な内部端子と、外部からの電気的接続が可能な外部端子と、前記内部端子と前記外部端子とを接続する配線部とを有する半導体素子搭載用基板の製造方法であって、
導電性基板の外部端子形成領域の一部に、第1の金属からなる第1のめっき層を形成する工程と、
前記導電性基板の内部端子形成領域、配線部形成領域及び前記外部端子形成領域に、第2の金属からなる第2のめっき層を形成する工程と、
前記導電性基板の前記内部端子形成領域、前記配線部形成領域及び前記外部端子形成領域以外の領域をエッチング加工し、窪み領域を形成する工程と、を有し、
前記外部端子形成領域は、半導体素子を搭載しようとする半導体素子搭載領域に対し、前記内部端子形成領域よりも外側に設けられる半導体素子搭載用基板の製造方法。 - 前記窪み領域を形成する工程は、前記第2のめっき層がひさし形状となるように、前記第2のめっき層の周縁部まで含めて前記導電性基板をエッチング加工する請求項15に記載の半導体素子搭載用基板の製造方法。
- 前記第1のめっき層は、前記第2のめっき層よりも半田ボールとの接合性が高いめっき層である請求項16に記載の半導体素子搭載用基板の製造方法。
- 請求項15乃至17のいずれか一項に記載の半導体素子搭載用基板の製造方法により前記半導体素子搭載用基板を製造する工程と、
前記半導体素子搭載用基板の前記内部端子付近の所定の半導体素子搭載領域に半導体素子を搭載する工程と、
該半導体素子の電極と前記内部端子とをワイヤボンディングにより接続する工程と、
前記半導体素子、前記内部端子、前記外部端子及び前記配線部を封止樹脂により封止する工程と、
前記半導体素子搭載用基板を溶解除去する工程と、を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015078229A JP6380805B2 (ja) | 2015-04-07 | 2015-04-07 | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015078229A JP6380805B2 (ja) | 2015-04-07 | 2015-04-07 | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016201384A JP2016201384A (ja) | 2016-12-01 |
JP6380805B2 true JP6380805B2 (ja) | 2018-08-29 |
Family
ID=57422688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015078229A Active JP6380805B2 (ja) | 2015-04-07 | 2015-04-07 | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6380805B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
JP3764587B2 (ja) * | 1998-06-30 | 2006-04-12 | 富士通株式会社 | 半導体装置の製造方法 |
JP3992877B2 (ja) * | 1999-05-18 | 2007-10-17 | 大日本印刷株式会社 | 樹脂封止型半導体装置の製造方法 |
JP3883784B2 (ja) * | 2000-05-24 | 2007-02-21 | 三洋電機株式会社 | 板状体および半導体装置の製造方法 |
JP5001542B2 (ja) * | 2005-03-17 | 2012-08-15 | 日立電線株式会社 | 電子装置用基板およびその製造方法、ならびに電子装置の製造方法 |
JP2008227055A (ja) * | 2007-03-12 | 2008-09-25 | Mitsubishi Electric Corp | 回路基板 |
US7838332B2 (en) * | 2008-11-26 | 2010-11-23 | Infineon Technologies Ag | Method of manufacturing a semiconductor package with a bump using a carrier |
-
2015
- 2015-04-07 JP JP2015078229A patent/JP6380805B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016201384A (ja) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI471956B (zh) | 半導體封裝與製造方法 | |
JP5784280B2 (ja) | 電子デバイスパッケージ及び製造方法 | |
JP2019169729A (ja) | 半導体装置用基板および半導体装置 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP6761738B2 (ja) | リードフレーム及びその製造方法、電子部品装置の製造方法 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6380805B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6626639B2 (ja) | 半導体装置用基板の製造方法 | |
JP2017034096A (ja) | 光半導体素子搭載用基板、光半導体装置及びそれらの製造方法 | |
JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP3467410B2 (ja) | リードフレームの製造方法 | |
TW201826480A (zh) | 導線框 | |
JP6806436B2 (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
JP2019212649A (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
KR20090065609A (ko) | 플립 칩 실장을 위한 솔더 형성 방법 | |
JP2020004991A (ja) | 半導体装置用基板及びその製造方法、半導体装置 | |
JP2023060010A (ja) | 半導体装置用基板及び半導体装置 | |
JP6476492B2 (ja) | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180426 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6380805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |