TWI471956B - 半導體封裝與製造方法 - Google Patents

半導體封裝與製造方法 Download PDF

Info

Publication number
TWI471956B
TWI471956B TW94144023A TW94144023A TWI471956B TW I471956 B TWI471956 B TW I471956B TW 94144023 A TW94144023 A TW 94144023A TW 94144023 A TW94144023 A TW 94144023A TW I471956 B TWI471956 B TW I471956B
Authority
TW
Taiwan
Prior art keywords
layer
forming
support member
recess
support
Prior art date
Application number
TW94144023A
Other languages
English (en)
Other versions
TW200629448A (en
Inventor
Junichi Nakamura
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200629448A publication Critical patent/TW200629448A/zh
Application granted granted Critical
Publication of TWI471956B publication Critical patent/TWI471956B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

半導體封裝與製造方法 發明領域
本發明關於一種半導體封裝及其製造方法，尤其關於一種半導體封裝及其製造方法，其中用於外部連接端子或用於半導體元件安裝端子，係形成自封裝表面突出之凸塊的形式，每一凸塊充填有絕緣樹脂且由一金屬所覆蓋。本發明進一步關於一種半導體裝置及利用此半導體封裝之製造該半導體裝置的方法。
 發明背景
傳統半導體封裝之外部連接端子係由如第1圖所示之多數用於球狀柵格陣列(BGA)封裝的球狀物，以及如第2圖所示之多數用於針腳柵格陣列(PGA)封裝的針腳所形成。
特別地，第1圖顯示傳統BGA封裝的結構，其中封裝1之上表面構成半導體元件－安裝表面，及其下表面構成外部連接端子側，以及其中電氣連接至各個端子之半導體元件2係安裝在半導體元件－安裝表面上及外部連接端子係以向下突出之多數球狀物3的形式形成。
第2圖顯示傳統PGA封裝的結構，其中如第1圖所示，封裝1之上表面組成半導體元件－安裝表面，及其下表面組成外部連接端子側，電氣連接至各個端子之半導體元件2係安裝在半導體元件－安裝表面上。另一方面，外部連接端子側係由多數向下突出的插腳4構成。
在焊料球3用於作為如上述之外部連接端子的例子中，端子一般係由含鉛焊料所形成。再者，在插腳4用於作為外部連接端子的例子中，插腳4安裝的部分一般係由含鉛焊料所形成。
然而，由環境保護的觀點來看，目前已提高對於未使用含鉛焊料之安裝或連接半導體元件及與其它部件耦合之外部連接端子的連接方法之要求。
與本發明相關的習知技術，JP－A 9－283925建議一種BGA半導體裝置，其包括半導體元件且安裝於外部電路中，其使得有可能達到精細節距之球狀柵格陣列及減小之封裝尺寸，同時確保改良之連接可靠性。在此專利公開案所揭露之習知半導體裝置中，球狀柵格陣列之焊料凸塊的沈陷部係形成在金屬板之一表面上，以及在藉由電鍍於沈陷部中形成焊料層及導體金屬層後，如所要求之多數絕緣層及佈線層係堆疊在金屬板上，藉此形成多層佈線電路板。於利用樹脂安裝半導體元件及予以密封之後，蝕刻去除金屬板以形成焊料凸塊。
根據此方法，用於焊料凸塊的沈陷部係藉由蝕刻金屬板所形成。因此，焊料凸塊的形狀實質上不改變，以及在平坦化熱處理(reflow)後，焊料形狀維持穩定，藉此有助於達到較微細的節距。
另一方面，JP－A 2004－64082揭露一種構形，以致能實現具有對應數目增加且節距較小之半導體裝置端子的高密度微細佈線佈置，佈線係設置在構成獨立單層之絕緣層的上表面，以及電極係形成在絕緣層的下表面。電極的上端側邊緣係與絕緣層接觸，以及電極之下端係在未與絕緣層接觸之下自絕緣層的下表面突出。電極及佈線係經由形成於絕緣層中的導通孔彼此電氣地連接，而支撐件係設置在絕緣層的表面上。
JP－A 2004－64082亦揭露一種構形，其中具有對應電極圖案之開口圖案的光阻層係形成在一基板上，且利用光阻層作為光罩，蝕刻基板，藉此在基板之上表面上形成對應光阻層之開口圖案的凹穴。之後，於凹穴及開口圖案中沈積金屬，藉此形成電極圖案。
根據JP－A 9－283925，焊料凸塊的形狀不改變，且於平坦化熱處理(reflow)後，藉由穩定焊料形狀可達到微細的節距。然而，事實上焊料凸塊之焊料一般含有鉛，由於在作為外部連接端子或半導體元件連接端子之焊料凸塊中使用鉛，環境問題無法解決。
揭露於JP－A 2004－64082中的習知技術，無法解決因在半導體封裝之外部連接端子或半導體元件連接端子中使用鉛所引發的環境問題。
 發明概要
由於此情況，本發明之目的為提供一種半導體封裝及其製造方法，其一方面解決因在用於將半導體封裝安裝在其它部件上的外部連接端子，或用於將半導體元件安裝在封裝上的連接端子中使用鉛所引發的環境問題，以及另一方面可達到外部連接端子或半導體元件連接端子的微細節距。
本發明之另一目的為提供一種半導體裝置及其製造方法，其係使用上述之半導體封裝。
為了達到上述目的，根據本發明之一方面，提供一種半導體封裝，包含：一基板，其具有第一表面及相對於該一表面之第二表面，該第二表面具有至少一絕緣層及一佈線層之堆疊物；至少一第一端子，其係形成本該基板之該第一表面上，用於安裝半導體元件；至少一第二端子，其係形成在該基板之該第二表面上，用於外部連接；以及一佈線，其包括至少一導體導通孔，該導體導通孔包括用於電氣連接該第一及第二端子之佈線線導通孔，其中該第一及第二端子中至少一者係形成至少一自該第一或第二表面突出的凸塊，以及該凸塊之內部係充填有絕緣樹脂，而該凸塊之表面係覆蓋有金屬層。
在根據本發明之此方面的半導體封裝中，用於安裝半導體元件之該第一端子係形成墊，以及用於外部連接之該第二端子係形成自該第二表面突出的凸塊。結果，半導體封裝之外部連接側可由該特殊的凸塊形成，藉此省卻使用外部連接端子之焊料鉛，且同時達到微細節距。
在此例子中，該第一表面係覆蓋有一焊料光阻層，以及至少一部分之該墊係自該焊料光阻層暴露。
再者，該第二表面覆蓋有一焊料光阻層，以及該凸塊係自該焊料光阻層突出。
在根據本發明之此方面的半導體封裝中，具有至少一形成在半導體元件－安裝側之特別的凸塊，用於安裝半導體元件之該第一端子係形成至少一自該第一表面突出之凸塊的形式，以及用於外部連接之該第二端子係形成墊的形式。結果，省卻在該半導體封裝之該半導體元件－安裝側上之端子上使用焊料鉛，而同時達到微細的節距。
在此例子中，該第二表面係覆蓋有焊料光阻層，以及至少一部分之墊係自該焊料光阻層暴露。
再者，該第一表面係覆蓋有焊料光阻層，以及該凸塊係自該焊料光阻層突出。
在根據本發明之此方面的半導體封裝中，無論是外部連接側或半導體元件－安裝側中的哪一側，係形成特殊凸塊的形式，在凸塊中的導體導通孔係經由充填於該凸塊中的絕緣樹脂連接至凸塊表面上的金屬層。
一替代方式為，覆蓋每一凸塊之表面的金屬層具有延伸至該第一或該第二表面的延伸墊，以及該導體導通孔係經由構成基板之絕緣樹脂層連接至該延伸墊。
再者，覆蓋凸塊表面之金屬層係自表面側，由任一選自於包括Au/Ni、Au/Ni/Cu、Au/Pd/Ni、Au/Pd/Ni/Pd、Au/Pd/Ni/Pd/Cu及Au/Pd/Ni/Cu之金屬的組合所形成。
根據本發明之另一方面，為了達到上述的目的，提供一種半導體裝置，其包括上述之半導體封裝且具有下述的構形。
尤其，在根據本發明之半導體裝置，在該半導體封裝之外部連接側上形成特殊凸塊，半導體元件係形成在該半導體封裝之該第一表面上，以致能電氣連接至該第一端子，以及包括在該第一表面及該半導體元件間之間隙的部分或整個該半導體元件係由密封樹脂(底部充填樹脂)所覆蓋。
根據本發明之半導體裝置中，其具有形成在該半導體封裝之該半導體元件－安裝側上的至少一特殊凸塊，另一方面，半導體元件係安裝在該半導體封裝之該第一表面上，以致於電氣連接至由該凸塊所形成之該第一端子，以及包括在該第一表面及該半導體元件間之間隙的部分或整個該半導體元件係由底部充填樹脂所覆蓋。
為了達到上述目的，根據本發明之又一方面，提供一種製造半導體封裝之方法，包含下述步驟：在支撐件之表面上形成至少一凹穴；在該凹穴之內部表面及形成有該金屬層之該凹穴的內部上形成一金屬層；在該支撐件之該表面上及形成有該金屬層之該凹穴的內部覆蓋一絕緣樹脂；於該凹穴之絕緣樹脂中形成暴露該金屬層之導通孔；在該導通孔中形成導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層及佈線層，以致於該佈線層係電氣連接至該導電導通孔；在最上層之絕緣樹脂層上形成經由該佈線層連接至該金屬層之端子；去除該支撐件及使至少一充填有絕緣樹脂且覆蓋有一金屬層的凸塊暴露於該封裝之底部表面。
在此例子中，在該支撐件之該表面上形成至少一凹穴的步驟包括下述次步驟：在該支撐件之該表面上形成一光阻層；自形成有該凹穴之部分去除光阻層並暴露形成凹穴部分之該支撐件之該表面；以及蝕刻該支撐件之該表面的暴露部分，另一方面，僅在該凹穴之該內部表面上形成該金屬層的步驟包括下述次步驟：電鍍由金屬形成之該支撐件之該凹穴的該內部表面，以及去除該光阻層。
根據本發明之又一方面，提供一種製造半導體封裝之方法，包含下述步驟：在支撐件之表面上形成至少一凹穴；在該凹穴之內部表面上形成一金屬層及在鄰近該內部表面之該支撐件之該表面的一部分上形成一延伸部；在該支撐件之該表面上及形成有該金屬層之該凹穴之該內部表面上覆蓋絕緣樹脂；在該支撐件之該延伸部上的絕緣樹脂上，形成暴露該延伸部上之金屬層的導通孔；在該導通孔中形成導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層，以致於該佈線層係電氣連接至該導體導通孔；在最上層之該絕緣樹脂上形成經由該佈線層連接至該導體導通孔的端子；去除該支撐件及使充填有絕緣樹脂及覆蓋有一金屬層之該凸塊暴露於該封裝的底部表面。
在此例子中，在該支撐件之表面上形成至少一凹穴的步驟包括下述次步驟：在該支撐件之該表面上形成樹脂層；自該凹穴形成部分及在鄰近該凹穴形成部分之該支撐件之部分表面上形成有金屬延伸部之部分去除該光阻層，及暴露包括該凹穴形成部分及該形成有該金屬延伸部的部分；以及蝕刻該支撐件之該表面的暴露部分，另一方面，在該凹穴之該內部表面上，及在鄰近該內部表面之該支撐件之部分表面上的該延伸部上形成該金屬的步驟包括下述之次步驟：電鍍由金屬形成之該支撐件之該凹穴之該內部表面及該支撐件之該延伸部，以及去除該光阻層。
根據本發明之又一方面，提供一種製造半導體封裝之方法，包含下述步驟：在一支撐件之表面上形成焊料光阻層；在該支撐件之該表面上，自上方之該焊料光阻層形成至少一凹穴；在該支撐件之該凹穴之該內部表面上形成一金屬層；於形成有該金屬層之該凹穴中充填絕緣樹脂且於該焊料光阻層之表面上覆蓋絕緣樹脂；在該凹穴中的該絕緣樹脂上，形成暴露該金屬層的導通孔；在該導通孔中形成導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層及佈線層，以致於該佈線層係電氣連接至該導體導通孔；在最上層之絕緣樹脂層上，形成至少一經由該佈線層連接至該金屬層的端子；去除該支撐件及使充填有絕緣樹脂及覆蓋有一金屬層之該凸塊暴露於該封裝的底部表面。
在此例子中，在該支撐件之該表面上形成至少一凹穴的步驟包括下述次步驟：在該支撐件之該表面上形成一焊料光阻層；自形成有該凹空之該部分去除該光阻層，以及暴露該凹穴形成部分之該支撐件之該表面；以及蝕刻該支撐件之該表面的該暴露部分，另一方面，在該凹穴之該內部表面形成該金屬層的步驟包括下述之次步驟：電鍍該支撐件之該凹穴之該內部表面。
一替代方式為，在該支撐件之該表面上形成至少一凹穴的步驟包括：藉由網版印刷法或噴墨印刷法，在該支撐件之該表面上形成焊料光阻層，該焊料光阻層具有暴露凹穴形成部分的開口；以及蝕刻該支撐件之該表面之該凹穴形成部分，另一方面，在該凹穴之該內部表面上形成一金屬層的步驟包括下述次步驟：電鍍該支撐件之該凹穴之該內部表面。
根據本發明之另一方面，提供一種製造半導體封裝之方法，包含下述步驟：在一支撐件之該表面上形成一焊料光阻層；在該支撐件之該表面上，自上方之該焊料光阻層形成至少一凹穴；在該支撐件之該凹穴之該內部表面上形成一金屬層；在形成有該金屬層之該凹穴中充填絕緣樹脂以及利用該絕緣樹脂覆蓋該焊料光阻層之該表面；僅在該凹穴之該內部表面上，以及在鄰近該內部表面之該焊料光阻層之部分表面上之一延伸部上，形成一金屬層；在該支撐件之該表面上，以及形成有該金屬層之該凹穴之該內部表面上，在該支撐件之該表面上，以及在形成有該金屬層之該凹穴之該內部表面上覆蓋絕緣樹脂；在該支撐件之該延伸部上的絕緣樹脂上，形成暴露該延伸部上之該金屬層的導通孔；於該導通孔中形成一導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層及佈線層，以致於該佈線層係電氣連接至該導體導通孔；在最上層之該絕緣樹脂層上形成至少一經由該佈線層連接至該導體導通孔的端子；去除該支撐件及使充填有絕緣樹脂及覆蓋有一金屬層之該凸塊暴露於該封裝的底部表面。
在此例子中，在該支撐件之該表面上形成至少一凹穴的步驟包括下述之次步驟：在該支撐件之該表面上形成一焊料光阻層；自該凹穴形成部分去除該焊料光阻層，以及暴露該凹穴形成部分之該支撐件之該表面；以及蝕刻該支撐件之該表面的暴露部分，另一方面，僅在該凹穴之該內部表面上，以及在鄰近該內部表面之該焊料光阻層之部分表面上的該延伸部上，形成該金屬層的步驟包括下述次步驟：電鍍該支撐件之該凹穴之該內部表面；在該焊料光阻層之該表面上形成導體層；在該導體層之表面上形成電鍍光阻層；至少去除形成有金屬延伸部之部分的電鍍光阻層，以及暴露該導體層之該表面；至少電鍍該支撐件之該延伸部；以及去除該電鍍光阻層。
一替代方式為，在該支撐件之該表面上形成至少一凹穴的步驟包括下述的次步驟：藉由網版印刷法在該支撐件之該表面上形成一焊料光阻層，該焊料光阻層具有暴露該凹穴形成部分之開口；以及蝕刻該支撐件之該表面的該暴露部分，另一方面，僅在該凹穴之該內部表面上，以及在鄰近該內部表面之該焊料光阻層之部分表面上的延伸部上，形成金屬層的步驟包括下述之次步驟：電鍍由金屬形成之該支撐件之該凹穴之該內部表面；在該焊料光阻層之該表面上形成導體層；在該導體層之該表面上形成一電鍍光阻層；至少去除形成有金屬延伸部之部分的電鍍光阻層，以及暴露該導體層之該表面；至少電鍍該支撐件之該延伸部；以及去除該電鍍光阻層。
在根據本發明之此方面之製造半導體封裝的方法中，該支撐件係由金屬所形成，以及在去除該支撐件的步驟中，該支撐件係被蝕刻掉，以致於留下凸塊形成區域周圍的支撐件未被去除，以及在該凸塊形成區域周圍形成似框架之加強件。
另一替代方式為，根據本發明之製造半導體封裝的方法包含下述步驟：在去除該支撐件之前，於在最上層之絕緣樹脂層上形成至少一經由佈線層連接至該導體導通孔之端子之後，安裝半導體元件在最上層表面，以致能電氣連接至該端子及密封該半導體元件。
根據本發明之另一方面，提供一種製造半導體封裝之方法，包含下述步驟：在一支撐件之二表面上，分別形成至少一凹穴；僅在該支撐件之每一表面上之該凹穴之該內部表面上形成一金屬層；在該支撐件之每一表面上之形成有該金屬層之該凹穴之該內部及在該支撐件之每一表面上覆蓋絕緣樹脂；在該支撐件之每一表面上之該凹穴中的該絕緣樹脂上，形成暴露該金屬層的導通孔；在該支撐件之每一表面上的該導通孔中形成一導體導通孔；在該支撐件之每一表面上的該絕緣樹脂上堆疊絕緣樹脂層及佈線層，以致使該佈線層電氣連接至該導體導通孔；在該支撐件之每一表面上之最上層的絕緣樹脂層上，形成經由該佈線層連接至該導體導通孔之端子；去除該支撐件及分隔形成於該支撐件之該二表面上的封裝，以及自該封裝的下表面突出至少一充填有絕緣樹脂且覆蓋有該金屬層的凸塊。
在此例子中，在該支撐件之每一表面上形成至少一凹穴的步驟包括下述之次步驟：在該支撐件之每一表面上形成一光阻層；自該支撐件之每一表面上之該凹穴形成部分，去除該光阻層，以及暴露該支撐件之每一表面上之該凹穴形成部分處的該支撐件之該表面；以及蝕刻在該支撐件之每一表面上的暴露部分，另一方面，僅在該支撐件之每一表面上之該凹穴的內部表面上形成金屬層的步驟包括下述的次步驟：電鍍由金屬形成之該支撐件之每一表面上之該凹穴的內部表面，以及自該支撐件之每一表面去除該光阻層。
根據本發明之又另一方面，提供一種製造半導體封裝之方法，包含下述步驟：在一支撐件之二表面上，分別形成至少一凹穴；僅在該支撐件之每一表面上之該凹穴之該內部表面上，及在鄰近該內部表面之該支撐件之每一表面的一部分上之延伸部上，形成金屬層；在該支撐件之每一表面上及形成有該金屬層之該凹穴之該內部表面上覆蓋絕緣樹脂；在該支撐件之每一表面之該支撐件的該延伸部上的該絕緣樹脂上，形成暴露該延伸部上之該金屬層的導通孔；在該支撐件之每一表面上的該導通孔中形成一導體導通孔；在該支撐件之每一表面上的該絕緣樹脂上堆疊至少一絕緣樹脂層及至少一佈線層，以致使該佈線層電氣連接至該導體導通孔；在該支撐件之每一表面上之最上層的絕緣樹脂層上，形成經由該佈線層連接至該導體導通孔之端子；去除該支撐件及分隔形成於該支撐件之該二表面上的封裝，以及自該封裝的下表面突出至少一充填有絕緣樹脂且覆蓋有該金屬層的凸塊。
在此例子中，在該支撐件之每一表面上形成至少一凹穴的步驟包括下述之次步驟：在該支撐件之每一表面上形成第一光阻層；自該支撐件之每一表面上之該凹穴形成部分，去除該第一光阻層，以及暴露該支撐件之每一表面上之該凹穴形成部分處的該支撐件之該表面；蝕刻在該支撐件之每一表面上的暴露部分；以及去除該第一光阻層，另一方面，僅在該支撐件之每一表面上之該凹穴之該內部表面上，以及在鄰近該內部表面之該支撐件之每一表面之一部分上之該延伸部上，形成該金屬層的步驟包括下述之次步驟：在該支撐件之每一表面上形成第二光阻層；自該支撐件之每一表面上之該凹穴形成部分，及鄰近該凹穴形成部分之該支撐件之每一表面上的該延伸部上，去除該第二光阻層，以及暴露在該支撐件之每一表面上的該凹穴及該延伸部；電鍍由該支撐件之每一表面上的金屬所形成之該凹穴之該內部表面及該支撐件之每一表面上的該延伸部；以及自該支撐件之每一表面去除該第二光阻層。
該支撐件可由彼此耦合之二管狀金屬件所形成，以及此二管狀件係彼此分隔且自該封裝被去除。
該二管狀件可經由插置其等之間的加強板彼此耦合，以及在與加強板分隔之後，自每一封裝去除。
一替代方式為，由單一管狀金屬件形成該支撐件。該管狀件在其每一表面上堆疊有一封裝，該管狀件沿著其表面切割成二部分。之後，自個別的封裝去除該二分隔的管狀件。
於去除該凹穴之該內部表面上的金屬層之後，該支撐件之該表面除了形成有金屬層的區域之外，可形成一焊料光阻層。在此例子中，焊料光阻層可由任何環氧丙烯酸系樹脂、環氧樹脂及丙烯酸系樹脂中任一者所形成。
絕緣樹脂層可由環氧樹脂或聚醯亞胺樹脂所形成。
在形成金屬層之方法中，可進行Au/Ni電鍍、Au/Ni/Cu電鍍、Au/Pd/Ni電鍍、Au/Pd/Ni/Pd電鍍、Au/Pd/Ni/Pd/Cu電鍍或Au/Pd/Ni/Cu電鍍。再者，根據本發明，為了達到上述的目的，提供一種製造具有上述構形之半導體裝置的方法。
尤其，在製造根據本發明之半導體裝置的方法中，半導體封裝係藉由上述之根據本發明之方法來製造，其中經由佈線層連接至導體導通孔之端子係形成在支撐件之每一表面上的最上層的絕緣樹脂層上，之後，半導體元件係安裝在該最上層的絕緣樹脂層，以致於能在去除該支撐件後電氣連接至該端子。
在此例子中，於安裝及密封該半導體元件後，該支撐件係分成二個部分，其等接著自每一半導體裝置去除。
 較佳實施例之詳細說明
本發明之具體例係在下文中參考附帶圖式來詳細說明。
第3(a)圖為顯示根據本發明之第一具體例之半導體封裝的截面圖。在根據第一具體例之半導體封裝10中，形成在該半導體封裝之下表面上的用於外部連接之每一端子12係以凸塊形式形成，該凸塊充填有絕緣樹脂14及覆蓋有金屬層16，該凸塊12係由該封裝10之下表面向下突出。
該半導體封裝10係由多層佈線基板所形成，以及每一層包括絕緣樹脂層22及佈線層24。換言之，多層佈線基板包括交替堆疊之絕緣樹脂層22及佈線層24。堆疊中的佈線層24係經由絕緣樹脂層22，藉由導通孔26彼此電氣連接。
多數外部連接凸塊12係自半導體封裝10之下層向下突出。外部連接凸塊12，如眾所周知般，當建立電氣連接時，係用於將半導體封裝10或具有此半導體封裝10之半導體裝置安裝在例如母板或印刷電路板之另一部件上。多數外部連接凸塊12係以柵狀或其他所欲圖案來設置。
外部連接凸塊12係充填有與絕緣樹脂層22為相同材料的絕緣樹脂14，以及表面係覆蓋有金、鎳或類似金屬的金屬層16。尤其，覆蓋該凸塊12之表面的金屬層16，自外側可為包括Au/Ni、Au/Ni/Cu、Au/Pd/Ni、Au/Pd/Ni/Pd、Au/Pd/Ni/Pd/Cu及Au/Pd/Ni/Cu之組合中的任一者。
具有與金屬層16接觸之下端的導體導通孔26a係通過每一充填有絕緣樹脂14的每一凸塊12，另一方面，導體導通孔26a的上端係與第一佈線層24連接。導體導通孔26a，如後文中所述，可藉由例如雷射鑽孔的方法形成，以致能將絕緣樹脂14鑽孔至暴露金屬層16，一金屬層形成在底部表面且沿著該孔之壁的周圍，藉此形成充填有絕緣樹脂14之導體導通孔26a，截頭圓錐體的周圍及頂部如第3(a)圖所示。或著，如第3(b)圖所示，在絕緣樹脂14中，實質上呈截頭圓錐體形的導體導通孔26b，在藉由電射鑽孔或類似技術鑽開的整個孔中可充填金屬。再者，對於多層佈線板之層的佈線層24得以彼此互相連接所憑藉的導體導通孔，類似導體導通孔26b，可建構成如同實質上呈截頭圓錐體之導體導通孔26c，該導體導通孔26c之孔的整個內部充填有金屬。
半導體封裝10之最上層的上表面係覆蓋有焊料光阻25，連接至半導體元件之電極端子的多數連接端子18係由焊料光阻25暴露。半導體元件連接端子18，係根據待安裝且由鎳－金或類似材料之電鍍所覆蓋之半導體元件的電極排列，排列成多數柵狀或其它類似形狀。
如上文中所述，用於個別層之佈線層24係藉由層連接導通孔26彼此電氣連撞。因此，外部連接凸塊12之金屬層16，係經由導體導通孔26a、佈線層24及層連接導通孔26，電氣連接至半導體元件連接端子(墊)18。
第4圖為顯示使用根據第3(a)圖所示之第一具體例的半導體封裝的半導體裝置之截面圖。如上文中所述，半導體元件連接端子18係由焊料光阻25暴露至半導體封裝10之最上層的上表面。例如具有似凸塊之電極端子32的半導體元件30係安裝在半導體封裝上，以致於電極端子32係電氣連接至半導體元件連接端子18。再者，密封樹脂34(底部充填樹脂)係充填於半導體封裝之上表面及半導體元件30之間的間隙中。以此方式，完成半導體裝置，其中部分或整個半導體元件30係由底部充填樹脂所覆蓋。半導體元件30可藉由焊線接合(未顯示)連接至半導體元件連接端子18而安裝在半導體封裝上。
第5圖為顯示根據本發明之第二具體例之半導體封裝的截面圖。第6圖為顯示具有安裝在根據第二具體例之半導體封裝之半導體元件的半導體裝置之截面圖。
在根據第二具體例之半導體封裝100中，在最上層之上表面上的半導體元件連接端子各自形成有充填有絕緣樹脂114及覆蓋有金屬層116之凸塊112，其中凸塊係由封裝100之上表面向上突出。凸塊112，如同在第一具體例中，係建構成使內部充填有絕緣樹脂114且表面由金或鎳之金屬層116所覆蓋。
在另一方面，半導體封裝100之底層的底部表面係覆蓋有焊料光阻125，以及多數的地或墊118係自焊料光阻125暴露，該地或墊係由鎳－金電鍍所覆蓋，且構成外部連接端子以供將半導體封裝安裝在其它部件上。
如同在第一具體例中，每一層之佈線層24係經由層連接導通孔26彼此電氣連接，以及用於安裝半導體元件之凸塊112的金屬層116係經由導體導通孔26a、佈線層24及層連接導通孔26，電氣連接至構成外部連接端子之地或墊118。
根據第二具體例之半導體封裝100的結構的其它部件係與根據第3(a)圖所示之第一具體例的半導體封裝10的部件類似。
如第6圖所示，半導體元件30係安裝在根據第二具體例之半導體封裝100的上表面上。尤其，半導體元件30係連接至凸塊112，該凸塊係形成在半導體封裝100之上表面上，及充填有絕緣樹脂114，且由金屬層116所覆蓋。在此例子中，如第4圖所示，不需要用於連接半導體元件30之電極的焊料凸塊或類似物。相對地，半導體元件30之電極(未顯示)可利用小量的焊料，直接連接至自半導體封裝100之上表面向上突出的凸塊112。
在將如第6圖所示之半導體裝置安裝在例如母板或印刷佈線板之安裝板上中，提供外部連接端子之插腳或焊料球(未顯示)係耦合至地118，且用於作為PGA(針腳柵格陣列)或BGA(球狀柵格陣列)。或者，如第6圖所示，地118係用於作為外部連接端子之LGA(平面柵格陣列)。在此例子中，其中總成係形成LGA的形式，耦合至安裝板之墊的焊料球係用於作為連接。
第7圖為顯示根據本發明之第三具體例之半導體封裝的截面圖。第三具體例具有與根據第3(a)圖所示之第一具體例類似的構形。第三具體例僅有的不同點係解釋說明於下。半導體封裝10a之底層的下表面係形成有焊料光阻層28，以致於自底層的下表面向下突出的外部連接端子側上的凸塊12，係部分自焊料光阻層28暴露。此構形之其它部件係類似於第3(a)圖所示之第一具體例之半導體封裝的部件。
第8圖為顯示根據本發明之第四具體例的半導體封裝之截面圖。第四具體例係建構成類似於根據第5圖所示之第二具體例的半導體封裝。第四具體例僅有的不同點係解釋說明於下。半導體封裝100a之最上層的上表面係形成有焊料光阻層128，以及自最上層之上表面向上突出的半導體元件連接凸塊112係部分地自焊料光阻層128向上暴露。此構形的其它部件係類似於根據第5圖所示之第二具體例之半導體封裝的部件。
第9圖為顯示根據本發明之第五具體例之半導體封裝的截面圖。第五具體例與根據第3(a)圖所示之第一具體例的半導體封裝的不同處僅在於導通孔連接的結構。尤其，根據第一具體例，與突出之凸塊12之金屬層16連接的導體導通孔26a係通充填於凸塊12中的絕緣樹脂14，另一方面，根據第五具體例，覆蓋凸塊12之表面的金屬層16具有延伸至半導體封裝之底層之下表面的延伸墊16a，以及導體導通孔26d係經由底層之絕緣樹脂層22連接至延伸墊16a。此構形的其它部件係類似於根據顯示於第3(a)圖之第一具體例的半導體封裝的部件。
第10圖為顯示根據本發明之第六具體例之半導體封裝的截面圖。第六具體例具有與根據第9圖所示之第五具體例之半導體封裝類似的導通孔連接結構。尤其，覆蓋突出之凸塊12之表面的金屬層16具有延伸至半導體封裝之底層之下表面的延伸墊16a，以及導體導通孔24d係經由底層之絕緣樹脂層22連接至延伸墊16a。再者，根據第六具體例，如第7圖所示第三具體例，焊料光阻層28係形成在半導體封裝10a之底層的下表面上，以致於自底層的下表面向下突出的外部連接端子側上的凸塊12，係部分自焊料光阻層28暴露。
第11圖為包括根據第7圖所示之第三具體例之半導體封裝的半導體裝置之截面圖。在半導體封裝之製造期間，半導體元件30被安裝且利用密封樹脂34密封。半導體元件連接端子18係自焊料光阻25暴露至半導體封裝10a之最上層的上表面。因此，具有凸塊形式之電極端子32的半導體元件30係安裝在半導體封裝10a上，以致於電極端子32係電氣連接至半導體元件連接端子18，以及半導體元件30係由環氧密封樹脂34所覆蓋及密封。以此方式，完成具有由整個由密封樹脂34所密封的半導體元件30之半導體裝置。如第4圖所示，密封樹脂34(底部充填樹脂)當然可覆蓋在半導體元件30及半導體封裝10a之上表面之間的間隙上。或者，半導體元件30可藉由焊線接合(未顯示)連接至端子18，且安裝在封裝上。
第12(a)圖至第12(c)圖為根據本發明之半導體封裝之凸塊的截面構形。在根據上述第一至第六具體例之半導體封裝中，凸塊12、112係充填有絕緣樹脂14、114及覆蓋有金屬層16、116。然而，如第12(a)圖、第12(b)圖所示，金(Au)及鎳(Ni)可電鍍在凸塊之正表面。一替代方式為，如第12(c)圖所示，金(Au)、鈀(Pa)及鎳(Ni)係由該凸塊之正表面電鍍。作為另一替代方式，Au/Pd/Ni/Pd或Au/Pd/Ni/Cu之組合可由凸塊之正表面電鍍。
第13(a)圖至第13(f)圖，第14(a)圖至第14(b)圖顯示根據第一具體例之製造半導體封裝的方法。
首先，如第13(a)圖所示，光阻層42係形成在由銅或類以金屬之金屬板或金屬箔所構成之支撐件40上。支撐件40係適當地由銅所構成，但可替換地由任何各種不同之包括Fe－Ni合金之金屬所形成。此光阻層42係藉由曝光及顯影來圖案化，藉此在對應每一待形成端子的位置，形成光阻層42之開口。之後，如第13(b)圖所示，凹穴44係藉由蝕刻自光阻層42暴露之支撐件40的部分來形成。再者，如第13(c)圖所示，每一凹穴44的內壁係經電鍍(鍍上金或類似金屬)，以形成用於端子之金屬層16。在此方法中，利用支撐件40(金屬板)作為電力供應層，可適當地進行電解質之電鍍。金屬層16係由在蝕刻掉支撐件40之金屬時，不會被蝕刻溶液蝕刻掉的材料所形成。之後，去除光阻層42。
接下來，如第13(d)圖所示，形成有凹穴44之該支撐件及該凹穴44之內部表面係覆蓋有絕緣樹脂，藉此形成絕緣樹脂層22。結果，每一凹穴44之內部區域亦充填有絕緣樹脂14。絕緣樹脂係由例如環氧樹脂或聚醯亞胺樹脂所製成。接下來，如第13(e)圖所示，在每一凹穴44中的絕緣樹脂14係利用雷射光照射，以形成導通孔46。如第13(f)圖所示，導通孔46之壁表面以及絕緣樹脂22之表面係藉由半加成法或類似方法，形成有導體導通孔26a及佈線24。
接下來，絕緣樹脂層22及佈線層24(包括層連接導通孔26)係依序且交錯地藉由集結法堆疊，以及焊料光阻層25係形成在最上層的表面上。之後，如第14(a)圖所示，在半導體元件－安裝側上的連接端子(地)18係被暴露或者對待安裝半導體元件之最上層進行表面處理。半導體元件－安裝表面之表面處理係藉由使用支撐件(金屬板)40、導體導通孔26a、連接導通孔26，及佈線層24作為電力供應板，在端子18之表面上電解地電鍍鎳及金來進行。
接下來，如第14(b)圖所示，蝕刻去除構成該支撐件之該金屬板40，藉此暴露自半導體封裝之下層向下突出的外部連接凸塊12。在實際製造方法中，多數封裝係製造在一支撐件40上，以及在去除支撐件40之後，切割成個別單獨的封裝。
第15圖顯示在第14(a)圖至第14(b)圖的步驟之後，在完成狀態之半導體封裝的圖。由第14(a)圖之狀態可知，如第14(b)圖所示，構成支撐件之金屬板40未完全蝕刻掉，但以框的形式留下未蝕刻掉之支撐件的端子表面的周緣，以形成加強件50。此似框狀加強件50保護自半導體封裝10之底層向下突出之外部連接凸塊12。
第16圖顯示根據本發明之第二具體例之製造半導體封裝的方法。在此第二具體例中，在半導體元件－安裝側上的端子係建構成充填有絕緣樹脂及覆蓋有金屬層的凸塊112。此半導體封裝可以與第13(a)圖至第13(f)圖、第14(a)圖至第14(b)圖所示之半導體封裝製造方法完全相同的方式，利用在半導體元件－安裝側上突出的凸塊端子112來製造。
相似地，如第17圖所示，構成支撐件之金屬板40被蝕刻掉，以致於在支撐件40之半導體元件－安裝側上突出的凸塊112之端子表面的周緣以框的形式留下，藉此構成加強件500。
第18(a)圖至18(c)圖顯示根據本發明之第三具體例之製造半導體封裝的方法。
首先，在類似於第13(a)圖至第13(c)圖之方法中，凹穴44係藉由蝕刻金屬板之支撐件40來形成，以及每一凹穴44之內壁被電鍍(鍍上金或類似金屬)，以形成端子金屬層16。接下來，如第18(a)圖所示，支撐件40之凹穴形成表面，除了凹穴44之內部之外，係形成有焊料光阻層28。焊料光阻可為環氧丙烯酸系樹脂、環氧樹脂及丙烯酸系樹脂中任一者。
接下來，如第18(b)圖所示，焊料光阻層28之上表面及每一凹穴44的內部係覆蓋有絕緣樹脂，以形成絕緣樹脂層22。結果，每一凹穴44之內部區域亦充填有絕緣樹脂14。如同上述之例子，具有環氧基或聚醯亞胺基之絕緣樹脂可用於此例子中。具有類似基團但不同組成之樹脂係用於焊料光阻層28及絕緣樹脂層22。
後續的製程係類似描述於第13(e)圖、第13(f)圖及第14(a)圖、第14(b)圖的製程。尤其，絕緣樹脂層22及佈線層24(包括層連接導通孔26)係依序且交錯地藉由集結法堆疊，以形成半導體封裝10a。之後，在半導體元件－安裝側上的墊18係由最上層之焊料光阻層25暴露，以及如第18(c)圖所示，蝕刻掉構成支撐件之金屬板40。以此方式，產生半導體封裝10a，其中自底層向下突出之外部連接凸塊12係自焊料光阻層28暴露。在此例子中，在部連接凸塊12側上的表面亦覆蓋有焊料光阻層28。
第19(a)圖至第19(c)圖顯示製造根據本發明之第五具體例之方法。
首先，凹穴44係以類似第13(a)圖、第13(b)圖之方法，藉由蝕刻金屬板之支撐件40來形成，以及之後，去除光阻。接下來，如第19(a)圖所示，電鍍之光阻層52重新地形成於除了凹穴44之凹陷部分之外的區域，以及鄰近凹陷部分之支撐件40之上表面上的延伸部中。接下來，金或鎳電鍍之金屬層16、16a係形成在每一凹穴44之內部表面，以及每一凹穴44之周緣的延伸部上。
於去除電鍍之光阻層52之後，如第19(b)圖所示，包括金屬層16a之上表面的支撐件40之每一凹穴44的凹陷部分及內部係覆蓋有絕緣樹脂，藉此形成絕緣樹脂層22。結果，每一凹穴44之內部區域亦充填有絕緣樹脂14。例如使用環氧或聚醯亞胺基之絕緣樹脂。
後續步驟係類似於第13(e)圖、第13(f)圖，及第14(a)圖、第14(b)圖中所示者，其中半導體封裝10係藉由集結法形成。在此方法中，如第13(e)圖所示，導通孔46未形成於凹穴44之絕緣樹脂14中，但導通孔54係形成於絕緣樹脂層22中，如第19(c)圖所示，以及位在每一凹穴44之周緣上的延伸部中的延伸墊(金屬層)16a係暴露在導通孔54之下端處，以致於包括導體導通孔26d之佈線24係形成在導通孔54之底部及壁表面上。
在後續步驟中，如同上述的具體例，絕緣樹脂22及佈線層24(包括層連接導通孔26)係依序且交錯地藉由集結法形成及堆疊。以此方式，形成半導體封裝10a及去除支撐件40。
第20(a)圖至第20(c)圖顯示根據本發明之第六具體例之製造半導體封裝的方法。在第六具體例中，半導體封裝亦可以類似方法製造，其中焊料光阻層28係形成在半導體封裝10a之底層的下表面上，以致於自底層之絕緣樹脂22的下表面向下突出的外部連接端子側之凸塊12係部分地自焊料光阻層28暴露。
尤其，如第20(a)圖所示，每一凹穴44係形成在金屬板之支撐件40上，之後，焊料光阻層28係形成在除了凹穴44之內部之外的支撐件的凹穴形成表面上。之後，如第20(b)圖所示，電鍍之光阻層52重新形成在除了凹穴44及鄰近凹陷部分之支撐件40之上表面上的延伸部以外的區域。接著，包括金或鎳之電鍍層的金屬層16、16a係形成於該凹穴44之內部表面及每一凹穴之周緣的延伸部中。接下來，絕緣樹脂22及佈線層24係以類似的方式，藉由集結法依序且交錯地堆疊，藉此形成半導體封裝10a，之後，去除支撐件40，如第20(c)圖所示。
再者，於具有自半導體元件端子連接側突出的凸塊結構的封裝的例子中，導通孔可藉由雷射或類似技術開孔，以及當然可形成類似於顯示於第19(c)圖中的導體導通孔26d。類似地，於具有自半導體元件端子連接側突出的凸塊結構的封裝的例子中，用於安裝半導體元件之表面當然可覆蓋與如第20圖所示之焊料光阻層28類以的焊料光阻層。
第21(a)圖至第21(c)圖顯示根據本發明之第三具體例之半導體封裝的製造方法，其中在蝕刻掉構成如第18(c)圖所示之支撐件的金屬板40之前，於如第18(b)圖所示之藉由集結法依序且交錯地堆疊絕緣樹脂層22及佈線層24之後，半導體元件30係如第21(a)圖所示般安裝。在此例子中，半導體元件連接端子18係由半導體封裝10a之最上層的上表面上的焊料光阻25暴露。因此，具有焊料或金之凸塊32作為電極的半導體元件30係安裝在半導體封裝10a上，以致於電極端子32係電氣連接至半導體元件連接端子18。
接下來，如第21(b)圖所示，利用環氧密封樹脂34覆蓋及密封半導體元件30。在此例子中，半導體元件30可利用密封樹脂34(底部充填樹脂)，以如第4圖所示之形式來密封。以此方式，在支撐件40上完成具有整個半導體元件30由密封樹脂34所覆蓋的半導體裝置。或者，半導體元件30可藉由焊線接合(未顯示)連接至端子18，且利用密封樹脂34來密封。如第21(c)圖所示，即使在以此方式完成半導體裝置後，藉由蝕刻掉構成支撐件之金屬板40後，可產生與第11圖所示般相同的半導體裝置。
第22(a)圖至第22(b)圖及第23(a)圖至第23(b)圖顯示在支撐件之每一側上形成半導體封裝的製造方法。在此例子中，首先，如第22(a)圖所示，二金屬板之支撐件40、40係藉由黏著劑62，沿著其等之周緣彼此接合。在與根據前述具體例之半導體封裝製造方法相同的步驟中，光阻層42、42係形成在支撐件40、40之二表面上，且形成凹穴。接下來，絕緣樹脂層22及佈線層24係依序且交錯地藉由集結法堆疊，之後，如第22(b)圖所示，包括藉由黏著劑62所接合之部分的周緣區域，係沿著切割線64、64被切除，以致於支撐件40、40以及形成在支撐件40、40上的半導體封裝係分隔二部分。
第23(a)圖顯示支撐件40、40所分隔成的二部分中之一。因為在根據前述具體例之每一半導體封裝製造方法中，蝕刻掉每一支撐件40，以及產生如第23(b)圖所示之半導體封裝。
第24(a)圖至第24(b)圖顯示根據此等具體例之改良，在支撐件之每一表面上形成半導體封裝之方法。在此例子中，如第24(a)圖所示，二金屬板之支撐件40、40的整個反面係藉由接合層66彼此連接。在與根據上述之每一具體例之半導體封裝製造方法相同的方法中，光阻層42、42係形成在支撐件40、40之二表面上，且形成凹穴。接下來，絕緣樹脂層22及佈線層24係依序且交錯地藉由集結法堆疊，總成係沿著藉由接合層66連接的部分上的切割線68切割。以此方式，支撐件40、40及形成於其等上的半導體封裝係分隔成二部分。在後續的方法中，二分隔之半導體封裝係各自被蝕刻以去除支撐件40。
第25(a)圖至第25(b)圖顯示在根據此等具體例之另一改良之支撐件的每一表面上形成半導體封裝之方法。在此例子中，首先，如第25(a)圖所示，光阻層42、42係形成在金屬板之單一支撐件40之二表面上。在後續方法中，形成凹穴且絕緣樹脂層22及佈線層24係依序且交錯地藉由集結法堆疊。之後，如第25(b)圖所示，使用切割器，在約厚度的中點處，沿著切割線70切割支撐件40。以此方式，產生二支撐件40a、40a及形成於其等上的半導體封裝。在後續的方法中，所獲得之二半導體封裝被蝕刻以去除支撐件40a。
第26(a)圖至第26(b)圖顯示根據此等具體例之又一改良之在支撐件的每一表面上形成半導體封裝之方法。在此例子中，首先，如第26(a)圖所示，加強板72係固持於二金屬板之支撐件40、40之間，以及此三個板係使用黏著劑62沿著周緣彼此連接。可使用包括樹脂或金屬之任何材料的加強板72，只要能維持所欲的強度。光阻層42、42係形成在支撐件40、40的二表面上，以及藉由與根據每一上述具體例之半導體封裝製造方法相同的方法形成凹穴。於藉由集結法依序地且交錯地堆疊絕緣樹脂層22及佈線層24之後，如第26(b)圖所示，包括藉由黏著劑62所連接之部分的周緣區域係沿著切割線64、64切割，以致於支撐件40、40及形成在支撐件40、40上的半導體封裝係分隔成二部分。同時，固持於支撐件40、40之間的加強板72亦被分隔。之後，如同前述例子般，蝕刻所獲得之二半導體封裝以去除支撐件40。
第27圖顯示在如第22圖、第23圖所示之支撐件之每一表面上形成半導體封裝的製造方法。在此方法中，在形成有半導體封裝之支撐件40、40被彼此分隔之前，半導體元件30係安裝在每一半導體封裝上，且利用密封樹脂密封，以形成半導體裝置，之後，蝕刻去除支撐件40、40。
在第24(a)圖至第26(b)圖所示之改良中，在分隔支撐件40之前，以及在藉由利用密封樹脂密封半導體元件30來形成半導體裝置之後，半導體元件30亦當然可安裝在半導體封裝上，可蝕刻掉支撐件40。
再者，於分隔二支撐件40、40之後，半導體元件30可被安裝及利用樹脂密封，以完成半導體裝置，之後，可蝕刻掉支撐件40、40。
第28(a)圖至第28(f)圖及第29(a)圖至第29(b)圖顯示根據本發明之第三具體例之改良的製造具有焊料光阻層之半導體封裝的方法。
如第28(a)圖所示，製備例如銅板之金屬板的支撐件40。接下來，如第28(b)圖所示，感光樹脂之焊料光阻層28係藉由塗覆光阻樹脂或黏附乾膜光阻，形成在支撐件之表面40上。焊料光阻層28係藉由曝光及顯影來圖案化，以及如第28(c)圖所示，在待形成端子的每一位置上形成焊料光阻層28之開口28a。之後，如第28(d)圖所示，支撐件40的部分係經由自焊料光阻層28暴露之開口28a來蝕刻，以形成對應的凹穴44。
接下來，如第28(e)圖所示，電鍍每一凹穴44之內壁(利用金電鍍)，以形成金屬層16作為端子。在此例子中，電解電鍍較佳為利用金屬板之支撐件40作為電力供應層。當藉由蝕刻去除支撐件40之金屬時，金屬層16可由在蝕刻溶液中不熔化的任何材料形成。在藉由電鍍形成金屬層16之前，藉由遮蔽模(未顯示)密封支撐件40的反面。妾下來，如第28(f)圖所示，利用絕緣樹脂充填每一凹穴44，另一方面，同時在支撐件40之表面上形成絕緣樹脂層22。在此例子中，塗覆樹脂，以致能充填每一凹穴44，或藉由黏著劑黏附樹脂膜。可使用例如環氧樹脂或聚醯亞胺樹脂的絕緣樹脂。
接下來，在與顯示於第13(e)圖所示之步驟及後續步驟類似的步驟中，將雷射光照射在每一凹穴44中的絕緣樹脂14上，以形成導通孔。導通孔之壁表面及絕緣樹脂層之表面，係藉由半加成法或類似方法，形成導體導通孔26a及佈線24。接下來，絕緣樹脂層22及佈線層24(包括層連接導通孔26)係依序且交錯地藉由集結法堆疊，以致於焊料光阻層25係形成在最上層的表面上。提供安裝半導體元件之表面的最上層係經過表面處理以暴露半導體元件－安裝側上的連接端子(地)18。安裝半導體元件之表面的表面處理係藉由利用鎳及金以電解電鍍端子18之表面來進行，以支撐件(金屬板)40作為電力供應板(第29(a)圖)。
接下來，蝕刻掉構成支撐件之金屬板40，藉此暴露自半導體封裝之底層向下突出的外部連接凸塊12(第29(b)圖)。在實際製造方法中，多數封裝係製造在單一支撐件40上，以及於去除支撐件40後，切割成單一個別封裝。
第30(a)圖及第30(b)圖顯示根據本發明之第三具體例之又另一改良的半導體封裝之製造方法。不同於第28(a)圖至第28(f)圖，其中形成在支撐件40之表面上的焊料光阻層28係經曝光及顯影以形成一開口，根據此改良之方法係如第30(a)圖所示般，製備銅或類似金屬之金屬板的支撐件40，之後，如第30(b)圖所示，在藉由網版印刷法或噴墨印刷法印刷支撐件40之表面時，形成具有開口28a之焊料光阻層28。在後續步驟中，半導體封裝係以相同於包括第28(d)圖之步驟及其後續步驟的方式形成。
第31(a)圖至第31(e)圖、第32(a)圖至第32(b)圖顯示根據本發明之第六具體例之改良的具有延伸部之半導體封裝製造方法。
首先，在相同於如第28(a)圖至第28(e)圖所示之步驟的方法中，焊料光阻層28係形成在支撐件40之表面上，以及金屬層16係藉由電解電鍍形成在每一凹穴44之內部表面上。在此例子中，具有開口之焊料光阻圖案當然可藉由如第30(a)圖、第30(b)圖所示之網版印刷法或噴墨印刷法形成。
之後，如第31(a)圖所示，在下一步驟中，提供用於作為電解電鍍之電力供應層的第二金屬層70係藉由電解電鍍或濺鍍，形成在每一凹穴之內壁的金屬層16及焊料光阻層28上。第二金屬層70係例如由依序堆疊之鉻及銅所形成。
接下來，藉由在第二金屬層70(第31(b)圖)上的乾膜光阻形成電鍍之光阻層72。電鍍之光阻層72係藉由曝光及顯影的方式圖案化，以致能暴露凹穴之內壁上的第二金屬層70，以及形成金屬延伸部之第二金屬層70，藉此產生光阻圖案72a(第31(c)圖)。
接著，利用自支撐件40及第二金屬層70供應之電力，進行電解電鍍，藉此形成金屬延伸部74(第31(d)圖)。接下來，去除電鍍之光阻圖案72a，以及接下來，蝕刻掉非存在於每一金屬延伸部74下方部分之第二金屬層70(第31(e)圖)。
在後續步驟中，如第32(a)圖所示，形成待充填入每一凹穴之絕緣層，接著形成預定數目之絕緣層及佈線層。最後，形成提供最上層之焊料光阻層25。如第32(b)圖所示，蝕刻掉支撐件40，藉此完成半導體封裝。
本發明之具體例係參考附帶圖式解釋說明如上。本發明未受限於此等具體例，但可在未偏離本發明之精神及範疇下，有變化地形成、改良或改變。
因此由根據本發明之前述說明中應瞭解到，用於安裝半導體封裝在其它部件上的外部連接端子，或用於安裝半導體元件在封裝上的連接端子，具有突出之充填有絕緣樹脂及覆蓋有金屬之凸塊的結構。因此，藉由抑制連接部分之鉛的消耗量，可解決環境問題。再者，此凸塊結構可達到外部連接端子或半導體元件連接端子的微細節距。
1．．．封裝
2．．．半導體元件
3．．．球狀物
4．．．插腳
10．．．半導體封裝
10a．．．半導體封裝
12．．．端子，凸塊
14．．．絕緣樹脂
16．．．金屬層
16a．．．延伸墊，延伸之金屬層
18．．．端子，凸塊
22．．．絕緣樹脂層
24．．．佈線層
24d．．．導體導通孔
25．．．焊料光阻
26．．．導通孔
26a．．．導體導通孔
26b．．．導體導通孔
26c．．．導體導通孔
26d．．．導體導通孔
28．．．焊料光阻層
28a．．．開口
30．．．半導體元件
32．．．電極端子
34．．．密封樹脂
40．．．支撐件
40a．．．支撐件
42．．．光阻層
44．．．凹穴
46．．．導通孔
50．．．加強件
52．．．電鍍之光阻層
54．．．導通孔
62．．．黏著劑
64．．．切割線
66．．．接合層
68．．．切割線
70．．．切割線，第二金屬層
72．．．加強板，光阻層
72a．．．光阻圖案
74．．．金屬延伸部
100．．．半導體封裝
100a．．．半導體封裝
112．．．凸塊，端子
114．．．絕緣樹脂
116．．．金屬層
118．．．地或墊
125．．．焊料光阻
128．．．焊料光阻層
500．．．加強件
第1圖為習知技術中已知的球狀柵格陣列(BGA)封裝的側視圖；第2圖為習知技術中已知的針腳柵格陣列(PGA)封裝的側視圖；第3(a)圖為本發明之第一具體例之半導體封裝的截面圖，以及第3(b)圖為其改良的部分截面圖；第4圖為使用根據第一具體例之封裝的半導體裝置之截面圖；第5圖為根據本發明之第二具體例之半導體封裝的截面圖；第6圖為使用根據第二具體例之封裝的半導體裝置之截面圖；第7圖至第10圖分別為根據本發明之第三具體例、第四具體例、第五具體例及第六具體例之半導體封裝的截面圖；第11圖為使用第7圖所示之第三具體例之封裝的半導體裝置之截面圖；第12(a)圖至第12(c)圖為顯示凸塊之結構的截面圖；第13(a)圖至第13(f)圖及第14(a)圖及第14(b)圖顯示根據第一具體例之半導體封裝的製造方法；第15圖顯示第一具體例之半導體封裝之改良的製造方法；第16圖顯示第二具體例之半導體封裝的製造方法；第17圖顯示第二具體例之半導體封裝之改良的製造方法；第18(a)圖至第18(c)圖顯示根據第三具體例之半導體封裝的製造方法；第19(a)圖至第19(c)圖顯示根據第五具體例之半導體封裝的製造方法；第20(a)圖至第20(c)圖顯示根據第六具體例之半導體封裝的製造方法；第21(a)圖至第21(c)圖顯示利用第三具體例之封裝之半導體裝置的製造方法；第22(a)圖至第22(b)圖及第23(a)圖至第23(b)圖顯示在支撐件之每一側上形成半導體封裝之製造方法；第24(a)圖至第24(b)圖、第25(a)圖至第25(b)圖及第26(a)圖至第26(b)圖分別顯示在支撐件之每一側上形成半導體封裝之改良的製造方法；第27圖顯示在支撐件之每一側上形成半導體裝置之製造方法；第28(a)圖至第28(f)圖及第29(a)圖至第29(b)圖顯示第三具體例之具有焊料光阻層的半導體封裝的改良製造方法；第30(a)圖至第30(b)圖顯示第三具體例之半導體封裝的另一改良製造方法；以及第31(a)圖至第31(e)圖及第32(a)圖至第32(b)圖顯示第六具體例之具有延伸部之半導體封裝的製造方法。
10．．．半導體封裝
12．．．端子
14．．．絕緣樹脂
16．．．金屬層
18．．．端子
22．．．絕緣樹脂層
24．．．佈線層
25．．．焊料光阻
26．．．導通孔
26a．．．導體導通孔

Claims (41)

  1. 一種半導體封裝，包含：一基板，其具有一第一表面及相對於該一表面之一第二表面，該第二表面具有至少一絕緣層及一佈線層之堆疊物；至少一第一端子，其係形成在該基板之該第一表面上，用於安裝一半導體元件；至少一第二端子，其係形成在該基板之該第二表面上，用於外部連接；一佈線，其包括至少一導體導通孔，該導體導通孔(conductive via)包括用於電氣連接該等第一及第二端子之一佈線層導通孔；以及該等第一及第二端子中至少一者係形成作為至少一自該等第一或第二表面突出的凸塊，且該凸塊之內部係充填有一絕緣樹脂，而該凸塊之表面係覆蓋有一金屬層，其中一孔(hole)係以該孔貫穿過充填在該凸塊中之該絕緣樹脂且係暴露至覆蓋該凸塊表面之該金屬層的方式形成在該凸塊之內部，且該孔係充填有一與該金屬層連接之導體導通孔。
  2. 如申請專利範圍第1項之半導體封裝，其中用於安裝半導體元件之該第一端子係形成一墊，以及用於外部連接之該第二端子係形成自該第二表面突出的一凸塊。
  3. 如申請專利範圍第2項之半導體封裝，其中該第一表面 係覆蓋有一焊料光阻層，以及至少一部分之該墊係自該焊料光阻層暴露。
  4. 如申請專利範圍第2項之半導體封裝，其中該第二表面覆蓋有一焊料光阻層，以及該凸塊係自該焊料光阻層突出。
  5. 如申請專利範圍第1項之半導體封裝，其中用於安裝半導體元件之該第一端子係形成至少一自該第一表面突出之凸塊的形式，以及用於外部連接之該第二端子係形成一墊的形式。
  6. 如申請專利範圍第5項之半導體封裝，其中該第二表面係覆蓋有一焊料光阻層，以及至少一部分之該墊係自該焊料光阻層暴露。
  7. 如申請專利範圍第5或6項之半導體封裝，其中覆蓋每一凸塊之表面的該金屬層具有一延伸至該第一或該第二表面的延伸墊，以及該導體導通孔係經由構成該基板之該絕緣樹脂層連接至該延伸墊。
  8. 如申請專利範圍第1至6項中任一項之半導體封裝，其中覆蓋該凸塊表面之該金屬層係由任一選自於包括Au/Ni、Au/Ni/Cu、Au/Pd/Ni、Au/Pd/Ni/Pd、Au/Pd/Ni/Pd/Cu及Au/Pd/Ni/Cu之金屬的組合所形成。
  9. 如申請專利範圍第7項之半導體封裝，其中覆蓋該凸塊表面之該金屬層係由任一選自於包括Au/Ni、Au/Ni/Cu、Au/Pd/Ni、Au/Pd/Ni/Pd、Au/Pd/Ni/Pd/Cu及Au/Pd/Ni/Cu之金屬的組合所形成。
  10. 一種半導體裝置，包含：如申請專利範圍第1至4項中任一項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該墊所形成之該第一端子。
  11. 一種半導體裝置，包含：如申請專利範圍第8項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該墊所形成之該第一端子。
  12. 一種半導體裝置，包含：如申請專利範圍第9項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該墊所形成之該第一端子。
  13. 一種半導體裝置，包含：如申請專利範圍第1、5和6項中任一項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該凸塊所形成之該第一端子。
  14. 一種半導體裝置，包含：如申請專利範圍第7項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該凸塊所形成之該第一端子。
  15. 一種半導體裝置，包含：如申請專利範圍第8項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該凸塊所形成之該第一端子。
  16. 一種半導體裝置，包含：如申請專利範圍第9項所述之半導體封裝；以及一半導體元件係安裝在該半導體封裝之該第一表面上，以致能電氣連接至由該凸塊所形成之該第一端子。
  17. 一種製造半導體封裝之方法，包含下述步驟：在支撐件之表面上形成至少一凹穴；在該凹穴之內部表面上形成一金屬層；在該支撐件之該表面上及形成有該金屬層之該凹穴的內部覆蓋一絕緣樹脂；於該凹穴之絕緣樹脂中形成暴露該金屬層之導通孔；在該導通孔中形成導體導通孔：在該絕緣樹脂上形成一或多數絕緣樹脂層及佈線層，以致於該佈線層係電氣連接至該導電導通孔；在最上層之該絕緣樹脂層上形成經由該佈線層連接至該金屬層之端子；以及去除該支撐件及使至少一充填有絕緣樹脂且覆蓋有一金屬層的凸塊暴露於該封裝之底部表面。
  18. 如申請專利範圍第17項之方法，其中在該支撐件之該表面上形成至少一凹穴的步驟包括下述次步驟：在該支撐件之該表面上形成一光阻層；自形成有該凹穴之部分去除光阻層並暴露形成凹穴部分之該支撐件之該表面；以及蝕刻該支撐件之該表面的暴露部分；以及僅在該凹穴之該內部表面上形成該金屬層的步驟包括下述次步驟：電鍍由金屬形成之該支撐件之該凹穴的該內部表面，以及去除該光阻層。
  19. 一種製造半導體封裝之方法，包含下述步驟：在支撐件之表面上形成至少一凹穴；在該凹穴之內部表面上形成一金屬層及在鄰近該內部表面之該支撐件之該表面的一部分上形成一延伸部；在該支撐件之該表面上及形成有該金屬層之該凹穴之該內部表面上覆蓋絕緣樹脂；在該支撐件之該延伸部上的絕緣樹脂上，形成暴露該延伸部上之金屬層的導通孔；在該導通孔中形成導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層，以致於該佈線層係電氣連接至該導體導通孔；在最上層之該絕緣樹脂上形成經由該佈線層連接至該導體導通孔的端子；以及去除該支撐件及使充填有絕緣樹脂及覆蓋有一金 屬層之該凸塊暴露於該封裝的底部表面。
  20. 如申請專利範圍第19項之方法，其中在該支撐件之表面上形成至少一凹穴的步驟包括下述次步驟：在該支撐件之該表面上形成第一光阻層；自該凹穴形成部分及在鄰近該凹穴形成部分之該支撐件之部分表面上形成有金屬延伸部之部分去除該第一光阻層，及暴露該部分之支撐件表面；以及蝕刻該支撐件之該表面的暴露部分；以及在該凹穴之該內部表面上，及在鄰近該內部表面之該支撐件之部分表面上的該延伸部上形成該金屬的步驟包括下述之次步驟：在該支撐件之表面上形成第二光阻層；自該凹穴形成部分及該延伸部去除該第二光阻層，以暴露在該該凹穴形成部分及該延伸部之該支撐件之表面；以及電鍍由金屬形成之該支撐件之該凹穴的內部表面以及該支撐件之該延伸部；以及除該第二光阻層。
  21. 一種製造半導體封裝之方法，包含下述步驟：在一支撐件之表面上形成焊料光阻層；在該支撐件之該表面上，自上方之該焊料光阻層形成至少一凹穴；在該支撐件之該凹穴之該內部表面上形成一金屬層；於形成有該金屬層之該凹穴中充填絕緣樹脂且於該焊料光阻層之表面上覆蓋絕緣樹脂；在該凹穴中的該絕緣樹脂上，形成暴露該金屬層的 導通孔；在該導通孔中形成導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層及佈線層，以致於該佈線層係電氣連接至該導體導通孔；在最上層之絕緣樹脂層上，形成至少一經由該佈線層連接至該金屬層的端子；以及去除該支撐件及使充填有絕緣樹脂及覆蓋有一金屬層之該凸塊暴露於該封裝的底部表面。
  22. 如申請專利範圍第21項之方法，其中在該支撐件之該表面上形成至少一凹穴的步驟包括下述次步驟：在該支撐件之該表面上形成一焊料光阻層；自形成有該凹穴之該部分去除該光阻層，以及暴露該凹穴形成部分之該支撐件之該表面；以及蝕刻該支撐件之該表面的該暴露部分；以及在該凹穴之該內部表面形成該金屬層的步驟包括下述之次步驟：電鍍該支撐件之該凹穴之該內部表面。
  23. 如申請專利範圍第21項之方法，其中在該支撐件之該表面上形成至少一凹穴的步驟包括：藉由網版印刷法或噴墨印刷法，在該支撐件之該表面上形成焊料光阻層，該焊料光阻層具有暴露凹穴形成部分的開口；以及蝕刻該支撐件之該表面之該凹穴形成部分；以及在該凹穴之該內部表面上形成一金屬層的步驟包括下述次步驟：電鍍該支撐件之該凹穴之該內部表面。
  24. 一種製造半導體封裝之方法，包含下述步驟： 在一支撐件之該表面上形成一焊料光阻層；在該支撐件之該表面上，自上方之該焊料光阻層形成至少一凹穴；在該凹穴之該內部表面上形成一金屬層；利用該絕緣樹脂覆蓋該焊料光阻層之該表面，以及在形成有該金屬層之該凹穴之該內部表面中充填絕緣樹脂；在該支撐件之一延伸部上的絕緣樹脂上，形成暴露該延伸部上之該金屬層的導通孔；於該導通孔中形成一導體導通孔；在該絕緣樹脂上形成一或多數絕緣樹脂層及佈線層，以致於該佈線層係電氣連接至該導體導通孔：在最上層之該絕緣樹脂層上形成至少一經由該佈線層連接至該導體導通孔的端子；以及去除該支撐件及使至少一充填有絕緣樹脂及覆蓋有一金屬層之該凸塊暴露於該封裝的底部表面。
  25. 如申請專利範圍第24項之方法，其中在該支撐件之該表面上形成至少一凹穴的步驟包括下述之次步驟：在該支撐件之該表面上形成一焊料光阻層；自該凹穴形成部分去除該焊料光阻層，以及暴露該凹穴形成部分之該支撐件之該表面；以及蝕刻該支撐件之該表面的暴露部分；以及僅在該凹穴之該內部表面上，以及在鄰近該內部表面之該焊料光阻層之部分表面上的該延伸部上，形成該 金屬層的步驟包括下述次步驟：電鍍該支撐件之該凹穴之該內部表面；在該焊料光阻層之該表面上形成導體層；在該導體層之表面上形成電鍍光阻層；至少去除形成有金屬延伸部之部分的電鍍光阻層，以及暴露該導體層之該表面；至少電鍍該支撐件之該延伸部；以及去除該電鍍光阻層。
  26. 如申請專利範圍第24項之方法，其中在該支撐件之該表面上形成至少一凹穴的步驟包括下述的次步驟：藉由網版印刷法在該支撐件之該表面上形成一焊料光阻層，該焊料光阻層具有暴露該凹穴形成部分之開口；以及蝕刻該支撐件之該表面的該暴露部分；以及僅在該凹穴之該內部表面上，以及在鄰近該內部表面之該焊料光阻層之部分表面上的延伸部上，形成金屬層的步驟包括下述之次步驟：電鍍由金屬形成之該支撐件之該凹穴之該內部表面；在該焊料光阻層之該表面上形成導體層；在該導體層之該表面上形成一電鍍光阻層；至少去除形成有金屬延伸部之部分的電鍍光阻層，以及暴露該導體層之該表面；至少電鍍該支撐件之該延伸部；以及去除該電鍍光阻層。
  27. 如申請專利範圍第17項之方法，其中該支撐件係由金屬所形成，以及在去除該支撐件的步驟中，該支撐件係被蝕刻掉，以致於留下凸塊形成區域周圍的支撐件未被去除，以及在該凸塊形成區域周圍形成似框架之加強 件。
  28. 如申請專利範圍第17項之方法，進一步包含下述步驟：在去除該支撐件之前，於在最上層之絕緣樹脂層上形成至少一經由佈線層連接至該導體導通孔之端子之後，安裝半導體元件在最上層表面，以致能電氣連接至該端子及密封該半導體元件。
  29. 一種製造半導體封裝之方法，包含下述步驟：在一支撐件之二表面上，分別形成至少一凹穴；僅在該支撐件之每一表面上之該凹穴之該內部表面上形成一金屬層；在該支撐件之每一表面上之形成有該金屬層之該凹穴之該內部及在該支撐件之每一表面上覆蓋絕緣樹脂；在該支撐件之每一表面上之該凹穴中的該絕緣樹脂上，形成暴露該金屬層的導通孔；在該支撐件之每一表面上的該導通孔中形成一導體導通孔；在該支撐件之每一表面上的該絕緣樹脂上堆疊絕緣樹脂層及佈線層，以致使該佈線層電氣連接至該導體導通孔；在該支撐件之每一表面上之最上層的絕緣樹脂層上，形成經由該佈線層連接至該導體導通孔之端子；以及去除該支撐件及分隔形成於該支撐件之二表面上 的封裝，以及自該封裝的下表面突出至少一充填有絕緣樹脂且覆蓋有該金屬層的凸塊。
  30. 如申請專利範圍第29項之方法，其中在該支撐件之每一表面上形成至少一凹穴的步驟包括下述之次步驟：在該支撐件之每一表面上形成一光阻層；自該支撐件之每一表面上之該凹穴形成部分，去除該光阻層，以及暴露該支撐件之每一表面上之該凹穴形成部分處的該支撐件之該表面；以及蝕刻在該支撐件之每一表面上的暴露部分；以及僅在該支撐件之每一表面上之該凹穴的內部表面上形成金屬層的步驟包括下述的次步驟：電鍍由金屬形成之該支撐件之每一表面上之該凹穴的內部表面，以及自該支撐件之每一表面去除該光阻層。
  31. 一種製造半導體封裝之方法，包含下述步驟：在一支撐件之二表面上，分別形成至少一凹穴；僅在該支撐件之每一表面上之該凹穴之該內部表面上，及在鄰近該內部表面之該支撐件之每一表面的一部分上之延伸部上，形成金屬層；在該支撐件之每一表面上及形成有該金屬層之該凹穴之該內部表面上覆蓋絕緣樹脂；在該支撐件之每一表面之該支撐件的該延伸部上的該絕緣樹脂上，形成暴露該延伸部上之該金屬層的導通孔；在該支撐件之每一表面上的該導通孔中形成一導體導通孔；在該支撐件之每一表面上的該絕緣樹脂上堆 疊至少一絕緣樹脂層及至少一佈線層，以致使該佈線層電氣連接至該導體導通孔；在該支撐件之每一表面上之最上層的絕緣樹脂層上，形成經由該佈線層連接至該導體導通孔之端子；以及去除該支撐件及分隔形成於該支撐件之二表面上的封裝，以及自該封裝的下表面突出至少一充填有絕緣樹脂且覆蓋有該金屬層的凸塊。
  32. 如申請專利範圍第31項之方法，其中在該支撐件之每一表面上形成至少一凹穴的步驟包括下述之次步驟：在該支撐件之每一表面上形成第一光阻層；自該支撐件之每一表面上之該凹穴形成部分，去除該第一光阻層，以及暴露該支撐件之每一表面上之該凹穴形成部分處的該支撐件之該表面；蝕刻在該支撐件之每一表面上的暴露部分；以及去除該第一光阻層；以及僅在該支撐件之每一表面上之該凹穴之該內部表面上，以及在鄰近該內部表面之該支撐件之每一表面之一部分上之該延伸部上，形成該金屬層的步驟包括下述之次步驟：在該支撐件之每一表面上形成第二光阻層；自該支撐件之每一表面上之該凹穴形成部分，及鄰近該凹穴形成部分之該支撐件之每一表面上的該延伸部上，去除該第二光阻層，以及暴露在該支撐件之每一表面上的該凹穴及該延伸部；電鍍由該支撐件之每一表面 上的金屬所形成之該凹穴之該內部表面及該支撐件之每一表面上的該延伸部；以及自該支撐件之每一表面去除該第二光阻層。
  33. 如申請專利範圍第29項之方法，其中該支撐件可由彼此耦合之二管狀金屬件所形成，以及此二管狀件係彼此分隔且自該封裝被去除。
  34. 如申請專利範圍第33項之方法，其中該二管狀件可經由插置其等之間的加強板彼此耦合，以及在與加強板分隔之後，自每一封裝去除。
  35. 如申請專利範圍第29項之方法，其中由單一管狀金屬件形成該支撐件。該管狀件在其每一表面上堆疊有一封裝，該管狀件沿著其表面切割成二部分，之後，自個別的封裝去除該二分隔的管狀件。
  36. 如申請專利範圍第17項之方法，其中於去除該凹穴之該內部表面上的金屬層之後，該支撐件之該表面除了形成有金屬層的區域之外，可形成一焊料光阻層。
  37. 如申請專利範圍第17項之方法，其中該焊料光阻層可由任何環氧丙烯酸系樹脂、環氧樹脂及丙烯酸系樹脂中任一者所形成。
  38. 如申請專利範圍第17項之方法，其中該絕緣樹脂層可由環氧樹脂或聚醯亞胺樹脂所形成。
  39. 如申請專利範圍第17項之方法，其中在形成金屬層之製程期間，可進行Au/Ni電鍍、Au/Ni/Cu電鍍、Au/Pd/Ni電鍍、Au/Pd/Ni/Pd電鍍、Au/Pd/ Ni/Pd/Cu電鍍或Au/Pd/Ni/Cu電鍍。
  40. 一種如申請專利範圍第29至39項中任一項之用於製造半導體封裝的方法，其中經由該佈線層連接至該導體導通孔之該端子係形成在該支撐件之每一表面上的最上層的絕緣樹脂層上，之後，一半導體元件係安裝在該最上層的絕緣樹脂層，以致於能在去除該支撐件後電氣連接至該端子。
  41. 如申請專利範圍第40項之方法，其中於安裝及密封該半導體元件後，該支撐件係分成二個部分，其等接著自每一半導體裝置去除。
TW94144023A 2004-12-16 2005-12-13 半導體封裝與製造方法 TWI471956B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004364983 2004-12-16
JP2005214904A JP4619223B2 (ja) 2004-12-16 2005-07-25 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
TW200629448A TW200629448A (en) 2006-08-16
TWI471956B true TWI471956B (zh) 2015-02-01

Family

ID=36594639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94144023A TWI471956B (zh) 2004-12-16 2005-12-13 半導體封裝與製造方法

Country Status (5)

Country Link
US (2) US7838982B2 (zh)
JP (1) JP4619223B2 (zh)
KR (1) KR101168263B1 (zh)
CN (1) CN1832152B (zh)
TW (1) TWI471956B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988777B2 (ja) * 2005-07-29 2007-10-10 オムロン株式会社 表面実装用の半導体パッケージおよびその製造方法
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
JP4975581B2 (ja) * 2007-10-11 2012-07-11 新光電気工業株式会社 配線基板及びその製造方法
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8709870B2 (en) 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP5886617B2 (ja) 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
CN103582319B (zh) * 2012-07-19 2016-10-19 景硕科技股份有限公司 线路积层板结构的制作方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
JP5545779B2 (ja) * 2012-11-06 2014-07-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
CN105144856B (zh) * 2013-04-26 2018-01-09 株式会社村田制作所 多层布线基板及其制造方法、以及探针卡用基板
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
JP6616138B2 (ja) * 2015-01-30 2019-12-04 京セラ株式会社 電子部品実装用パッケージおよび電子装置
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JPH0878822A (ja) * 1994-08-31 1996-03-22 Nippon Seiki Co Ltd 半導体実装回路装置
US20010035570A1 (en) * 1999-01-25 2001-11-01 Takahiro Iijima Package for semiconductor devices
US20020030245A1 (en) * 2000-06-02 2002-03-14 Seiko Epson Corporation Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument
JP2002171048A (ja) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20030160325A1 (en) * 2002-02-22 2003-08-28 Fujitsu Limited Semiconductor device substrate and manufacturing method thereof and semiconductor package

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314137B2 (zh) * 1972-03-07 1978-05-15
JPH05226507A (ja) * 1992-02-17 1993-09-03 Sharp Corp 表面実装型半導体素子パッケージ
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
JP3472601B2 (ja) * 1993-08-27 2003-12-02 新光電気工業株式会社 半導体装置
JPH09232735A (ja) * 1996-02-20 1997-09-05 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JPH09283925A (ja) 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
JP2001332658A (ja) * 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4819304B2 (ja) 2000-10-18 2011-11-24 日本電気株式会社 半導体パッケージ
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JPH0878822A (ja) * 1994-08-31 1996-03-22 Nippon Seiki Co Ltd 半導体実装回路装置
US20010035570A1 (en) * 1999-01-25 2001-11-01 Takahiro Iijima Package for semiconductor devices
US20020030245A1 (en) * 2000-06-02 2002-03-14 Seiko Epson Corporation Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument
JP2002171048A (ja) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20030160325A1 (en) * 2002-02-22 2003-08-28 Fujitsu Limited Semiconductor device substrate and manufacturing method thereof and semiconductor package

Also Published As

Publication number Publication date
US7838982B2 (en) 2010-11-23
US20060131730A1 (en) 2006-06-22
US20110034022A1 (en) 2011-02-10
JP4619223B2 (ja) 2011-01-26
KR101168263B1 (ko) 2012-07-30
CN1832152A (zh) 2006-09-13
US8530351B2 (en) 2013-09-10
JP2006196860A (ja) 2006-07-27
TW200629448A (en) 2006-08-16
CN1832152B (zh) 2010-05-26
KR20060069293A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
TWI471956B (zh) 半導體封裝與製造方法
JP5147779B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
CN101772995B (zh) 具有管脚接口的多层布线元件
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US7670962B2 (en) Substrate having stiffener fabrication method
JP5254406B2 (ja) 配線基板、及び半導体装置
CN104576596B (zh) 半导体基板及其制造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP2004104048A (ja) チップ型固体電解コンデンサ
JP5069449B2 (ja) 配線基板及びその製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP5432800B2 (ja) 配線基板の製造方法
JP4266717B2 (ja) 半導体装置の製造方法
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP5653144B2 (ja) 半導体パッケージの製造方法
US20230411264A1 (en) Laminated wiring board
KR101920916B1 (ko) 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법
JP2023063917A (ja) 配線基板及び機能デバイス
JP2005093930A (ja) 多層基板とその製造方法