JP5653144B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5653144B2 JP5653144B2 JP2010199247A JP2010199247A JP5653144B2 JP 5653144 B2 JP5653144 B2 JP 5653144B2 JP 2010199247 A JP2010199247 A JP 2010199247A JP 2010199247 A JP2010199247 A JP 2010199247A JP 5653144 B2 JP5653144 B2 JP 5653144B2
- Authority
- JP
- Japan
- Prior art keywords
- support
- forming
- layer
- insulating resin
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 270
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- 239000010410 layer Substances 0.000 claims description 371
- 239000011347 resin Substances 0.000 claims description 158
- 229920005989 resin Polymers 0.000 claims description 158
- 229910052751 metal Inorganic materials 0.000 claims description 157
- 239000002184 metal Substances 0.000 claims description 157
- 229910000679 solder Inorganic materials 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 65
- 238000007747 plating Methods 0.000 claims description 56
- 239000004020 conductor Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 38
- 238000007789 sealing Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000003014 reinforcing effect Effects 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 9
- 229920000647 polyepoxide Polymers 0.000 claims description 9
- 239000004925 Acrylic resin Substances 0.000 claims description 6
- 229920000178 Acrylic resin Polymers 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000007650 screen-printing Methods 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 32
- 239000010931 gold Substances 0.000 description 28
- 229910052737 gold Inorganic materials 0.000 description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 17
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 239000010949 copper Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 239000011295 pitch Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 230000007613 environmental effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000004381 surface treatment Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- CNIIGCLFLJGOGP-UHFFFAOYSA-N 2-(1-naphthalenylmethyl)-4,5-dihydro-1H-imidazole Chemical compound C=1C=CC2=CC=CC=C2C=1CC1=NCCN1 CNIIGCLFLJGOGP-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
また、本発明によると、半導体パッケージの製造方法であって、支持体の表面にソルダレジスト層を形成する工程と、該ソルダレジスト層上から支持体の表面に凹部を形成する工程と、前記支持体の凹部の内部表面に金属層を形成する工程と、該金属層を形成した前記凹部の内部に絶縁樹脂を充填すると共に、前記ソルダレジスト層の表面を該絶縁樹脂で覆う工程と、前記凹部の内部表面及び該内部表面に隣接してソルダレジスト層の表面の一部に延びた延在部にのみ金属層を形成する工程と、該金属層を形成した前記凹部の内部及び前記支持体の表面を絶縁樹脂で覆う工程と、前記支持体の延在部上の絶縁樹脂に、前記延在部上の金属層が露出するビア孔を形成する工程と、該ビア孔に導体ビアを形成する工程と、前記絶縁樹脂の上に1層ないし多層の絶縁樹脂層及び配線層を、該配線層が前記導体ビアに電気的に接続するように、形成する工程と、最上面の絶縁樹脂層上に、前記配線層を介して前記導体ビアに接続する端子を形成する工程と、前記支持体を除去し、該パッケージの最下面に、内部は該最下面を形成する絶縁樹脂層の樹脂で充填され且つ表面は金属層で覆われたバンプを露出させる工程と、を含むことを特徴とする半導体パッケージの製造方法が提供される。
前記支持体を除去し、該支持体の両面に形成されたパッケージを分離すると共に、該パッケージの最下面に、内部は該最下面を形成する絶縁樹脂層の樹脂で充填され且つ表面は金属層で覆われたバンプを突出させる工程と、を含むことを特徴とする半導体パッケージの製造方法が提供される。
12 突出バンプ
14 絶縁樹脂
16 金属層
18 ランド、パッド(端子)
20 配線基板
22 絶縁樹脂層
24 配線層
25 ソルダレジスト
26 層間接続ビア
26a、26b バンプ内導体ビア
28 ソルダレジスト層
30 半導体素子
40 支持体
42 フォトレジスト層
44 開口(凹)部
Claims (16)
- 半導体パッケージの製造方法であって、
支持体の表面に凹部を形成する工程と、
該凹部の内部表面に金属層を形成する工程と、
該金属層を形成した前記凹部の内部及び前記支持体の表面を絶縁樹脂で覆う工程と、
前記凹部内の前記絶縁樹脂に、前記金属層が露出する略円錐台形のビア孔を形成する工程と、
該ビア孔に前記金属層に接続する導体ビアを、略円錐台形の頂部及び周囲にのみ存在するように、形成する工程と、
前記絶縁樹脂の上に1層ないし多層の絶縁樹脂層及び配線層を、該配線層が前記導体ビアに電気的に接続するように、且つ該絶縁樹脂層を形成する樹脂が前記導体ビアの内部に充填されるように、形成する工程と、
最上面の前記絶縁樹脂層上に、前記配線層を介して前記導体ビア及び前記金属層に接続する端子を形成する工程と、
前記支持体を除去し、除去した該支持体と接していた該パッケージの最下面に、内部は、前記支持体の前記凹部の内部を前記絶縁樹脂で覆った際の樹脂で充填され、且つ表面は前記金属層で覆われたバンプを露出させる工程と、を含むことを特徴とする半導体パッケージの製造方法。 - 前記凹部を形成する工程は、
該支持体の表面にレジスト層を形成する段階と、
前記凹部を形成する個所の前記レジスト層を除去し、凹部形成個所の該支持体の表面を露出させる段階と、
前記支持体の表面の前記露出個所をエッチングする段階と、からなり、
前記金属層を形成する工程は、
前記支持体の前記凹部の内部表面にめっきを施す段階と、
前記レジスト層を除去する工程と、からなることを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 半導体パッケージの製造方法であって、
支持体の表面にソルダレジスト層を形成する工程と、
該ソルダレジスト層上から前記支持体の表面に凹部を形成する工程と、
前記支持体の前記凹部の内部表面に金属層を形成する工程と、
該金属層を形成した前記凹部の内部に絶縁樹脂を充填すると共に、前記ソルダレジスト層の表面を該絶縁樹脂で覆う工程と、
前記凹部内の前記絶縁樹脂に、前記金属層が露出する略円錐台形のビア孔を形成する工程と、
該ビア孔に前記金属層に接続する導体ビアを、略円錐台形の頂部及び周囲にのみ存在するように、形成する工程と、
前記絶縁樹脂上に1層ないし多層の絶縁樹脂層及び配線層を、該配線層が前記導体ビアに電気的に接続するように、且つ該絶縁樹脂層を形成する樹脂が前記導体ビアの内部に充填されるように、形成する工程と、
最上面の前記絶縁樹脂層上に、前記配線層を介して前記導体ビア及び前記金属層に接続する端子を形成する工程と、
前記支持体を除去し、除去した該支持体と接していた該パッケージの最下面に、内部は、前記支持体の前記凹部の内部を前記絶縁樹脂で覆った際の樹脂で充填され、且つ表面は前記金属層で覆われたバンプを露出させる工程と、
を含むことを特徴とする半導体パッケージの製造方法。 - 前記凹部を形成する工程は、凹部形成個所の前記ソルダレジスト層を除去し、前記凹部形成個所の該支持体の表面を露出させ、該支持体の表面の前記露出個所をエッチングする段階、からなり、
前記金属層を形成する工程は、前記支持体の前記凹部の内部表面にめっきを施す段階、からなることを特徴とする請求項3に記載の半導体パッケージの製造方法。 - 前記ソルダレジスト層を形成する工程は、該支持体の表面にスクリーン印刷法又はインクジェット法により、凹部形成個所を露出させる開口部を有するソルダレジスト層を形成する段階からなり、
前記凹部を形成する工程は、該支持体の表面の前記凹部形成個所をエッチングする段階からなり、
前記金属層を形成する工程は、前記支持体の前記凹部の内部表面にめっきを施す段階からなることを特徴とする請求項3に記載の半導体パッケージの製造方法。 - 半導体パッケージの製造方法であって、
支持体の両面に凹部を形成する工程と、
前記支持体の両面の前記凹部の内部表面に金属層を形成する工程と、
前記支持体の両面の該金属層を形成した前記凹部の内部及び前記支持体の両面の表面上を絶縁樹脂で覆う工程と、
前記支持体の両面の前記凹部内の前記絶縁樹脂に、前記金属層が露出する略円錐台形のビア孔を形成する工程と、
前記支持体の両面の該ビア孔に前記金属層に接続する導体ビアを、略円錐台形の頂部及び周囲にのみ存在するように、形成する工程と、
前記支持体の両面の前記絶縁樹脂の上に、それぞれ1層ないし多層の絶縁樹脂層及び配線層を、該配線層が前記導体ビアに電気的に接続するように、且つ該絶縁樹脂層を形成する樹脂が前記導体ビアの内部に充填されるように、形成する工程と、
前記支持体の両面の最上面の前記絶縁樹脂層上に、前記配線層を介して前記導体ビア及び前記金属層に接続する端子を形成する工程と、
前記支持体を除去し、該支持体の両面に形成されたパッケージを分離すると共に、分離した前記支持体と接していた該パッケージの最下面に、内部は、前記支持体の前記凹部の内部を前記絶縁樹脂で覆った際の樹脂で充填され、且つ表面は前記金属層で覆われたバンプを露出させる工程と、
を含むことを特徴とする半導体パッケージの製造方法。 - 前記凹部を形成する工程は、
前記支持体の両面にレジスト層を形成する段階と、
前記支持体の両面の前記凹部を形成する個所の前記レジスト層を除去し、前記支持体の両面の凹部形成個所の該支持体の表面を露出させる段階と、
前記支持体の両面の表面上の前記露出個所をエッチングする段階と、からなり、
前記金属層を形成する工程は、
金属からなる前記支持体の両面の前記凹部の内部表面にめっきを施す段階と、
前記支持体の両面の前記レジスト層を除去する段階と、からなることを特徴とする請求項6に記載の半導体パッケージの製造方法。 - 前記支持体は2枚の金属製の板状体を接合したものであり、これらの2枚の板状体を分離した後、各パッケージから除去することを特徴とする請求項6又は7に記載の半導体パッケージの製造方法。
- 前記2枚の板状体は補強板を挟んで相互に接合されており、これらの2枚の板状体を補強板から分離した後、更に各パッケージから除去することを特徴とする請求項8に記載の半導体パッケージの製造方法。
- 前記支持体は1つの金属製の板状体からなり、該板状体を両面に各パッケージが積層された状態で面方向に2つに切断し、しかる後、切断した分離された2つの板状体を各パッケージから除去することを特徴とする請求項6又は7に記載の半導体パッケージの製造方法。
- 前記凹部の内部表面に前記金属層を形成した後、該金属層の形成領域を除く前記支持体の表面に、ソルダレジスト層を形成することを特徴とする請求項1、2、6、7のいずれか1項に記載の半導体パッケージの製造方法。
- 前記ソルダレジスト層としては、エポキシアクリル系樹脂、エポキシ系樹脂、アクリル系樹脂の何れかのソルダレジストを用いることを特徴とする請求項3〜5のいずれか1項に記載の半導体パッケージの製造方法。
- 前記絶縁樹脂層として、エポキシ系樹脂又はポリイミド系樹脂を使用することを特徴とする請求項1〜7のいずれか1項に記載の半導体パッケージの製造方法。
- 前記金属層を形成する工程では、順次、Au/Niのめっき;Au/Ni/Cuのめっき;Au/Pd/Niのめっき;Au/Pd/Ni/Pdのめっき;Au/Pd/Ni/Pd/Cuのめっき;Au/Pd/Ni/Cuのめっきのいずれかを行うことを特徴とする請求項1〜7のいずれか1項に記載の半導体パッケージの製造方法。
- 前記支持体の両面の最上面の前記絶縁樹脂層上に、前記配線層を介して前記導体ビアに接続する端子を形成した後、前記支持体を除去する前に、前記端子に電気的に接続されるように前記最上面上に半導体素子を搭載し、前記半導体素子を封止する工程を含むことを特徴とする請求項6又は7に記載の半導体パッケージの製造方法。
- 前記半導体素子を搭載し、封止した後、前記支持体は2枚に分離され、更に分離された2枚の前記支持体が各半導体装置から除去されることを特徴とする請求項15に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010199247A JP5653144B2 (ja) | 2004-12-16 | 2010-09-06 | 半導体パッケージの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004364983 | 2004-12-16 | ||
JP2004364983 | 2004-12-16 | ||
JP2010199247A JP5653144B2 (ja) | 2004-12-16 | 2010-09-06 | 半導体パッケージの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005214904A Division JP4619223B2 (ja) | 2004-12-16 | 2005-07-25 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272895A JP2010272895A (ja) | 2010-12-02 |
JP5653144B2 true JP5653144B2 (ja) | 2015-01-14 |
Family
ID=43420614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010199247A Expired - Fee Related JP5653144B2 (ja) | 2004-12-16 | 2010-09-06 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5653144B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5886617B2 (ja) * | 2011-12-02 | 2016-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197184A (en) * | 1990-09-11 | 1993-03-30 | Hughes Aircraft Company | Method of forming three-dimensional circuitry |
JP3007833B2 (ja) * | 1995-12-12 | 2000-02-07 | 富士通株式会社 | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
JPH09283925A (ja) * | 1996-04-16 | 1997-10-31 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
EP0857403B1 (en) * | 1996-05-29 | 2005-07-27 | W.L. Gore & Associates, Inc. | Method of forming raised metallic contacts on electrical circuits for permanent bonding |
KR20020086587A (ko) * | 2000-03-09 | 2002-11-18 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 |
JP4819304B2 (ja) * | 2000-10-18 | 2011-11-24 | 日本電気株式会社 | 半導体パッケージ |
JP4589519B2 (ja) * | 2000-11-09 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体回路部品の製造方法 |
JP3664720B2 (ja) * | 2001-10-31 | 2005-06-29 | 新光電気工業株式会社 | 半導体装置用多層回路基板の製造方法 |
JP3615727B2 (ja) * | 2001-10-31 | 2005-02-02 | 新光電気工業株式会社 | 半導体装置用パッケージ |
JP3908157B2 (ja) * | 2002-01-24 | 2007-04-25 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
JP4044769B2 (ja) * | 2002-02-22 | 2008-02-06 | 富士通株式会社 | 半導体装置用基板及びその製造方法及び半導体パッケージ |
JP4043872B2 (ja) * | 2002-07-11 | 2008-02-06 | 大日本印刷株式会社 | 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 |
-
2010
- 2010-09-06 JP JP2010199247A patent/JP5653144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010272895A (ja) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5026400B2 (ja) | 配線基板及びその製造方法 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
US9018538B2 (en) | Wiring substrate having columnar protruding part | |
JP5421254B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2008300507A (ja) | 配線基板とその製造方法 | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JP2011258772A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP2012146793A (ja) | 配線基板及びその製造方法 | |
JPWO2013014838A1 (ja) | 配線基板 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
US7325301B2 (en) | Method of manufacturing a wiring board | |
JP5157455B2 (ja) | 半導体装置 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP2021185619A (ja) | 制約されたはんだ相互接続パッドを備える回路基板 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
TWI771534B (zh) | 佈線板及其製造方法 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP5653144B2 (ja) | 半導体パッケージの製造方法 | |
JP4856410B2 (ja) | 半導体装置 | |
JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
US20230411264A1 (en) | Laminated wiring board | |
US20230413452A1 (en) | Laminated wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5653144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |