JPWO2013014838A1 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JPWO2013014838A1 JPWO2013014838A1 JP2012554547A JP2012554547A JPWO2013014838A1 JP WO2013014838 A1 JPWO2013014838 A1 JP WO2013014838A1 JP 2012554547 A JP2012554547 A JP 2012554547A JP 2012554547 A JP2012554547 A JP 2012554547A JP WO2013014838 A1 JPWO2013014838 A1 JP WO2013014838A1
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- wiring board
- layer
- filling member
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
図1は、第1の実施形態における配線基板100の平面図(表面側)である。図2は、図1の線分I−Iにおける配線基板100の一部断面図である。図3は、配線基板100の表面側に形成された接続端子T1の構成図である。図3(a)は、接続端子T1の上面図である。図3(b)は、図3(a)の線分II−IIにおける断面図である。なお、以下の説明では、半導体チップが接続される側を表面側とし、マザーボードやソケット等(以下、マザーボード等と称する)が接続される側を裏面側とする。
図1〜3に示す配線基板100は、コア基板2と、半導体チップ(不図示)との接続端子T1が複数形成され、コア基板2の表面側に積層されるビルドアップ層3(表面側)と、ビルドアップ層3に積層され、複数の接続端子T1間を充填する充填部材4と、充填部材4に積層され、接続端子T1の少なくとも一部を露出する開口5aが形成されたソルダーレジスト層5と、マザーボード等(不図示)との接続端子T11が複数形成され、コア基板2の裏面側に積層されるビルドアップ層13(裏面側)と、ビルドアップ層13に積層され、接続端子T11の少なくとも一部を露出する開口14aが形成されたソルダーレジスト層14と、を備える。
ビルドアップ層3は、コア基板2の表面側に積層された樹脂絶縁層31,33及び導体層32,34からなる。樹脂絶縁層31は、熱硬化性樹脂組成物からなり、表面に金属配線L2をなす導体層32が形成されている。また、樹脂絶縁層31には、コア導体層21と導体層32とを電気的に接続するビア35が形成されている。樹脂絶縁層33は、熱硬化性樹脂組成物からなり、表層に複数の接続端子T1を有する導体層34が形成されている。また、樹脂絶縁層33には、導体層32と導体層34とを電気的に接続するビア36が形成されている。ここで、樹脂絶縁層31,33及び導体層32は積層体を構成する。
ビルドアップ層13は、コア基板2の裏面側に積層された樹脂絶縁層131,133及び導体層132,134からなる。樹脂絶縁層131は、熱硬化性樹脂組成物からなり、裏面に金属配線L12をなす導体層132が形成されている。また、樹脂絶縁層131には、コア導体層22と導体層132とを電気的に接続するビア135が形成されている。樹脂絶縁層133は、熱硬化性樹脂組成物からなり、表層に1以上の接続端子T11を有する導体層134が形成されている。また、樹脂絶縁層133には、導体層132と導体層134とを電気的に接続するビア136が形成されている。
図4〜図11は、第1の実施形態に係る配線基板100の製造工程を示す図である。以下、図4〜図11を参照して、配線基板100の製造方法について説明する。
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール23となる貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール23内壁にスルーホール導体24を形成し、銅張積層板の両面に銅めっき層を形成する(図4(a)参照)。
コア基板2の表面及び裏面に、樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層31,131にビアホール37a,137aをそれぞれ形成する(図5(a)参照)。
次に、ビルドアップ層3の表層をなす複数の接続端子T1間を、接続端子T1よりも低い位置まで充填部材4で充填する。なお、接続端子T1間を充填部材4で充填するために、接続端子T1の表面(特に、側面)を粗化しておくことが好ましい。接続端子T1の表面は、例えば、メックエッチボンド(メック社製)等のエッチング液で処理することで粗化することができる。また、各接続端子T1の表面を粗化する代わりに、Sn(錫)、Ti(チタン)、Cr(クロム)、Ni(ニッケル)のいずれか1つの金属元素を各接続端子T1の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施し、充填部材4との接着性を向上させてもよい。
この第1の充填方法では、表層に接続端子T1が形成されたビルドアップ層3の表面に熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を接続端子T1よりも低くなるまで研磨することで、充填部材4を接続端子T1間に充填する。
この第2の充填方法では、表層に接続端子T1が形成されたビルドアップ層3の表面に熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、接続端子T1上面を覆う余分な絶縁性樹脂を除去した後、熱硬化させることで充填部材4を接続端子T1間に充填する。
この第3の充填方法では、表層に接続端子T1が形成されたビルドアップ層3の表面に熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、半導体素子の実装領域以外の領域をマスクし、接続端子T1よりも低くなるまで絶縁性樹脂をRIE(Reactive Ion Etching)等によりドライエッチングすることで、充填部材4を接続端子T1間に充填する。なお、この第3の充填方法で、充填部材4を接続端子T1間に充填する場合、充填部材4とソルダーレジスト層5とが一体的に形成される。
図8は、第4の充填方法の説明図である。以下、図8を参照して、第4の充填方法について説明する。第4の充填方法では、表層に配線導体T1が形成されたビルドアップ層3の表面に光硬化性の絶縁性樹脂を厚くコートした後(図8(a)参照)、後にソルダーレジスト層の開口5aとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像して、開口5aの外側領域となるべき絶縁性樹脂を光硬化させる(図8(b)参照)。次に、炭酸ナトリウム水溶液(濃度1重量%)に、この製造途中の配線基板100を短時間(未感光部の絶縁性樹脂表面が若干膨潤する程度の時間)浸漬する(図8(c)参照)。その後、水洗して膨潤した絶縁性樹脂を乳化させる(図8(d)参照)。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板100から除去する(図8(e)参照)。光硬化していない絶縁性樹脂の上端の位置が、各配線導体T1の上端より低い位置となるまで上記浸漬及び水洗を、それぞれ1回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。なお、この第4の充填方法で、充填部材4を接続端子T1間に充填する場合、充填部材4とソルダーレジスト層5とが一体的に形成される。
充填部材4及びビルドアップ層13の表面に、それぞれフィルム状のソルダーレジストをプレスして積層する。積層したフィルム状のソルダーレジストを露光・現像して、各接続端子T1の表面及び側面を露出させるNSMD形状の開口5aが形成されたソルダーレジスト層5と、各接続端子T11の表面の一部を露出させるSMD形状の開口14aが形成されたソルダーレジスト層14とを得る。なお、充填工程において上述した第3,第4の充填方法を採用した場合、充填部材4及びソルダーレジスト層5が一体的に形成されるため、この工程において、ソルダーレジスト層5を積層する必要はない。
次に、接続端子T1の露出面を過硫酸ナトリウム等によりエッチングして、接続端子T1表面の酸化膜等の不純物を除去するとともに、接続端子T1の主面Fの周囲に段差Lを形成する。その後、還元剤を用いた無電解還元めっきにより、接続端子T1,T11の露出面に金属めっき層Mを形成する。無電解置換めっきにより接続端子T1の露出面に金属めっき層Mを形成する場合は、接続端子T1の露出面の金属が置換されて金属めっき層Mが形成される。このため、接続端子T1の露出面を過硫酸ナトリウム等によりエッチングしなくとも、接続端子T1の主面Fの周囲に段差Lが形成される。
厚みが5〜30μmの半田層を接続端子T1の露出面にコートする場合、接続端子T1の露出面を少しだけエッチング(ソフトエッチング)し、接続端子T1の露出面に形成された酸化膜を除去する。この際、接続端子T1の主面Fの周囲に段差Lが形成される。次にSn(錫)粉末、Ag(銀)、Cu(銅)などの金属を含むイオン性化合物及びフラックスを混合したペースト(例えば、ハリマ化成株式会社:スーパーソルダー(製品名))を、接続端子T1の露出面全面を覆うように、SMD形状の開口14a内全体に薄く塗布する。その後、リフローを行い、接続端子T1の露出面にSnとAg、もしくは、Sn、Ag及びCuの合金からなる半田層を形成する。
厚みが10μm以下の半田層を接続端子T1の露出面にコートする場合、接続端子T1の露出面を少しだけエッチング(ソフトエッチング)し、接続端子T1の露出面に形成された酸化膜を除去する。この際、接続端子T1の主面Fの周囲に段差Lが形成される。次に、接続端子T1の露出面に無電解Sn(錫)めっきを行うことによりSnめっき層を形成し、このSnめっき層の全面を覆うようにしてフラックスを塗布する。その後、リフローを行い、接続端子T1にめっきされたSnめっき層を溶融させて接続端子T1の主面Fに半田層を形成する。この際、溶融したSnは、表面張力により、接続端子T1の主面Fに凝集する。
半田印刷により、接続端子T11上に形成された金属めっき層M上に半田ペーストを塗布した後、所定の温度と時間でリフローを行い、接続端子T11上に半田ボールBを形成する。
図12は、第2の実施形態における配線基板200の平面図(表面側)である。図13は、図12の線分I−Iにおける配線基板200の一部断面図である。図14は、配線基板200の表面側に形成された接続端子T2の構成図である。図14(a)は、接続端子T2の上面図である。図14(b)は、図3(a)のII−IIにおける断面図である。以下、図12〜図14を参照して配線基板200の構成について説明するが、図1〜図3を参照して説明した配線基板100と同一の構成については同一の符号を付して重複した説明を省略する。
配線基板200の表面側では、コア導体層21と電気的に接続する蓋めっき層41が形成され、この蓋めっき41と導体層32及び導体層32と導体層34とが、それぞれフィルドビア42及びフィルドビア43により電気的に接続されている。フィルドビア42,43は、ビアホール44aとビアホール44a内側にめっきにより充填されたビア導体44bとを有する。また、ビルドアップ層3の最表層には、後述する接続端子T2だけが形成され、接続端子T2と同一層において接続される配線パターンや配線パターンを覆うソルダーレジスト層は形成されていない。ここで、樹脂絶縁層31,33及び導体層32は積層体を構成する。
配線基板200の裏面側では、コア導体層22と電気的に接続する蓋めっき層141が形成され、この蓋めっき141と導体層132及び導体層132と導体層134とが、それぞれフィルドビア142及びフィルドビア143により電気的に接続されている。フィルドビア142,143は、ビアホール144aとビアホール144a内側にめっきにより充填されたビア導体144bとを有する。
図15は、第3の実施形態における配線基板300の平面図(表面側)である。図16は、図15の線分I−Iにおける配線基板300の一部断面図である。図17は、配線基板300の表面側に形成された接続端子T3の構成図である。図17(a)は、接続端子T3の上面図である。図17(b)は、図17(a)のII−IIにおける断面図である。
配線基板300の表面側は、コア導体層21と電気的に接続する蓋めっき層41が形成され、この蓋めっき41と導体層32とが、フィルドビア42により電気的に接続されている。フィルドビア42は、ビアホール44aとビアホール44a内側にめっきにより充填されたビア導体44bとを有する。
配線基板300の裏面側の構成は、コア導体層22と電気的に接続する蓋めっき層141が形成され、この蓋めっき141と導体層132とが、フィルドビア142により電気的に接続されている。フィルドビア142は、ビアホール144aとビアホール144a内側にめっきにより充填されたビア導体144bとを有する。また、導体層132上には、ビアを介さずに、マザーボード等(不図示)との接続端子T11が直接形成されている。
図18〜図19は、第3の実施形態に係る配線基板300の製造工程を示す図である。以下、図18〜図19を参照して、配線基板300の製造方法について説明する。なお、コア基板工程、充填工程、ソルダーレジスト層工程、めっき工程、バックエンド工程については、それぞれ、図4、図7〜図11を参照して説明した第1の実施形態に係る配線基板100の製造方法と同じであるため重複した説明を省略する。
コア基板2の表面及び裏面に、樹脂絶縁層31,131となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層31,131にビアホール44a,144aをそれぞれ形成する(図18参照(a))。
次に、めっきレジストMR1,MR11を剥離せずに、フォトレジストを樹脂絶縁層31,131上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストMR2,MR12を形成する。その後、このめっきレジストMR2,MR12をマスクとして、電解めっきにより、銅をめっきして、所望の銅めっきパターンを得る(図19(a)参照)。
図20は、第4の実施形態における配線基板400の平面図(表面側)である。図21は、図20の線分I−Iにおける配線基板400の一部断面図である。図22は、配線基板400の表面側の構成図である。図22は、配線基板400の表面側の接続端子T4の構成図である。図22(a)は、接続端子T4の上面図である。
図24は、第4の実施形態の変形例に係る配線基板400Aの表面側の接続端子の構成図である。以下、図24を参照して、この第4の実施形態の変形例に係る配線基板400Aの構成について説明するが、図20〜図23を参照して説明した第4の実施形態に係る配線基板400と同一の構成については、同一の符号を付して重複した説明を省略する。
図25は、第5の実施形態における配線基板500の平面図(表面側)である。図26は、図25の線分I−Iにおける配線基板500の一部断面図である。図27は、配線基板500の表面側に形成された接続端子T5の構成図である。図27(a)は、接続端子T5の上面図である。図27(b)は、図27(a)のII−IIにおける断面図である。
図28は、第6の実施形態における配線基板600の平面図(表面側)である。図29は、図28の線分I−Iにおける配線基板600の一部断面図である。図30は、配線基板600の表面側に形成された接続端子T6の構成図である。図30(a)は、接続端子T6の上面図である。図30(b)は、図30(a)のII−IIにおける断面図である。
図1〜図3を参照して説明した配線基板100、図12〜図14を参照して説明した配線基板200、図15〜図17を参照して説明した配線基板300、図20〜図22を参照して説明した配線基板400、図25〜図27を参照して説明した配線基板500及び図28〜図30を参照して説明した配線基板600では、接続端子T1〜T6間にそれぞれ充填する充填部材4の上面は、平坦(フラット)となっていたが、充填部材4の上面は、必ずしも平坦(フラット)である必要はなく、例えば、図31に示すように、充填部材4の上面が丸みを帯びた、いわゆるフィレット形状となっていても、同様の効果を得ることができる。
配線基板200の表面側では、コア導体層21と電気的に接続する蓋めっき層41が形成され、この蓋めっき層41と導体層32及び導体層32と導体層34とが、それぞれフィルドビア42及びフィルドビア43により電気的に接続されている。フィルドビア42,43は、ビアホール44aとビアホール44a内側にめっきにより充填されたビア導体44bとを有する。また、ビルドアップ層3の最表層には、後述する接続端子T2だけが形成され、接続端子T2と同一層において接続される配線パターンや配線パターンを覆うソルダーレジスト層は形成されていない。ここで、樹脂絶縁層31,33及び導体層32は積層体を構成する。
配線基板200の裏面側では、コア導体層22と電気的に接続する蓋めっき層141が形成され、この蓋めっき層141と導体層132及び導体層132と導体層134とが、それぞれフィルドビア142及びフィルドビア143により電気的に接続されている。フィルドビア142,143は、ビアホール144aとビアホール144a内側にめっきにより充填されたビア導体144bとを有する。
配線基板300の表面側は、コア導体層21と電気的に接続する蓋めっき層41が形成され、この蓋めっき層41と導体層32とが、フィルドビア42により電気的に接続されている。フィルドビア42は、ビアホール44aとビアホール44a内側にめっきにより充填されたビア導体44bとを有する。
配線基板300の裏面側の構成は、コア導体層22と電気的に接続する蓋めっき層141が形成され、この蓋めっき層141と導体層132とが、フィルドビア142により電気的に接続されている。フィルドビア142は、ビアホール144aとビアホール144a内側にめっきにより充填されたビア導体144bとを有する。また、導体層132上には、ビアを介さずに、マザーボード等(不図示)との接続端子T11が直接形成されている。
Claims (13)
- 絶縁層及び導体層がそれぞれ1層以上積層された積層体を有する配線基板であって、
前記積層体上に互いに離間して形成され、前記積層体との当接面に対向する第1の主面外周に段差が形成された複数の接続端子と、
前記複数の接続端子間に充填された充填部材と、
を有することを特徴とする配線基板。 - 前記充填部材は、前記複数の接続端子の各側面の少なくとも一部と当接していることを特徴とする請求項1に記載の配線基板。
- 前記複数の接続端子は、前記充填部材との当接面の少なくとも一部が粗化されていることを特徴とする請求項1又は請求項2に記載の配線基板。
- 前記充填部材は、ソルダーレジストとして機能することを特徴とする請求項1乃至請求項3のいずれか1項に記載の配線基板。
- 前記接続端子は、前記導体層上に直接形成されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の配線基板。
- 前記接続端子は、少なくとも一部が前記充填部材の表面から突出していることを特徴とする請求項1乃至請求項5のいずれか1項に記載の配線基板。
- 前記接続端子は、柱状形状であることを特徴とする請求項1乃至請求項6のいずれか1項に記載の配線基板。
- 前記複数の接続端子の側面には、前記充填部材と当接した当接面と、該当接面より上側であって前記充填部材の上面より下側において、前記充填部材と当接していない離間面と、が形成されていることを特徴とする請求項1乃至請求項7のいずれか1項に記載の配線基板。
- 配線パターンとの接続面を除く前記接続端子の側面全周にわたって、前記当接面及び前記離間面が形成されていることを特徴とする請求項8に記載の配線基板。
- 前記接続端子の側面全周にわたって、前記当接面及び前記離間面が形成されていることを特徴とする請求項8に記載の配線基板。
- 前記離間面と前記充填部材との間の隙間部の深さが、6μm以下であることを特徴とする請求項8乃至請求項10のいずれか1項に記載の配線基板。
- 前記離間面と前記充填部材との間の隙間部の幅が、6μm以下であることを特徴とする請求項8乃至請求項11のいずれか1項に記載の配線基板。
- 前記積層体上には、前記複数の接続端子を露出する開口を有するとともに前記接続端子と接続されてなる配線パターンを覆うソルダーレジスト層を有することを特徴とする請求項1乃至4のいずれか1項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012554547A JP5415632B2 (ja) | 2011-07-25 | 2012-05-16 | 配線基板 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161877 | 2011-07-25 | ||
JP2011161877 | 2011-07-25 | ||
JP2012001282 | 2012-01-06 | ||
JP2012001282 | 2012-01-06 | ||
PCT/JP2012/003201 WO2013014838A1 (ja) | 2011-07-25 | 2012-05-16 | 配線基板 |
JP2012554547A JP5415632B2 (ja) | 2011-07-25 | 2012-05-16 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5415632B2 JP5415632B2 (ja) | 2014-02-12 |
JPWO2013014838A1 true JPWO2013014838A1 (ja) | 2015-02-23 |
Family
ID=47600716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554547A Active JP5415632B2 (ja) | 2011-07-25 | 2012-05-16 | 配線基板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9485853B2 (ja) |
EP (1) | EP2632237B1 (ja) |
JP (1) | JP5415632B2 (ja) |
KR (1) | KR101296996B1 (ja) |
CN (1) | CN103229605B (ja) |
TW (1) | TWI473543B (ja) |
WO (1) | WO2013014838A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074178A (ja) * | 2011-09-28 | 2013-04-22 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
US9721878B2 (en) * | 2012-09-28 | 2017-08-01 | Intel Corporation | High density second level interconnection for bumpless build up layer (BBUL) packaging technology |
US10433421B2 (en) | 2012-12-26 | 2019-10-01 | Intel Corporation | Reduced capacitance land pad |
TWI514530B (zh) * | 2013-08-28 | 2015-12-21 | Via Tech Inc | 線路基板、半導體封裝結構及線路基板製程 |
JP6092752B2 (ja) * | 2013-10-30 | 2017-03-08 | 京セラ株式会社 | 配線基板 |
JP6051143B2 (ja) * | 2013-10-30 | 2016-12-27 | 京セラ株式会社 | 配線基板 |
JP5846185B2 (ja) | 2013-11-21 | 2016-01-20 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
JP6185880B2 (ja) * | 2014-05-13 | 2017-08-23 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
JP6230971B2 (ja) * | 2014-08-05 | 2017-11-15 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
TWI556383B (zh) * | 2014-08-29 | 2016-11-01 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
JP6235682B2 (ja) * | 2016-11-09 | 2017-11-22 | 京セラ株式会社 | 配線基板の製造方法 |
JP2018198275A (ja) * | 2017-05-24 | 2018-12-13 | イビデン株式会社 | コイル内蔵基板及びその製造方法 |
KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
US11545425B2 (en) | 2020-10-08 | 2023-01-03 | Qualcomm Incorporated | Substrate comprising interconnects embedded in a solder resist layer |
CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
US11823983B2 (en) | 2021-03-23 | 2023-11-21 | Qualcomm Incorporated | Package with a substrate comprising pad-on-pad interconnects |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346263B2 (ja) | 1997-04-11 | 2002-11-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP2002353593A (ja) * | 2001-05-25 | 2002-12-06 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
JP2003249840A (ja) * | 2001-12-18 | 2003-09-05 | Murata Mfg Co Ltd | 弾性表面波装置 |
JP2003209366A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | フレキシブル多層配線基板およびその製造方法 |
JP2003332720A (ja) * | 2002-05-14 | 2003-11-21 | Cmk Corp | 多層プリント配線板とその製造方法 |
TWI231028B (en) * | 2004-05-21 | 2005-04-11 | Via Tech Inc | A substrate used for fine-pitch semiconductor package and a method of the same |
JP2006344889A (ja) * | 2005-06-10 | 2006-12-21 | Nec Saitama Ltd | 大型電子部品の実装方法 |
TWI288590B (en) | 2005-10-31 | 2007-10-11 | Unimicron Technology Corp | Method of forming solder mask and circuit board with solder mask |
JP2007149998A (ja) * | 2005-11-29 | 2007-06-14 | Senju Metal Ind Co Ltd | フラットパッケージ型電子部品搭載用プリント基板およびその製造方法 |
JP2008140886A (ja) | 2006-11-30 | 2008-06-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
DK2165362T3 (da) | 2007-07-05 | 2012-05-29 | Aaac Microtec Ab | Through-wafer-via ved lav modstand |
US8238114B2 (en) | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
JP5020123B2 (ja) | 2008-03-03 | 2012-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP4356789B2 (ja) * | 2008-03-25 | 2009-11-04 | 住友ベークライト株式会社 | 回路基板 |
TWI362096B (en) | 2008-05-27 | 2012-04-11 | Unimicron Technology Corp | Method for fabricating pakage substrate |
US8686300B2 (en) * | 2008-12-24 | 2014-04-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP5573429B2 (ja) | 2009-08-10 | 2014-08-20 | 住友ベークライト株式会社 | 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置 |
JP5627097B2 (ja) * | 2009-10-07 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 配線基板 |
US8528200B2 (en) | 2009-12-18 | 2013-09-10 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
US8884432B2 (en) * | 2011-06-08 | 2014-11-11 | Tessera, Inc. | Substrate and assembly thereof with dielectric removal for increased post height |
-
2012
- 2012-05-16 CN CN201280003901.5A patent/CN103229605B/zh not_active Expired - Fee Related
- 2012-05-16 WO PCT/JP2012/003201 patent/WO2013014838A1/ja active Application Filing
- 2012-05-16 US US13/885,928 patent/US9485853B2/en active Active
- 2012-05-16 KR KR1020137012468A patent/KR101296996B1/ko active IP Right Grant
- 2012-05-16 JP JP2012554547A patent/JP5415632B2/ja active Active
- 2012-05-16 EP EP12817081.8A patent/EP2632237B1/en active Active
- 2012-07-24 TW TW101126537A patent/TWI473543B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2632237A4 (en) | 2015-03-18 |
EP2632237A1 (en) | 2013-08-28 |
KR20130063549A (ko) | 2013-06-14 |
JP5415632B2 (ja) | 2014-02-12 |
CN103229605B (zh) | 2016-06-08 |
US20140124242A1 (en) | 2014-05-08 |
TW201316851A (zh) | 2013-04-16 |
CN103229605A (zh) | 2013-07-31 |
EP2632237B1 (en) | 2019-07-10 |
KR101296996B1 (ko) | 2013-08-14 |
TWI473543B (zh) | 2015-02-11 |
WO2013014838A1 (ja) | 2013-01-31 |
US9485853B2 (en) | 2016-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5415632B2 (ja) | 配線基板 | |
JP5341227B1 (ja) | 配線基板 | |
JP5502139B2 (ja) | 配線基板 | |
JP5410580B1 (ja) | 配線基板 | |
JP5913063B2 (ja) | 配線基板 | |
JP2014078551A (ja) | 配線基板、配線基板の製造方法 | |
JP2013105908A (ja) | 配線基板 | |
JP5913055B2 (ja) | 配線基板 | |
JP2014089996A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5415632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |