JP5020123B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP5020123B2 JP5020123B2 JP2008052353A JP2008052353A JP5020123B2 JP 5020123 B2 JP5020123 B2 JP 5020123B2 JP 2008052353 A JP2008052353 A JP 2008052353A JP 2008052353 A JP2008052353 A JP 2008052353A JP 5020123 B2 JP5020123 B2 JP 5020123B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- wiring board
- layer
- exposed
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
図8に示す配線基板10では、その搭載面にソルダレジスト20,20から露出した導体パターン16,16・・が形成されている。この導体パターン16,16・・の各露出部には、図9に示す様に、導体パターン16,16・・の露出面の全面に付着した金属ろう材粉としてのはんだ粉を溶融して形成したはんだ層が形成されている。
かかる配線基板10に、図9に示す様に、半導体素子12をフリップチップ方式で搭載する際に、下記特許文献1では、導体パターン16,16・・の露出面に形成したはんだ層を溶融した後、溶融状態のはんだ100によって覆われている導体パターン16,16・・の各幅広部16aに対応する半導体素子12のバンプ22の先端を当接する。このとき、導体パターン16の露出面の全面を覆う溶融状態のはんだ100は、半導体素子12のバンプ22の周面に表面張力によって集まり、バンプ22と導体パターン16とを接合して電気的に接続する。
しかし、図8及び図9に示す配線基板10では、はんだで覆われた導体パターン16,16・・は、平坦な搭載面に形成されている。このため、配線基板10に導体パターン16,16・・の高密度化等を図るべく、導体パターン16,16・・を狭ピッチで形成すると、図10に示す如く、隣接する導体パターン16,16間で溶融はんだ100のブリッジが発生したり、はんだ残が発生することがある。かかる溶融はんだ100のブリッジやはんだ残が発生すると、その後に工業的な除去手段がなく、溶融はんだ100のブリッジやはんだ残が発生した配線基板10は不良品とせざるを得ない。
そこで、本発明は、搭載面に露出して形成された複数本の導体パターンの各露出面の全面が金属ろう材層で覆われた配線基板であって、導体パターンの狭ピッチ化によって、隣接する導体パターン間で金属ろう材のブリッジが発生したり、金属ろう材残が発生する従来の配線基板及びその製造方法の課題を解決し、導体パターンを狭ピッチ化しても、隣接する導体パターン間で金属ろう材のブリッジが発生したり、金属ろう材残が発生することを解消し得る配線基板の製造方法に関する。
図11に示す配線基板10の導体パターン16の露出面である当接面のみに付着したはんだ粉を溶融しても、樹脂層102によって溶融はんだ100は、隣接する導体パターン16の方向に広がることはなかった。
しかしながら、はんだ粉は、導体パターン16の当接面のみに付着しているに過ぎず、電子部品12のバンプ22と導体パターン16との当接を確実に固定するには、溶融はんだ100の量が不足していることが判明した。
すなわち、本発明は、電子部品をフリップチップ方式で搭載する搭載面に形成した複数本の導体パターンのうち、前記電子部品のバンプが当接する当接面及び両側面から成る露出面の全面を金属ろう材層によって覆い、前記金属ろう材層を溶融して、前記導体パターンに対応する電子部品のバンプを当接して電気的に接続する配線基板の製造方法において、前記電子部品のバンプが当接する前記導体パターンの露出面を金属層で被覆する工程と、該金属層で被覆した複数本の導体パターン間および導体パターン上を絶縁層で覆った後、上面の絶縁層を除去して前記金属層で被覆した導体パターンの少なくとも上面を露出させる工程と、前記金属層を除去することにより、前記導体パターンの側面が露出する溝を形成するとともに、前記導体パターン間に、前記金属ろう材層を溶融したとき、溶融状態の金属ろう材が隣接する導体パターン側に流出することを防止する隔壁を形成する工程と、前記導体パターンの露出面を金属ろう材層で覆う工程とを具備することを特徴とする配線基板の製造方法にある。
この導体パターンの露出面を覆うめっき金属層を、無電解めっきによって形成することによって、給電が困難な導体パターンの露出面でも容易にめっき金属層を形成できる。
また、金属ろう材層を、導体パターンの露出面に付着した金属ろう材粉を溶融して形成し、前記導体パターンの両側面の各々に沿って、露出する導体パターンの側壁面に前記金属ろう材粉を付着できる幅の溝を形成することによって、金属ろう材粉を導体パターンに振り掛けることにより、導体パターンの露出面を被覆する金属ろう材層を形成できる。
更に、導体パターンの両側に沿って、幅の等しい溝を形成することによって、溝内に露出する導体パターンの側壁面に均一厚さの金属ろう材層を形成でき、溶融金属ろう材量のバラツキを可及的に小さくできる。
この様にして形成した隔壁を、導体パターンと等しい高さに形成することによって、隔壁及び溝を容易に形成できる。
一方、隔壁を、導体パターンよりも高く形成することによって、隣接する導体パターン方向への溶融金属ろう材の流出を更に防止できる。
他方、隔壁を、導体パターンよりも低く形成することによって、導体パターンの側壁面に金属ろう材層を容易に形成できる。
しかも、隣接する導体パターン間には、溶融金属ろう材が他方の導体パターン方向に流出することを防止する隔壁が設けられている。このため、充分な量の溶融金属ろう材を提供できる金属ろう材層を導体パターンの露出面に確保しても、隣接する導体パターン間で金属ろう材のブリッジが発生したり、金属ろう材残が発生することを防止できる。
その結果、配線基板の導体パターンの狭ピッチ化を図っても、導体パターンと電子部品のバンプとの当接状態を確実に固定できる充分な量の溶融金属ろう材を確保しつつ、隣接する導体パターン間での金属ろう材のブリッジや金属ろう材残の発生を防止できる。
かかる導体パターン16,16・・の各両側には、図1(a)に示す様に、各導体パターン16に沿って同一幅の溝34,34が形成され、各導体パターン16の側壁面が溝34,34内に露出している。
従って、導体パターン16,16・・・の各々は、半導体素子12のバンプが当接する当接面及び側壁面が露出しており、図1(a)に示す様に、金属ろう材層としてのはんだ層30によって覆われている。
更に、導体パターン16,16・・の露出部間には、図1(a)に示す様に、絶縁層としての樹脂層32が形成されている。かかる樹脂層32は、図1(b)に示す様に、導体パターン16と同一高さであって、後述する様に、導体パターン16のはんだ層30を溶融した際に、溶融はんだが隣接する導体パターン16の方向に流出することを防止する隔壁としての役割を果たす。
この溝34の幅Wは、導体パターン16に付着したはんだ粉を溶融してはんだ層30を形成する場合は、導体パターン16の側壁面にはんだ粉を付着できる幅、具体的には5〜20μm程度とすることが好ましい。
図2(a)に示す導体パターン15は、半導体素子12のバンプと当接することのないものであって、ソルダレジスト20によって覆われている。
このめっき金属層18は、無電解めっきによって形成することによって、給電が困難な導体パターン16の露出面にも容易にめっき金属層18を形成できる。
かかる無電解めっきとして、無電解ニッケルめっきについて説明すると、めっき対象面を脱脂してからソフトエッチング及び酸洗浄した後、Pd活性化処理を施す。この際に、導体パターン16の露出面のみに選択的にPdの核付けを行う。次いで、所定の無電解ニッケルめっき液に配線基板を浸漬し、その浸漬時間を調整することによって、導体パターン16,16・・の露出面のみに均一厚さで且つ所定厚さのニッケルめっき金属層18を形成できる。
更に、図2(d)に示す配線基板10を、導体パターン16を形成する銅をエッチングしないが、めっき金属層18を形成するニッケルをエッチングするエッチング液に浸漬し、めっき金属層18をエッチングして除去する。
めっき金属層18を除去することによって、図2(e)に示す様に、導体パターン16,16・・の各側面に、導体パターン16の側壁面が露出する溝34が形成される。かかる溝34,34・・は均一幅であって、導体パターン16の側壁面に金属ろう材層30(図1)を形成できる幅である。例えば、金属ろう材層30としてのはんだ層を、導体パターン16の露出面に付着したはんだ粉を溶融して形成する場合には、導体パターン16の露出面にはんだ粉が付着できる幅、はんだ粉の平均粒径の2〜3倍、具体的には5〜20μm程度とすることが好ましい。
この際に、隣接する導体パターン16,16の間には、樹脂層32から成る隔壁が形成される。
図1に示す導体パターン16,16・・の各露出面に形成されたはんだ層30を溶融し、図9に示す様に、半導体素子12のバンプ22の先端を当接すると、導体パターン16の露出面の全面を覆う溶融状態のはんだは、半導体素子12のバンプ22の周面に表面張力によって集まり、バンプ22と導体パターン16とを接合して電気的に接続する。この際に、図1に示す導体パターン16,16・・では、その露出面である半導体素子12のバンプ22が当接する当接面及び両側面の三面に存在する溶融状態のはんだをバンプ22と導体パターン16との接合に利用できる。このため、バンプ22と導体パターン16とを確実に電気的に接合できる。
しかも、隣接する導体パターン16,16の間には、樹脂層32から成る隔壁が設けられている。このため、導体パターン16,16・・の各露出面に充分な量のはんだ層30が形成されていても、はんだ層30を溶融しても、隣接する導体パターン16,16の間ではんだのブリッジが発生したり、はんだ残が発生することを防止できる。
従って、図1に示す導体パターン16,16・・を具備する配線基板10では、導体パターン16,16・・の狭ピッチ化を図っても、導体パターン16と半導体素子12等の電子部品のバンプ22との当接状態を確実に固定できる充分な量のはんだを確保しつつ、隣接する導体パターン16,16の間でのはんだブリッジやはんだ残の発生を防止できる。
この場合には、図3(a)に示す導体パターン16,16・・の露出面を、厚さが均一で且つ所定厚さのめっき金属層18によって被覆し樹脂層32によって覆った後、図3(b)に示す様に、導体パターン16,16・・に対応する樹脂層32の部分のみをブラスト研磨して凹部を形成し、凹部の底面に導体パターン16,16・・のめっき金属層18を露出する。その際に、めっき金属層18を除去したとき、導体パターン16,16・・の表面と凹部底面とが同一面となるように、ブラスト研磨量を調整する。
次いで、めっき金属層18のみをエッチングで除去することによって、図3(c)に示す様に、導体パターン16,16・・の各側面に、導体パターン16の側壁面が露出する溝34を形成できる。
図4に示す配線基板10を製造するには、図2(c)に示す様に、配線基板10のニッケルから成るめっき金属層18によって被覆した、銅から成る導体パターン16,16・・を被覆する樹脂層32をブラスト研磨等によって研磨して、図5(a)に示す様に、導体パターン16を覆うめっき金属層18の表面を露出する。
次いで、めっき金属層18を形成するニッケルのみをエッチングして、導体パターン16を形成する銅をエッチングしないエッチング液によって、めっき金属層18のみをエッチングして除去する。かかるエッチング処理によって、図5(b)に示す様に、導体パターン16,16の間に隔壁として残る樹脂層32よりも低い導体パターン16を得ることができる。この導体パターン16の両側面には、導体パターン16に沿って、導体パターン16の側壁面が露出する溝34,34が形成される。
図6に示す配線基板10を製造するには、図2(c)に示す様に、配線基板10のニッケルから成るめっき金属層18によって被覆した、銅から成る導体パターン16,16・・を被覆する樹脂層32を、研磨粒子を研磨面に吹き付けるブラスト研磨によって研磨する。かかるブラスト研磨では、金属から成るめっき金属層18及び導体パターン16よりも柔らかい樹脂層32が研磨され易い。このため、樹脂層32に対してブラスト研磨を所定時間施すと、図7(a)に示す様に、樹脂層32からめっき金属層18及び導体パターン16が突出する。
次いで、めっき金属層18を形成するニッケルのみをエッチングして、導体パターン16を形成する銅をエッチングしないエッチング液によって、めっき金属層18のみをエッチングして除去する。かかるエッチング処理によって、図7(b)に示す様に、導体パターン16,16の間に隔壁として残る樹脂層32よりも高い導体パターン16を得ることができる。この導体パターン16の両側面には、導体パターン16に沿って、導体パターン16の側壁面が露出する溝34,34が形成される。
以上、説明してきた図1〜図7に示す配線基板の製造方法では、溝34を導体パターン16の露出面に形成した金属めっき層18をエッチングして形成しているが、溝34の幅のバラツキが許容できる場合には、樹脂層32として感光性樹脂を用いて溝34を形成してもよい。
また、溝34を樹脂層32,32間に形成したが、樹脂層32に代えてセラミックから成る絶縁層であってもよい。
12 電子部品(半導体素子)
15,16 導体パターン
16 導体パターン
16a 導体パターン16の幅広部
18 めっき金属層
20 ソルダレジスト
22 バンプ
30 はんだ層(金属ろう材層)
32 樹脂層(絶縁層)
34 溝
Claims (4)
- 電子部品をフリップチップ方式で搭載する搭載面に形成した複数本の導体パターンのうち、前記電子部品のバンプが当接する当接面及び両側面から成る露出面の全面を金属ろう材層によって覆い、前記金属ろう材層を溶融して、前記導体パターンに対応する電子部品のバンプを当接して電気的に接続する配線基板の製造方法において、
前記電子部品のバンプが当接する前記導体パターンの露出面を金属層で被覆する工程と、
該金属層で被覆した複数本の導体パターン間および導体パターン上を絶縁層で覆った後、上面の絶縁層を除去して前記金属層で被覆した導体パターンの少なくとも上面を露出させる工程と、
前記金属層を除去することにより、前記導体パターンの側面が露出する溝を形成するとともに、前記導体パターン間に、前記金属ろう材層を溶融したとき、溶融状態の金属ろう材が隣接する導体パターン側に流出することを防止する隔壁を形成する工程と、
前記導体パターンの露出面を金属ろう材層で覆う工程とを具備することを特徴とする配線基板の製造方法。 - 溝及び隔壁を、配線基板の搭載面に形成した複数本の導体パターンの露出面のみを厚さが均一で且つ所定厚さのめっき金属層で被覆した後、前記めっき金属層で被覆した導体パターンを覆う絶縁層の表面を研磨して、前記めっき金属層を露出し、次いで、前記めっき金属層のみをエッチングで除去して形成する請求項1記載の配線基板の製造方法。
- 導体パターンの露出面を覆うめっき金属層を、無電解めっきによって形成する請求項2記載の配線基板の製造方法。
- 金属ろう材層を、導体パターンの露出面に付着した金属ろう材粉を溶融して形成し、前記導体パターンの両側面の各々に沿って、露出する導体パターンの側壁面に前記金属ろう材粉を付着できる幅の溝を形成する請求項1〜3のいずれか一項記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008052353A JP5020123B2 (ja) | 2008-03-03 | 2008-03-03 | 配線基板の製造方法 |
US12/395,885 US8166648B2 (en) | 2008-03-03 | 2009-03-02 | Method of manufacturing a wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008052353A JP5020123B2 (ja) | 2008-03-03 | 2008-03-03 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009212228A JP2009212228A (ja) | 2009-09-17 |
JP2009212228A5 JP2009212228A5 (ja) | 2011-02-24 |
JP5020123B2 true JP5020123B2 (ja) | 2012-09-05 |
Family
ID=41012302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008052353A Expired - Fee Related JP5020123B2 (ja) | 2008-03-03 | 2008-03-03 | 配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8166648B2 (ja) |
JP (1) | JP5020123B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4972601B2 (ja) * | 2008-04-09 | 2012-07-11 | 新光電気工業株式会社 | 配線基板の製造方法 |
US9018653B2 (en) | 2010-09-03 | 2015-04-28 | Nichia Corporation | Light emitting device, circuit board, packaging array for light emitting device, and method for manufacturing packaging array for light emitting device |
KR101296996B1 (ko) | 2011-07-25 | 2013-08-14 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 |
JP5341227B1 (ja) | 2012-05-16 | 2013-11-13 | 日本特殊陶業株式会社 | 配線基板 |
JP5502139B2 (ja) | 2012-05-16 | 2014-05-28 | 日本特殊陶業株式会社 | 配線基板 |
JP5762376B2 (ja) | 2012-09-21 | 2015-08-12 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP6081875B2 (ja) * | 2013-04-28 | 2017-02-15 | 京セラ株式会社 | 配線基板の製造方法 |
DE102013215588A1 (de) * | 2013-08-07 | 2015-02-12 | Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg | Leiterplattenanordnung, Steuervorrichtung für ein Kühlerlüftermodul und Verfahren |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6379677U (ja) * | 1986-11-12 | 1988-05-26 | ||
JPH04273464A (ja) * | 1991-02-28 | 1992-09-29 | Furukawa Electric Co Ltd:The | 半導体チップのマウント方法 |
JP2907168B2 (ja) * | 1996-12-20 | 1999-06-21 | 日本電気株式会社 | 半導体装置および半導体装置と基板の接合構造 |
US6461953B1 (en) * | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
JP4087876B2 (ja) | 1998-08-10 | 2008-05-21 | 富士通株式会社 | ハンダバンプの形成方法 |
JP2001053111A (ja) * | 1999-08-10 | 2001-02-23 | Matsushita Electric Works Ltd | フリップチップ実装構造 |
JP3448025B2 (ja) * | 2000-10-31 | 2003-09-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
JP2006351559A (ja) * | 2003-06-23 | 2006-12-28 | Shinko Electric Ind Co Ltd | 配線基板および配線基板への半導体チップ実装構造 |
JP4006409B2 (ja) | 2004-03-17 | 2007-11-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2008
- 2008-03-03 JP JP2008052353A patent/JP5020123B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-02 US US12/395,885 patent/US8166648B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8166648B2 (en) | 2012-05-01 |
JP2009212228A (ja) | 2009-09-17 |
US20090218122A1 (en) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5020123B2 (ja) | 配線基板の製造方法 | |
US7851928B2 (en) | Semiconductor device having substrate with differentially plated copper and selective solder | |
KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
JP2009147029A (ja) | 配線基板及び電子部品の実装構造 | |
JP2008300691A (ja) | 配線基板およびその製造方法 | |
TWI449485B (zh) | 印刷電路板及其製造方法 | |
KR20060045986A (ko) | 프린트 배선기판, 그 제조방법 및 반도체 장치 | |
JP2009212228A5 (ja) | ||
JP2011096721A (ja) | 配線回路基板およびその製造方法 | |
TW201123326A (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
CN107920427B (zh) | 电路板的金属连接结构的制备方法和印刷电路板 | |
JP6473002B2 (ja) | バンプ付きプリント配線板 | |
JP6702108B2 (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
JPH01300588A (ja) | プリント配線板及びそのはんだ付け方法 | |
JP4972601B2 (ja) | 配線基板の製造方法 | |
JP2015050307A (ja) | 配線基板およびその製造方法 | |
KR101189337B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2010114289A (ja) | 配線基板の製造方法 | |
KR100775121B1 (ko) | 범프구조 및 범프를 이용한 칩 연결방법 | |
JP5562550B2 (ja) | はんだ被着方法 | |
JP2003318507A (ja) | 回路基板の製造法 | |
JP2018006397A (ja) | 配線基板およびその製造方法 | |
JP2007227788A (ja) | 配線基板の製造方法および半田ペースト |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5020123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |