JP6473002B2 - バンプ付きプリント配線板 - Google Patents
バンプ付きプリント配線板 Download PDFInfo
- Publication number
- JP6473002B2 JP6473002B2 JP2015002042A JP2015002042A JP6473002B2 JP 6473002 B2 JP6473002 B2 JP 6473002B2 JP 2015002042 A JP2015002042 A JP 2015002042A JP 2015002042 A JP2015002042 A JP 2015002042A JP 6473002 B2 JP6473002 B2 JP 6473002B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plated metal
- insulating layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 131
- 239000002184 metal Substances 0.000 claims description 131
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 60
- 239000004020 conductor Substances 0.000 claims description 60
- 229910000679 solder Inorganic materials 0.000 claims description 54
- 238000007747 plating Methods 0.000 claims description 51
- 238000007772 electroless plating Methods 0.000 claims description 46
- 229910052759 nickel Inorganic materials 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 239
- 239000004065 semiconductor Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 16
- 239000002585 base Substances 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000011295 pitch Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 239000000654 additive Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
Description
本発明は、バンプ付きプリント配線板に関する。
特許文献１は、パッケージ基板を開示している。そして、特許文献1は、パッケージ基板と半導体素子との接続部となるバンプを被覆絶縁層としてのソルダーレジスト層の開口内の導体パッド上へのはんだボールの搭載により形成することを示している。
パッケージ基板と半導体素子との接続部となるバンプは従来、例えばソルダーレジスト層の開口内に露出した導体パッド上に無電解ニッケルめっき層を形成し、その無電解ニッケルめっき層上に搭載したはんだボールをリフローすることで無電解ニッケルめっき層上にはんだ層を重ねた構成とされている。
しかしながら、無電解ニッケルめっきは析出速度が速いため、異常析出によるショートを生じる場合があり、また無電解ニッケルめっき層の高さの不揃いにより基板平坦性が悪化するという問題がある。
さらに、半導体素子の搭載時のバンプのリフローでソルダーレジスト層の表面と半導体素子との隙間高さが低くなるため、アンダーフィルの流動不均一による実装品質の悪化が生じる場合があり、またバンプの高い電気抵抗により基板の電気的機能が低下するという問題がある。
本発明の目的は、プリント配線板の平坦性の改善と、半導体素子の実装品質の改善と、プリント配線板の電気的機能の低下防止と、ショート等の不具合の発生防止である。
本発明のバンプ付きプリント配線板は、
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるものであって、
前記バンプは、
前記露出した導体パッド上に前記被覆絶縁層と同一もしくはそれより低い高さに形成されためっき金属ポストと、
前記めっき金属ポスト上に形成された、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層と、
を有しており、
複数の前記めっき金属嵩上げ層の上面は、研磨によって高さを揃えられている。
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるものであって、
前記バンプは、
前記露出した導体パッド上に前記被覆絶縁層と同一もしくはそれより低い高さに形成されためっき金属ポストと、
前記めっき金属ポスト上に形成された、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層と、
を有しており、
複数の前記めっき金属嵩上げ層の上面は、研磨によって高さを揃えられている。
前記めっき金属ポストは、例えばニッケルでもよいが、銅であると電気抵抗が低いので好ましい。前記めっき金属ポストは、電解めっきで形成されると好ましいが、無電解めっきで形成されてもよい。
前記めっき金属嵩上げ層は、ニッケルめっきで形成されると好ましい。また、前記めっき金属嵩上げ層は、無電解めっき層であると好ましいが、電解めっき層であってもよい。さらに、前記めっき金属嵩上げ層の少なくとも上面はパラジウムおよび／または金の無電解めっき被膜で被覆されていると、めっき金属嵩上げ層の腐食を防止でき、半導体素子のはんだバンプとの接合の際のはんだとの密着性も高いので好ましい。
前記被覆絶縁層と前記めっき金属嵩上げ層との間に無電解銅めっき層が形成されていると、前記被覆絶縁層と前記めっき金属嵩上げ層との密着性がよくなるので好ましい。
図１は、本発明のバンプ付きプリント配線板の一参考形態を示す断面図である。この参考形態のバンプ付きプリント配線板は、絶縁材料からなる基部絶縁層１と、基部絶縁層１上に形成された、導体パッド２ａを含む導体層２と、基部絶縁層１上に形成され、導体パッド２ａを露出する開口３ａを有する被覆絶縁層３と、開口３ａから露出した導体パッド２ａ上に形成されたバンプ４とを具えるものであり、バンプ４は、被覆絶縁層３の開口３ａから露出した導体パッド２ａ上に被覆絶縁層３と同一もしくはそれより低い高さに形成されためっき金属ポスト５と、めっき金属ポスト５上に形成されて被覆絶縁層３の上面より上方に突出するとともに開口３ａの外側まで形成されて被覆絶縁層３の上面の開口３ａの端縁よりも大きい外径を有しているめっき金属嵩上げ層６と、めっき金属嵩上げ層６の上面および側面全体を覆っている無電解めっき被膜７とを有している。
めっき金属ポスト５と導体パッド２ａとの間、めっき金属ポスト５と被覆絶縁層３の開口３ａの内壁面との間および、めっき金属嵩上げ層６と被覆絶縁層３の開口３ａの内壁面および上面との間には、電解めっきの際の電極となる無電解めっきシード層８が形成されている。基部絶縁層１は、図示されているような単層のものでもよいが、複数層の積層構造を有し、それらの絶縁層間に導体層２が形成されているものでもよい。
基部絶縁層１を形成する絶縁材料は、エポキシ等の樹脂でもよいがセラミックでもよい。導体層２は、導電性金属であればよいが銅であると好ましい。被覆絶縁層３を形成する材料は、絶縁性樹脂フィルムとしてのＡＢＦ（味の素ビルドアップフィルム：商品名）でもよいが通常のソルダーレジストでもよい。バンプ４同士のピッチ（中心間距離）は、３０μｍ以上で１８０μｍ以下が好ましい。これにより例えば搭載した半導体素子同士を超高密度配線で接続するパッケージ基板を形成できる。
めっき金属ポスト５を形成する金属めっきは、無電解ニッケルめっきまたは電解ニッケルめっきでもよいが電解銅めっきが好ましい。銅は、ニッケルよりも電気抵抗が低いのでプリント配線板の電気的機能の低下防止を図りやすいからである。また電解めっきは、無電解めっきよりも析出速度が速いので、ニッケルより析出速度の遅い銅でも比較的短時間で厚い層を形成できるからである。導体パッド２ａの上面からの金属ポスト５の高さは、導体パッド２ａの上面からの被覆絶縁層３の厚みに対応して、好ましくは７〜２５μｍとされる。
めっき金属ポスト５上のめっき金属嵩上げ層６は、半導体素子の搭載時に半導体素子のバンプのリフローにより半導体素子に接続される接続端子を構成してめっき金属ポスト５を嵩上げするとともに、めっき金属ポスト５が例えば銅で形成されている場合にその銅が半導体素子のバンプのはんだ内に拡散するのを防止すべく、めっき金属ポスト５の上端部に蓋をしてめっき金属ポスト５の上端部を被覆絶縁層３の開口３ａ内に封じ込める役割を果たす。めっき金属蓋層６がニッケルの場合に、その厚みは好ましくは２μｍ以上とされる。２μｍ以上の厚みのニッケルであれば、めっき金属ポスト５の銅がはんだ内に拡散するのを有効に防止できる。
めっき金属嵩上げ層６を覆う無電解めっき被膜７は、パラジウム膜と金膜との何れか一方または両者を重ね合わせたものとされる。これらの金属ははんだとの密着性がよく、しかも腐食に対する耐性が高いのでめっき金属嵩上げ層６を腐食から有効に保護する。
めっき金属嵩上げ層６と被覆絶縁層３の開口３ａの内壁面および上面との間に存在する無電解めっきシード層８は、好ましくは無電解銅めっき層とされる。めっき金属嵩上げ層６がニッケルの場合には、被覆絶縁層３を形成するソルダーレジストとの密着性が低い。無電解銅めっきシード層８は、めっき金属嵩上げ層６のニッケルと被覆絶縁層３のソルダーレジストとの密着性を高め、めっき金属ポスト５の銅の腐食を防止するとともにバンプ４の強度を高める。
バンプ４が、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層６を有しているため、半導体素子のバンプのリフローで溶融して被覆絶縁層３の表面と半導体素子との隙間高さが低くなることがないので、アンダーフィルの流動不均一による実装品質の悪化が防止される。バンプ４の全体をニッケルめっきで形成しないので、プリント配線板の電気的機能の低下とニッケルの析出過多によるショート等の不具合の発生が防止される。
以下に、本発明のバンプ付きプリント配線板の製造方法の一参考形態が図面に基づいて説明される。図２（Ａ）〜（Ｈ）は、図１に示されるプリント配線板の製造方法の一例を示す断面図である。
このバンプ付きプリント配線板の製造方法では、図２（Ａ）に示されるように、基部絶縁層１と基部絶縁層１上に形成されている導体層２とを有する中間基板が準備され、基部絶縁層１および導体層２上に被覆絶縁層３が形成されている。基部絶縁層１は、例えばエポキシ等の樹脂やセラミックで形成されている。導体層２は、例えばアディティブ法、セミアディティブ法、サブトラクティブ法等によって形成される。導体層２は、例えば銅で形成されている。導体層２は、半導体素子などの電子部品を搭載するための導体パッド２ａと、信号線や電源等の図示されない配線とを含む。被覆絶縁層３は、例えばエポキシ等の絶縁樹脂からなるソルダーレジストで形成されている。
図２（Ａ）に示されるように、被覆絶縁層３に、その被覆絶縁層３を貫通して導体パッド２ａに至る開口３ａが形成される。被覆絶縁層３の開口３ａは、例えばレーザ、好ましくは小径孔の形成に適しているＵＶレーザで形成される。レーザの出力を高くすることにより、被覆絶縁層３が十分に溶融し、開口３ａの内壁面は導体パッド２ａの表面に対し直線的に交差する倒立裁頭円錐状となる。レーザ光束を絞ることにより、被覆絶縁層３で被覆されている導体パッド２ａの表面に対する開口３ａの内壁面の交差角は４５°以上で９０°未満とされる。
複数の開口３ａが形成される場合の開口ピッチ（中心間距離）は好ましくは３０μｍ以上で１８０μｍ以下とされる。開口径は、好ましくは開口ピッチの１／２以下とされ、例えば開口ピッチ５５μｍに対し開口径２５μｍとされる。開口３ａの内壁面は、導体パッド２ａの表面に対し直角に交差する一定内径の円筒状とされてもよい。その場合、開口３ａは、レーザの代わりに例えばドライエッチング、プラズマエッチング、ライトエッチング等のエッチングを行い、その後にアルカリ脱脂処理を施すことで形成される。
図２（Ｂ）に示されるように、被覆絶縁層３の上面上および開口３ａの内壁面上に、無電解めっきシード層８が形成される。無電解めっきシード層８は、好ましくは銅めっきで形成される。
図２（Ｃ）に示されるように、被覆絶縁層３の上面上の無電解めっきシード層８上に、例えば紫外線硬化型のドライフィルムレジスト（ＤＦＲ）９が積層され、そのドライフィルムレジスト９上にマスクを配置して被覆絶縁層３の開口３ａに対応する位置を覆った状態で露光し、その後に現像することで、ドライフィルムレジスト９に覆絶縁層３の開口３ａを囲む開口９ａが形成される。ドライフィルムレジスト９の開口９ａの下端径は、覆絶縁層３の開口３ａの上端径よりも大径とされる。
図２（Ｄ）に示されるように、覆絶縁層３の開口３ａ内に、好ましくは電解銅めっきでめっき金属ポスト５が形成される。めっき金属ポスト５の上端面は、覆絶縁層３の上面と等しいかそれより低い高さに抑制される。
図２（Ｅ）に示されるように、覆絶縁層３の開口３ａ内およびドライフィルムレジスト９の開口９ａ内に、好ましくは無電解ニッケルめっきでめっき金属嵩上げ層６が形成される。この実施形態では、めっき金属嵩上げ層６の上端部６ａが、ドライフィルムレジスト９の開口９ａ内からドライフィルムレジスト９の上面の上方および開口９ａの半径方向外方に多少突出するように形成される。
図２（Ｆ）に示されるように、無電解めっきシード層８上からドライフィルムレジスト９が、例えば作業者による手作業で剥離され、めっき金属嵩上げ層６の外周面（側面）が露出するとともに、無電解めっきシード層８がめっき金属嵩上げ層６で覆われている部分を除いて露出する。
図２（Ｇ）に示されるように、無電解めっきシード層８の、めっき金属嵩上げ層６で覆われずに露出している部分が、エッチングにより除去される。
図２（Ｇ）に示されるように、無電解めっきシード層８の、めっき金属嵩上げ層６で覆われずに露出している部分が、エッチングにより除去される。
図２（Ｈ）に示されるように、めっき金属嵩上げ層６の上端面と外周面（側面）との全体が、例えばパラジウム−金（Ｐｄ−Ａｕ）膜からなる無電解めっき被膜７で被覆される。パラジウム−金膜の形成方法は、先ず例えば厚みが０．０３μｍのパラジウム膜を無電解めっきで形成した上に例えば厚みが０．０３μｍの金膜を無電解めっきで形成する。これにより、図１の参考形態のバンプ付きプリント配線板が製造される。
図３は、本発明のバンプ付きプリント配線板の一実施形態を示す断面図である。この実施形態のバンプ付きプリント配線板は、絶縁材料からなる基部絶縁層１と、基部絶縁層１上に形成された、導体パッド２ａを含む導体層２と、基部絶縁層１上に形成され、導体パッド２ａを露出する開口３ａを有する被覆絶縁層３と、開口３ａから露出した導体パッド２ａ上に形成されたバンプ４とを具えるものであり、バンプ４は、被覆絶縁層３の開口３ａから露出した導体パッド２ａ上に被覆絶縁層３と同一もしくはそれより低い高さに形成されためっき金属ポスト５と、めっき金属ポスト５上に形成されて被覆絶縁層３の上面より上方に突出するとともに開口３ａの外側まで形成されて被覆絶縁層３の上面の開口３ａの端縁よりも大きい外径を有しているめっき金属嵩上げ層６と、めっき金属嵩上げ層６の上面および側面全体を覆っている無電解めっき被膜７とを有している。
めっき金属ポスト５と導体パッド２ａとの間、めっき金属ポスト５と被覆絶縁層３の開口３ａの内壁面との間および、めっき金属嵩上げ層６と被覆絶縁層３の開口３ａの内壁面および上面との間には、電解めっきの際の電極となる無電解めっきシード層８が形成されている。基部絶縁層１は、図示されているような単層のものでもよいが、複数層の積層構造を有し、それらの絶縁層間に導体層２が形成されているものでもよい。
図３に示される実施形態が、図１に示される参考形態と異なる点は、めっき金属嵩上げ層６の上端面ひいてはそこを覆う無電解めっき被膜７が平坦になっている点と、めっき金属嵩上げ層６の上端部６ａがフランジ状に半径方向に突出していない点である。複数のバンプ４のめっき金属嵩上げ層６の上端面が後述の如く研磨によって高さを揃えられているので、バンプ４が、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層６を有しているため半導体素子のバンプのリフローで溶融して被覆絶縁層３の表面と半導体素子との隙間高さが低くなることがない点と相俟って、アンダーフィルの流動不均一による実装品質の悪化が防止される。めっき金属嵩上げ層６の上端部６ａがフランジ状に半径方向に突出していないので、バンプ４同士のショート等の不具合の発生が防止される。
図４（Ａ）〜（Ｅ）は、図３に示されるプリント配線板を製造するための、図２（Ｅ）〜（Ｈ）に示される製造方法に代わる製造方法の一例を示す断面図である。この製造方法は、図２（Ａ）〜（Ｄ）に示される工程を経た後、図４（Ａ）に示されるように、図２（Ｅ）におけると同様にして、覆絶縁層３の開口３ａ内およびドライフィルムレジスト９の開口９ａ内に、好ましくは無電解ニッケルめっきでめっき金属嵩上げ層６が形成される。めっき金属嵩上げ層６の上端部６ａが、ドライフィルムレジスト９の開口９ａ内から上方および半径方向外方に多少突出するように形成される。
図４（Ｂ）に示されるように、めっき金属嵩上げ層６の上端部６ａが、ドライフィルムレジスト９の上面の高さまで研磨される。めっき金属嵩上げ層６の上端部６ａの、ドライフィルムレジスト９の開口９ａ内から上方および半径方向外方に突出していた部分が除去される。バンプ４が複数形成される場合には、この研磨によりそれら複数のバンプ４のめっき金属嵩上げ層６の上端高さが揃えられる。
図４（Ｃ）に示されるように、図２（Ｆ）におけると同様にして、無電解めっきシード層８上からドライフィルムレジスト９が、例えば作業者による手作業で剥離され、めっき金属嵩上げ層６の外周面（側面）が露出するとともに、無電解めっきシード層８がめっき金属嵩上げ層６で覆われている部分を除いて露出する。
図４（Ｄ）に示されるように、図２（Ｇ）におけると同様にして、無電解めっきシード層８の、めっき金属嵩上げ層６で覆われずに露出している部分が、エッチングにより除去される。
図４（Ｄ）に示されるように、図２（Ｇ）におけると同様にして、無電解めっきシード層８の、めっき金属嵩上げ層６で覆われずに露出している部分が、エッチングにより除去される。
図４（Ｅ）に示されるように、図２（Ｈ）におけると同様にして、めっき金属嵩上げ層６の上端面と外周面（側面）との全体が、例えばパラジウム−金（Ｐｄ−Ａｕ）膜からなる無電解めっき被膜７で被覆される。パラジウム−金膜の形成方法は、先ず例えば厚みが０．０３μｍのパラジウム膜を無電解めっきで形成した上に例えば厚みが０．０３μｍの金膜を無電解めっきで形成する。これにより、図３の実施形態のバンプ付きプリント配線板が製造される。
図５は、本発明のバンプ付きプリント配線板の他の一参考形態を示す断面図である。この参考形態のバンプ付きプリント配線板は、絶縁材料からなる基部絶縁層１と、基部絶縁層１上に形成された、導体パッド２ａを含む導体層２と、基部絶縁層１上に形成され、導体パッド２ａを露出する開口３ａを有する被覆絶縁層３と、開口３ａから露出した導体パッド２ａ上に形成されたバンプ４とを具えるものであり、バンプ４は、被覆絶縁層３の開口３ａから露出した導体パッド２ａ上に被覆絶縁層３と同一高さに形成されためっき金属ポスト５と、被覆絶縁層３上に形成され、金属ポスト５の上端面の少なくとも一部を露出する開口１０ａを有する薄ソルダーレジスト層１０と、開口１０ａから露出しためっき金属ポスト５上に形成されて被覆絶縁層３の上面および薄ソルダーレジスト層１０の上面より上方に突出し、めっき金属ポスト５を嵩上げしているめっき金属嵩上げ層６と、めっき金属嵩上げ層６の上面および側面全体を覆っている無電解めっき被膜７とを有している。
めっき金属ポスト５と導体パッド２ａとの間および、めっき金属ポスト５と被覆絶縁層３の開口３ａの内壁面との間には、電解めっきの際の電極となる無電解めっきシード層８が形成されている。無電解めっきシード層８は、好ましくは無電解銅めっき層とされる。基部絶縁層１は、図示されているような単層のものでもよいが、複数層の積層構造を有し、それらの絶縁層間に導体層２が形成されているものでもよい。
基部絶縁層１を形成する絶縁材料は、エポキシ等の樹脂でもよいがセラミックでもよい。導体層２は、導電性金属であればよいが銅であると好ましい。被覆絶縁層３を形成する材料は、絶縁性樹脂フィルムとしてのＡＢＦ（味の素ビルドアップフィルム：商品名）でもよいが通常のソルダーレジストでもよい。バンプ４同士のピッチ（中心間距離）は、３０μｍ以上で１８０μｍ以下が好ましい。これにより例えば搭載した半導体素子同士を超高密度配線で接続するパッケージ基板を形成できる。
めっき金属ポスト５を形成する金属めっきは、無電解ニッケルめっきまたは電解ニッケルめっきでもよいが電解銅めっきが好ましい。銅は、ニッケルよりも電気抵抗が低いのでプリント配線板の電気的機能の低下防止を図りやすいからである。また電解めっきは、無電解めっきよりも析出速度が速いので、ニッケルより析出速度の遅い銅でも比較的短時間で厚い層を形成できるからである。導体パッド２ａの上面からの金属ポスト５の高さは、導体パッド２ａの上面からの被覆絶縁層３の厚みに対応して、好ましくは７〜２５μｍとされる。
めっき金属ポスト５上のめっき金属嵩上げ層６は、半導体素子の搭載時に半導体素子のバンプのリフローにより半導体素子に接続される接続端子を構成してめっき金属ポスト５を嵩上げするとともに、めっき金属ポスト５が例えば銅で形成されている場合にその銅が半導体素子のバンプのはんだ内に拡散するのを防止すべく、めっき金属ポスト５の上端部と半導体素子のバンプとの間に介在する役割を果たす。めっき金属嵩上げ層６がニッケルの場合に、その厚みは好ましくは２μｍ以上とされる。２μｍ以上の厚みのニッケルであれば、めっき金属ポスト５の銅がはんだ内に拡散するのを有効に防止できる。
めっき金属嵩上げ層６を覆う無電解めっき被膜７は、パラジウム膜と金膜との何れか一方または両者を重ね合わせたものとされる。これらの金属ははんだとの密着性がよく、しかも腐食に対する耐性が高いのでめっき金属嵩上げ６を腐食から有効に保護する。
薄ソルダーレジスト層１０を形成する材料は、ドライフィルムレジスト９と同様の絶縁性樹脂フィルムでもよいが通常のソルダーレジストでもよい。薄ソルダーレジスト層１０の厚みは被覆絶縁層３よりは薄くされるが、好ましくは２μｍ以上とされる。薄ソルダーレジスト層１０は、めっき金属ポスト５の銅の腐食を防止する。
バンプ４が、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層６を有しているため、半導体素子のバンプのリフローで溶融して被覆絶縁層３の表面と半導体素子との隙間高さが低くなることがないので、アンダーフィルの流動不均一による実装品質の悪化が防止される。バンプ４の全体をニッケルめっきで形成しないので、プリント配線板の電気的機能の低下とニッケルの析出過多によるショート等の不具合の発生が防止される。
図６（Ａ）〜（Ｈ）は、図５に示されるプリント配線板の製造方法の一例を示す断面図である。このバンプ付きプリント配線板の製造方法では、図２に示される方法と同様、図６（Ａ）に示されるように、基部絶縁層１と基部絶縁層１上に形成されている導体層２とを有する中間基板が準備され、基部絶縁層１および導体層２上に被覆絶縁層３が形成されている。
基部絶縁層１は、例えばエポキシ等の樹脂やセラミックで形成されている。導体層２は、例えばアディティブ法、セミアディティブ法、サブトラクティブ法等によって形成される。導体層２は、例えば銅で形成されている。導体層２は、半導体素子などの電子部品を搭載するための導体パッド２ａと、信号線や電源等の図示されない配線とを含む。被覆絶縁層３は、例えばエポキシ等の絶縁樹脂からなるソルダーレジストで形成されている。
図６（Ａ）に示されるように、被覆絶縁層３に、その被覆絶縁層３を貫通して導体パッド２ａに至る開口３ａが形成される。被覆絶縁層３の開口３ａは、例えばレーザ、好ましくは小径孔の形成に適しているＵＶレーザで形成される。
複数の開口３ａが形成される場合の開口ピッチ（中心間距離）は好ましくは３０μｍ以上で１８０μｍ以下とされる。開口径は、好ましくは開口ピッチの１／２以下とされ、例えば開口ピッチ５５μｍに対し開口径２５μｍとされる。開口３ａの内壁面は、導体パッド２ａの表面に対し直角に交差する一定内径の円筒状とされてもよい。その場合、開口３ａは、レーザの代わりに例えばドライエッチング、プラズマエッチング、ライトエッチング等のエッチングを行い、その後にアルカリ脱脂処理を施すことで形成される。
図６（Ｂ）に示されるように、被覆絶縁層３の上面上および開口３ａの内壁面上に、無電解めっきシード層８が形成される。無電解めっきシード層８は、好ましくは銅めっきで形成される。
図６（Ｃ）に示されるように、被覆絶縁層３の上面上および開口３ａ内の無電解めっきシード層８上に、その無電解めっきシード層８を電極として、好ましくは電解めっきでめっき金属ポスト５の部分を含むめっき金属層が形成される。
図６（Ｃ）に示されるように、被覆絶縁層３の上面上および開口３ａ内の無電解めっきシード層８上に、その無電解めっきシード層８を電極として、好ましくは電解めっきでめっき金属ポスト５の部分を含むめっき金属層が形成される。
図６（Ｄ）に示されるように、被覆絶縁層３の上面上の無電解めっきシード層８とその上のめっき金属層とが研磨等の研削で平坦に除去されて、被覆絶縁層３の開口３ａ内に無電解めっきシード層８とめっき金属ポスト５とが残留する。めっき金属ポスト５の上端面は、覆絶縁層３の上面と等しい高さに形成される。
図６（Ｅ）に示されるように、被覆絶縁層３の上面および無電解めっきシード層８とめっき金属ポスト５との上端面上にそれらを覆うように、例えば紫外線硬化型のドライフィルムレジスト（ＤＦＲ）からなる薄ソルダーレジスト層１０が積層される。
図６（Ｆ）に示されるように、その薄ソルダーレジスト層１０上にマスクを配置して被覆絶縁層３の開口３ａに対応する位置を覆った状態で露光し、その後に現像することで、薄ソルダーレジスト層１０に覆絶縁層３の開口３ａと重なる開口１０ａが形成される。薄ソルダーレジスト層１０の開口１０ａの下端径は、好ましくは覆絶縁層３の開口３ａの上端径よりも小径とされる。
図６（Ｇ）に示されるように、薄ソルダーレジスト層１０の開口１０ａ内に、好ましくは無電解ニッケルめっきでめっき金属嵩上げ層６が形成される。この実施形態では、めっき金属嵩上げ層６の上端部６ａが、薄ソルダーレジスト層１０の開口１０ａ内から薄ソルダーレジスト層１０の上面の上方および開口１０ａの半径方向外方に多少突出するように形成される。
図６（Ｈ）に示されるように、めっき金属嵩上げ層６の上端面と外周面（側面）との全体が、例えばパラジウム−金（Ｐｄ−Ａｕ）膜からなる無電解めっき被膜７で被覆される。パラジウム−金膜の形成方法は、先ず例えば厚みが０．０３μｍのパラジウム膜を無電解めっきで形成した上に例えば厚みが０．０３μｍの金膜を無電解めっきで形成する。これにより、図５の参考形態のバンプ付きプリント配線板が製造される。
図７は、この発明の実施形態のバンプ付きプリント配線板の一適用例を示す断面図である。この適用例では、半導体素子Ｅ１，Ｅ２を搭載した下側パッケージ基板Ｐ１上に、半導体素子Ｅ３を搭載した上側パッケージ基板Ｐ２が積層されるとともに電気的に接続されたパッケージオンパッケージ（ＰＯＰ）型のプリント配線基板のうち下側パッケージ基板Ｐ１に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板が適用されており、下側パッケージ基板Ｐ１は、半導体素子Ｅ１，Ｅ２の微細化した端子ピッチに対応したピッチの中央部領域の導体パッド２ａ上にこの発明に基づいて形成された、小径のめっき金属ポスト５Ａとその上のめっき金属嵩上げ層６および図示しない無電解めっき被膜とを有するバンプ４を介して半導体素子Ｅ１，Ｅ２の端子と接続するとともに、上側パッケージ基板Ｐ２の大きな端子ピッチに対応した周辺領域の導体パッド２ａ上にこの発明に基づいて形成された、小径めっき金属ポスト５Ａよりも大径の大径めっき金属ポスト５Ｂとその上のめっき金属嵩上げ層６および図示しない無電解めっき被膜とを有するバンプ４を介して上側パッケージ基板Ｐ２の下面の端子に接続している。
図８は、この発明の実施形態のバンプ付きプリント配線板の他の一適用例を示す断面図である。この適用例では、多層プリント配線板Ｐ３の外層２層分に形成された凹部内に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板Ｐ４が埋設されており、プリント配線板Ｐ４は、多層プリント配線基板Ｐ３上に実装される半導体素子としての例えばメモリチップＣ１とＣＰＵチップＣ２とのそれぞれの微細化した端子ピッチに対応したピッチの導体パッド２ａ上にこの発明に基づいて形成された、めっき金属ポスト５とその上のめっき金属嵩上げ層６および図示しない無電解めっき被膜とを有するバンプ４を介してメモリチップＣ１とＣＰＵチップＣ２との端子同士を接続し、基板上（内）広帯域信号伝送路（Ｗｉｄｅ Ｂａｎｄ Ｓｉｇｎａｌｉｎｇ ｏｎ／ｉｎ Ｓｕｂｓｔｒａｔｅ）を構成する。なお、実施形態のバンプ付きプリント配線板Ｐ４は、多層プリント配線基板Ｐ３の２層の外層上に搭載されて、例えばメモリチップＣ１とＣＰＵチップＣ２とを接続してもよい。
図１および図５に示される参考形態並びに図３に示される実施形態のバンプ付きプリント配線板のバンプ４ははんだ層を有していないが、この発明のバンプ付きプリント配線板のバンプは、無電解めっき被膜７上にはんだ層を有していてもよく、あるいはめっき金属嵩上げ層６上に無電解めっき被膜７に代えてはんだ層を有していても良い。はんだ層は、無電解めっき被膜７やめっき金属嵩上げ層６の位置に開口を持つマスクを用いてフラックスおよびはんだボールを無電解めっき被膜７やめっき金属嵩上げ層６上に搭載し、そのはんだボールの加熱によるリフローによって形成しても良く、あるいは印刷によってはんだ粉とフラックスとを含むはんだペーストを印刷によって無電解めっき被膜７やめっき金属嵩上げ層６上に搭載し、そのはんだペーストの加熱によるリフローによって形成しても良い。
図５に示される参考形態のバンプ付きプリント配線板のバンプ４の一変形例として、薄ソルダーレジスト層１０の表面より低い高さで、薄ソルダーレジスト層１０の開口１０ａ内に例えばニッケルのめっき金属嵩上げ層６を形成し、そのめっき金属嵩上げ層６上に直接あるいは無電解めっき被膜７を介して印刷ではんだ層を形成する場合、通常のはんだ粉（Ｓｎ等）の粒径を平均６．３μｍとするとはんだ粉の隙間に気泡を取り込み易くなるところ、はんだ粉の粒径を例えば平均２．７μｍ等の小径に変更することで、はんだ粉の隙間に気泡を取り込みにくくなり、薄ソルダーレジスト層１０の開口１０ａ内へのはんだ粉の充填性が向上する。
１ 基部絶縁層
２ 導体層
２ａ 導体パッド
３ 被覆絶縁層
３ａ 開口
４ バンプ
５ めっき金属ポスト
５Ａ 小径めっき金属ポスト
５Ｂ 大径めっき金属ポスト
６ めっき金属嵩上げ層
６ａ 上端部
７ 無電解めっき被膜
８ 無電解めっきシ−ド層
９ ドライフィルムレジスト（ＤＦＲ）
９ａ 開口
Ｃ１ メモリチップ
Ｃ２ ＣＰＵチップ
Ｅ１，Ｅ２，Ｅ３ 半導体素子
Ｐ１ 下側パッケージ基板
Ｐ２ 上側パッケージ基板
Ｐ３ 多層プリント配線板
Ｐ４ バンプ付きプリント配線板
２ 導体層
２ａ 導体パッド
３ 被覆絶縁層
３ａ 開口
４ バンプ
５ めっき金属ポスト
５Ａ 小径めっき金属ポスト
５Ｂ 大径めっき金属ポスト
６ めっき金属嵩上げ層
６ａ 上端部
７ 無電解めっき被膜
８ 無電解めっきシ−ド層
９ ドライフィルムレジスト（ＤＦＲ）
９ａ 開口
Ｃ１ メモリチップ
Ｃ２ ＣＰＵチップ
Ｅ１，Ｅ２，Ｅ３ 半導体素子
Ｐ１ 下側パッケージ基板
Ｐ２ 上側パッケージ基板
Ｐ３ 多層プリント配線板
Ｐ４ バンプ付きプリント配線板
Claims (7)
- 絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるバンプ付きプリント配線板において、
前記バンプは、
前記露出した導体パッド上に前記被覆絶縁層と同一もしくはそれより低い高さに形成されためっき金属ポストと、
前記めっき金属ポスト上に形成された、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層と、
を有しており、
複数の前記めっき金属嵩上げ層の上面は、研磨によって高さを揃えられている。 - 請求項１記載のバンプ付きプリント配線板であって、
前記めっき金属ポストは銅で形成されている。 - 請求項１記載のバンプ付きプリント配線板であって、
前記めっき金属ポストは電解めっきで形成されたものである。 - 請求項１記載のバンプ付きプリント配線板であって、
前記めっき金属嵩上げ層は、ニッケルめっきで形成されている。 - 請求項１記載のバンプ付きプリント配線板であって、
前記めっき金属嵩上げ層は、無電解めっき層または電解めっき層である。 - 請求項１記載のバンプ付きプリント配線板であって、
前記めっき金属嵩上げ層の少なくとも上面は、パラジウムおよび／または金の無電解めっき被膜で被覆されている。 - 請求項１記載のバンプ付きプリント配線板であって、
前記被覆絶縁層と前記めっき金属嵩上げ層との間に無電解銅めっき膜が形成されている。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015002042A JP6473002B2 (ja) | 2015-01-08 | 2015-01-08 | バンプ付きプリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015002042A JP6473002B2 (ja) | 2015-01-08 | 2015-01-08 | バンプ付きプリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016127222A JP2016127222A (ja) | 2016-07-11 |
| JP6473002B2 true JP6473002B2 (ja) | 2019-02-20 |
Family
ID=56359753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015002042A Active JP6473002B2 (ja) | 2015-01-08 | 2015-01-08 | バンプ付きプリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6473002B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7430481B2 (ja) | 2018-05-31 | 2024-02-13 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| CN112289688B (zh) * | 2019-07-22 | 2024-05-07 | 盛合晶微半导体(江阴)有限公司 | 一种重新布线层的制备方法 |
| JP7472484B2 (ja) | 2019-12-16 | 2024-04-23 | Ｔｏｐｐａｎホールディングス株式会社 | 複合配線基板及び複合配線基板の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008228A (ja) * | 2001-06-22 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2004165573A (ja) * | 2002-11-15 | 2004-06-10 | Kyocera Corp | 配線基板の製造方法 |
| JP2004200412A (ja) * | 2002-12-18 | 2004-07-15 | Kyocera Corp | 半田バンプ付き配線基板およびその製造方法 |
| JP5279180B2 (ja) * | 2005-10-03 | 2013-09-04 | ローム株式会社 | 半導体装置 |
| KR20100060968A (ko) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | 메탈 포스트를 구비한 기판 및 그 제조방법 |
| US8835217B2 (en) * | 2010-12-22 | 2014-09-16 | Intel Corporation | Device packaging with substrates having embedded lines and metal defined pads |
-
2015
- 2015-01-08 JP JP2015002042A patent/JP6473002B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016127222A (ja) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5456103B2 (ja) | 配線基板及び半導体装置の製造方法 | |
| JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
| KR101131288B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| TWI680701B (zh) | 配線基板及其製造方法 | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| JP2016076533A (ja) | バンプ付きプリント配線板およびその製造方法 | |
| US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
| US8809692B2 (en) | Wiring board | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2015026722A (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
| JP2017084997A (ja) | プリント配線板及びその製造方法 | |
| JP2006237151A (ja) | 配線基板および半導体装置 | |
| JP2017152536A (ja) | プリント配線板及びその製造方法 | |
| JPWO2012102303A1 (ja) | 電子部品モジュールおよび電子部品素子 | |
| US20160100482A1 (en) | Printed wiring board with metal post and method for manufacturing the same | |
| JP6473002B2 (ja) | バンプ付きプリント配線板 | |
| JP2016122776A (ja) | バンプ付きプリント配線板およびその製造方法 | |
| JP2010232616A (ja) | 半導体装置及び配線基板 | |
| JP2014045190A (ja) | 印刷回路基板の製造方法 | |
| US9373576B2 (en) | Flip chip pad geometry for an IC package substrate | |
| JP2017045923A (ja) | バンプ付きプリント配線板およびその製造方法 | |
| JP6587891B2 (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6473002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |