JP5279180B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5279180B2 JP5279180B2 JP2006271658A JP2006271658A JP5279180B2 JP 5279180 B2 JP5279180 B2 JP 5279180B2 JP 2006271658 A JP2006271658 A JP 2006271658A JP 2006271658 A JP2006271658 A JP 2006271658A JP 5279180 B2 JP5279180 B2 JP 5279180B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- sealing resin
- post
- embedded
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 229920005989 resin Polymers 0.000 claims abstract description 112
- 239000011347 resin Substances 0.000 claims abstract description 112
- 238000007789 sealing Methods 0.000 claims abstract description 109
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000010030 laminating Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000007769 metal material Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 15
- 239000003822 epoxy resin Substances 0.000 description 13
- 229920000647 polyepoxide Polymers 0.000 description 13
- 230000001464 adherent effect Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 230000008602 contraction Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05017—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置に関し、とくに、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）技術が適用された半導体装置に関する。
最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
ＷＬ−ＣＳＰ技術が適用された半導体装置は、図１１に示すように、表面全域がパッシベーション膜９１で覆われた半導体チップ９２と、パッシベーション膜９１上に積層されたポリイミド層９３と、ポリイミド層９３上に形成された再配線９４と、ポリイミド層９３および再配線９４上に積層された封止樹脂層９５と、封止樹脂層９５上に配置されたはんだボール９６とを備えている。パッシベーション膜９１には、内部配線の一部を電極パッド９７として露出させるためのパッド開口９８が形成されている。そして、再配線９４は、ポリイミド層９３に貫通して形成された貫通孔９９を介して、その電極パッド９７に接続されている。また、再配線９４は、封止樹脂層９５を貫通するポスト１００を介して、はんだボール９６と接続されている。この半導体装置は、はんだボール９６が実装基板上のパッドに接続されることによって、実装基板への実装（実装基板に対する電気的および機械的な接続）が達成される。
ＷＬ−ＣＳＰ技術が適用された半導体装置は、図１１に示すように、表面全域がパッシベーション膜９１で覆われた半導体チップ９２と、パッシベーション膜９１上に積層されたポリイミド層９３と、ポリイミド層９３上に形成された再配線９４と、ポリイミド層９３および再配線９４上に積層された封止樹脂層９５と、封止樹脂層９５上に配置されたはんだボール９６とを備えている。パッシベーション膜９１には、内部配線の一部を電極パッド９７として露出させるためのパッド開口９８が形成されている。そして、再配線９４は、ポリイミド層９３に貫通して形成された貫通孔９９を介して、その電極パッド９７に接続されている。また、再配線９４は、封止樹脂層９５を貫通するポスト１００を介して、はんだボール９６と接続されている。この半導体装置は、はんだボール９６が実装基板上のパッドに接続されることによって、実装基板への実装（実装基板に対する電気的および機械的な接続）が達成される。
このような半導体装置の製造工程では、複数の半導体チップが作り込まれたウエハが用意される。まず、このウエハの状態で、ウエハの表面を被覆しているパッシベーション膜９１上に、ポリイミド層９３および再配線９４が形成される。次に、再配線９４上の所定位置に、めっきなどの手法によってポスト１００が形成される。その後、ウエハの表面に、封止樹脂層９５の材料であるエポキシ樹脂がポスト１００を埋没させるように供給される。そして、そのエポキシ樹脂の硬化後に、エポキシ樹脂の表面がグラインダで研削されて、ポスト１００の表面（先端面）がエポキシ樹脂から露出される。
ところが、ポスト１００を形成する銅などの金属材料は、延性を有しているため、グラインダによるエポキシ樹脂の研削時に、そのグラインダにつられて、ポスト１００の先端部が、図１１に仮想線で示すように、エポキシ樹脂（封止樹脂層９５）の表面上に延びて拡がる（だれる）。このような金属材料のだれは、たとえば、複数のポスト１００間での短絡などの問題を生じるおそれがある。
そこで、グラインダによるエポキシ樹脂の研削後には、ウエハの表面にアンモニア系のエッチング液が供給されて、エポキシ樹脂の表面に延びて拡がった金属材料を除去するためのエッチング処理が行われる。このエッチング処理の後、ポスト１００上に、はんだボール９６が形成される。そして、ウエハ内の各半導体チップ間に設定されたダイシングラインに沿って、ウエハが切断（ダイシング）される。これにより、図１１に示す構成の半導体装置が得られる。
特開２００１−２１０７６０号公報
エッチング処理後は、図１１に示すように、ポスト１００の先端面の位置が、封止樹脂層９５の表面の位置よりも一段低くなる。そのため、ポスト１００上に形成されるはんだボール９６の基端部には、封止樹脂層９５の表面と封止樹脂層９５のポスト１００の側面に接触する面（ポスト１００が配置されている貫通孔の内面）とにより形成される角部１０１が当接する。このような角部１０１がはんだボール９６に当接していると、半導体チップ９２や実装基板に熱膨張／収縮が生じたときなどに、その角部１０１とはんだボール９６との当接部分に応力が集中し、その応力によって、はんだボール９６にクラックが入るなどの損傷を生じるおそれがある。
そこで、本発明の目的は、ポスト上の外部接続端子に対して局所的に応力が集中するのを防止することができ、これにより外部接続端子の損傷の発生を防止することができる半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体チップと、この半導体チップの表面上に積層された封止樹脂層と、この封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、前記封止樹脂層上に突出し、その突出した部分の周縁部が前記封止樹脂層の表面と前記積層方向に対向して接触するポストと、前記封止樹脂層上に設けられ、前記ポストに接続された外部接続端子とを含み、前記ポストは、前記封止樹脂層に形成された貫通孔内に埋設された埋設部と、この埋設部に接続され、先端部分が前記封止樹脂層上に突出した突出部とを備えており、前記ポストの側面において、前記埋設部と前記突出部との接続部が、前記貫通孔の内面において前記封止樹脂層に接しており、前記突出部の先端部分が、前記封止樹脂層の表面と前記積層方向に対向して接触する周縁部を有し、前記封止樹脂層の表面と前記貫通孔の内面とにより形成される角部を覆っていることを特徴とする、半導体装置である。
この構成によれば、ポストの封止樹脂層から突出した部分の周縁部が、半導体チップと封止樹脂層との積層方向において、封止樹脂層の表面と対向して接触している。そのため、封止樹脂層の表面と封止樹脂層のポストの側面に接触する面（ポストが配置されている孔の内面）とにより形成される角部は、ポストの封止樹脂層に埋設された部分と封止樹脂層から突出した部分との境界に当接し、そのポストによって覆われた状態となる。したがって、その角部が外部接続端子に当接することを防止することができる。そのため、半導体チップやこの半導体装置が実装される実装基板に熱膨張／収縮が生じたときなどに、外部接続端子に対して局所的に応力が集中することを防止することができる。その結果、そのような応力集中による外部接続端子の損傷の発生を防止することができる。
前記ポストは、前記封止樹脂層に埋設された埋設部と、この埋設部に接続され、先端部分が前記封止樹脂層上に突出した突出部とを備える構成である。請求項３に記載のように、前記突出部は、前記外部接続端子よりも高い剛性を有していることが好ましい。突出部の剛性が高ければ、突出部が封止樹脂層の角部からの応力集中により損傷することを効果的に防止することができる。
請求項２記載の発明は、半導体チップと、この半導体チップの表面上に積層された封止樹脂層と、この封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、前記封止樹脂層上に突出し、その突出した部分の周縁部が前記封止樹脂層の表面と前記積層方向に対向して接触するポストと、前記封止樹脂層上に設けられ、前記ポストに接続された外部接続端子とを含み、前記ポストは、前記封止樹脂層に形成された貫通孔内に埋設された埋設部と、この埋設部に接続され、先端部分が前記封止樹脂層上に突出した突出部とを備えており、前記ポストの側面において、前記埋設部と前記突出部との接続部が、前記貫通孔の内面において前記封止樹脂層に接しており、前記埋設部は、前記封止樹脂層に形成された前記貫通孔内に、前記貫通孔の内面との間に隙間を空けて設けられており、前記埋設部と前記貫通孔の内面との隙間に、前記突出部が入り込んでいることを特徴とする、半導体装置である。埋設部と貫通孔の内面との隙間に突出部が入り込むことにより、突出部は、埋設部との接続部分に、埋設部の先端面と貫通孔の内面とに接する直角の角部を有しない。これにより、半導体チップやこの半導体装置が実装される実装基板に熱膨張／収縮が生じたときなどに、突出部の埋設部との接続部分に対して応力が局所的に集中することを防止することができる。
なお、埋設部と突出部とは、同じ材料を用いて形成されてもよいし、異なる材料を用いて形成されてもよい。
また、前記ポストは、先端部分が前記封止樹脂層上に突出した柱状部と、この柱状部の前記先端部分に被着された被着部とを備える構成であってもよい。この場合、前記柱状部は、前記封止樹脂層に埋設された第１柱状部と、この第１柱状部に接続され、先端部分が前記封止樹脂層上に突出した第２柱状部とを有していればよい。さらに、前記被着部は、前記柱状部の前記先端部分を覆う第１被着部と、この第１被着部の表面を覆う第２被着部とを有していてもよい。
また、前記ポストは、先端部分が前記封止樹脂層上に突出した柱状部と、この柱状部の前記先端部分に被着された被着部とを備える構成であってもよい。この場合、前記柱状部は、前記封止樹脂層に埋設された第１柱状部と、この第１柱状部に接続され、先端部分が前記封止樹脂層上に突出した第２柱状部とを有していればよい。さらに、前記被着部は、前記柱状部の前記先端部分を覆う第１被着部と、この第１被着部の表面を覆う第２被着部とを有していてもよい。
また、前記柱状部と前記被着部とを備える構成では、前記柱状部は、前記封止樹脂層に形成された貫通孔内に、前記貫通孔の内面との間に隙間を空けて設けられており、前記柱状部と前記貫通孔の内面との隙間に、前記被着部が入り込んでいることが好ましい。柱状部と貫通孔の内面との隙間に被着部が入り込むことにより、被着部は、柱状部との接続部分に、柱状部の先端面と貫通孔の内面とに接する直角の角部を有しない。これにより、半導体チップやこの半導体装置が実装される実装基板に熱膨張／収縮が生じたときなどに、被着部の柱状部との接続部分に対して応力が局所的に集中することを防止することができる。
なお、柱状部と被着部とは、同じ材料を用いて形成されてもよいし、異なる材料を用いて形成されてもよい。また、第１柱状部および第２柱状部についても、同じ材料を用いて形成されてもよいし、異なる材料を用いて形成されてもよい。さらに、第１被着部および第２被着部についても、同じ材料を用いて形成されてもよいし、異なる材料を用いて形成されてもよい。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
この半導体装置は、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）技術により作製される。この半導体装置は、半導体チップ１と、半導体チップ１上に積層された応力緩和層２と、応力緩和層２上に配設された複数の再配線３と、応力緩和層２および再配線３上に積層された封止樹脂層４と、封止樹脂層４を貫通して設けられた複数のポスト５と、封止樹脂層４上に設けられ、各ポスト５に接続された外部接続端子としての金属ボール６とを備えている。そして、この半導体装置は、各金属ボール６が実装基板７上のパッド８に接続されることによって、実装基板７への実装（実装基板７に対する電気的および機械的な接続）が達成される。
図１は、本発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
この半導体装置は、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）技術により作製される。この半導体装置は、半導体チップ１と、半導体チップ１上に積層された応力緩和層２と、応力緩和層２上に配設された複数の再配線３と、応力緩和層２および再配線３上に積層された封止樹脂層４と、封止樹脂層４を貫通して設けられた複数のポスト５と、封止樹脂層４上に設けられ、各ポスト５に接続された外部接続端子としての金属ボール６とを備えている。そして、この半導体装置は、各金属ボール６が実装基板７上のパッド８に接続されることによって、実装基板７への実装（実装基板７に対する電気的および機械的な接続）が達成される。
半導体チップ１は、たとえば、平面視略矩形状のシリコンチップである。この半導体チップ１は、最表層部に、酸化シリコンまたは窒化シリコンからなるパッシベーション膜（表面保護膜）９を有している。このパッシベーション膜９には、半導体チップ１に作り込まれた機能素子と電気的に接続された内部配線を、部分的に、電極パッド１０として露出させるための複数のパッド開口１１が形成されている。
応力緩和層２は、たとえば、ポリイミドからなる。この応力緩和層２は、パッシベーション膜９の表面全域を被覆するように形成されて、この半導体装置に加わる応力を吸収して緩和する機能を有している。また、応力緩和層２には、各電極パッド１０と対向する位置に貫通孔１２が貫通して形成されている。
再配線３は、たとえば、銅などの金属材料を用いて形成されている。再配線３は、応力緩和層２の表面上を、各貫通孔１２から各ポスト５が設けられる位置まで延びている。そして、各再配線３の一端部は、貫通孔１２を介して、電極パッド１０と電気的に接続されている。
再配線３は、たとえば、銅などの金属材料を用いて形成されている。再配線３は、応力緩和層２の表面上を、各貫通孔１２から各ポスト５が設けられる位置まで延びている。そして、各再配線３の一端部は、貫通孔１２を介して、電極パッド１０と電気的に接続されている。
封止樹脂層４は、たとえば、エポキシ樹脂からなる。この封止樹脂層４は、応力緩和層２および再配線３の表面を覆うように形成されて、この半導体装置における半導体チップ１の表面側を封止している。この封止樹脂層４には、再配線３上において、たとえば、円筒状の内面を有する貫通孔４１が、半導体チップ１の表面と直交する方向に貫通して形成されている。また、この封止樹脂層４は、表面が平坦面に形成されるとともに、その側面が半導体チップ１の側面と面一に形成されている。これにより、この半導体装置は、平面視におけるサイズが半導体チップ１のサイズと等しい略直方体形状を有している。
図２は、ポスト５の近傍の図解的な断面図である。
ポスト５は、金属材料からなる。ポスト５は、貫通孔４１内に配置され、封止樹脂層４を半導体チップ１と封止樹脂層４との積層方向（以下、単に「積層方向」という。）に貫通して設けられている。ポスト５の先端部は、封止樹脂層４上に突出し、その突出した部分の周縁部１３が封止樹脂層４の表面と積層方向に対向して接触する形状に形成されている。
ポスト５は、金属材料からなる。ポスト５は、貫通孔４１内に配置され、封止樹脂層４を半導体チップ１と封止樹脂層４との積層方向（以下、単に「積層方向」という。）に貫通して設けられている。ポスト５の先端部は、封止樹脂層４上に突出し、その突出した部分の周縁部１３が封止樹脂層４の表面と積層方向に対向して接触する形状に形成されている。
より具体的には、ポスト５は、封止樹脂層４に埋設された埋設部１４と、この埋設部１４に接続され、先端部分が封止樹脂層４上に突出した突出部１５とを備えている。
埋設部１４は、たとえば、銅からなる。この埋設部１４は、封止樹脂層４から突出しない厚さを有する扁平な柱状（円柱状または角柱状）に形成されている。
突出部１５は、たとえば、ニッケルからなる。この突出部１５は、金属ボール６よりも高い剛性を有している。この突出部１５の封止樹脂層４に埋設されている基端部分は、埋設部１４と同じ断面形状（積層方向と直交する切断面で切断したときの断面形状）を有する扁平な柱状（たとえば、厚さ３〜５μｍ）に形成されている。また、突出部１５の封止樹脂層４から突出した先端部分（たとえば、厚さ３〜５０μｍ）は、積層方向と直交する方向における幅（径）が基端部分の同方向における幅よりも大きく形成されており、その周縁部１３が積層方向と直交する方向に張り出している。これにより、突出部１５の先端部分の周縁部１３は、封止樹脂層４の表面と積層方向に対向して接触している。そして、その突出部１５の先端部分によって、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６が覆われている。
埋設部１４は、たとえば、銅からなる。この埋設部１４は、封止樹脂層４から突出しない厚さを有する扁平な柱状（円柱状または角柱状）に形成されている。
突出部１５は、たとえば、ニッケルからなる。この突出部１５は、金属ボール６よりも高い剛性を有している。この突出部１５の封止樹脂層４に埋設されている基端部分は、埋設部１４と同じ断面形状（積層方向と直交する切断面で切断したときの断面形状）を有する扁平な柱状（たとえば、厚さ３〜５μｍ）に形成されている。また、突出部１５の封止樹脂層４から突出した先端部分（たとえば、厚さ３〜５０μｍ）は、積層方向と直交する方向における幅（径）が基端部分の同方向における幅よりも大きく形成されており、その周縁部１３が積層方向と直交する方向に張り出している。これにより、突出部１５の先端部分の周縁部１３は、封止樹脂層４の表面と積層方向に対向して接触している。そして、その突出部１５の先端部分によって、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６が覆われている。
金属ボール６は、たとえば、はんだ材料を用いてボール状に形成されており、ポスト５の封止樹脂層４から突出した部分（突出部１５の先端部分）の全露出面（表面および側面）を覆っている。
図１０は、再配線３、金属ボール６および電極パッド１０の配置例を図解的に示す平面図である。なお、再配線３および電極パッド１０は、半導体装置が完成した状態で、封止樹脂層４に覆われることにより視認不可能であるが、図１０では、それらを実線で示している。また、図面の煩雑化を防止するため、再配線３、金属ボール６および電極パッド１０には、それぞれ一部にのみ符号を付している。
図１０は、再配線３、金属ボール６および電極パッド１０の配置例を図解的に示す平面図である。なお、再配線３および電極パッド１０は、半導体装置が完成した状態で、封止樹脂層４に覆われることにより視認不可能であるが、図１０では、それらを実線で示している。また、図面の煩雑化を防止するため、再配線３、金属ボール６および電極パッド１０には、それぞれ一部にのみ符号を付している。
電極パッド１０は、半導体チップ１の外周縁に沿って、平面視矩形環状に並べて配置されている。互いに隣り合う電極パッド１０の間には、それぞれ適当な間隔が空けられている。
金属ボール６は、電極パッド１０と同数設けられている。そして、金属ボール６は、平面視において、電極パッド１０よりも内側の領域に、矩形環状に２列に並べて配置されている。
金属ボール６は、電極パッド１０と同数設けられている。そして、金属ボール６は、平面視において、電極パッド１０よりも内側の領域に、矩形環状に２列に並べて配置されている。
再配線３は、電極パッド１０と金属ボール６とを１対１で接続している。各再配線３は、互いに交差しないように、応力緩和層２の表面上に形成されている。
前述したように、ポスト５の封止樹脂層４から突出した部分の周縁部１３が、封止樹脂層４の表面と積層方向に対向して接触している。そのため、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６は、ポスト５の封止樹脂層４に埋設された部分と封止樹脂層４から突出した部分との境界に当接し、ポスト５（突出部１５）によって覆われた状態となる。したがって、その角部１６が金属ボール６に当接することを防止することができる。その結果、半導体チップ１やこの半導体装置が実装される実装基板７に熱膨張／収縮が生じたときなどに、金属ボール６に対して局所的に応力が集中することを防止することができ、そのような応力集中による金属ボール６の損傷の発生を防止することができる。
前述したように、ポスト５の封止樹脂層４から突出した部分の周縁部１３が、封止樹脂層４の表面と積層方向に対向して接触している。そのため、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６は、ポスト５の封止樹脂層４に埋設された部分と封止樹脂層４から突出した部分との境界に当接し、ポスト５（突出部１５）によって覆われた状態となる。したがって、その角部１６が金属ボール６に当接することを防止することができる。その結果、半導体チップ１やこの半導体装置が実装される実装基板７に熱膨張／収縮が生じたときなどに、金属ボール６に対して局所的に応力が集中することを防止することができ、そのような応力集中による金属ボール６の損傷の発生を防止することができる。
この半導体装置の製造工程では、複数の半導体チップ１が作り込まれたウエハが用意される。まず、このウエハの状態で、ウエハの表面を被覆しているパッシベーション膜９上に、応力緩和層２および再配線３が形成される。その後、再配線３上の所定位置に、めっきなどの手法により、ポスト５の埋設部１４を形成する金属材料が柱状に堆積される。次に、ウエハの表面に、封止樹脂層４の材料であるエポキシ樹脂が、柱状に堆積された金属材料を埋没させるように供給される。そして、そのエポキシ樹脂の硬化後に、エポキシ樹脂の表面がグラインダで研削されることにより、柱状に堆積された金属材料の表面（先端面）がエポキシ樹脂から露出される。これにより、封止樹脂層４の形成が達成される。その後、ウエハの表面にエッチング液が供給されて、グラインダによる研削で封止樹脂層４上に延びた金属材料とともに、封止樹脂層４を貫通している柱状の金属材料の先端部が除去されることにより、封止樹脂層４の表面よりも一段低い先端面を有する埋設部１４が得られる。このエッチング処理の後は、無電解めっきの手法により、埋設部１４上に突出部１５が形成され、さらにその先端部に金属ボール６が形成される。そして、ウエハ内の各半導体チップ１間に設定されたダイシングラインに沿って、ウエハが切断（ダイシング）される。これにより、図１に示す構成の半導体装置が得られる。
なお、この実施形態では、埋設部１４が銅からなり、突出部１５がニッケルからなるとしたが、埋設部１４および突出部１５は、それぞれ他の種類の金属材料を用いて形成されてもよい。埋設部１４および突出部１５を形成する金属材料としては、銅、ニッケルの他に、銀、金、コバルトなどを例示することができる。また、埋設部１４および突出部１５は、同じ金属材料を用いて形成されてもよい。
図３は、ポスト５の他の構成を示す断面図である。この図３において、図２に示された各部に対応する部分には、図２の場合と同一の参照符号を付して示されている。
この図３に示すポスト５は、封止樹脂層４に埋設された第１柱状部１７と、第１柱状部１７に接続され、先端部分が封止樹脂層上に突出した第２柱状部１８と、第２柱状部１８の先端部分に被着された被着部１９とを備えている。
この図３に示すポスト５は、封止樹脂層４に埋設された第１柱状部１７と、第１柱状部１７に接続され、先端部分が封止樹脂層上に突出した第２柱状部１８と、第２柱状部１８の先端部分に被着された被着部１９とを備えている。
第１柱状部１７は、たとえば、銅からなり、封止樹脂層４から突出しない厚さを有する扁平な柱状（円柱状または角柱状）に形成されている。
第２柱状部１８は、たとえば、ニッケルからなり、第１柱状部１７と同じ断面形状（積層方向と直交する切断面で切断したときの断面形状）を有する扁平な柱状（たとえば、厚さ３〜５０μｍ）に形成されている。
第２柱状部１８は、たとえば、ニッケルからなり、第１柱状部１７と同じ断面形状（積層方向と直交する切断面で切断したときの断面形状）を有する扁平な柱状（たとえば、厚さ３〜５０μｍ）に形成されている。
被着部１９は、たとえば、金からなり、第２柱状部１８の封止樹脂層４から突出した部分の全露出面を覆うように被着されている。
この構成では、被着部１９が、封止樹脂層４の表面と積層方向に対向して接触する。これにより、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６は、第２柱状部１８の側面と被着部１９の下端面との境界に当接して、金属ボール６に当接していない。そのため、図２に示す構成と同様な作用効果を奏することができる。
この構成では、被着部１９が、封止樹脂層４の表面と積層方向に対向して接触する。これにより、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６は、第２柱状部１８の側面と被着部１９の下端面との境界に当接して、金属ボール６に当接していない。そのため、図２に示す構成と同様な作用効果を奏することができる。
なお、第１柱状部１７と第２柱状部１８とは、同じ金属材料（たとえば、銅）を用いて形成されてもよい。この場合、第１柱状部１７および第２柱状部１８は一体となり、参考例として図４に示すように、先端部分が封止樹脂層４上に突出した柱状部２０をなす。
また、この柱状部２０は、同じく参考例として図５に示すように、半導体チップ１の表面とほぼ平行な平坦状の先端面５１と、先端側（金属ボール６側）ほど先細りとなるように傾斜する傾斜側面５２と、先端面５１と傾斜側面５２とに連続する断面略円弧状の連続面５３とを有する形状に形成されてもよい。そして、被着部１９は、柱状部２０の連続面５３と貫通孔４１の内面との間に形成される隙間に入り込んでいてもよい。
また、この柱状部２０は、同じく参考例として図５に示すように、半導体チップ１の表面とほぼ平行な平坦状の先端面５１と、先端側（金属ボール６側）ほど先細りとなるように傾斜する傾斜側面５２と、先端面５１と傾斜側面５２とに連続する断面略円弧状の連続面５３とを有する形状に形成されてもよい。そして、被着部１９は、柱状部２０の連続面５３と貫通孔４１の内面との間に形成される隙間に入り込んでいてもよい。
柱状部２０と貫通孔４１の内面との隙間に被着部１９が入り込むことにより、被着部１９は、柱状部２０との接続部分に、柱状部２０の先端面５１と貫通孔４１の内面とに接する直角の角部を有しない。これにより、半導体チップ１やこの半導体装置が実装される実装基板に熱膨張／収縮が生じたときなどに、被着部１９の柱状部２０との接続部分に対して応力が局所的に集中することを防止することができる。
また、被着部１９と柱状部２０（第１柱状部１７および第２柱状部１８）とが、同じ金属材料を用いて形成されてもよい。
さらにまた、参考例として図６に示すように、被着部１９は、柱状部２０の先端部分を覆う第１被着部２１と、この第１被着部２１の表面を覆う第２被着部２２とを有していてもよい。この場合、第１被着部２１と第２被着部２２とは、同じ金属材料を用いて形成されてもよいし、異なる金属材料を用いて形成されてもよい。たとえば、第１被着部をニッケルで形成し、第２被着部を金で形成してもよい。
さらにまた、参考例として図６に示すように、被着部１９は、柱状部２０の先端部分を覆う第１被着部２１と、この第１被着部２１の表面を覆う第２被着部２２とを有していてもよい。この場合、第１被着部２１と第２被着部２２とは、同じ金属材料を用いて形成されてもよいし、異なる金属材料を用いて形成されてもよい。たとえば、第１被着部をニッケルで形成し、第２被着部を金で形成してもよい。
図７は、ポスト５の他の構成を示す断面図である。この図７において、図２に示された各部に対応する部分には、図２の場合と同一の参照符号を付して示されている。
この図７に示すポスト５の埋設部１４は、半導体チップ１の表面とほぼ平行な平坦状の先端面７１と、貫通孔４１の内面に対して先端側（突出部１５側）ほど大きな隙間を生じるように傾斜する傾斜側面７２と、貫通孔４１の貫通方向（半導体チップ１の表面と直交する方向）に沿った断面形状が略円弧状を有し、先端面７１と傾斜側面７２とを連続する連続面７３とを有する形状に形成されている。これにより、埋設部１４の連続面７３と貫通孔４１の内面との間には、埋設部１４の先端に近づくにつれて徐々に間隔が拡がる隙間が形成されている。
この図７に示すポスト５の埋設部１４は、半導体チップ１の表面とほぼ平行な平坦状の先端面７１と、貫通孔４１の内面に対して先端側（突出部１５側）ほど大きな隙間を生じるように傾斜する傾斜側面７２と、貫通孔４１の貫通方向（半導体チップ１の表面と直交する方向）に沿った断面形状が略円弧状を有し、先端面７１と傾斜側面７２とを連続する連続面７３とを有する形状に形成されている。これにより、埋設部１４の連続面７３と貫通孔４１の内面との間には、埋設部１４の先端に近づくにつれて徐々に間隔が拡がる隙間が形成されている。
そして、突出部１５は、埋設部１４の連続面７３と貫通孔４１の内面との間の隙間に入り込んでいる。
この図７に示す構成においても、突出部１５の先端部分によって、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６が覆われるので、図２に示す構成と同様の作用効果を奏することができる。
この図７に示す構成においても、突出部１５の先端部分によって、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６が覆われるので、図２に示す構成と同様の作用効果を奏することができる。
また、埋設部１４の連続面７３と貫通孔４１の内面との隙間に突出部１５が入り込むことにより、突出部１５は、埋設部１４との接続部分に、埋設部１４の先端面７１と貫通孔４１の内面とに接する直角の角部を有しない。これにより、半導体チップ１やこの半導体装置が実装される実装基板に熱膨張／収縮が生じたときなどに、突出部１５の埋設部１４との接続部分に対して応力が局所的に集中することを防止することができる。
図８は、半導体装置の他の構成を示す断面図である。この図８において、図２に示された各部に対応する部分には、図２の場合と同一の参照符号を付して示されている。
図２に示す構成では、１個の金属ボール６に対して、１本のポスト５が設けられているが、図８に示す構成では、１個の金属ボール６に対して、複数本のポスト５が設けられている。
図２に示す構成では、１個の金属ボール６に対して、１本のポスト５が設けられているが、図８に示す構成では、１個の金属ボール６に対して、複数本のポスト５が設けられている。
この図８に示す構成によっても、各ポスト５の突出部１５の先端部分によって、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６が覆われる。したがって、図２に示す構成と同様な作用効果を奏することができる。
また、１個の金属ボール６に対して複数本のポスト５が設けられているので、半導体チップ１やこの半導体装置が実装される実装基板７に熱膨張／収縮が生じたときなどに、複数本のポスト５に応力を分散させることができる。その結果、耐応力性の向上を図ることができ、半導体チップ１の実装基板７に対する実装の信頼性を増すことができる。
また、１個の金属ボール６に対して複数本のポスト５が設けられているので、半導体チップ１やこの半導体装置が実装される実装基板７に熱膨張／収縮が生じたときなどに、複数本のポスト５に応力を分散させることができる。その結果、耐応力性の向上を図ることができ、半導体チップ１の実装基板７に対する実装の信頼性を増すことができる。
なお、参考例として図９に示すように、各ポスト５が、貫通孔４１の内径に一致する外径を有する円柱状に形成された柱状部２０と、その柱状部２０の封止樹脂層４から突出する先端部分に被着された被着部１９とを有する構成であってもよい。この構成では、封止樹脂層４の表面と貫通孔４１の内面とにより形成される角部１６は、柱状部２０の側面と被着部１９の下端面との境界に当接して、金属ボール６に当接しない。そのため、図８に示す構成と同様な作用効果を奏することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体チップ
４ 封止樹脂層
５ ポスト
６ 金属ボール
１３ 周縁部
１４ 埋設部
１５ 突出部
１６ 角部
１７ 第１柱状部
１８ 第２柱状部
１９ 被着部
２０ 柱状部
２１ 第１被着部
２２ 第２被着部
４１ 貫通孔
４ 封止樹脂層
５ ポスト
６ 金属ボール
１３ 周縁部
１４ 埋設部
１５ 突出部
１６ 角部
１７ 第１柱状部
１８ 第２柱状部
１９ 被着部
２０ 柱状部
２１ 第１被着部
２２ 第２被着部
４１ 貫通孔
Claims (3)
- 半導体チップと、
この半導体チップの表面上に積層された封止樹脂層と、
この封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、前記封止樹脂層上に突出し、その突出した部分の周縁部が前記封止樹脂層の表面と前記積層方向に対向して接触するポストと、
前記封止樹脂層上に設けられ、前記ポストに接続された外部接続端子とを含み、
前記ポストは、前記封止樹脂層に形成された貫通孔内に埋設された埋設部と、この埋設部に接続され、先端部分が前記封止樹脂層上に突出した突出部とを備えており、
前記ポストの側面において、前記埋設部と前記突出部との接続部が、前記貫通孔の内面において前記封止樹脂層に接しており、
前記突出部の先端部分が、前記封止樹脂層の表面と前記積層方向に対向して接触する周縁部を有し、前記封止樹脂層の表面と前記貫通孔の内面とにより形成される角部を覆っている
ことを特徴とする、半導体装置。 - 半導体チップと、
この半導体チップの表面上に積層された封止樹脂層と、
この封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、前記封止樹脂層上に突出し、その突出した部分の周縁部が前記封止樹脂層の表面と前記積層方向に対向して接触するポストと、
前記封止樹脂層上に設けられ、前記ポストに接続された外部接続端子とを含み、
前記ポストは、前記封止樹脂層に形成された貫通孔内に埋設された埋設部と、この埋設部に接続され、先端部分が前記封止樹脂層上に突出した突出部とを備えており、
前記ポストの側面において、前記埋設部と前記突出部との接続部が、前記貫通孔の内面において前記封止樹脂層に接しており、
前記埋設部は、前記封止樹脂層に形成された前記貫通孔内に、前記貫通孔の内面との間に隙間を空けて設けられており、
前記埋設部と前記貫通孔の内面との隙間に、前記突出部が入り込んでいる
ことを特徴とする、半導体装置。 - 前記突出部は、前記外部接続端子よりも高い剛性を有していることを特徴とする、請求項１または２に記載の半導体装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006800366350A CN101278394B (zh) | 2005-10-03 | 2006-10-03 | 半导体装置 |
| JP2006271658A JP5279180B2 (ja) | 2005-10-03 | 2006-10-03 | 半導体装置 |
| KR1020087007892A KR20080049807A (ko) | 2005-10-03 | 2006-10-03 | 반도체 장치 |
| PCT/JP2006/319801 WO2007040229A1 (ja) | 2005-10-03 | 2006-10-03 | 半導体装置 |
| TW095136825A TW200717743A (en) | 2005-10-03 | 2006-10-03 | Semiconductor device |
| US11/992,985 US8063495B2 (en) | 2005-10-03 | 2006-10-03 | Semiconductor device |
| US13/274,738 US8432046B2 (en) | 2005-10-03 | 2011-10-17 | Semiconductor device |
| US13/851,993 US8659174B2 (en) | 2005-10-03 | 2013-03-28 | Semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005290167 | 2005-10-03 | ||
| JP2005290167 | 2005-10-03 | ||
| JP2006271658A JP5279180B2 (ja) | 2005-10-03 | 2006-10-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007129207A JP2007129207A (ja) | 2007-05-24 |
| JP5279180B2 true JP5279180B2 (ja) | 2013-09-04 |
Family
ID=38151564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006271658A Active JP5279180B2 (ja) | 2005-10-03 | 2006-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5279180B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5337404B2 (ja) * | 2008-05-21 | 2013-11-06 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| KR20100060968A (ko) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | 메탈 포스트를 구비한 기판 및 그 제조방법 |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) * | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| JP5790682B2 (ja) * | 2013-03-15 | 2015-10-07 | 株式会社村田製作所 | モジュールおよびその製造方法 |
| JP2015159197A (ja) * | 2014-02-24 | 2015-09-03 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6473002B2 (ja) * | 2015-01-08 | 2019-02-20 | イビデン株式会社 | バンプ付きプリント配線板 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| JP6885701B2 (ja) * | 2016-10-17 | 2021-06-16 | ローム株式会社 | 半導体装置 |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| JP7154913B2 (ja) * | 2018-09-25 | 2022-10-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3627428B2 (ja) * | 1997-02-25 | 2005-03-09 | カシオ計算機株式会社 | 半導体装置 |
| JP3577419B2 (ja) * | 1998-12-17 | 2004-10-13 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
| JP3439144B2 (ja) * | 1998-12-22 | 2003-08-25 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP3457926B2 (ja) * | 2000-04-11 | 2003-10-20 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP3910363B2 (ja) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
| JP2004273591A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-10-03 JP JP2006271658A patent/JP5279180B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007129207A (ja) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5279180B2 (ja) | 半導体装置 | |
| WO2007040229A1 (ja) | 半導体装置 | |
| JP5215605B2 (ja) | 半導体装置の製造方法 | |
| US9076700B2 (en) | Semiconductor device and method of manufacturing same | |
| KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
| JP4980709B2 (ja) | 半導体装置 | |
| TWI628757B (zh) | 終極薄扇出型晶片封裝構造及其製造方法 | |
| JP2007035686A (ja) | 半導体装置 | |
| TWI741197B (zh) | 半導體封裝件及半導體封裝件之製造方法 | |
| JP6380946B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004165188A (ja) | 半導体装置及びその製造方法 | |
| KR20080059525A (ko) | 반도체 장치 | |
| JP2009016882A (ja) | 半導体装置およびその製造方法 | |
| JP2009283631A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4322189B2 (ja) | 半導体装置 | |
| JP2017191840A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004343123A (ja) | 半導体装置 | |
| JP5966330B2 (ja) | 半導体チップおよび半導体パッケージ | |
| JP5006026B2 (ja) | 半導体装置 | |
| JP2008159950A (ja) | 半導体装置 | |
| JP5065669B2 (ja) | 半導体装置 | |
| JP5136449B2 (ja) | 半導体装置の製造方法 | |
| JP4917979B2 (ja) | 半導体装置及びその製造方法 | |
| JP4597182B2 (ja) | 半導体装置及びその製造方法 | |
| TWI441310B (zh) | 半導體封裝件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5279180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |