TWI441310B - 半導體封裝件及其製造方法 - Google Patents

半導體封裝件及其製造方法 Download PDF

Info

Publication number
TWI441310B
TWI441310B TW99109249A TW99109249A TWI441310B TW I441310 B TWI441310 B TW I441310B TW 99109249 A TW99109249 A TW 99109249A TW 99109249 A TW99109249 A TW 99109249A TW I441310 B TWI441310 B TW I441310B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
pad
semiconductor package
conductive
Prior art date
Application number
TW99109249A
Other languages
English (en)
Other versions
TW201133768A (en
Inventor
Cheng Yi Weng
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW99109249A priority Critical patent/TWI441310B/zh
Publication of TW201133768A publication Critical patent/TW201133768A/zh
Application granted granted Critical
Publication of TWI441310B publication Critical patent/TWI441310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體封裝件及其製造方法
本發明是有關於一種半導體封裝件及其製造方法，且特別是有關於一種利用打線技術形成金屬銲線(solder wire)球之半導體封裝件及其製造方法。
請參照第1圖(習知技藝)，其繪示傳統堆疊式半導體結構的剖視圖。傳統的堆疊式(stacked)半導體結構10係由第一半導體封裝件14及第二半導體封裝件20堆疊而成。第一半導體封裝件14與第二半導體封裝件20之間係以錫球22電性連接。
第二半導體封裝件20具有導通孔16，第二半導體封裝件20透過導通孔16電性連接於第一半導體封裝件14與第二半導體封裝件20的錫球18。
然而，由於導通孔16係貫穿第二半導體封裝件20之封膠12，因此降低第二半導體封裝件20的結構強度。並且，由於導通孔16降低第二半導體封裝件20的結構強度，使導通孔16與封膠12之外側面24之間的厚度需較厚才能確保第二半導體封裝件20的結構強度，如此導致第二半導體封裝件20的尺寸無法縮小。
本發明係有關於一種半導體封裝件及其製造方法，半導體封裝件具有一金屬銲線，該金屬銲線用以電性連接於一半導體元件以形成一堆疊式半導體封裝結構，半導體封裝件的金屬銲線的形成並不會降低半導體封裝件的結構強度，因此可確保半導體封裝件的結構強度。
根據本發明之一方面，提出一種半導體封裝件。半導體封裝件包括一晶片組件、一金屬銲線、一封膠、一導電部、一第一介電層及一圖案化導電層。晶片組件包括一第一晶片及一第二晶片。第一晶片具有一第一主動表面並包括一第一接墊，第一接墊形成於第一主動表面。第二晶片堆疊於第一晶片上且具有一第二主動表面並包括一第二接墊，第二接墊形成於第二主動表面。封膠包覆晶片組件及金屬銲線，封膠並具有一第一封膠表面，第一封膠表面露出金屬銲線之一部分及第一接墊。導電部形成於封膠且導電部之至少一部分從第一封膠表面露出。第一介電層形成於第一封膠表面並具有一第一導電部開孔，第一導電部開孔露出導電部。圖案化導電層形成於第一介電層上且圖案化導電層之一部分形成於第一導電部開孔內以電性連接於導電部。其中，金屬銲線係電性連接導電部與第二接墊。
根據本發明之另一方面，提出一種半導體封裝件之製造方法。製造方法包括以下步驟。提供具有一黏貼層之一載板；形成數個導電部於黏貼層；設置數個晶片組件於黏貼層上，每個晶片組件包括一第一晶片及一第二晶片。第一晶片具有一第一主動表面並包括一第一接墊，第一接墊形成於第一主動表面。第二晶片堆疊於第一晶片上且具有一第二主動表面並包括一第二接墊，第二接墊形成於第二主動表面且該些第一晶片之該些第一接墊面向黏貼層；以數條金屬銲線電性連接該些導電部與該些第二接墊；以一封膠包覆該些晶片組件、該些金屬銲線及每個導電部之至少一部分。封膠具有一第一封膠表面，該些導電部的位置與第一封膠表面係重疊；移除封膠之部分材料以露出每條金屬銲線之一部分；移除載板及黏貼層，使該些第一晶片之該些第一接墊及該些導電部從該第一封膠表面露出；形成一第一介電層於第一封膠表面，第一介電層具有露出該些導電部之數個第一導電部開孔；形成一圖案化導電層於第一介電層上，圖案化導電層之一部分形成於該些第一導電部開孔內以電性連接該些導電部；以及切割封膠，以分離該些晶片組件。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
以下係提出較佳實施例作為本發明之說明，然而實施例所提出的內容，僅為舉例說明之用，而繪製之圖式係為配合說明，並非作為限縮本發明保護範圍之用。再者，實施例之圖示亦省略不必要之元件，以利清楚顯示本發明之技術特點。
請參照第2圖，其繪示依照本發明第一實施例之半導體封裝件之剖視圖。半導體封裝件100係一堆疊式半導體封裝件，其包括一晶片組件102、一金屬銲線104、一封膠106、一導電部108、一第一介電層110、一第二介電層116、一圖案化導電層112及一半導體元件114。此處的半導體元件114例如是晶片或另一半導體封裝件。
金屬銲線104之一部分136係露出，半導體元件114具有數個第一錫球138，該些第一錫球138與露出之金屬銲線104之該部分136係相對地連接，藉以電性連接晶片組件102與半導體元件114。金屬銲線104之一端連接於導電部108，金屬銲線104之另一端連接於晶片組件102之第二接墊134。
相較於第1圖中傳統的堆疊式半導體封裝件，本實施例之半導體元件114之第一錫球138係透過金屬銲線104電性連接於晶片組件102。金屬銲線104並不會破壞半導體封裝件100的結構強度，因此金屬銲線104與封膠106的外側面的距離可縮小，可使半導體封裝件100的尺寸縮小。此外，半導體元件114與晶片組件102之第二接墊134之間的電性路徑距離較短，可提升電性連接的品質。
本實施例之晶片組件102係一堆疊式晶片組，可提供更多電路功能及更多輸出/輸入接點。詳細地說，晶片組件102包括第一晶片118、第二晶片120及黏膠122。第一晶片118具有相對之第一主動表面124與第一晶片表面126。該些第一接墊128形成於第一主動表面124上。第二晶片120具有相對之一第二晶片表面130與一第二主動表面132，該些第二接墊134形成於第二主動表面132上。也就是說，該些第一接墊128及該些第二接墊134分別形成於相對之第一主動表面124及第二主動表面132上。黏膠122連接第一晶片118之第一晶片表面126與第二晶片120之第二晶片表面130，以將第一晶片118與第二晶片120固定在一起。
晶片組件102之第一晶片118包括晶片保護層154。晶片保護層154形成於第一主動表面124並露出該些第一接墊128。
如第2圖所示，晶片組件102更具有晶片側面178，晶片側面178連接第一主動表面124及第二主動表面132。封膠106包覆晶片組件102之晶片側面178、第二晶片120之第二主動表面132、該些金屬銲線104及該些導電部108。封膠122露出金屬銲線104之該部分136並具有露出第一接墊128之第一封膠表面140。其中，導電部108的位置與第一封膠表面140係重疊。
此外，封膠更具有一凹部150，凹部150設於封膠106中與第一封膠表面140相對之第二封膠表面142上，以露出金屬銲線104之該部分136。
半導體封裝件100更包括銲線保護層180，其形成於露出之金屬銲線104之該部分136上，以保護金屬銲線104以避免金屬銲線104氧化破壞並可增進金屬銲線104與第一錫球138的結合性。
銲線保護層180可由鎳(Ni)、鈀(Pa)及金(Au)中至少一者所組成。舉例來說，銲線保護層180可由鎳層及金層所組成。或者，銲線保護層180可由鎳層、鈀(Pa)層及金層所組成。其中，銲線保護層180之金層可形成於銲線保護層180的最外層，以與第一錫球138連接。
第一介電層110形成於第一封膠表面140及晶片保護層154上並具有露出該些導電部108之數個第一導電部開孔152(第一導電部開孔152繪示於第4G圖)及露出該些第一接墊128之數個第一接墊開孔160(第一接墊開孔160繪示於第4G圖)。
圖案化導電層112形成於第一介電層110上。圖案化導電層112之一部分174(該部分174繪示於第4H圖)形成於第一導電部開孔152內以電性連接導電部108，且圖案化導電層之另一部分176(該另一部分176繪示於第4H圖)形成於第一接墊開孔160內以電性連接第一接墊128。
以下係以第3圖並撘配第4A至4I圖來說明第2圖之半導體封裝件100之製造方法。第3圖繪示依照本發明第一實施例之半導體封裝件的製造流程圖，第4A至4I圖繪示第2圖之半導體封裝件之製造示意圖。
於步驟S102中，提供如第4A圖所示之具有黏貼層146之載板148。
接著，於步驟S104中，形成數個如第4A圖所示之導電部108於黏貼層146上。導電部108例如是接墊(pad)，其材質係金屬，例如是鋁(Al)。
於本步驟S104中，可先形成一導電材料覆蓋黏貼層146後，再應用圖案化技術圖案化該導電材料，以形成如第4A圖所示之導電部108。
上述形成該導電材料之技術應用是化學氣相沈積、無電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋塗、噴塗、濺鍍(sputtering)或真空沈積法(vacuum deposition)。
上述圖案化技術例如是微影製程(photolithography)、化學蝕刻(chemical etching)、雷射鑽孔(laser drilling)、機械鑽孔(mechanical drilling)或雷射切割。
再來，於步驟S106中，如第4B圖所示，設置數個晶片組件102於黏貼層146上。晶片組件102之第一接墊128面向黏貼層146。為不使圖示過於複雜，第4A圖僅繪示出單個晶片組件102。
該些晶組件片102可另外製作完成後，重新分佈於黏貼層146上。
於另一實施態樣中，形成導電部108之步驟S104亦可於步驟S106之後完成。即，在將晶片組件102設置於黏貼層146上後再形成導電部108。
於本步驟S106中，可形成一連接部保護層(未繪示)於導電部108之表面144上。該連接部保護層的結構相似於上述銲線保護層180，在此不再重複贅述。該連接部保護層除了可保護導電部108外，亦可增進後續步驟S108中形成之金屬銲線104與導電部108的結合性。
然後，於步驟S108中，如第4C圖所示，採用打線(wire-bonding)技術，以金屬銲線104電性連接導電部108與第二接墊134。其中，金屬銲線104的材質係金屬，例如是金(Au)或合金(alloy)。
以打線技術而言，每條金屬銲線104之頂端的高度差異可小於0.5倍的金屬銲線線徑。此微小的高度差異使第2圖中堆疊後之半導體元件114較不會產生偏斜，且可使半導體元件114之第一錫球138完整地連接於金屬銲線104之該部分136。當金屬銲線104的材質為合金時，金屬銲線104的質地較硬，使每條金屬銲線104之頂端的高度差異更小，可遠小於0.5倍的金屬銲線線徑。
然後，於步驟S110中，如第4D圖所示，應用封裝技術塗佈(apply)封膠106包覆該些晶片組件102及該些金屬銲線104，使封膠106、該些晶片組件102及該些金屬銲線104形成一封膠體。其中，第一封膠表面140與第一主動表面124大致上齊平。
封膠106可包括酚醛基樹脂(Novolac-based resin)、環氧基樹脂(epoxy-based resin)、矽基樹脂(silicone-based resin)或其他適當之包覆劑。封膠106亦可包括適當之填充劑，例如是粉狀之二氧化矽。
此外，上述封裝技術例如是壓縮成型(compression molding)、注射成型(injection molding)或轉注成型(transfer molding)。
本實施例之封裝過程係以重佈後的該些晶片組件102之整體作為封裝對象。因此，本實施例之製程係重佈晶片之封膠體級封裝(Chip-redistribution Encapsulant Level Package)。製作出的半導體封裝件符合晶片尺寸封裝(Chip Scale Package,CSP)或晶圓級封裝(Wafer Level Package,WLP)等級。
此外，重佈後的該些晶片組件102之間可相距一適當距離，使二相鄰晶片組件102之間可形成錫球，即第2圖的導電部錫球156。如此，切割後之半導體封裝件100可成為扇出型(fan-out)半導體封裝件，如第2圖所示。
然後，於步驟S112中，如第4E圖所示，以雷射或機械加工方式移除封膠106之部分材料以形成凹部150，凹部150係露出金屬銲線104之該部分136。
然後，於步驟S114中，如第4F圖所示，移除載板148及黏貼層146。載板148及黏貼層146被移除後，封膠106之第一封膠表面140露出第一接墊128。
於步驟S114中之後，可倒置(invert)上述之該封膠體，使第一封膠表面140朝上。
然後，於步驟S116中，如第4G圖所示，先應用塗佈技術形成介電材料覆蓋第一封膠表面140、晶片保護層154及第一接墊128後，再應用上述圖案化技術於介電材料上形成露出該些導電部108之數個第一導電部開孔152及露出該些第一接墊128之數個第一接墊開孔160，以形成第一介電層110。
上述塗佈技術例如是印刷(printing)、旋塗(spinning)或噴塗(spraying)。
然後，於步驟S118中，先形成導電材料覆蓋第一介電層110後，再應用圖案化技術圖案化導電材料以形成如第4H圖所示之圖案化導電層112。圖案化導電層112之該部分174電性連接導電部108，圖案化導電層之該另一部分176形成於第一接墊開孔160內以電性連接第一接墊128。
步驟S118中形成導電材料的技術例如是化學氣相沈積、無電鍍法、電解電鍍、印刷、旋塗、噴塗、濺鍍或真空沈積法。
然後，於步驟S120中，應用上述塗佈技術並搭配上述圖案化技術形成如第4H圖所示之第二介電層116於圖案化導電層112上。第二介電層116具有該些第二接墊開孔162及該些第二導電部開孔164。該些第二接墊開孔162露出圖案化導電層112之該另一部分176，該些第二導電部開孔164露出圖案化導電層112之該部分174。
由於上述第一介電層110、圖案化導電層112及第二介電層116係於晶片組件102重新分配後才形成，因此第一介電層110、圖案化導電層112及第二介電層116係重新分配層(Redistributed layer,RDL)。
雖然本實施例之第二接墊開孔162的位置與第一接墊128重疊，然此非用以限制本發明。於其它實施態樣中，第二接墊開孔162亦可沿著第二介電層116得延伸方向與第一接墊128錯開一距離。
然後，於步驟S122中，對應地形成數個如第4H圖所示之導電部錫球156於該些第二導電部開孔164，以電性連接圖案化導電層112之該部分174。
然後，於步驟S124中，對應地形成數個如第4H圖所示之接墊錫球158於該些第二接墊開孔162，以電性連接圖案化導電層112之該部分176。
接墊錫球158用以電性連接第一接墊128與一外部電路，導電部錫球156用以電性連接第二接墊134與一外部電路，此處之外部電路例如是電路板(Printed Circuit Board,PCB)、晶片或另一半導體封裝件。
然後，於步驟S126中，如第4I圖所示，切割(singulation)封膠106、第一介電層110及第二介電層116，以分離該些晶片組件102。
在另一實施態樣的步驟S126中，切割動作之前可先倒置上述之該封膠體，然後再進行切割動作。然此非用以限制本發明，切割之前是否要倒置上述之該封膠體可視切割機台的狀況或製程要求而定。
如第4I圖所示，由於切割路徑P經過重疊之封膠106、第一介電層110及第二介電層116，因此，切割後之半導體封裝件100中的封膠106之側面166、第一介電層110之側面168及第二介電層116之側面170係切齊。其中，封膠106之側面166連接相對之第一封膠表面140與第二封膠表面142。
由於封膠106包覆該些金屬銲線104，使金屬銲線104被穩固地固定在封膠106內。並且，金屬銲線104的形成並不會降低封膠106的結構強度。因此，切割路徑P可以甚接近金屬銲線104，使金屬銲線104與封膠106的側面166之間的距離縮小，以縮小半導體封裝件100的體積。
然後，於步驟S128中，提供如第2圖所示之半導體元件114，半導體元件114具有第一錫球138。
然後，於步驟S130中，對接半導體元件114之第一錫球138與金屬銲線104之該部分136，以電性連接半導體元件114與晶片組件102。至此，形成如第2圖所示之堆疊式之半導體封裝件100。
雖然本實施例中將半導體元件114堆疊於金屬銲線104之步驟係於步驟S126之後完成。然於一實施態樣中，步驟S128及S130亦可提前至步驟S126之前完成，舉例來說，於一實施態樣中，步驟S128及S130可提前至步驟S112與步驟S126之間完成。或者，於另一實施態樣中，步驟S128及S130可於步驟S112與S114之間完成，在此情況下，可藉由載板148的支撐作用來完成將半導體元件114堆疊於金屬銲線104之步驟。
此外，上述銲線保護層180可於步驟S112與步驟S130之間完成。
雖然本實施例之步驟S112中移除封膠106之部分材料的方式係以雷射完成，然此非用以限制本發明。請參照第5圖，其繪示依照本發明一實施例之半導體封裝件之剖視圖，於該一實施例之步驟S112中，往第4D圖中封膠106之第二封膠表面142的方向磨削封膠106，以露出金屬銲線104之該部分136而形成半導體封裝件200。其中，金屬銲線104之該部分136與第二封膠表面242大致上齊平。較佳但非限定地，金屬銲線104之該部分136係一平面，可提供較大之電性接觸的面積。
此外，雖然本實施例之導電部108係以形成於封膠106內(如第2圖所示)為例作說明，然此非用以限制本發明，於另一實施例中，請參照第6圖，其繪示依照本發明另一實施例之半導體封裝件之剖視圖。半導體封裝件300之導電部308之一部分376形成於封膠306內，而導電部308之另一部分378形成於第一介電層310內。
進一步地說，請同時參照第7A至7B圖，其繪示第6圖之半導體封裝件之製造示意圖。於第3圖之步驟S106之前，如第7A圖所示，形成一凹槽372於載板348之黏貼層346上。或者，於步驟S102中，可提供一具有黏貼層346的載板348，黏貼層346即具有凹槽372。然後，於步驟S106中，如第7B圖所示，形成導電部308於凹槽372，其中，導電部308之該部分376突出於黏貼層346之表面374，使導電部308之該部分376於步驟S110中之封膠306形成後被埋設於封膠306內。
此外，於其它實施態樣中，第7B圖的導電部308亦可完全形成於凹槽372內而不突出於黏貼層346之表面374，如此，使導電部308於步驟S110中之封膠306形成後完全被埋設於第一介電層310內。
本發明上述實施例所揭露之半導體封裝件及其製造方法，半導體元件係透過金屬銲線電性連接於晶片組件。金屬銲線並不會破壞半導體封裝件的結構強度且被封膠穩固地包覆住，因此金屬銲線與封膠的外側面的距離可縮小，使半導體封裝件的尺寸縮小。此外，半導體元件與晶片組件的第二接墊之間的電性路徑距離較短，可提升電性連接的品質。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、100、200、300．．．半導體封裝件
12、106、306．．．封膠
14．．．第一半導體封裝件
16．．．導通孔
18、22．．．錫球
20．．．第二半導體封裝件
24．．．外側面
102．．．晶片組件
104．．．金屬銲線
108、308．．．導電部
110、310．．．第一介電層
112．．．圖案化導電層
114．．．半導體元件
116．．．第二介電層
118．．．第一晶片
120．．．第二晶片
122．．．黏膠
124．．．第一主動表面
126．．．第一晶片表面
128．．．第一接墊
130．．．第二晶片表面
132．．．第二主動表面
134．．．第二接墊
136．．．金屬銲線之一部分
138．．．第一錫球
140．．．第一封膠表面
142、242．．．第二封膠表面
144、374．．．表面
146、346‧‧‧黏貼層
148、348‧‧‧載板
150‧‧‧凹部
152‧‧‧第一導電部開孔
154‧‧‧晶片保護層
156‧‧‧導電部錫球
158‧‧‧接墊錫球
160‧‧‧第一接墊開孔
162‧‧‧第二接墊開孔
164‧‧‧第二導電部開孔
166、168、170‧‧‧側面
174‧‧‧圖案化導電層之一部分
176‧‧‧圖案化導電層之另一部分
178‧‧‧晶片側面
180‧‧‧銲線保護層
372‧‧‧凹槽
376‧‧‧導電部之一部分
378‧‧‧導電部之另一部分
P‧‧‧切割路徑
S102-S130‧‧‧步驟
第1圖(習知技藝)繪示傳統堆疊式半導體結構的剖視圖。
第2圖繪示依照本發明第一實施例之半導體封裝件之剖視圖。
第3圖繪示依照本發明第一實施例之半導體封裝件的製造流程圖。
第4A至4I圖繪示第2圖之半導體封裝件之製造示意圖。
第5圖繪示依照本發明一實施例之半導體封裝件之剖視圖。
第6圖繪示依照本發明另一實施例之半導體封裝件之剖視圖。
第7A至7B圖繪示第6圖之半導體封裝件之製造示意圖。
100．．．半導體封裝件
102．．．晶片組件
104．．．金屬銲線
106．．．封膠
108．．．導電部
110．．．第一介電層
112．．．圖案化導電層
114．．．半導體元件
116．．．第二介電層
118．．．第一晶片
120．．．第二晶片
122．．．黏膠
124．．．第一主動表面
126．．．第一晶片表面
128．．．第一接墊
130．．．第二晶片表面
132．．．第二主動表面
134．．．第二接墊
136．．．金屬銲線之一部分
138．．．第一錫球
140．．．第一封膠表面
142．．．第二封膠表面
150．．．凹部
154．．．晶片保護層
156．．．導電部錫球
158．．．接墊錫球
178．．．晶片側面
180．．．銲線保護層

Claims (16)

  1. 一種半導體封裝件，包括：一晶片組件，包括：一第一晶片，具有一第一主動表面並包括一第一接墊及一晶片保護層，該第一接墊形成於該第一主動表面，該晶片保護層係覆蓋整個該第一主動表面並露出該第一接墊，該晶片保護層的邊緣與該第一晶片的邊緣對齊；及一第二晶片，堆疊於該第一晶片上且具有一第二主動表面並包括一第二接墊，該第二接墊形成於該第二主動表面；一金屬銲線；一封膠，係包覆該晶片組件及該金屬銲線，該封膠具有一第一封膠表面，該封膠露出該金屬銲線之一部分且該第一封膠表面露出該第一接墊；一導電部，形成於該封膠且該導電部之至少一部分從該第一封膠表面露出；一第一介電層，形成於該第一封膠表面並露出該導電部；以及一圖案化導電層，形成於該第一介電層上且該圖案化導電層之一部分電性連接於該導電部；其中，該金屬銲線係電性連接該導電部與該第二接墊。
  2. 如申請專利範圍第1項所述之半導體封裝件，更包括： 一半導體元件，具有一第一錫球且該第一錫球與露出之該金屬銲線之該部分係對接，以電性連接於該晶片組件。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中露出之該金屬銲線之該部分係為該金屬銲線之頂端部位。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中該封膠更具有一凹部，該金屬銲線之該部分係從該凹部露出。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中該封膠更具有與該第一封膠表面相對之一第二封膠表面，該金屬銲線之該部分與該第二封膠表面係實質上齊平。
  6. 如申請專利範圍第1項所述之半導體封裝件，更包括：一銲線保護層，形成於露出之該金屬銲線之該部分上，以保護該金屬銲線。
  7. 如申請專利範圍第6項所述之半導體封裝件，其中該銲線保護層係由鎳(Ni)、鈀(Pa)及金(Au)中至少一者所組成。
  8. 如申請專利範圍第1項所述之半導體封裝件，其中該第一介電層係形成於該晶片保護層上並露出該第一接墊，且該圖案化導電層之另一部分電性連接於該第一接墊，該半導體封裝件更包括：一第二介電層，形成於該圖案化導電層並露出該圖 案化導電層之該另一部分及露出該圖案化導電層之該部分；一導電部錫球，形成於該第二介電層並電性連接於該圖案化導電層之該部分；以及一接墊錫球，形成於該第二介電層並電性連接於該圖案化導電層之該另一部分。
  9. 如申請專利範圍第1項所述之半導體封裝件，其中該第一晶片更具有與該第一主動表面相對之一第一晶片表面，該第二晶片更具有與該第二主動表面相對之一第二晶片表面，該晶片組件更包括：一黏膠，係黏接該第一晶片之該第一晶片表面與該第二晶片之該第二晶片表面。
  10. 一種半導體封裝件之製造方法，包括：提供具有一黏貼層之一載板；形成複數個導電部於該黏貼層；設置複數個晶片組件於該黏貼層上，各該些晶片組件包括一第一晶片及一第二晶片，該第一晶片具有一第一主動表面並包括一第一接墊及一晶片保護層，該第一接墊形成於該第一主動表面，該晶片保護層係覆蓋整個該第一主動表面並露出該第一接墊，該晶片保護層的邊緣與該第一晶片的邊緣對齊，該第二晶片堆疊於該第一晶片上且具有一第二主動表面並包括一第二接墊，該第二接墊形成於該第二主動表面，且該些第一晶片之該些第一接墊面向該黏貼層；以複數條金屬銲線電性連接該些導電部與該些第二 接墊；以一封膠包覆該些晶片組件、該些金屬銲線及各該些導電部之至少一部分，該封膠具有一第一封膠表面，該些導電部的位置與該第一封膠表面係重疊；移除該封膠之部分材料，以露出各該些金屬銲線之一部分；移除該載板及該黏貼層，使該些第一晶片之該些第一接墊及該些導電部從該第一封膠表面露出；形成一第一介電層於該第一封膠表面，該第一介電層露出該些導電部；形成一圖案化導電層於該第一介電層上，該圖案化導電層之一部分電性連接於該些導電部；以及切割該封膠，以分離該些晶片組件。
  11. 如申請專利範圍第10項所述之製造方法，其中於移除該封膠之部分材料之該步驟中更包括：往該第一封膠表面的方向磨削該封膠，以露出該金屬銲線之該部分。
  12. 如申請專利範圍第10項所述之製造方法，其中於移除該封膠之部分材料之該步驟中更包括：形成複數個凹部於該封膠，各該些凹部露出對應之該金屬銲線之該部分。
  13. 如申請專利範圍第12項所述之製造方法，其中於形成該些凹部於該封膠之該步驟中更包括：以雷射加工方式形成該些凹部。
  14. 如申請專利範圍第10項所述之製造方法，更包 括：提供一半導體元件，該半導體元件具有一第一錫球；以及對接該第一錫球與對應之該金屬銲線之該部分，以電性連接該半導體元件與對應之該晶片組件。
  15. 如申請專利範圍第10項所述之製造方法，其中於形成該第一介電層之該步驟中，該第一介電層露出各該些晶片組件之該第一接墊，且於形成該圖案化導電層之該步驟中，該圖案化導電層之另一部分電性連接於各該些晶片組件之該第一接墊，該製造方法更包括：形成一第二介電層於該圖案化導電層，該第二介電層露出該圖案化導電層之該另一部分及露出該圖案化導電層之該部分；以及形成複數個導電部錫球於該第二介電層，該些導電部錫球電性連接於該圖案化導電層之該部分。
  16. 如申請專利範圍第10項所述之製造方法，其中該第一晶片更具有與該第一主動表面相對之一第一晶片表面，該第二晶片更具有與該第二主動表面相對之一第二晶片表面，該晶片組件更包括：一黏膠，係黏接該第一晶片之該第一晶片表面與該第二晶片之該第二晶片表面。
TW99109249A 2010-03-26 2010-03-26 半導體封裝件及其製造方法 TWI441310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99109249A TWI441310B (zh) 2010-03-26 2010-03-26 半導體封裝件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99109249A TWI441310B (zh) 2010-03-26 2010-03-26 半導體封裝件及其製造方法

Publications (2)

Publication Number Publication Date
TW201133768A TW201133768A (en) 2011-10-01
TWI441310B true TWI441310B (zh) 2014-06-11

Family

ID=46751298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99109249A TWI441310B (zh) 2010-03-26 2010-03-26 半導體封裝件及其製造方法

Country Status (1)

Country Link
TW (1) TWI441310B (zh)

Also Published As

Publication number Publication date
TW201133768A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
TWI411075B (zh) 半導體封裝件及其製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
KR102454788B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20180086804A (ko) 반도체 디바이스 및 그 제조 방법
US20060292752A1 (en) Method for fabricating board on chip (BOC) semiconductor package with circuit side polymer layer
US20170125369A1 (en) Semiconductor package and method for manufacturing the same
KR20080049807A (ko) 반도체 장치
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
TW201826473A (zh) 封裝結構及其製造方法
US8178977B2 (en) Semiconductor device and method of manufacturing the same
TW202101713A (zh) 電子封裝件及其製法
US10014240B1 (en) Embedded component package and fabrication method
JP2013513969A (ja) パネルベースのリードフレームパッケージング方法及び装置
TW201724389A (zh) 終極薄扇出型晶片封裝構造及其製造方法
KR20170126368A (ko) 반도체 디바이스 및 그 제조 방법
TWI421956B (zh) 晶片尺寸封裝件及其製法
TW202023007A (zh) 半導體封裝結構及其製法
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
TWI503933B (zh) 半導體封裝件及其製法
US20170309534A1 (en) Fabrication method of electronic module
TWI712149B (zh) 電子封裝件及其製法
JP7048153B2 (ja) 半導体装置及び半導体装置の製造方法
US20210005563A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI556383B (zh) 封裝結構及其製法
TWI441310B (zh) 半導體封裝件及其製造方法