JP4322189B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4322189B2
JP4322189B2 JP2004255531A JP2004255531A JP4322189B2 JP 4322189 B2 JP4322189 B2 JP 4322189B2 JP 2004255531 A JP2004255531 A JP 2004255531A JP 2004255531 A JP2004255531 A JP 2004255531A JP 4322189 B2 JP4322189 B2 JP 4322189B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
connection pad
silicon oxide
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004255531A
Other languages
English (en)
Other versions
JP2006073805A5 (ja
JP2006073805A (ja
Inventor
康弘 中
富生 岩▲崎▼
秀一 奥田
裕二 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004255531A priority Critical patent/JP4322189B2/ja
Priority to US11/172,207 priority patent/US20060043605A1/en
Publication of JP2006073805A publication Critical patent/JP2006073805A/ja
Publication of JP2006073805A5 publication Critical patent/JP2006073805A5/ja
Priority to US12/401,491 priority patent/US20090174061A1/en
Application granted granted Critical
Publication of JP4322189B2 publication Critical patent/JP4322189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、はんだを用いて接続される接続用パッド（電極パッド，ランド，外部端子）を有する半導体装置に関する。
近年の半導体装置の高密度実装への要求の高まりに伴い、半導体装置の接続方式は、従来の図１１に示すようなワイヤボンディングによる接続方式から、図１２に示すようなフリップチップによる接続方式に変わりつつある。ワイヤボンディング接続の場合にワイヤを配線するために設けていたスペースが、フリップチップ接続の場合には必要なくなるため、より小面積で上下間隔も狭いスペースに実装することが可能となる。さらに、フリップチップ接続の場合の方が電送経路も短いため、電気特性の観点からも有利となる。フリップチップ接続の場合、その接続には通常はんだが用いられる。
図１１及び図１２において、６はシリコン基板、７は絶縁膜、８は接続用パッド、９は絶縁膜、１０はボンディングワイヤ、１１は接着材、１２は接続用パッド、１３は実装基板、１４は接続用パッド、１５は接続用パッド、１６ははんだ層（半田）である。
従来のワイヤボンディング接続の場合、接続用パッドの構造は図１３に示すような構造であった。すなわち、チップのシリコン基板６とシリコン酸化膜３上に、ワイヤ材料のＡｕとの密着性に優れたＡｌ製パッドを形成した構造であった。なお、シリコン基板６、シリコン酸化膜３とＡｌ膜１７との間には、Ａｌ膜１７の中のＡｌがシリコン基板６、シリコン酸化膜３へ拡散するのを防止する目的で、Ｔｉ膜またはＴｉ化合物膜からなるバリア膜２が挿入される。しかし、はんだを用いるフリップチップ接続の場合、Ａｌ膜１７とはんだは接続性が悪いため、はんだとの接続性の良いＮｉ膜やＣｕ膜をはんだの下地膜として形成する必要がある。例えば、特開平６−８４９１９号公報に開示された半導体装置の接続用パッドは、Ａｌ膜（Ａｌ電極）上に、Ｃｕ−Ｎｉ合金膜が形成された構造となっている。
特開１９９４−８４９１９
Ｃｕ膜とＮｉ膜は、いずれもＴｉ膜またはＴｉ化合物膜との密着性が悪いため、直接Ｔｉ膜またはＴｉ化合物膜上にＣｕ膜、Ｎｉ膜を形成することは困難である。そのため、通常は、特開平６−８４９１９号公報にも記述されているように、Ｔｉ膜またはＴｉ化合物膜上にＡｌパッド（Ａｌ膜）を形成した後、Ｃｕメッキを施し、さらにその上に、Ｃｕのはんだへの拡散防止のためＮｉメッキを施す。また、特開平６−８４９１９号公報は、工程簡略化のため、Ｃｕ膜とＮｉ膜を別々に形成するのではなく、Ｃｕ−Ｎｉ合金膜を一括で形成するというものである。Ａｌ膜とＣｕ膜との密着性は比較的高いため、Ｔｉ膜またはＴｉ化合物膜上に直接Ｃｕ膜、Ｎｉ膜を形成する構造よりは良好な構造といえる。しかし、製造工程中の熱履歴や、Ｃｕ膜、Ｎｉ膜、絶縁膜などの膜厚によっては、高い熱応力が生じ、Ｃｕ膜、Ｎｉ膜／Ａｌ膜界面またはＡｌ膜／Ｔｉ膜またはＴｉ化合物膜界面ではく離が発生する恐れがある。また、Ｔｉ膜またはＴｉ化合物膜とシリコン酸化膜との密着性も弱いため、この部分にも対策が施されることが望ましい。
本発明は、これらのはく離を防止することを目的とする。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明は、上記はく離を防止するため、Ａｌパッド（Ａｌ膜）上にＣｕメッキを介さず直接Ｎｉメッキ（Ｎｉ膜）を施す、または、Ａｌ膜の代わりにＣｒ膜を用いることを特徴とする。
図１は、Ｃｕ膜と、Ｔｉ膜又はＴｉ化合物膜，Ａｌ膜，Ｃｒ膜との密着性を比較した結果を示す図であり、
図２は、Ｎｉ膜と、Ｔｉ膜又はＴｉ化合物膜，Ａｌ膜，Ｃｒ膜との密着性を比較した結果を示す図であり、
図３は、Ｔｉ膜又はＴｉ化合物膜と，Ａｌ膜，Ｃｒ膜との密着性を比較した結果を示す図である。
図１乃至図３に示した密着力は、分子動力学計算により算出された分子の結合エネルギの値を示すものであり、Ｃｕ膜とＡｌ膜との密着力（Ｃｕ／Ａｌ）を１とした場合の値を示した。図１乃至図３より、Ｎｉ膜は、Ａｌ膜との密着性がＣｕ膜よりも高いことが明らかである。Ｃｕ膜を除くことによって、より高い密着性が確保できるとともに、特開平６−８４９１９号公報よりも簡便な方法で製造工程が簡略化されることになる。さらにＣｒ膜においては、Ｃｕ膜、Ｎｉ膜、Ｔｉ膜またはＴｉ化合物膜いずれとの結合においても、Ａｌ膜以上に高い密着性を有することが図１乃至図３から明らかである。なお、図１乃至図３から、密着性においてはＡｌ膜はＣｒ膜よりも劣るが、そのヤング率がＣｒ膜の２５％程度と軟らかいため、応力緩和層としての効果が期待できる。
次に、シリコン酸化膜との密着性を考える。図４にシリコン酸化膜とＴｉ膜またはＴｉ化合物膜、Ａｌ膜、Ｃｒ膜との密着力（Ｃｕ／Ａｌとの密着力を１とした場合の数値）を示したように、Ｃｒ膜とシリコン酸化膜との密着力は、Ｔｉ膜またはＴｉ化合物膜とシリコン酸化膜との密着力よりも高い。そのため、Ｃｒ膜をＴｉ膜またはＴｉ化合物膜よりも広い面積で形成し、はく離の起点となるＴｉ膜またはＴｉ化合物膜とシリコン酸化膜との接合端部を保護した構造とすることによって、Ｔｉ膜またはＴｉ化合物膜のはく離防止が可能となる。Ｃｒ膜の代わりにＡｌ膜を使用する場合も、前述のようにＡｌ膜はヤング率が低く応力緩和効果が期待できるため、同様にＡｌ膜をＴｉ膜またはＴｉ化合物膜よりも広い面積で形成することにより、Ｔｉ膜またはＴｉ化合物膜のはく離防止が可能と考える。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、製造工程中の熱負荷などによって生じる恐れのある、半導体装置のはんだ接続用パッドにおける膜はがれを防止することができる。
以下、本発明のはんだ接続用パッド構造を有する半導体装置の実施例を詳しく説明する。
図５は、本発明の第１の実施例の形態に係る半導体装置の接続用パッド近傍部を示す断面模式図である。
図５に示すように、本実施例１の半導体装置は、半導体基板として例えば単結晶シリコンからなるシリコン基板６と、シリコン基板６の主面上に例えば絶縁膜として設けられたシリコン酸化膜３と、シリコン酸化膜３上に設けられた接続用パッド１４と、シリコン基板６の主面上に接続用パッド１４の周縁を覆うようにして設けられた絶縁膜７と、絶縁膜７の一部を除去することによって接続用パッド１４上に形成されたボンディング開口７ａとを有する構成になっている。
本実施例１の半導体装置には、図示していないが、例えばパワーＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆield Ｅffect Ｔransistor）と呼称されるパワートランジスタが搭載されている。パワーＭＩＳＦＥＴは、大電力を得るため、微細パターンのＭＩＳＦＥＴ（トランジスタセル）を複数並列に接続したマルチセル構造になっている。微細パターンのＭＩＳＦＥＴは、シリコン基板６の主面に形成されている。
接続用パッド１４は、シリコン酸化膜３上に設けられ、Ｔｉ又はＴｉ化合物を主成分とするバリア膜（導電膜）２と、バリア膜２上に設けられ、Ａｌを主成分とするＡｌ膜１７と、Ａｌ膜１７上に設けられ、Ｎｉを主成分とするＮｉ膜５と、Ｎｉ膜５上に設けられ、Ｎｉを主成分とするＮｉ膜４を含む構造になっている。接続用パッド１４のバリア膜２は、シリコン酸化膜３の一部を除去して形成されたコンタクト孔３ａの内面を覆うようにして形成され、かつコンタクト孔３ａを通してシリコン酸化膜３下のシリコン基板６に電気的にかつ機械的に接続されている。
接続用パッド１４は、シリコン酸化膜３の一部をウエットエッチング法又はドライエッチング法で除去してコンタクト孔３ａを形成した後、コンタクト孔３ａの内部を含むシリコン酸化膜３上にＴｉ又はＴｉ化合物からなるバリア膜２を例えばスパッタ法で形成し、その後、バリア膜２上にＡｌ膜１７を例えばスパッタ法で形成し、その後、Ａｌ膜１７上にＮｉ膜５を例えばスパッタ法で形成し、その後、Ｎｉ膜５上にＮｉ膜４を例えばメッキ法で形成することによって得られる。
本実施例１において、接続用パッド１４は、Ａｌ膜１７上に、Ｃｕ膜を介さずに直接Ｎｉ膜（５，４）を形成した構造になっている。図１及び図２に示すように、Ｎｉ膜とＡｌ膜との密着性は、Ｎｉ膜とＣｕ膜との密着性よりも高い。従って、Ａｌ膜上に直接Ｎｉ膜を形成することにより、より高い密着性が確保できるため、製造工程中の熱負荷などによって生じる恐れのある、接続用パッド１４における膜剥がれを防止することができる。また、Ｃｕ膜を除くことによって、特開平６−８４９１９号公報に記載の技術よりも簡便な方法で製造工程を簡略化することができる。
本実施例１の接続用パッド１４は、Ａｌ膜１７とＮｉメッキ膜（メッキ法で形成されたＮｉ膜４）との間にＮｉスパッタ膜（スパッタ法で形成されたＮｉ膜５）を設けた構造になっているが、Ｎｉスパッタ膜（Ｎｉ膜５）は設けなくともよい。ただし、Ｎｉスパッタ膜（Ｎｉ膜５）を設けることにより、Ａｌ膜１７とＮｉメッキ膜（Ｎｉ膜４）との密着性が高くなるため、本実施例１のように、Ａｌ膜１７とＮｉメッキ膜（Ｎｉ膜４）との間にＮｉスパッタ膜（Ｎｉ膜５）を設けることが望ましい。
本実施例１では、バリア膜２上にＡｌ膜１７を設けた例について説明したが、Ａｌ膜１７の代わりにＣｒを主成分とするＣｒ膜１を設けてもよい。この場合、図２に示すように、Ｎｉ膜とＡｌ膜１７との密着性よりもＮｉ膜とＣｒ膜１との密着性の方が高く、また、図３に示すように、Ｔｉ膜又はＴｉ化合物膜とＡｌ膜１７との密着性よりもＴｉ膜又はＴｉ化合物膜とＣｒ膜１との密着性の方が高いため、接続用パッド１４における膜剥がれを更に防止することができる。
図６は、本発明の第２の実施例の形態に係る半導体装置の接続用パッド近傍部を示す断面模式図である。
本実施例２の接続用パッド１４は、基本的に前述の実施例１と同様の構成になっているが、以下の構成が異なっている。
即ち、図６に示すように、本実施例２の接続用パッド１４は、バリア膜（Ｔｉ又はＴｉ化合物を主成分とする膜）２よりもＡｌ膜１７が大きな面積で形成され、剥離の起点となるバリア膜２とシリコン酸化膜３との接合端部が保護された構造、換言すれば、バリア膜２がＡｌ膜で覆われ、かつバリア膜２の周囲においてＡｌ膜１７がシリコン酸化膜３と接合した構造になっている。このような構造にすることにより、Ａｌ膜はヤング率がＣｒ膜の２５％程度と軟らかく、応力緩和層としての効果が期待できるため、Ｔｉ又はＴｉ化合物を主成分とする膜とシリコン酸化膜３との界面剥離を防止することができる。
本実施例２では、バリア膜２上にＡｌ膜１７を設けた例について説明したが、本発明は、Ａｌ膜１７の代わりにＣｒ膜１を設けてもよい。この場合、図４に示すように、Ｃｒ膜１とシリコン酸化膜３との密着力は、Ｔｉ又はＴｉ化合物を主材料とする膜（バリア膜２）とシリコン酸化膜３との密着力よりも高いため、Ｔｉ又はＴｉ化合物を主材料とする膜（バリア膜２）よりもＣｒ膜１を広い面積で形成し、剥離の起点となるバリア膜２とシリコン酸化膜３との接合端部を保護した構造にすることにより、Ｔｉ又はＴｉ化合物を主成分とする膜（バリア膜２）とシリコン酸化膜３との界面剥離を防止することができる。
図７は、本発明の第３の実施例の形態に係る半導体装置の接続用パッド近傍部を示す断面模式図である。
Ｎｉメッキ膜（メッキ法で形成したＮｉ膜）は真性応力が高いため、第１または第２の実施例の構造の場合、製造工程中にウエハが大きく反ってしまい、問題となる可能性がある。これに対し、Ｃｕメッキ膜（メッキ法で形成したＣｕ膜）の真性応力は、Ｎｉメッキ膜の場合の半分から３０％程度と低いため、ウエハ反り防止の観点からはＮｉメッキ膜の代わりにＣｕメッキ膜を使用する方が有利である。Ｃｕメッキ膜が使用される場合、その下地膜には密着性を考慮してＣｒ膜を使用するのが望ましい。図１０に示す第３の実施例では、以上を考慮して、Ｃｒ膜１上にＣｕメッキ膜１８が形成されている。密着性を高めるため、Ｃｕメッキ膜とＣｒ膜１の間にＣｕスパッタ膜１９（スパッタ法で形成したＣｕ膜）が挿入されることが望ましい。しかし、Ｃｕメッキ膜上に直接はんだを取付けた場合、Ｃｕがはんだ内に拡散して合金を形成し、その結果、接続強度が低下する恐れがある。これを防止するため、図７に示したように、Ｃｕメッキ膜１８上にＮｉメッキ膜（Ｎｉ膜４）が施されることが望ましい。
なお、ＴｉまたはＴｉ化合物を主成分とする膜（バリア膜２）とシリコン膜３との界面剥離を防止するため、第２の実施例と同様、Ｃｒ膜１はＴｉまたはＴｉ化合物を主成分とする膜（バリア膜２）よりも面積が広くなるように成膜することが望ましい。
図８は、本発明の第４の実施例の形態に係る半導体装置の接続用パッド近傍部を示す断面模式図である。
ＴｉまたはＴｉ化合物を主成分とする膜は、シリコン酸化膜との密着性が高くない。一方、Ｃｒ膜は、図４に示すように、ＴｉまたはＴｉ化合物を主成分とする膜よりもシリコン酸化膜との密着性が高い。Ｃｒ膜には、Ｔｉ膜またはＴｉ化合物膜と同様に、Ｃｕ、Ｎｉのシリコン、シリコン酸化膜への拡散を防止する効果も期待できるため、Ｔｉ膜またはＴｉ化合物膜は省略できる可能性がある。Ｔｉ膜またはＴｉ化合物膜を省略すると、シリコンとの間の界面抵抗が変化するため、その点についての検討が必要となる。しかし、Ｔｉ膜またはＴｉ化合物膜が省略できれば、シリコン酸化膜３との密着性が改善され、さらに、製造プロセスも簡略化されることになるため、図８に示した第４の実施例のような、Ｃｒ膜１が直接シリコン基板６のコンタクト部に接する構造は非常に有利な構造といえる。
なお、ウエハの反り対策のため、Ｎｉメッキ膜の代わりにＣｕメッキ膜を使用する場合、または、Ｎｉメッキ膜の下地としてＣｕメッキ膜を挿入する場合にも、本構造の適用は可能である。図８には、Ｎｉメッキ膜（Ｎｉ膜４）の下地としてＣｕメッキ膜１８を挿入した場合を例示した。
図９は、本発明の第５の実施例の形態に係る半導体装置の接続用パッド近傍部を示す断面模式図である。本発明の半導体装置を実装基板などの接続対象に接続する場合、実装基板側の接続用パッドにはんだペースト材を塗布した後、半導体装置を載せ、リフローする方法が考えられる。しかし、はんだによる接続高さを十分確保するため、半導体装置の接続用パッドにもあらかじめはんだを取付けておくことが望ましい。その場合、実装基板側のパッドには、はんだペースト材ではなく、フラックス材のみを塗布して接続する方法も可能となる。図１２には、第２の実施例の接続用パッド１４上にはんだ層１６を設けた場合の例を示した。はんだ層１６は、スクリーン印刷により、接続用パッド１４にはんだペーストを塗布した後、リフロー加熱することによって形成される。または、接続用パッド１４にはんだペーストやフラックス材を塗布した後、はんだボールを載せ、リフロー加熱により形成する方法も考えられる。
なお、第１、第３、第４の実施例についても、同様にして、はんだがあらかじめ取付けられることが望ましい。
図１０は、本発明の第６の実施例の形態に係る半導体装置を実装基板に実装した電子装置の概略構成を示す図（（ａ）は断面模式図，（ｂ）は（ａ）の一部を拡大した断面模式図）である。図１０は、本発明の半導体装置が実装基板などの接続対象に接続された後の形態を模式的に示すもので、例として、第２の実施例の半導体装置が実装基板１３に接続された形態を示した。
図１０（（ａ），（ｂ））に示すように、実装基板１３側の接続用パッド１５にはんだペースト材が塗布された後、半導体装置が、その接続用パッド１４と実装基板１３側の接続用パッド１５とが向かい合うように載せられ、リフロー加熱されて接続される。なお、第５の実施例の、パッドにあらかじめはんだが取付けられた半導体装置を接続する場合には、実装基板１３側の接続用パッド１５には、はんだペースト材でなく、フラックス材のみを塗布することも可能である。半導体装置と実装基板１３との間には、はんだの接続信頼性確保のため、樹脂２０が挿入される場合がある。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
Ｃｕ膜と、Ｔｉ膜又はＴｉ化合物膜，Ａｌ膜，Ｃｒ膜の各々との密着力を示す図である。 Ｎｉ膜と、Ｔｉ膜又はＴｉ化合物膜，Ａｌ膜，Ｃｒ膜の各々との密着力を示す図である。 Ｔｉ膜又はＴｉ化合物膜と、Ａｌ膜，Ｃｒ膜の各々との密着力を示す図である。 シリコン酸化膜と、Ｔｉ膜又はＴｉ化合物膜，Ａｌ膜，Ｃｒ膜の各々との密着力を示す図である。 本発明の第１の実施例の形態に係る半導体装置の接続用パッド部を示す断面模式図である。 本発明の第２の実施例の形態に係る半導体装置の接続用パッド部を示す断面模式図である。 本発明の第３の実施例の形態に係る半導体装置の接続用パッド部を示す断面模式図である。 本発明の第４の実施例の形態に係る半導体装置の接続用パッド部を示す断面模式図である。 本発明の第５の実施例の形態に係る半導体装置の接続用パッド部を示す断面模式図である。 本発明の第６の実施例の形態に係る半導体装置を実装基板に実装した電子装置の概略構成を示す図（（ａ）は模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）である。 従来のワイヤボンディング方式により半導体装置が実装された状態を示す断面模式図である。 従来のフリップチップ方式により半導体装置が実装された状態を示す断面模式図である。 従来のワイヤボンディング方式により実装される半導体装置の接続用パッド部を示す断面模式図である。
符号の説明
１…Ｃｒ膜、２…バリア膜、３…シリコン酸化膜、４…Ｎｉ膜、５…Ｎｉ膜、６…シリコン基板、７…絶縁膜、８…接続用パッド、９…絶縁膜、１０…ボンディングワイヤ、１１…接着剤、１２…接続用パッド、１３…実装基板、１４…接続用パッド、１５…接続用パッド、１６…はんだ層、１７…Ａｌ膜、１８…Ｃｕメッキ膜、１９…Ｃｕスパッタ膜、２０…樹脂

Claims (5)

  1. はんだを用いて接続を行うための接続用パッドを有する半導体装置であって、
    前記接続用パッドは、
    シリコン酸化膜上に形成されたＴｉ又はＴｉ化合物を主成分とする第１の膜と、
    前記第１の膜上に設けられ、前記第１の膜の周囲において前記シリコン酸化膜と接合するように形成されたＣｒを主成分とする第２の膜と、
    前記第２の膜上に設けられ、Ｎｉを主成分とする第３の膜と、
    を含むことを特徴とする半導体装置。
  2. はんだを用いて接続を行うための接続用パッドを有する半導体装置であって、
    前記接続用パッドは、
    シリコン酸化膜上に形成されたＴｉ又はＴｉ化合物を主成分とする第１の膜と、
    前記第１の膜上に設けられ、前記第１の膜の周囲において前記シリコン酸化膜と接合するように形成されたＣｒを主成分とする第２の膜と、
    前記第２の膜上に設けられ、Ｃｕを主成分とする第３の膜と、
    前記第３の膜上に設けられ、Ｎｉを主成分とする第４の膜と、
    を有することを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記接続用パッドの第１の膜は、前記シリコン酸化膜の一部を除去して形成されたコンタクト孔の内面を覆うようにして形成され、
    前記接続用パッドは、前記コンタクト孔を通して、前記シリコン酸化膜下の半導体基板に電気的に接続されていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のうち何れか１項に記載の半導体装置において、
    前記接続用パッド上に設けられたはんだ層を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項３のうち何れか１項に記載の半導体装置が、前記半導体装置の接続用パッドと実装基板の接続用パッドとの間にはんだを介して前記実装基板に実装されていることを特徴とする電子装置。
JP2004255531A 2004-09-02 2004-09-02 半導体装置 Expired - Fee Related JP4322189B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004255531A JP4322189B2 (ja) 2004-09-02 2004-09-02 半導体装置
US11/172,207 US20060043605A1 (en) 2004-09-02 2005-06-29 Semiconductor device
US12/401,491 US20090174061A1 (en) 2004-09-02 2009-03-10 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004255531A JP4322189B2 (ja) 2004-09-02 2004-09-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2006073805A JP2006073805A (ja) 2006-03-16
JP2006073805A5 JP2006073805A5 (ja) 2006-11-24
JP4322189B2 true JP4322189B2 (ja) 2009-08-26

Family

ID=35941942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004255531A Expired - Fee Related JP4322189B2 (ja) 2004-09-02 2004-09-02 半導体装置

Country Status (2)

Country Link
US (2) US20060043605A1 (ja)
JP (1) JP4322189B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4322189B2 (ja) * 2004-09-02 2009-08-26 株式会社ルネサステクノロジ 半導体装置
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102007023590A1 (de) * 2007-05-21 2008-11-27 Epcos Ag Bauelement mit mechanisch belastbarer Anschlussfläche
US7919409B2 (en) * 2008-08-15 2011-04-05 Air Products And Chemicals, Inc. Materials for adhesion enhancement of copper film on diffusion barriers
JP5343982B2 (ja) * 2009-02-16 2013-11-13 トヨタ自動車株式会社 半導体装置
EP2478555A1 (en) * 2009-09-17 2012-07-25 Koninklijke Philips Electronics N.V. Geometry of contact sites at brittle inorganic layers in electronic devices
DE102012109161B4 (de) * 2012-09-27 2021-10-28 Pictiva Displays International Limited Organisches, optoelektronisches Bauelement, Verfahren zum Herstellen eines organischen, optoelektronischen Bauelementes und Verfahren zum stoffschlüssigen, elektrischen Kontaktieren
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
WO2023058201A1 (ja) * 2021-10-07 2023-04-13 Tdk株式会社 積層電極、電極付き歪抵抗膜および圧力センサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6742248B2 (en) * 2001-05-14 2004-06-01 The Boeing Company Method of forming a soldered electrical connection
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
US20050104208A1 (en) * 2003-11-14 2005-05-19 International Business Machines Corporation Stabilizing copper overlayer for enhanced c4 interconnect reliability
US6951803B2 (en) * 2004-02-26 2005-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method to prevent passivation layer peeling in a solder bump formation process
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
JP4322189B2 (ja) * 2004-09-02 2009-08-26 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
US20060043605A1 (en) 2006-03-02
US20090174061A1 (en) 2009-07-09
JP2006073805A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
JP2002110898A (ja) 半導体装置
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JP2008016818A (ja) 半導体装置およびその製造方法
US20090174061A1 (en) Semiconductor Device
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2007129207A (ja) 半導体装置
KR20080111397A (ko) 전자 장치의 제조 방법 및 전자 장치
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5165190B2 (ja) 半導体装置及びその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP3279470B2 (ja) 半導体装置およびその製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4638614B2 (ja) 半導体装置の作製方法
JP3403689B2 (ja) 半導体装置
JP2002076251A (ja) 半導体装置
JP3417292B2 (ja) 半導体装置
JP2021027122A (ja) 半導体装置
JP3889311B2 (ja) プリント配線板
JP2020031081A (ja) 半導体装置
JP2006032871A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees