JP3279470B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3279470B2 JP3279470B2 JP03179096A JP3179096A JP3279470B2 JP 3279470 B2 JP3279470 B2 JP 3279470B2 JP 03179096 A JP03179096 A JP 03179096A JP 3179096 A JP3179096 A JP 3179096A JP 3279470 B2 JP3279470 B2 JP 3279470B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- electrodes
- element region
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、電子機器に利用
される高機能ＬＳＩとその実装技術に関し、半導体素子
の電極上に形成した突起電極を用いて接続した半導体装
置およびその製造方法に関するものである。
される高機能ＬＳＩとその実装技術に関し、半導体素子
の電極上に形成した突起電極を用いて接続した半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器が高機能化されるに従
い、ＬＳＩが多く使用され、サイズを小さくするため
に、多数のチップを１チップ化していく手法がよくとら
れる。しかしながら、回路規模が大きくなってくると、
ＬＳＩの開発期間の長期化や、チップサイズの増大によ
るコスト上昇という課題を有している。
い、ＬＳＩが多く使用され、サイズを小さくするため
に、多数のチップを１チップ化していく手法がよくとら
れる。しかしながら、回路規模が大きくなってくると、
ＬＳＩの開発期間の長期化や、チップサイズの増大によ
るコスト上昇という課題を有している。
【０００３】その一つの解決策として、半導体チップの
外周部に設けられていた電極を素子領域上にも配置し、
チップ面積を小さくすることにより低コスト化を図る方
法と、異なるチップを積層する技術があるこの２つの方
法は、どちらか一方用いられることもあるが、両方法を
合わせて用いることにより、大きな低コスト化が図られ
る。
外周部に設けられていた電極を素子領域上にも配置し、
チップ面積を小さくすることにより低コスト化を図る方
法と、異なるチップを積層する技術があるこの２つの方
法は、どちらか一方用いられることもあるが、両方法を
合わせて用いることにより、大きな低コスト化が図られ
る。
【０００４】しかし、半導体チップ上の電極を素子領域
上に形成した場合、配線、コンタクト、トランジスタの
いずれかが、電極下に存在することになり、突起電極を
用いて張り合わせるときに、機械的なストレスが加わ
り、素子を破壊したり、特性を変動させ、半導体チップ
の信頼性にも影響を与えるため、素子にダメージを与え
ない圧力での電気的な接続が必要となっている。
上に形成した場合、配線、コンタクト、トランジスタの
いずれかが、電極下に存在することになり、突起電極を
用いて張り合わせるときに、機械的なストレスが加わ
り、素子を破壊したり、特性を変動させ、半導体チップ
の信頼性にも影響を与えるため、素子にダメージを与え
ない圧力での電気的な接続が必要となっている。
【０００５】また、異なるチップを積層するために通常
半導体チップの電極上に設ける突起電極は、電解めっき
による方法、蒸着による方法、別基板に形成された突起
電極を熱転写する方法がある。しかしいずれの方法も多
くの複雑なプロセスを必要とするために、コスト上昇を
招いてしまい、積層化のコスト増大につながる。そこ
で、この課題を解決するために、無電解めっき法による
電極上への突起電極の形成技術が開発されつつある。こ
の技術では、通常Ｎｉの無電解めっきが使用される。こ
の方法は、まずＡｌ上の酸化膜を除去するために、水酸
化ナトリウムや燐酸を用いてライトエッチングを行う。
つぎにＡｌ電極上が再酸化されるのを防ぐ目的で表面を
Ｚｎで置換処理する。この後無電解Ｎｉめっきを行い所
定の高さまで析出させることにより突起電極は完成す
る。Ｎｉ表面の酸化を防ぐ目的で、Ｎｉめっき後に置換
Ａｕめっきを行うこともしばしば行われる。
半導体チップの電極上に設ける突起電極は、電解めっき
による方法、蒸着による方法、別基板に形成された突起
電極を熱転写する方法がある。しかしいずれの方法も多
くの複雑なプロセスを必要とするために、コスト上昇を
招いてしまい、積層化のコスト増大につながる。そこ
で、この課題を解決するために、無電解めっき法による
電極上への突起電極の形成技術が開発されつつある。こ
の技術では、通常Ｎｉの無電解めっきが使用される。こ
の方法は、まずＡｌ上の酸化膜を除去するために、水酸
化ナトリウムや燐酸を用いてライトエッチングを行う。
つぎにＡｌ電極上が再酸化されるのを防ぐ目的で表面を
Ｚｎで置換処理する。この後無電解Ｎｉめっきを行い所
定の高さまで析出させることにより突起電極は完成す
る。Ｎｉ表面の酸化を防ぐ目的で、Ｎｉめっき後に置換
Ａｕめっきを行うこともしばしば行われる。
【０００６】この方法では、無電解めっき液に浸漬させ
るだけで、半導体チップのＡｌ電極上に突起電極を形成
できるため、低コスト化が可能となる。
るだけで、半導体チップのＡｌ電極上に突起電極を形成
できるため、低コスト化が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながらＮｉの無
電解めっき法を行う場合には、電極の面積や表面状態や
電気的な状態、めっき液の状態により高さばらつきが生
じ、張り合わせ時に高さの高い突起電極に応力集中が生
じる、この応力集中は、Ｎｉの様な変形し難い材料の場
合特に顕著であり、電極下の素子にダメージを与えてし
まうため、高さばらつきを吸収するために低硬度の材料
やはんだ等の拡散によりぬれ広がり、突起電極の高さば
らつきを吸収する導電材料を形成する必要があった。
電解めっき法を行う場合には、電極の面積や表面状態や
電気的な状態、めっき液の状態により高さばらつきが生
じ、張り合わせ時に高さの高い突起電極に応力集中が生
じる、この応力集中は、Ｎｉの様な変形し難い材料の場
合特に顕著であり、電極下の素子にダメージを与えてし
まうため、高さばらつきを吸収するために低硬度の材料
やはんだ等の拡散によりぬれ広がり、突起電極の高さば
らつきを吸収する導電材料を形成する必要があった。
【０００８】しかしこのような高さばらつきを吸収する
材料を形成した場合においても、Ｎｉの突起電極が相対
する突起電極に直接接して接続されると、張り合わせ時
や張り合わせ後の外力により容易に応力集中が生じてし
まい素子にダメージを与えるという問題点を有してい
た。この問題点は、ＮｉだけでなくＣｕ，Ａｕ等の導電
材料においても同様である。
材料を形成した場合においても、Ｎｉの突起電極が相対
する突起電極に直接接して接続されると、張り合わせ時
や張り合わせ後の外力により容易に応力集中が生じてし
まい素子にダメージを与えるという問題点を有してい
た。この問題点は、ＮｉだけでなくＣｕ，Ａｕ等の導電
材料においても同様である。
【０００９】したがって、この発明の目的は、上記問題
点に鑑み、半導体素子へのダメージを与えずにＬＳＩ同
士あるいは配線基板へ実装することを可能とする半導体
装置およびその製造方法を提供するものである。
点に鑑み、半導体素子へのダメージを与えずにＬＳＩ同
士あるいは配線基板へ実装することを可能とする半導体
装置およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】請求項１記載の半導体装
置は、第１の半導体チップと第２の半導体チップの表面
同士が絶縁性樹脂を介して互いに張り合わされ、第１の
半導体チップの表面上に位置する電極上に形成された突
起電極と、第２の半導体チップの表面上に位置し第１の
半導体チップの電極に対応する電極上に形成された突起
電極とが電気的に接続された半導体装置であって、第１
の半導体チップおよび第２の半導体チップの素子領域上
に形成された電極の面積が素子領域上以外に形成された
電極の面積よりも小さいことを特徴とするものである。
置は、第１の半導体チップと第２の半導体チップの表面
同士が絶縁性樹脂を介して互いに張り合わされ、第１の
半導体チップの表面上に位置する電極上に形成された突
起電極と、第２の半導体チップの表面上に位置し第１の
半導体チップの電極に対応する電極上に形成された突起
電極とが電気的に接続された半導体装置であって、第１
の半導体チップおよび第２の半導体チップの素子領域上
に形成された電極の面積が素子領域上以外に形成された
電極の面積よりも小さいことを特徴とするものである。
【００１１】このように、第１の半導体チップおよび第
２の半導体チップの素子領域上に形成された電極の面積
を素子領域上以外に形成された電極の面積よりも小さく
したので、素子領域上の電極上に形成された突起電極の
高さが素子領域上以外の電極上に形成された突起電極の
高さよりも低くなり、それゆえ突起電極の接合時に、素
子領域上以外の突起電極に応力集中が生じ、素子領域上
の突起電極に応力集中が生じない構造となる。このた
め、素子領域上に電極を形成したＬＳＩの実装におい
て、素子へのダメージを与えることなく実装できるた
め、信頼性の高い積層型ＬＳＩや配線基板への実装が実
現できる。
２の半導体チップの素子領域上に形成された電極の面積
を素子領域上以外に形成された電極の面積よりも小さく
したので、素子領域上の電極上に形成された突起電極の
高さが素子領域上以外の電極上に形成された突起電極の
高さよりも低くなり、それゆえ突起電極の接合時に、素
子領域上以外の突起電極に応力集中が生じ、素子領域上
の突起電極に応力集中が生じない構造となる。このた
め、素子領域上に電極を形成したＬＳＩの実装におい
て、素子へのダメージを与えることなく実装できるた
め、信頼性の高い積層型ＬＳＩや配線基板への実装が実
現できる。
【００１２】請求項２記載の半導体装置は、第１の半導
体チップと第２の半導体チップの表面同士が絶縁性樹脂
を介して互いに張り合わされ、第１の半導体チップの表
面上に位置する電極上に形成された突起電極と、第２の
半導体チップの表面上に位置し第１の半導体チップの電
極に対応する電極上に形成された突起電極とが電気的に
接続された半導体装置であって、第１の半導体チップお
よび第２の半導体チップの素子領域上に形成された電極
が絶縁膜により少なくとも２つ以上に分割された領域か
らなり分割された領域が素子領域上以外に形成された電
極よりも面積が小さいことを特徴とするものである。
体チップと第２の半導体チップの表面同士が絶縁性樹脂
を介して互いに張り合わされ、第１の半導体チップの表
面上に位置する電極上に形成された突起電極と、第２の
半導体チップの表面上に位置し第１の半導体チップの電
極に対応する電極上に形成された突起電極とが電気的に
接続された半導体装置であって、第１の半導体チップお
よび第２の半導体チップの素子領域上に形成された電極
が絶縁膜により少なくとも２つ以上に分割された領域か
らなり分割された領域が素子領域上以外に形成された電
極よりも面積が小さいことを特徴とするものである。
【００１３】このように、第１の半導体チップおよび第
２の半導体チップの素子領域上に形成された電極を絶縁
膜により少なくとも２つ以上に分割することにより、こ
の分割された領域を素子領域上以外に形成された電極よ
りも面積よりも小さくしたので、素子領域上の電極上に
形成された突起電極の高さが素子領域上以外の電極上に
形成された突起電極の高さよりも低くなり、それゆえ突
起電極の接合時に、素子領域上以外の突起電極に応力集
中が生じ、素子領域上の突起電極に応力集中が生じない
構造となり、請求項１と同様の効果が得られる。
２の半導体チップの素子領域上に形成された電極を絶縁
膜により少なくとも２つ以上に分割することにより、こ
の分割された領域を素子領域上以外に形成された電極よ
りも面積よりも小さくしたので、素子領域上の電極上に
形成された突起電極の高さが素子領域上以外の電極上に
形成された突起電極の高さよりも低くなり、それゆえ突
起電極の接合時に、素子領域上以外の突起電極に応力集
中が生じ、素子領域上の突起電極に応力集中が生じない
構造となり、請求項１と同様の効果が得られる。
【００１４】請求項３記載の半導体装置は、請求項１ま
たは２において、第１の半導体チップおよび第２の半導
体チップの突起電極の少なくとも一方が無電解めっき法
にて形成されたものである。このように、第１の半導体
チップおよび第２の半導体チップの突起電極の少なくと
も一方が無電解めっき法にて形成されているので、半導
体チップを無電解めっき液に浸漬するだけで突起電極を
形成でき、低コストで製造できる。また、請求項１およ
び２に記載のように、素子領域上の電極上に形成された
突起電極の高さが素子領域上以外の電極上に形成された
突起電極の高さよりも低くなるため、電極およびめっき
液の状態による突起電極の高さばらつきにより素子にダ
メージを与えることはない。
たは２において、第１の半導体チップおよび第２の半導
体チップの突起電極の少なくとも一方が無電解めっき法
にて形成されたものである。このように、第１の半導体
チップおよび第２の半導体チップの突起電極の少なくと
も一方が無電解めっき法にて形成されているので、半導
体チップを無電解めっき液に浸漬するだけで突起電極を
形成でき、低コストで製造できる。また、請求項１およ
び２に記載のように、素子領域上の電極上に形成された
突起電極の高さが素子領域上以外の電極上に形成された
突起電極の高さよりも低くなるため、電極およびめっき
液の状態による突起電極の高さばらつきにより素子にダ
メージを与えることはない。
【００１５】請求項４記載の半導体装置は、請求項１ま
たは２において、第１の半導体チップおよび第２の半導
体チップの少なくとも一方が配線基板であるものであ
る。このように、第１の半導体チップおよび第２の半導
体チップの少なくとも一方が配線基板であるので、配線
基板への実装が実現できる。請求項５記載の半導体装置
は、請求項１または２において、第１の半導体チップお
よび第２の半導体チップの突起電極の少なくとも一方が
無電解めっき法にて形成され、その上部に、無電解めっ
き法にて形成された突起電極より硬度が低い導電材料層
を形成したものである。
たは２において、第１の半導体チップおよび第２の半導
体チップの少なくとも一方が配線基板であるものであ
る。このように、第１の半導体チップおよび第２の半導
体チップの少なくとも一方が配線基板であるので、配線
基板への実装が実現できる。請求項５記載の半導体装置
は、請求項１または２において、第１の半導体チップお
よび第２の半導体チップの突起電極の少なくとも一方が
無電解めっき法にて形成され、その上部に、無電解めっ
き法にて形成された突起電極より硬度が低い導電材料層
を形成したものである。
【００１６】このように、無電解めっき法にて形成され
た突起電極の上部に、この突起電極より硬度が低い導電
材料層を形成したので、素子にダメージを与えない荷重
で接合することができる。すなわち、接続時に導電材料
層が素子にダメージを与えない荷重以内で塑性変形する
ことにより、突起電極の高さばらつきや半導体チップの
持つ反りを吸収し、素子領域上の電極に加わる圧力が素
子領域上以外の電極に加わる圧力よりも小さくなって素
子にダメージを与えることはない。
た突起電極の上部に、この突起電極より硬度が低い導電
材料層を形成したので、素子にダメージを与えない荷重
で接合することができる。すなわち、接続時に導電材料
層が素子にダメージを与えない荷重以内で塑性変形する
ことにより、突起電極の高さばらつきや半導体チップの
持つ反りを吸収し、素子領域上の電極に加わる圧力が素
子領域上以外の電極に加わる圧力よりも小さくなって素
子にダメージを与えることはない。
【００１７】請求項６記載の半導体装置は、請求項５に
おいて、導電材料層がＩｎあるいはＩｎにＳｎ，Ｐｂ，
Ｂｉ，Ａｇ，Ｚｎのうち少なくとも１つ以上を含む金属
からなるものである。このように、導電材料層としてＩ
ｎあるいはＩｎにＳｎ，Ｐｂ，Ｂｉ，Ａｇ，Ｚｎのうち
少なくとも１つ以上を含む金属を用いることにより、接
続時に導電材料層が素子にダメージを与えない荷重以内
で塑性変形し、突起電極の高さばらつきや半導体チップ
の持つ反りを吸収することができる。
おいて、導電材料層がＩｎあるいはＩｎにＳｎ，Ｐｂ，
Ｂｉ，Ａｇ，Ｚｎのうち少なくとも１つ以上を含む金属
からなるものである。このように、導電材料層としてＩ
ｎあるいはＩｎにＳｎ，Ｐｂ，Ｂｉ，Ａｇ，Ｚｎのうち
少なくとも１つ以上を含む金属を用いることにより、接
続時に導電材料層が素子にダメージを与えない荷重以内
で塑性変形し、突起電極の高さばらつきや半導体チップ
の持つ反りを吸収することができる。
【００１８】請求項７記載の半導体装置は、請求項５に
おいて、導電材料層が樹脂と金属からなる導電性ペース
トであるものである。このように、導電材料層を樹脂と
金属からなる導電性ペーストとすることにより、接続時
に導電材料層が素子にダメージを与えない荷重以内で塑
性変形し、突起電極の高さばらつきや半導体チップの持
つ反りを吸収することができる。
おいて、導電材料層が樹脂と金属からなる導電性ペース
トであるものである。このように、導電材料層を樹脂と
金属からなる導電性ペーストとすることにより、接続時
に導電材料層が素子にダメージを与えない荷重以内で塑
性変形し、突起電極の高さばらつきや半導体チップの持
つ反りを吸収することができる。
【００１９】請求項８記載の半導体装置製造方法は、素
子領域上が素子領域上以外よりも面積が小さくなるよう
に第１の半導体チップおよび第２の半導体チップの表面
上の対応する位置に電極を形成する工程と、第１の半導
体チップおよび第２の半導体チップの電極上に無電解め
っき処理により突起電極を形成する工程と、第１の半導
体チップあるいは第２の半導体チップの表面上に絶縁性
樹脂を塗布する工程と、第１の半導体チップおよび第２
の半導体チップの突起電極を位置合わせする工程と、第
１の半導体チップあるいは第２の半導体チップの裏面を
加圧し、絶縁性樹脂を硬化させることにより第１の半導
体チップと第２の半導体チップの電極を電気的に接続す
る工程とからなるものである。
子領域上が素子領域上以外よりも面積が小さくなるよう
に第１の半導体チップおよび第２の半導体チップの表面
上の対応する位置に電極を形成する工程と、第１の半導
体チップおよび第２の半導体チップの電極上に無電解め
っき処理により突起電極を形成する工程と、第１の半導
体チップあるいは第２の半導体チップの表面上に絶縁性
樹脂を塗布する工程と、第１の半導体チップおよび第２
の半導体チップの突起電極を位置合わせする工程と、第
１の半導体チップあるいは第２の半導体チップの裏面を
加圧し、絶縁性樹脂を硬化させることにより第１の半導
体チップと第２の半導体チップの電極を電気的に接続す
る工程とからなるものである。
【００２０】このように、素子領域上が素子領域上以外
よりも面積が小さくなるように第１の半導体チップおよ
び第２の半導体チップの表面上の対応する位置に電極を
形成するので、素子領域上の電極上に形成された突起電
極が素子領域上以外の電極上に形成された突起電極より
も高さが低くなる。このため、第１の半導体チップある
いは第２の半導体チップの裏面を加圧して突起電極の接
合する時に、素子領域上以外の突起電極に応力集中が生
じ、素子領域上の突起電極に応力集中が生じない構造と
なる。また、突起電極が無電解めっき処理にて形成され
ているので、半導体チップを無電解めっき液に浸漬する
だけで突起電極を形成でき、低コストで製造できる。
よりも面積が小さくなるように第１の半導体チップおよ
び第２の半導体チップの表面上の対応する位置に電極を
形成するので、素子領域上の電極上に形成された突起電
極が素子領域上以外の電極上に形成された突起電極より
も高さが低くなる。このため、第１の半導体チップある
いは第２の半導体チップの裏面を加圧して突起電極の接
合する時に、素子領域上以外の突起電極に応力集中が生
じ、素子領域上の突起電極に応力集中が生じない構造と
なる。また、突起電極が無電解めっき処理にて形成され
ているので、半導体チップを無電解めっき液に浸漬する
だけで突起電極を形成でき、低コストで製造できる。
【００２１】請求項９記載の半導体装置の製造方法は、
請求項８において、第１の半導体チップと第２の半導体
チップの電極を電気的に接続する工程において、素子領
域上の電極に加わる圧力が０．０２ｇ／μｍ2 以下であ
るものである。このように、素子領域上の電極に加わる
圧力が０．０２ｇ／μｍ2 以下であるので、素子にダメ
ージを与えることはない。
請求項８において、第１の半導体チップと第２の半導体
チップの電極を電気的に接続する工程において、素子領
域上の電極に加わる圧力が０．０２ｇ／μｍ2 以下であ
るものである。このように、素子領域上の電極に加わる
圧力が０．０２ｇ／μｍ2 以下であるので、素子にダメ
ージを与えることはない。
【００２２】請求項１０記載の半導体装置の製造方法
は、請求項８において、第１の半導体チップと第２の半
導体チップの電極上に突起電極を形成する工程におい
て、導電材料層を構成する金属の融液に第１の半導体チ
ップあるいは第２の半導体チップの少なくとも一方を浸
漬させることにより、突起電極の上部にこの突起電極よ
りも硬度が低い導電材料層を形成するものである。
は、請求項８において、第１の半導体チップと第２の半
導体チップの電極上に突起電極を形成する工程におい
て、導電材料層を構成する金属の融液に第１の半導体チ
ップあるいは第２の半導体チップの少なくとも一方を浸
漬させることにより、突起電極の上部にこの突起電極よ
りも硬度が低い導電材料層を形成するものである。
【００２３】このように、導電材料層を構成する金属の
融液に第１の半導体チップあるいは第２の半導体チップ
の少なくとも一方を浸漬させることにより、突起電極の
上部にこの突起電極よりも硬度が低い導電材料層を形成
するので、素子にダメージを与えない荷重で接合するこ
とができる。すなわち、接続時に導電材料層が素子にダ
メージを与えない荷重以内で塑性変形することにより、
突起電極の高さばらつきや半導体チップの持つ反りを吸
収し、素子領域上の電極に加わる圧力が素子領域上以外
の電極に加わる圧力よりも小さくなって素子にダメージ
を与えることはない。また、上記のように導電材料の融
液中に浸漬することにより導電材料層を形成したので、
コスト的に有利である。
融液に第１の半導体チップあるいは第２の半導体チップ
の少なくとも一方を浸漬させることにより、突起電極の
上部にこの突起電極よりも硬度が低い導電材料層を形成
するので、素子にダメージを与えない荷重で接合するこ
とができる。すなわち、接続時に導電材料層が素子にダ
メージを与えない荷重以内で塑性変形することにより、
突起電極の高さばらつきや半導体チップの持つ反りを吸
収し、素子領域上の電極に加わる圧力が素子領域上以外
の電極に加わる圧力よりも小さくなって素子にダメージ
を与えることはない。また、上記のように導電材料の融
液中に浸漬することにより導電材料層を形成したので、
コスト的に有利である。
【００２４】
【発明の実施の形態】この発明の第１の実施の形態の半
導体装置およびその製造方法を図１および図２に基づい
て説明する。図１において、１，２は第１および第２の
半導体チップ、３ａ，３ｂはＡｌ電極、４ａ，４ｂは突
起電極、５は絶縁性樹脂、６は素子領域、７は保護膜、
８は導電材料層である。また、３ａ，４ａは素子領域６
上に形成されたＡｌ電極およこれに対応する突起電極で
あり、３ｂ，４ｂは素子領域６上以外に形成されたＡｌ
電極およびこれに対応する突起電極である。
導体装置およびその製造方法を図１および図２に基づい
て説明する。図１において、１，２は第１および第２の
半導体チップ、３ａ，３ｂはＡｌ電極、４ａ，４ｂは突
起電極、５は絶縁性樹脂、６は素子領域、７は保護膜、
８は導電材料層である。また、３ａ，４ａは素子領域６
上に形成されたＡｌ電極およこれに対応する突起電極で
あり、３ｂ，４ｂは素子領域６上以外に形成されたＡｌ
電極およびこれに対応する突起電極である。
【００２５】素子領域６上に形成されたＡｌ電極３ａの
面積は素子領域６上以外に形成されたＡｌ電極３ｂの面
積よりも小さい構造となっている。この場合、第１およ
び第２の半導体チップ１，２の表面を被覆する保護膜７
により露出するＡｌ電極３ａ，３ｂの面積が異なる。こ
れらのＡｌ電極３ａ，３ｂ上に無電解めっき法により突
起電極４ａ，４ｂが形成されている。そして、上記のよ
うにＡｌ電極３ａ，３ｂの面積が異なるため、素子領域
６上のＡｌ電極３ａ上に形成された突起電極４ａが素子
領域６上以外のＡｌ電極３ｂ上に形成された突起電極４
ｂよりも高さが低くなっている。また、この第１の半導
体チップ１と第２の半導体チップ２が絶縁性樹脂５を介
して互いに張り合わされ、相対する位置のＡｌ電極３
ａ，３ｂが、突起電極４ａ，４ｂを介して電気的に接続
された構成となっている。
面積は素子領域６上以外に形成されたＡｌ電極３ｂの面
積よりも小さい構造となっている。この場合、第１およ
び第２の半導体チップ１，２の表面を被覆する保護膜７
により露出するＡｌ電極３ａ，３ｂの面積が異なる。こ
れらのＡｌ電極３ａ，３ｂ上に無電解めっき法により突
起電極４ａ，４ｂが形成されている。そして、上記のよ
うにＡｌ電極３ａ，３ｂの面積が異なるため、素子領域
６上のＡｌ電極３ａ上に形成された突起電極４ａが素子
領域６上以外のＡｌ電極３ｂ上に形成された突起電極４
ｂよりも高さが低くなっている。また、この第１の半導
体チップ１と第２の半導体チップ２が絶縁性樹脂５を介
して互いに張り合わされ、相対する位置のＡｌ電極３
ａ，３ｂが、突起電極４ａ，４ｂを介して電気的に接続
された構成となっている。
【００２６】つぎに、この半導体装置の製造方法につい
て説明する。Ａｌ電極３ａ，３ｂ上に無電解Ｎｉめっき
により突起電極４ａ，４ｂを形成する。この場合、半導
体チップ１，２上のＡｌ電極３ａ，３ｂはスパッタ法で
形成されており、厚みは１μｍ、材料は、Ａｌ−１％Ｓ
ｉ−０．５％Ｃｕを用いた。例えば、Ａｌ電極３ａサイ
ズを１５μｍ角、Ａｌ電極３ｂのサイズを１００μｍ角
とする。また半導体チップ１，２のサイズはそれぞれ６
ｍｍ、８ｍｍとし、保護膜７は、Ｓｉ3 Ｎ4 膜である。
て説明する。Ａｌ電極３ａ，３ｂ上に無電解Ｎｉめっき
により突起電極４ａ，４ｂを形成する。この場合、半導
体チップ１，２上のＡｌ電極３ａ，３ｂはスパッタ法で
形成されており、厚みは１μｍ、材料は、Ａｌ−１％Ｓ
ｉ−０．５％Ｃｕを用いた。例えば、Ａｌ電極３ａサイ
ズを１５μｍ角、Ａｌ電極３ｂのサイズを１００μｍ角
とする。また半導体チップ１，２のサイズはそれぞれ６
ｍｍ、８ｍｍとし、保護膜７は、Ｓｉ3 Ｎ4 膜である。
【００２７】無電解Ｎｉめっきによる突起電極４ａ，４
ｂの形成は、通常のＡｌに対するＮｉの無電解めっきプ
ロセスと同様で、例えば、ライトエッチング、Ｚｎ置換
処理、無電解Ｎｉめっきを３μｍ行い最後にＮｉ表面の
酸化防止の目的で無電解Ａｕめっきを０．２μｍ施す。
用いたＮｉめっき液は、硫酸ニッケルを主成分とする無
電解Ｎｉめっき液を用いる。このとき、Ｎｉ突起電極４
ａ，４ｂはＡｌ電極３ａ，３ｂの面積が異なると、突起
電極４ａ，４ｂの高さも異なり、面積が大きい方が高く
なる。これは電極サイズか小さくなると、液の表面張力
と液の循環性から高さが異なって成長するためである。
この場合、突起電極４ａよりも突起電極４ｂが高くな
る。
ｂの形成は、通常のＡｌに対するＮｉの無電解めっきプ
ロセスと同様で、例えば、ライトエッチング、Ｚｎ置換
処理、無電解Ｎｉめっきを３μｍ行い最後にＮｉ表面の
酸化防止の目的で無電解Ａｕめっきを０．２μｍ施す。
用いたＮｉめっき液は、硫酸ニッケルを主成分とする無
電解Ｎｉめっき液を用いる。このとき、Ｎｉ突起電極４
ａ，４ｂはＡｌ電極３ａ，３ｂの面積が異なると、突起
電極４ａ，４ｂの高さも異なり、面積が大きい方が高く
なる。これは電極サイズか小さくなると、液の表面張力
と液の循環性から高さが異なって成長するためである。
この場合、突起電極４ａよりも突起電極４ｂが高くな
る。
【００２８】したがって、接続時にＮｉの突起電極４
ａ，４ｂのうち直接接触することにより、応力集中をお
こす突起電極４ｂは素子領域６上以外の電極３ｂに形成
されることとなり、荷重に対してダメージを受けやすい
素子領域６上の電極３ａに形成された突起電極４ａには
接続時の応力集中が生じない構造となる。突起電極４
ａ，４ｂの作製プロセスは基本的には以上で完了し、相
対する突起電極４ａ，４ｂを電気的な接続が得られるよ
うに接続する。
ａ，４ｂのうち直接接触することにより、応力集中をお
こす突起電極４ｂは素子領域６上以外の電極３ｂに形成
されることとなり、荷重に対してダメージを受けやすい
素子領域６上の電極３ａに形成された突起電極４ａには
接続時の応力集中が生じない構造となる。突起電極４
ａ，４ｂの作製プロセスは基本的には以上で完了し、相
対する突起電極４ａ，４ｂを電気的な接続が得られるよ
うに接続する。
【００２９】この接続工程では、すべての突起電極４
ａ，４ｂの接触を得るまで変形させることが必要とな
る。例えば、Ｎｉの突起電極４ａ，４ｂの高さばらつき
が半導体チップ１，２内の同じ面積の電極３ａ，３ｂ上
のＮｉ突起電極４ａ，４ｂで約０．５μｍあるとする
と、最小でも０．５μｍ以上Ｎｉ突起電極４ａ，４ｂを
変形させなければならず、素子にダメージを与える接合
荷重が必要となる。
ａ，４ｂの接触を得るまで変形させることが必要とな
る。例えば、Ｎｉの突起電極４ａ，４ｂの高さばらつき
が半導体チップ１，２内の同じ面積の電極３ａ，３ｂ上
のＮｉ突起電極４ａ，４ｂで約０．５μｍあるとする
と、最小でも０．５μｍ以上Ｎｉ突起電極４ａ，４ｂを
変形させなければならず、素子にダメージを与える接合
荷重が必要となる。
【００３０】そこで素子にダメージを与えない荷重で接
合を実現するために、突起電極４ａ，４ｂ上部に接合方
法に合わせた導電材料層８を形成する。この導電材料層
８は、素子にダメージを与えない荷重以内で塑性変形
し、突起電極４ａ，４ｂの高さばらつきやチップ１，２
の持つ反りを吸収する必要がある。例えば、この条件に
適合する材料としてＩｎあるいはＩｎとＳｎ，Ｐｂ，Ｂ
ｉ，Ａｇ，Ｚｎとの合金を用いる。導電材料層８の形成
方法は導電材料の融液中に浸漬させることにより突起電
極４ａ，４ｂ上に選択的に形成する方法がコスト的に有
利である。また、導電材料層８として、樹脂と金属から
なる導電性ペーストを用いてもよい。導電性ペーストを
用いる場合は、導電性ペーストを突起電極４ａ，４ｂに
転写や、インジェクションのような既存の方法で形成で
きる。
合を実現するために、突起電極４ａ，４ｂ上部に接合方
法に合わせた導電材料層８を形成する。この導電材料層
８は、素子にダメージを与えない荷重以内で塑性変形
し、突起電極４ａ，４ｂの高さばらつきやチップ１，２
の持つ反りを吸収する必要がある。例えば、この条件に
適合する材料としてＩｎあるいはＩｎとＳｎ，Ｐｂ，Ｂ
ｉ，Ａｇ，Ｚｎとの合金を用いる。導電材料層８の形成
方法は導電材料の融液中に浸漬させることにより突起電
極４ａ，４ｂ上に選択的に形成する方法がコスト的に有
利である。また、導電材料層８として、樹脂と金属から
なる導電性ペーストを用いてもよい。導電性ペーストを
用いる場合は、導電性ペーストを突起電極４ａ，４ｂに
転写や、インジェクションのような既存の方法で形成で
きる。
【００３１】このように導電材料層８を形成し、Ｎｉの
突起電極４ａ，４ｂの高さばらつき、さらには導電材料
層８の高さばらつきを吸収させて接触を図った後に、加
熱拡散させるか、周囲の光硬化性絶縁性樹脂５を硬化さ
せて接続を終了する。すなわち、図２に示すように、第
２の半導体チップ２に絶縁性樹脂５を塗布し、半導体チ
ップ１および半導体チップ２を位置合わせし、絶縁性樹
脂５を介して加圧ツール１１で半導体チップ１を加圧す
る。このとき、素子領域６上の電極３ａに加わる圧力が
０．０２ｇ／μｍ2 以下にする。これにより、突起電極
４ａ，４ｂもしくは導電材料層８を塑性変形させて全突
起電極４ａ，４ｂもしくは導電材料層８を接触させ、こ
の状態で周囲の絶縁性樹脂５を硬化させることにより接
続を得る。
突起電極４ａ，４ｂの高さばらつき、さらには導電材料
層８の高さばらつきを吸収させて接触を図った後に、加
熱拡散させるか、周囲の光硬化性絶縁性樹脂５を硬化さ
せて接続を終了する。すなわち、図２に示すように、第
２の半導体チップ２に絶縁性樹脂５を塗布し、半導体チ
ップ１および半導体チップ２を位置合わせし、絶縁性樹
脂５を介して加圧ツール１１で半導体チップ１を加圧す
る。このとき、素子領域６上の電極３ａに加わる圧力が
０．０２ｇ／μｍ2 以下にする。これにより、突起電極
４ａ，４ｂもしくは導電材料層８を塑性変形させて全突
起電極４ａ，４ｂもしくは導電材料層８を接触させ、こ
の状態で周囲の絶縁性樹脂５を硬化させることにより接
続を得る。
【００３２】この実施の形態によれば、第１の半導体チ
ップ１および第２の半導体チップ２の素子領域６上に形
成された電極３ａの面積を素子領域６上以外に形成され
た電極３ｂの面積よりも小さくしたので、素子領域６上
の電極３ａ上に形成された突起電極４ａの高さが素子領
域６上以外の電極３ｂ上に形成された突起電極４ｂの高
さよりも低くなり、それゆえ突起電極４ａ，４ｂの接合
時に、素子領域６上以外の突起電極４ｂに応力集中が生
じ、素子領域６上の突起電極４ａに応力集中が生じない
構造となる。このため、素子領域６上に電極３ａを形成
したＬＳＩの実装において、素子へのダメージを与える
ことなく実装できるため、信頼性の高い積層型ＬＳＩや
配線基板への実装が実現できる。
ップ１および第２の半導体チップ２の素子領域６上に形
成された電極３ａの面積を素子領域６上以外に形成され
た電極３ｂの面積よりも小さくしたので、素子領域６上
の電極３ａ上に形成された突起電極４ａの高さが素子領
域６上以外の電極３ｂ上に形成された突起電極４ｂの高
さよりも低くなり、それゆえ突起電極４ａ，４ｂの接合
時に、素子領域６上以外の突起電極４ｂに応力集中が生
じ、素子領域６上の突起電極４ａに応力集中が生じない
構造となる。このため、素子領域６上に電極３ａを形成
したＬＳＩの実装において、素子へのダメージを与える
ことなく実装できるため、信頼性の高い積層型ＬＳＩや
配線基板への実装が実現できる。
【００３３】また、第１の半導体チップ１および第２の
半導体チップ２の突起電極４ａ，４ｂが無電解めっき法
にて形成されているので、半導体チップ１，２を無電解
めっき液に浸漬するだけで突起電極４ａ，４ｂを形成で
き、低コストで製造できる。なお、第１の半導体チップ
１および第２の半導体チップ２の一方を無電解めっき法
にて形成してもよい。また、無電解めっき法にて形成さ
れた突起電極４ａ，４ｂの上部に、この突起電極４ａ，
４ｂより硬度が低い導電材料層８を形成したので、素子
にダメージを与えない荷重で接合することができる。す
なわち、接続時に導電材料層８が素子にダメージを与え
ない荷重以内で塑性変形することにより、突起電極４
ａ，４ｂの高さばらつきや半導体チップ１，２の持つ反
りを吸収し、素子領域６上の電極３ａに加わる圧力が素
子領域６上以外の電極３ｂに加わる圧力よりも小さくな
って素子にダメージを与えることはない。また、第１の
半導体チップ１と第２の半導体チップ２の電極３ａ，３
ｂを電気的に接続する工程において、素子領域６上の電
極３ａに加わる圧力が０．０２ｇ／μｍ2 以下であるの
で、素子にダメージを与えることはない。
半導体チップ２の突起電極４ａ，４ｂが無電解めっき法
にて形成されているので、半導体チップ１，２を無電解
めっき液に浸漬するだけで突起電極４ａ，４ｂを形成で
き、低コストで製造できる。なお、第１の半導体チップ
１および第２の半導体チップ２の一方を無電解めっき法
にて形成してもよい。また、無電解めっき法にて形成さ
れた突起電極４ａ，４ｂの上部に、この突起電極４ａ，
４ｂより硬度が低い導電材料層８を形成したので、素子
にダメージを与えない荷重で接合することができる。す
なわち、接続時に導電材料層８が素子にダメージを与え
ない荷重以内で塑性変形することにより、突起電極４
ａ，４ｂの高さばらつきや半導体チップ１，２の持つ反
りを吸収し、素子領域６上の電極３ａに加わる圧力が素
子領域６上以外の電極３ｂに加わる圧力よりも小さくな
って素子にダメージを与えることはない。また、第１の
半導体チップ１と第２の半導体チップ２の電極３ａ，３
ｂを電気的に接続する工程において、素子領域６上の電
極３ａに加わる圧力が０．０２ｇ／μｍ2 以下であるの
で、素子にダメージを与えることはない。
【００３４】なお、すべての電極が素子領域６上に形成
される場合には、素子領域６上以外に半導体チップ１，
２内に少なくとも３点、上記実施の形態と同様のダミー
電極を形成しておけばよい。また、第１の半導体チップ
１あるいは第２の半導体チップ２の少なくとも一方が、
配線基板である場合、例えば第２の半導体チップ２が配
線基板である場合においては、第１の半導体チップ１上
に突起電極４ａ，４ｂを形成し、導電材料層８を突起電
極４ａ，４ｂ上あるいは、配線基板上に形成することに
より実現できる。
される場合には、素子領域６上以外に半導体チップ１，
２内に少なくとも３点、上記実施の形態と同様のダミー
電極を形成しておけばよい。また、第１の半導体チップ
１あるいは第２の半導体チップ２の少なくとも一方が、
配線基板である場合、例えば第２の半導体チップ２が配
線基板である場合においては、第１の半導体チップ１上
に突起電極４ａ，４ｂを形成し、導電材料層８を突起電
極４ａ，４ｂ上あるいは、配線基板上に形成することに
より実現できる。
【００３５】この発明の第２の実施の形態を図３に基づ
いて説明する。第１の実施の形態と異なる点は、保護膜
７により素子領域６上の電極３ａが分割されており、各
分割領域１０の面積が、素子領域６上以外に形成された
電極３ｂの面積よりも小さい点にある。保護膜７により
電極３ａが分割されることにより、各分割された電極３
ａ上の突起電極４ａは、素子領域６上以外に形成された
電極３ｂの突起電極４ｂよりも高さが低くなり、張り合
わせ時に、素子領域６上に形成された電極３ａへの応力
集中が防げるだけでなく、電流容量を確保できるため、
半導体チップの種類を選ばない。その他の構成効果は、
第１の実施の形態と同様である。
いて説明する。第１の実施の形態と異なる点は、保護膜
７により素子領域６上の電極３ａが分割されており、各
分割領域１０の面積が、素子領域６上以外に形成された
電極３ｂの面積よりも小さい点にある。保護膜７により
電極３ａが分割されることにより、各分割された電極３
ａ上の突起電極４ａは、素子領域６上以外に形成された
電極３ｂの突起電極４ｂよりも高さが低くなり、張り合
わせ時に、素子領域６上に形成された電極３ａへの応力
集中が防げるだけでなく、電流容量を確保できるため、
半導体チップの種類を選ばない。その他の構成効果は、
第１の実施の形態と同様である。
【００３６】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、第１の半導体チップおよび第２の半導体チップ
の素子領域上に形成された電極の面積を素子領域上以外
に形成された電極の面積よりも小さくしたので、素子領
域上の電極上に形成された突起電極の高さが素子領域上
以外の電極上に形成された突起電極の高さよりも低くな
り、それゆえ突起電極の接合時に、素子領域上以外の突
起電極に応力集中が生じ、素子領域上の突起電極に応力
集中が生じない構造となる。このため、素子領域上に電
極を形成したＬＳＩの実装において、素子へのダメージ
を与えることなく実装できるため、信頼性の高い積層型
ＬＳＩや配線基板への実装が実現できる。
よれば、第１の半導体チップおよび第２の半導体チップ
の素子領域上に形成された電極の面積を素子領域上以外
に形成された電極の面積よりも小さくしたので、素子領
域上の電極上に形成された突起電極の高さが素子領域上
以外の電極上に形成された突起電極の高さよりも低くな
り、それゆえ突起電極の接合時に、素子領域上以外の突
起電極に応力集中が生じ、素子領域上の突起電極に応力
集中が生じない構造となる。このため、素子領域上に電
極を形成したＬＳＩの実装において、素子へのダメージ
を与えることなく実装できるため、信頼性の高い積層型
ＬＳＩや配線基板への実装が実現できる。
【００３７】請求項２記載の半導体装置によれば、第１
の半導体チップおよび第２の半導体チップの素子領域上
に形成された電極を絶縁膜により少なくとも２つ以上に
分割することにより、この分割された領域を素子領域上
以外に形成された電極よりも面積よりも小さくしたの
で、素子領域上の電極上に形成された突起電極の高さが
素子領域上以外の電極上に形成された突起電極の高さよ
りも低くなり、それゆえ突起電極の接合時に、素子領域
上以外の突起電極に応力集中が生じ、素子領域上の突起
電極に応力集中が生じない構造となるだけでなく電流容
量を確保できる。その他、請求項１と同様の効果が得ら
れる。
の半導体チップおよび第２の半導体チップの素子領域上
に形成された電極を絶縁膜により少なくとも２つ以上に
分割することにより、この分割された領域を素子領域上
以外に形成された電極よりも面積よりも小さくしたの
で、素子領域上の電極上に形成された突起電極の高さが
素子領域上以外の電極上に形成された突起電極の高さよ
りも低くなり、それゆえ突起電極の接合時に、素子領域
上以外の突起電極に応力集中が生じ、素子領域上の突起
電極に応力集中が生じない構造となるだけでなく電流容
量を確保できる。その他、請求項１と同様の効果が得ら
れる。
【００３８】請求項３では、第１の半導体チップおよび
第２の半導体チップの突起電極の少なくとも一方が無電
解めっき法にて形成されているので、半導体チップを無
電解めっき液に浸漬するだけで突起電極を形成でき、低
コストで製造できる。また、請求項１および２に記載の
ように、素子領域上の電極上に形成された突起電極の高
さが素子領域上以外の電極上に形成された突起電極の高
さよりも低くなるため、電極およびめっき液の状態によ
る突起電極の高さばらつきにより素子にダメージを与え
ることはない。その他の効果は請求項１または２と同様
である。
第２の半導体チップの突起電極の少なくとも一方が無電
解めっき法にて形成されているので、半導体チップを無
電解めっき液に浸漬するだけで突起電極を形成でき、低
コストで製造できる。また、請求項１および２に記載の
ように、素子領域上の電極上に形成された突起電極の高
さが素子領域上以外の電極上に形成された突起電極の高
さよりも低くなるため、電極およびめっき液の状態によ
る突起電極の高さばらつきにより素子にダメージを与え
ることはない。その他の効果は請求項１または２と同様
である。
【００３９】請求項４では、第１の半導体チップおよび
第２の半導体チップの少なくとも一方が配線基板である
ので、配線基板への実装が実現できる。その他の効果は
請求項１または２と同様である。請求項５では、無電解
めっき法にて形成された突起電極の上部に、この突起電
極より硬度が低い導電材料層を形成したので、素子にダ
メージを与えない荷重で接合することができる。すなわ
ち、接続時に導電材料層が素子にダメージを与えない荷
重以内で塑性変形することにより、突起電極の高さばら
つきや半導体チップの持つ反りを吸収し、素子領域上の
電極に加わる圧力が素子領域上以外の電極に加わる圧力
よりも小さくなって素子にダメージを与えることはな
い。その他の効果は請求項１または２と同様である。
第２の半導体チップの少なくとも一方が配線基板である
ので、配線基板への実装が実現できる。その他の効果は
請求項１または２と同様である。請求項５では、無電解
めっき法にて形成された突起電極の上部に、この突起電
極より硬度が低い導電材料層を形成したので、素子にダ
メージを与えない荷重で接合することができる。すなわ
ち、接続時に導電材料層が素子にダメージを与えない荷
重以内で塑性変形することにより、突起電極の高さばら
つきや半導体チップの持つ反りを吸収し、素子領域上の
電極に加わる圧力が素子領域上以外の電極に加わる圧力
よりも小さくなって素子にダメージを与えることはな
い。その他の効果は請求項１または２と同様である。
【００４０】請求項６では、請求項５において導電材料
層としてＩｎあるいはＩｎにＳｎ，Ｐｂ，Ｂｉ，Ａｇ，
Ｚｎのうち少なくとも１つ以上を含む金属を用いること
により、接続時に導電材料層が素子にダメージを与えな
い荷重以内で塑性変形し、突起電極の高さばらつきや半
導体チップの持つ反りを吸収することができる。請求項
７では、請求項５において導電材料層を樹脂と金属から
なる導電性ペーストとすることにより、接続時に導電材
料層が素子にダメージを与えない荷重以内で塑性変形
し、突起電極の高さばらつきや半導体チップの持つ反り
を吸収することができる。
層としてＩｎあるいはＩｎにＳｎ，Ｐｂ，Ｂｉ，Ａｇ，
Ｚｎのうち少なくとも１つ以上を含む金属を用いること
により、接続時に導電材料層が素子にダメージを与えな
い荷重以内で塑性変形し、突起電極の高さばらつきや半
導体チップの持つ反りを吸収することができる。請求項
７では、請求項５において導電材料層を樹脂と金属から
なる導電性ペーストとすることにより、接続時に導電材
料層が素子にダメージを与えない荷重以内で塑性変形
し、突起電極の高さばらつきや半導体チップの持つ反り
を吸収することができる。
【００４１】この発明の請求項８記載の半導体装置の製
造方法によれば、素子領域上が素子領域上以外よりも面
積が小さくなるように第１の半導体チップおよび第２の
半導体チップの表面上の対応する位置に電極を形成する
ので、素子領域上の電極上に形成された突起電極が素子
領域上以外の電極上に形成された突起電極よりも高さが
低くなる。このため、第１の半導体チップあるいは第２
の半導体チップの裏面を加圧して突起電極の接合する時
に、素子領域上以外の突起電極に応力集中が生じ、素子
領域上の突起電極に応力集中が生じない構造となる。ま
た、突起電極が無電解めっき処理にて形成されているの
で、半導体チップを無電解めっき液に浸漬するだけで突
起電極を形成でき、低コストで製造できる。
造方法によれば、素子領域上が素子領域上以外よりも面
積が小さくなるように第１の半導体チップおよび第２の
半導体チップの表面上の対応する位置に電極を形成する
ので、素子領域上の電極上に形成された突起電極が素子
領域上以外の電極上に形成された突起電極よりも高さが
低くなる。このため、第１の半導体チップあるいは第２
の半導体チップの裏面を加圧して突起電極の接合する時
に、素子領域上以外の突起電極に応力集中が生じ、素子
領域上の突起電極に応力集中が生じない構造となる。ま
た、突起電極が無電解めっき処理にて形成されているの
で、半導体チップを無電解めっき液に浸漬するだけで突
起電極を形成でき、低コストで製造できる。
【００４２】請求項９では、請求項８において素子領域
上の電極に加わる圧力が０．０２ｇ／μｍ2 以下である
ので、素子にダメージを与えることはない。請求項１０
では、請求項８において導電材料層を構成する金属の融
液に第１の半導体チップあるいは第２の半導体チップの
少なくとも一方を浸漬させることにより、突起電極の上
部にこの突起電極よりも硬度が低い導電材料層を形成す
るので、素子にダメージを与えない荷重で接合すること
ができる。すなわち、接続時に導電材料層が素子にダメ
ージを与えない荷重以内で塑性変形することにより、突
起電極の高さばらつきや半導体チップの持つ反りを吸収
し、素子領域上の電極に加わる圧力が素子領域上以外の
電極に加わる圧力よりも小さくなって素子にダメージを
与えることはない。また、上記のように導電材料の融液
中に浸漬することにより導電材料層を形成したので、コ
スト的に有利である。
上の電極に加わる圧力が０．０２ｇ／μｍ2 以下である
ので、素子にダメージを与えることはない。請求項１０
では、請求項８において導電材料層を構成する金属の融
液に第１の半導体チップあるいは第２の半導体チップの
少なくとも一方を浸漬させることにより、突起電極の上
部にこの突起電極よりも硬度が低い導電材料層を形成す
るので、素子にダメージを与えない荷重で接合すること
ができる。すなわち、接続時に導電材料層が素子にダメ
ージを与えない荷重以内で塑性変形することにより、突
起電極の高さばらつきや半導体チップの持つ反りを吸収
し、素子領域上の電極に加わる圧力が素子領域上以外の
電極に加わる圧力よりも小さくなって素子にダメージを
与えることはない。また、上記のように導電材料の融液
中に浸漬することにより導電材料層を形成したので、コ
スト的に有利である。
【図１】この発明の第１の実施の形態の半導体装置の断
面図である。
面図である。
【図２】第１の実施の形態の半導体装置の製造方法を示
す断面図である。
す断面図である。
【図３】第２の実施の形態の半導体装置の断面図であ
る。
る。
１ 第１の半導体チップ ２ 第２の半導体チップ ４ａ，４ｂ 突起電極 ５ 絶縁性樹脂 ６ 素子領域 ３ａ 素子領域上に形成されたＡｌ電極 ３ｂ 素子領域上以外に形成されたＡｌ電極 ７ 保護膜 ８ 導電材料層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−73639（ＪＰ，Ａ) 特開 平６−112463（ＪＰ，Ａ) 特開 昭64−61029（ＪＰ，Ａ) 実開 昭62−51742（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18
Claims (10)
- 【請求項１】 第１の半導体チップと第２の半導体チッ
プの表面同士が絶縁性樹脂を介して互いに張り合わさ
れ、前記第１の半導体チップの表面上に位置する電極上
に形成された突起電極と、前記第２の半導体チップの表
面上に位置し前記第１の半導体チップの電極に対応する
電極上に形成された突起電極とが電気的に接続された半
導体装置であって、前記第１の半導体チップおよび第２
の半導体チップの素子領域上に形成された電極の面積が
前記素子領域上以外に形成された電極の面積よりも小さ
いことを特徴とする半導体装置。 - 【請求項２】 第１の半導体チップと第２の半導体チッ
プの表面同士が絶縁性樹脂を介して互いに張り合わさ
れ、前記第１の半導体チップの表面上に位置する電極上
に形成された突起電極と、前記第２の半導体チップの表
面上に位置し前記第１の半導体チップの電極に対応する
電極上に形成された突起電極とが電気的に接続された半
導体装置であって、前記第１の半導体チップおよび第２
の半導体チップの素子領域上に形成された電極が絶縁膜
により少なくとも２つ以上に分割された領域からなり前
記分割された領域が前記素子領域上以外に形成された電
極よりも面積が小さいことを特徴とする半導体装置。 - 【請求項３】 第１の半導体チップおよび第２の半導体
チップの突起電極の少なくとも一方が無電解めっき法に
て形成された請求項１または２記載の半導体装置。 - 【請求項４】 第１の半導体チップおよび第２の半導体
チップの少なくとも一方が配線基板である請求項１また
は２記載の半導体装置。 - 【請求項５】 第１の半導体チップおよび第２の半導体
チップの突起電極の少なくとも一方が無電解めっき法に
て形成され、その上部に、無電解めっき法にて形成され
た突起電極より硬度が低い導電材料層を形成した請求項
１または２記載の半導体装置。 - 【請求項６】 導電材料層がＩｎあるいはＩｎにＳｎ，
Ｐｂ，Ｂｉ，Ａｇ，Ｚｎのうち少なくとも１つ以上を含
む金属からなる請求項５記載の半導体装置。 - 【請求項７】 導電材料層が樹脂と金属からなる導電性
ペーストである請求項５記載の半導体装置。 - 【請求項８】 素子領域上が素子領域上以外よりも面積
が小さくなるように第１の半導体チップおよび第２の半
導体チップの表面上の対応する位置に電極を形成する工
程と、前記第１の半導体チップおよび第２の半導体チッ
プの電極上に無電解めっき処理により突起電極を形成す
る工程と、前記第１の半導体チップあるいは第２の半導
体チップの表面上に絶縁性樹脂を塗布する工程と、前記
第１の半導体チップおよび第２の半導体チップの突起電
極を位置合わせする工程と、前記第１の半導体チップあ
るいは第２の半導体チップの裏面を加圧し、前記絶縁性
樹脂を硬化させることにより前記第１の半導体チップと
第２の半導体チップの電極を電気的に接続する工程とか
らなる半導体装置の製造方法。 - 【請求項９】 第１の半導体チップと第２の半導体チッ
プの電極を電気的に接続する工程において、素子領域上
の電極に加わる圧力が０．０２ｇ／μｍ2 以下である請
求項８記載の半導体装置の製造方法。 - 【請求項１０】 第１の半導体チップと第２の半導体チ
ップの電極上に突起電極を形成する工程において、導電
材料層を構成する金属の融液に前記第１の半導体チップ
あるいは第２の半導体チップの少なくとも一方を浸漬さ
せることにより、前記突起電極の上部にこの突起電極よ
りも硬度が低い導電材料層を形成する請求項８記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03179096A JP3279470B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03179096A JP3279470B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232506A JPH09232506A (ja) | 1997-09-05 |
| JP3279470B2 true JP3279470B2 (ja) | 2002-04-30 |
Family
ID=12340872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03179096A Expired - Fee Related JP3279470B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279470B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3733777B2 (ja) * | 1999-03-15 | 2006-01-11 | セイコーエプソン株式会社 | Ｉｃチップ実装システムおよびｉｃチップ実装方法 |
| JP3597754B2 (ja) | 2000-04-24 | 2004-12-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| WO2002093638A1 (en) * | 2001-05-16 | 2002-11-21 | Fujitsu Limited | Mounting structure and mounting method for semiconductor chip |
| JP2006024752A (ja) | 2004-07-08 | 2006-01-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4881014B2 (ja) * | 2006-01-17 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4752586B2 (ja) * | 2006-04-12 | 2011-08-17 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4384195B2 (ja) | 2007-03-22 | 2009-12-16 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5562438B2 (ja) * | 2010-12-01 | 2014-07-30 | パナソニック株式会社 | 電子部品実装体、電子部品、基板 |
-
1996
- 1996-02-20 JP JP03179096A patent/JP3279470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232506A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR100523495B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| US6551854B2 (en) | Semiconductor device having bump electrodes and method of manufacturing the same | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JP4245754B2 (ja) | 半導体装置 | |
| US20150162292A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
| KR20010070094A (ko) | 반도체장치 및 그 제조방법 | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0432541B2 (ja) | ||
| JPS59139636A (ja) | ボンデイング方法 | |
| US20030173108A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic equipment | |
| US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
| JP4322189B2 (ja) | 半導体装置 | |
| JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
| JP3326553B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| CN113556883B (zh) | 电路板封装结构的制备方法及电路板封装结构 | |
| JP3658156B2 (ja) | 実装体及びその製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |