JP4384195B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4384195B2
JP4384195B2 JP2007074715A JP2007074715A JP4384195B2 JP 4384195 B2 JP4384195 B2 JP 4384195B2 JP 2007074715 A JP2007074715 A JP 2007074715A JP 2007074715 A JP2007074715 A JP 2007074715A JP 4384195 B2 JP4384195 B2 JP 4384195B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor chips
terminals
semiconductor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007074715A
Other languages
English (en)
Other versions
JP2008235666A (ja
Inventor
項一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007074715A priority Critical patent/JP4384195B2/ja
Priority to US12/052,280 priority patent/US7902668B2/en
Publication of JP2008235666A publication Critical patent/JP2008235666A/ja
Application granted granted Critical
Publication of JP4384195B2 publication Critical patent/JP4384195B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8111—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路が形成された複数の半導体チップ間を、ＥＳＤ(Electro Static Discharge)保護をしながら、電気的に接続する半導体装置の製造方法に関するものである。
半導体産業における高密度化は、シリコンプロセスだけでなく、パッケージング技術においても要求が厳しくなっている。さまざまな半導体集積回路を１チップ上に集積し、システムを構築するＳｏＣ(System on Chip)技術に加えて、複数の半導体集積回路を集積してシステムを構築し、複数個の半導体チップを１つのパッケージ（外囲器）の中に取り込む技術ＭＣＬ(Multi-Chip Logic)という技術が開発されている。
具体的には、例えば、ＭＣＬ(Multi Chip Logic)構成にしようとする２つのチップがあり、２つのチップ間でインターフェースするＩＯセルがあるとき、そのＩＯセルには、例えば、２つの半導体チップには、チップＡには接続電極にはんだバンプが載置され、チップＢには金（Ａｕ）バンプが形成され、これらのバンプを接触させてリフローしハンダバンプを溶かしてバンプ同士を接続するものである。このとき、接触するインターフェース部には、両者のバンプ接触時に半導体チップ間に電荷の移動が生じ、その際、ＥＳＤ破壊が発生する懸念がある。そのため、ＥＳＤ保護素子をＩＯや電源のバンプに設置する必要がある。
しかし、ＩＯのそれぞれに単独で十分なＥＳＤ耐性を持たせるためには大きなサイズの保護素子が必要になる。その結果、チップサイズが大きくなってしまい、ＭＣＬ構成にとっては大きなマイナスである。
特許文献１には、端子配列が偏ることがなく、端子の挿入性を良好に保ったＬＳＩパッケージ及びその実装システムが開示されている。ＬＳＩパッケージの実装方法は、ＬＳＩパッケージをＬＳＩソケットへ挿入すると、まず、最長の位置決め端子で位置合わせを行い、次に、長い接地端子を接続することで静電気等の電気的破壊を防止し、次に、電源印加を行うというように、端子の長い順にＬＳＩソケットの孔へ挿入され、最後にＬＳＩパッケージの全端子がソケットと接触し、このソケットを介してプリント基板と接続される。この時、ＬＳＩソケットは、１本（１ピン）毎に独立したピンソケットで、例えば、プリント基板に孔を明け、その孔にスルーホールメッキを施した後、ピンソケットを挿入してはんだ付けされている。
特開平１１−４０７１３号公報
本発明は、以上のような問題を解決するためになされたものであり、ＥＳＤ保護素子対策が十分になされている特定の端子を優先的に最初に除電することにより、残りの端子の保護素子のサイズを小さくすることができ、チップ全体としてはＥＳＤ保護素子サイズを小さくすることができる半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法の一態様は、２つの半導体チップを積層させる工程を備えた半導体装置の製造方法であって、前記２つの半導体チップのそれぞれは、集積回路と、前記集積回路に接続された信号端子と、前記集積回路に電源を供給する一対の電源端子と、前記一対の電源端子の間に接続された保護素子と、を有し、前記２つの半導体チップを対向させ前記一対の電源端子どうしを接触させて前記２つの半導体チップの少なくともいずれかの電源系に滞留している電荷を他方の半導体チップの前記保護素子を通して放電可能な状態とした後に、前記２つの半導体チップの前記信号端子どうしを接触させて、前記２つの半導体チップの前記電源端子どうしが電気的に接続され前記信号端子どうしが電気的に接続されて前記２つの半導体チップが積層された状態とすることを特徴とする。
また、本発明の半導体装置の製造方法の別の一態様は、２つの半導体チップを積層させる工程を備えた半導体装置の製造方法であって、前記２つの半導体チップのそれぞれは、信号端子と、保護素子と、前記保護素子に接続された電源端子と、を有し、前記２つの半導体チップのうちの一方は、除電端子をさらに有し、前記２つの半導体チップを対向させ前記２つの半導体チップのうちの他方の半導体チップの前記電源端子を、前記一方の半導体チップの前記除電端子に接触させて前記他方の半導体チップの電源系に滞留している電荷を前記保護素子と前記除電端子を通して放電可能な状態とした後に、前記２つの半導体チップを相対的に移動させ、前記２つの半導体チップの前記電源端子どうしを接触させ前記信号端子どうしを接触させて、前記２つの半導体チップの前記電源端子どうしが電気的に接続され前記信号端子どうしが電気的に接続されて前記２つの半導体チップが積層された状態とすることを特徴とする。
ＥＳＤ保護素子対策が十分になされている特定の端子を優先的に最初に除電することにより、残りの端子の保護素子のサイズを小さくすることができ、チップ全体としてはＥＳＤ保護素子サイズを小さくすることができる。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図１乃至図３を参照して実施例１を説明する。
図１は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの概略断面図、図２は、図１の部分拡大断面図、図３は、複数の半導体チップを積層して形成された半導体装置の概略断面図である。
この実施例の半導体装置は、例えば、ＭＣＬタイプの半導体装置に適用されるものであり、複数の端子を有する半導体チップ１を複数個積層してなるものである。隣接する２つの半導体チップ１Ａ、１Ｂを電気的に接続する前記複数の端子のうち、少なくとも一方の半導体チップ１Ａ、１Ｂに形成された端子の一部は、一方の半導体チップに形成された残りの端子よりも高く形成されている。
図１は、隣接する２つの半導体チップ１Ａ、１Ｂを含む複数の半導体チップ１が基板１１上に積層されている。半導体チップの積層体は、必要に応じてパッケージに封止される。
図２は、半導体チップ１の積層体に隣接する１対の半導体チップ１Ａ、１Ｂ間を接続してインターフェース部を形成する工程が示されている。半導体チップ１Ａ、１Ｂには、半導体チップ内部の集積回路に接続される接続電極４、５が形成されている。そして半導体チップ１Ａ（ｃｈｉｐＡ）の接続電極４、５には、はんだボールといわれている端子２、３が形成されている。ボール端子３は、電源に接続する電源端子（ＶＤＤ、ＶＳＳ）であり、ボール端子２は、内部の集積回路にバッファ回路６を介して接続される信号端子（ＩＯ）である。接続電極５間には電源間保護素子７が設けられ、接続電極４と接続電極５との間には保護ダイオード８が接続されている。半導体チップ１Ｂ（ｃｈｉｐＢ）の接続電極４、５には金（Ａｕ）バンプ１０が形成され、ボール端子２、３は、その上に載置され接合されている。
図２に示すように、半導体チップ１Ｂ上の接続電極４、５には金バンプ１０が接合されている。金バンプ１０は、どの接続電極１０上のものもほぼ同じ高さである。この半導体チップ１Ｂの上に半導体チップ１Ａを対向配置させる。半導体チップ１Ａ上の接続電極４、５には、はんだバンプ（ボール端子）２、３が接合されている。ボール端子３は、ボール端子２より、径が大きく、
ボール端子３の径＞ボール端子２の径
の式で表される。即ち、ボール端子３は、ボール端子２より高さが高くなっている。
半導体チップ１Ａと半導体チップ１Ｂを対向配置させてから、半導体チップ１Ａを水平に保ったまま下降させると（あるいは、半導体チップ１Ｂを上昇させる）、まず、ボール端子３が半導体チップ１Ｂの金バンプ１０に接触し、次に、ボール端子２が金バンプ１０に接触する。このような接触状態のときに、これらの端子及びバンプを接触させてリフローし、ハンダボールを溶かして両者を接続する。このとき、接触するインターフェース部には、両者のバンプ接触時に半導体チップ間に電荷の移動が生じ、その際、ＥＳＤ破壊が発生する懸念がある。そのため、ＥＳＤ保護素子をＩＯ端子や電源端子に設置する必要がある。
この実施例のように、まず、バンプのサイズを調整し、電源部分のバンプを大きくしてＩＯ部分のバンプよりも先に接触するようにする。これにより電源端子を通しての電荷移動がまず最初に行われる。接触前の半導体チップ内では電源系に滞留している電荷がもっとも多い上、もともと電源間保護は十分なサイズを双方の半導体チップ内に内蔵しているため、最初に電源の電荷が、図１の矢印に示すように、電源間保護素子を通して放電されれば、あとから接触するＩＯ部のＥＳＤ保護は緩和され、ＩＯ部の保護素子サイズを最小化することが可能になる。
次に、図４を参照して実施例２を説明する。
図４は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図である。
この実施例の半導体装置は、例えば、ＭＣＬタイプの半導体装置に適用され、複数の端子を有する半導体チップを複数個積層してなるものである。隣接する２つの半導体チップ２０、２１を電気的に接続する前記複数の端子のうち、少なくとも一方の半導体チップに形成された端子の一部は、一方の半導体チップに形成された残りの端子よりも高く形成されている。
半導体チップ２０、２１には、半導体チップ内部の集積回路に接続される接続電極２４、２５が形成されている。そして、半導体チップ２０（ｃｈｉｐＡ）の接続電極２４、２５には、はんだボールといわれている端子２２、２３が形成されている。ボール端子２３は、電源に接続する電源端子（ＶＤＤ、ＶＳＳ）であり、ボール端子２２は、内部の集積回路にバッファ回路を介して接続される信号端子（ＩＯ）である。半導体チップ２０、２１の接続電極間には電源間保護素子が設けられ、接続電極２４と接続電極２５との間には保護ダイオードが接続されている。
この実施例の特徴は、半導体チップ２１（ｃｈｉｐＢ）の接続電極２４、２５にもボール端子２６、２７形成され、半導体チップ２０のボール端子２２、２３は、その上に載置され接合されていることにある。
図４に示すように、半導体チップ２１上の接続電極２４、２５にはボール端子２６、２７が接合されている。電源端子であるボール端子２７は、信号端子であるボール端子２６より径が大きく、高さも高い。この半導体チップ２１の上に半導体チップ２０を対向配置させる。半導体チップ２０上の接続電極２４、２５には、はんだバンプ（ボール端子）２２、２３が接合されている。ボール端子２３は、ボール端子２２より、径が大きい。即ち、ボール端子２３は、ボール端子２２より高さが高くなっている。
半導体チップ２０と半導体チップ２１を対向配置させてから、半導体チップ２０を水平に保ったまま下降させると（あるいは、半導体チップ２１を上昇させる）、まず、ボール端子２３が半導体チップ２１のボール端子２７に接触し、次に、ボール端子２２がボール端子２６に接触する。このような接触状態のときに、これらの端子を接触させてリフローし、ハンダボールを溶かして両者を接続する。このとき、接触するインターフェース部には、両者のバンプ接触時に半導体チップ間に電荷の移動が生じ、その際、ＥＳＤ破壊が発生する懸念がある。そのためＥＳＤ保護素子をＩＯ端子や電源端子に設置する必要がある。
以上、この実施例ではＥＳＤ保護素子対策が十分になされている特定の端子を優先的に最初に除電することにより、残りの端子の保護素子のサイズを小さくすることができ、チップ全体としてはＥＳＤ保護素子サイズを小さくすることが可能となる。
なお、半導体チップ２１のボール端子は、すべて同じサイズにすることも可能である。
この実施例のように、まず、バンプのサイズを調整し、電源部分のバンプを大きくしてＩＯ部分のバンプよりも先に接触するようにする。これにより電源端子を通しての電荷移動がまず最初に行われる。接触前の半導体チップ内では電源系に滞留している電荷がもっとも多い上、もともと電源間保護は十分なサイズを双方の半導体チップ内に内蔵しているため、最初に電源の電荷が電源間保護素子を通して放電されれば、あとから接触するＩＯ部のＥＳＤ保護は緩和され、ＩＯ部の保護素子サイズを最小化することが可能になる。
次に、図５を参照して実施例１を説明する。
図５は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図である。この実施例は、ボール端子は、全て同じサイズであり、金バンプに高さの異なるものを用いることに特徴がある。
この実施例の半導体装置は、例えば、ＭＣＬタイプの半導体装置に適用されるものであり、複数の端子を有する半導体チップを複数個積層してなるものである。隣接する２つの半導体チップ３０、３１を電気的に接続する前記複数の端子のうち、少なくとも一方の半導体チップ３０、３１に形成された端子の一部は、一方の半導体チップに形成された残りの端子よりも高く形成されている。
半導体チップ３０、３１には、半導体チップ内部の集積回路に接続される接続電極３４、３５が形成されている。そして半導体チップ３０（ｃｈｉｐＡ）の接続電極３４、３５には、はんだボールといわれている端子３２が形成されている。ボール端子３２は、電源に接続する電源端子（ＶＤＤ、ＶＳＳ）と、内部の集積回路にバッファ回路を介して接続される信号端子（ＩＯ）である。接続電極３５間には電源間保護素子が設けられ、接続電極３４と接続電極３５との間には保護ダイオードが接続されている。半導体チップ３０（ｃｈｉｐＢ）の接続電極３４、３５には金（Ａｕ）バンプ３６、３７が形成され、接続時にボール端子３２は、その上に載置され接合されている。
図５に示すように、半導体チップ３１上の接続電極３４、３５には金バンプ３６が接合されている。接続電極３５上に形成された金バンプ３７は、接続電極３４上の金バンプ３６よりも高く形成されている。この半導体チップ３１の上に半導体チップ３０を対向配置させる。半導体チップ３０上の接続電極３４、３５には、はんだバンプ（ボール端子）３２が接合されている。ボール端子３２は、ボール径が全て同じである。
半導体チップ３０と半導体チップ３１を対向配置させてから、半導体チップ３０を水平に保ったまま下降させると（あるいは、半導体チップ３１を上昇させる）、まず、ボール端子３２が半導体チップ３１の金バンプ３７に接触し、次に、ボール端子３２が金バンプ３６に接触する。このような接触状態のときに、これらの端子及びバンプを接触させてリフローし、ハンダボールを溶かして両者を接続する。このとき、接触するインターフェース部には、両者のバンプ接触時に半導体チップ間に電荷の移動が生じ、その際、ＥＳＤ破壊が発生する懸念がある。そのためＥＳＤ保護素子をＩＯ端子や電源端子に設置する必要がある。
この実施例のように、まず、バンプのサイズを調整し、電源部分のバンプを大きくしてＩＯ部分のバンプよりも先に接触するようにする。これにより電源端子を通しての電荷移動がまず最初に行われる。接触前の半導体チップ内では電源系に滞留している電荷が最も多い上、もともと電源間保護は十分なサイズを双方の半導体チップ内に内蔵しているため、最初に電源の電荷が電源間保護素子を通して放電されれば、あとから接触するＩＯ部のＥＳＤ保護は緩和され、ＩＯ部の保護素子サイズを最小化することが可能になる。
次に、図６を参照して実施例４を説明する。
図６は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図である。この実施例は、除電電極を用いること及びインターフェース部を形成する方法に特徴がある。
一方の半導体チップ４０に設けられたボール端子４２は、全て同じサイズであり、また、他方の半導体チップ４１に設けられた金バンプ４６も全て同じサイズである。この他方の半導体チップ４１には除電用電極を設け、その上に他の金バンプよりも厚膜の金バンプ４７を設けている。
この実施例の半導体装置は、例えば、ＭＣＬタイプの半導体装置に適用されるものであり、複数の端子を有する半導体チップを複数個積層してなるものである。半導体チップ４０、４１には、半導体チップ内部の集積回路に接続される接続電極が形成されている。そして半導体チップ４０の接続電極には、はんだボールといわれている端子４２が形成されている。ボール端子４２には、電源に接続する電源端子と、内部の集積回路にバッファ回路を介して接続される信号（ＩＯ）端子がある。電源端子間には電源間保護素子が設けられ、電源端子と信号端子との間には保護ダイオードが接続されている。半導体チップ４１の接続電極には金バンプ４６、４７が形成され、接続時にボール端子４２は、その上に載置され接合される。
半導体チップ４１の上に半導体チップ４０を対向配置させる。半導体チップ４０と半導体チップ４１を対向配置させてから、半導体チップ４０を水平に保ったまま下降させると（あるいは、半導体チップ４１を上昇させる）、まず、電源用ボール端子４２を半導体チップ４１の除電用金バンプ４７に接触させて放電させる（図６（ａ））。次に、十分に除電させた後、半導体チップ４０と４１を平行状態に保ったまま、半導体チップ４１の金バンプ４６と半導体チップ４０のボール端子４２とが所定の位置関係になるまで移動させる。次に、平行状態を保ったまま、所定のボール端子４２を対向位置にある所定の金バンプ４６に接触させる。このような接触状態のときに、これらの端子及びバンプを接触させてリフローし、ハンダボールを溶かして両者を接続する（図６（ｂ））。このとき、接触するインターフェース部には、両者の最初のバンプ接触時に半導体チップ間に電荷の移動が生じる。その際、ＥＳＤ破壊が発生する懸念があるため、ＥＳＤ保護素子をＩＯ端子や電源端子に設置する必要がある。
この実施例のように、まず、除電用端子を用いて除電処理を行ってからボール端子と金バンプとを接合する。これにより電源の電荷が放電されてＥＳＤ保護は緩和され、信号（ＩＯ）部の保護素子サイズを最小化することが可能になる。即ち、ＥＳＤ保護素子を十分に備えた特定のボール端子（例えば、電源用端子）を予め除電専用の端子に接触させてから半導体チップ同士を接触させる。
なお、実施例では、他の金バンプより厚膜のものを除電用端子に用いているが、他の金バンプと同じ厚さにしても良い。この場合は、除電用端子を他方の半導体チップの周辺部に配置し、一方の半導体チップを幾分傾けてそのボール端子が他の端子より先に他方の半導体チップの除電用端子に接触するように工夫する必要がある。
次に、図７を参照して実施例５を説明する。
図７は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図である。この実施例は、除電用端子を用いること及びインターフェース部を形成する方法に特徴がある。
一方の半導体チップ５０に設けられたボール端子５２は、全て同じサイズであり、また、他方の半導体チップ５１に設けられた金バンプ５６も全て同じサイズである。この他方の半導体チップ５１には除電用電極を設け、その上に他のボール端子よりも径の大きいボール端子５７を設けている。
この実施例は、他方の端子もボール端子を用いている点では相違があるが、その他は実施例４と同じであり、作用効果も同様である。
なお、この実施例では、他のボール端子より径の大きいボール端子を除電用端子に用いているが、他のボール端子と同じサイズのものを用いても良い。この場合は、除電用端子を他方の半導体チップの周辺部に配置し、一方の半導体チップを幾分傾けてそのボール端子が他の端子より先に他方の半導体チップの除電用端子に接触するように工夫する必要がある。
次に、図８を参照して実施例６を説明する。
図８は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図である。この実施例の半導体装置は、除電用端子が無い点では相違があるが、その他の構成は実施例５と同じである。
一方の半導体チップ６０に設けられたボール端子６２は、全て同じサイズであり、また、他方の半導体チップ６１に形成された金バンプ６６も全て同じサイズである。この実施例では、端子配列の端に、例えば、電源端子を集中させる。
一方の半導体チップを幾分傾けてその電源端子であるボール端子６２が他の端子より先に他方の半導体チップの対応する電源端子である金バンプに接触するようにする。その後他のボール端子を接触させる。即ち、配列の端にＥＳＤ保護素子を十分に備えた特定のバンプ( 例えば、電源バンプ) を集中させ、電源バンプ配列から接触、放電させるようにする。
次に、図９を参照して実施例７を説明する。
図９は、半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図である。この実施例の半導体装置は、他方の半導体チップにもボール端子を用いている点では実施例６と相違があるが、その他の構成及び作用効果は実施例６と同じである。
一方の半導体チップ７０に設けられたボール端子７２は、全て同じサイズであり、また、他方の半導体チップ７１に形成されたボール端子７６も同じサイズである。この実施例では、端子配列の端に、例えば、電源端子を集中させる。一方の半導体チップを幾分傾けてその電源端子であるボール端子７２が他の端子より先に他方の半導体チップの対応する電源端子であるボール端子７６に接触するようにする。その後他のボール端子を接触させる。即ち、配列の端にＥＳＤ保護素子を十分に備えた特定のバンプ( 例えば、電源バンプ) を集中させ、電源バンプ配列から接触、放電させるようにする。
実施例１に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの概略断面図。 図１の部分拡大断面図。 実施例１に係る複数の半導体チップを積層して形成された半導体装置の概略断面図。 実施例２に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図。 実施例３に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図。 実施例４に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図。 実施例５に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図。 実施例６に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図。 実施例７に係る半導体チップ間を接続してインターフェース部を形成する工程を説明する半導体チップの部分拡大断面図。
符号の説明
１、１Ａ、１Ｂ・・・半導体チップ
２、３、２２、２３、２６、２７、３２、４２、５２、５６、５７、６２、７２、７６・・・ボール端子（はんだボール）
４、５、２４、２５・・・接続電極
１０、３６、３７、４６、４７、６６・・・金バンプ
６・・・バッファ回路（ＮＯＴ回路）
７・・・電源間保護素子
８・・・保護ダイオード

Claims (5)

  1. ２つの半導体チップを積層させる工程を備えた半導体装置の製造方法であって、
    前記２つの半導体チップのそれぞれは、集積回路と、前記集積回路に接続された信号端子と、前記集積回路に電源を供給する一対の電源端子と、前記一対の電源端子の間に接続された保護素子と、を有し、
    前記２つの半導体チップを対向させ前記一対の電源端子どうしを接触させて前記２つの半導体チップの少なくともいずれかの電源系に滞留している電荷を他方の半導体チップの前記保護素子を通して放電可能な状態とした後に、
    前記２つの半導体チップの前記信号端子どうしを接触させて、
    前記２つの半導体チップの前記電源端子どうしが電気的に接続され前記信号端子どうしが電気的に接続されて前記２つの半導体チップが積層された状態とすることを特徴とする半導体装置の製造方法。
  2. 前記２つの半導体チップの少なくともいずれかにおいて、前記一対の電源端子の高さは、前記信号端子の高さよりも高いことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記２つの半導体チップのそれぞれにおいて、前記一対の電源端子を半導体チップの端子配列の端に集中させ、
    前記２つの半導体チップを対向させつつ相対的に傾けた状態で前記一対の電源端子どうしを接触させた後に、前記２つの半導体チップの前記信号端子どうしを接触させることを特徴とする請求項１記載の半導体装置の製造方法。
  4. ２つの半導体チップを積層させる工程を備えた半導体装置の製造方法であって、
    前記２つの半導体チップのそれぞれは、信号端子と、保護素子と、前記保護素子に接続された電源端子と、を有し、
    前記２つの半導体チップのうちの一方は、除電端子をさらに有し、
    前記２つの半導体チップを対向させ前記２つの半導体チップのうちの他方の半導体チップの前記電源端子を、前記一方の半導体チップの前記除電端子に接触させて前記他方の半導体チップの電源系に滞留している電荷を前記保護素子と前記除電端子を通して放電可能な状態とした後に、
    前記２つの半導体チップを相対的に移動させ、
    前記２つの半導体チップの前記電源端子どうしを接触させ前記信号端子どうしを接触させて、
    前記２つの半導体チップの前記電源端子どうしが電気的に接続され前記信号端子どうしが電気的に接続されて前記２つの半導体チップが積層された状態とすることを特徴とする半導体装置の製造方法。
  5. 前記一方の半導体チップにおいて、前記除電端子の高さは、前記信号端子および前記電源端子の高さよりも高いことを特徴とする請求項４記載の半導体装置の製造方法。
JP2007074715A 2007-03-22 2007-03-22 半導体装置の製造方法 Expired - Fee Related JP4384195B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007074715A JP4384195B2 (ja) 2007-03-22 2007-03-22 半導体装置の製造方法
US12/052,280 US7902668B2 (en) 2007-03-22 2008-03-20 Flip chip semiconductor device including an unconnected neutralizing electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074715A JP4384195B2 (ja) 2007-03-22 2007-03-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008235666A JP2008235666A (ja) 2008-10-02
JP4384195B2 true JP4384195B2 (ja) 2009-12-16

Family

ID=39773862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074715A Expired - Fee Related JP4384195B2 (ja) 2007-03-22 2007-03-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7902668B2 (ja)
JP (1) JP4384195B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198736B2 (en) * 2009-04-09 2012-06-12 Qualcomm Incorporated Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
FR2945152B1 (fr) * 2009-04-29 2011-07-29 Stmicroelectronics Wireless Sas Ensemble de circuit electronique composite
JP2011165872A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp Ｂｇａタイプ半導体装置の接続構造
US8354300B2 (en) 2010-02-23 2013-01-15 Qualcomm Incorporated Reducing susceptibility to electrostatic discharge damage during die-to-die bonding for 3-D packaged integrated circuits
WO2013069192A1 (ja) * 2011-11-10 2013-05-16 パナソニック株式会社 半導体装置
US9337356B2 (en) 2012-01-20 2016-05-10 Skyworks Solutions, Inc. Devices and methods related to electrostatic discharge protection benign to radio-frequency operation
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
KR20160099891A (ko) * 2015-02-13 2016-08-23 에스케이하이닉스 주식회사 정전기 방지 회로 및 이를 포함하는 반도체 장치
JP7174443B2 (ja) * 2018-06-13 2022-11-17 国立研究開発法人産業技術総合研究所 電子回路の接続方法及び電子回路
US11043484B1 (en) * 2019-03-22 2021-06-22 Xilinx, Inc. Method and apparatus of package enabled ESD protection
EP3828919A4 (en) * 2019-09-30 2021-06-09 Shenzhen Goodix Technology Co., Ltd. ENCAPSULATION STRUCTURE AND ITS FORMATION PROCESS, AND ENCAPSULATION PROCESS
US20220415876A1 (en) * 2021-06-28 2022-12-29 Advanced Micro Devices, Inc. Controlled electrostatic discharging to avoid loading on input/output pins

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279470B2 (ja) 1996-02-20 2002-04-30 松下電器産業株式会社 半導体装置およびその製造方法
JPH1140713A (ja) * 1997-07-18 1999-02-12 Nec Eng Ltd Ｌｓｉパッケージ及びソケットの組み合わせ構造
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
JP2001339046A (ja) 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
US6911736B2 (en) * 2003-06-06 2005-06-28 Lsi Logic Corporation Electrostatic discharge protection
JP4170210B2 (ja) 2003-12-19 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006332144A (ja) 2005-05-24 2006-12-07 Pioneer Electronic Corp 集積回路
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system

Also Published As

Publication number Publication date
JP2008235666A (ja) 2008-10-02
US7902668B2 (en) 2011-03-08
US20080230903A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
JP4384195B2 (ja) 半導体装置の製造方法
US6307256B1 (en) Semiconductor package with a stacked chip on a leadframe
US8884421B2 (en) Multi-chip package and method of manufacturing the same
US8124456B2 (en) Methods for securing semiconductor devices using elongated fasteners
US7005747B2 (en) Semiconductor device having additional functional element and method of manufacturing thereof
JP2003133518A (ja) 半導体モジュール
CN104885217A (zh) 两个或多个晶元的多晶元堆叠
US20130075887A1 (en) Stacked semiconductor device
US7301229B2 (en) Electrostatic discharge (ESD) protection for integrated circuit packages
US20070096308A1 (en) Semiconductor device
US9147675B2 (en) Integrated circuit
US7755083B2 (en) Package module with alignment structure and electronic device with the same
KR20050030126A (ko) 반도체 집적 회로 장치 및 전자 기기
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
US7900349B2 (en) Method of fabricating an electronic device
US8222733B2 (en) Semiconductor device package
US7310224B2 (en) Electronic apparatus with thermal module
US7667303B2 (en) Multi-chip package
US20100283145A1 (en) Stack structure with copper bumps
US9041185B2 (en) Semiconductor device and connection checking method for semiconductor device
US10236270B2 (en) Interposer and semiconductor module for use in automotive applications
US20070007670A1 (en) Reworkable bond pad structure
JP2004273617A (ja) 半導体装置
JP2008277660A (ja) Ｌｇａ半導体実装構造
KR20080084300A (ko) 스택 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees