JP2004273617A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004273617A JP2004273617A JP2003059971A JP2003059971A JP2004273617A JP 2004273617 A JP2004273617 A JP 2004273617A JP 2003059971 A JP2003059971 A JP 2003059971A JP 2003059971 A JP2003059971 A JP 2003059971A JP 2004273617 A JP2004273617 A JP 2004273617A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- terminal group
- soldered
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】回路基板の両面に配置された半導体素子をハンダ接合した際の、半導体素子と回路基板とのハンダ接合部の応力や歪みを低減することを目的とする。
【解決手段】両面に接続パッドを有する回路基板１とアレイ状に配置された接続端子を有する半導体素子６からなる半導体装置９であり、半導体素子６は接続端子において接続パッドを介して回路基板１にハンダ接合されており、回路基板１の一方の面から他方の面を見通したとき、一方の面にハンダ接合された接続端子群と他方の面にハンダ接合された接続端子群とが重なりあう部分があり、重なりあった接続端子群における各々の端子でのハンダ接合面積が重なりあっていない接続端子群におけるそれよりも広くなっている。
【選択図】 図１
【解決手段】両面に接続パッドを有する回路基板１とアレイ状に配置された接続端子を有する半導体素子６からなる半導体装置９であり、半導体素子６は接続端子において接続パッドを介して回路基板１にハンダ接合されており、回路基板１の一方の面から他方の面を見通したとき、一方の面にハンダ接合された接続端子群と他方の面にハンダ接合された接続端子群とが重なりあう部分があり、重なりあった接続端子群における各々の端子でのハンダ接合面積が重なりあっていない接続端子群におけるそれよりも広くなっている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板の両面にアレイ状に配置された接続端子を有する半導体素子をハンダ接合した半導体装置において、半導体素子と回路基板とのハンダ接合部の応力や歪みを低減する半導体装置の構成に関する。
【０００２】
【従来の技術】
近年、携帯電話やビデオカメラの様な携帯用機器は、高機能化及び小型化となり、これらに使用される各種半導体素子は、薄くて小型の物が要求され、この要求に対応した多ピン用の各種半導体素子として、接続端子として表面に複数のはんだボールを格子状に配置して突出せしめ半導体チップを樹脂で封止しパッケージ構造としたボールグリッドアレイ（ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）と称されるエリアアレイ型半導体素子が提案されている。
【０００３】
また、パッケージ構造をとらずに半導体チップをそのまま回路基板に接合するベアチップ型半導体素子も提案されている。
【０００４】
これらアレイ上に配置された接続端子を有する半導体素子を回路基板の両面に配置することで、回路基板の実装密度の向上を図りより一層の回路基板の小型化を実現する手法も提案されている。
【０００５】
エリアアレイ型半導体素子の接合部の接合強度を向上させる手法としては、特許文献１に示されるように、接合部の最外周の接合パッドを大きくする手法が提案されている。
【０００６】
【特許文献１】
特開２００１−２１７３５５号公報
【０００７】
【発明が解決しようとする課題】
回路基板の両面にエリアアレイ型半導体素子を実装する場合、回路基板の一方の面から他方の面を見通した際、基板の両面にあるエリア型半導体素子の接続端子同士が重なった状態で配置される場合がある。このような場合には、重ならない場合に比べ熱ストレスや機械ストレスによる応力や歪みが大きくなる接合部が発生し、接合部の破断寿命が著しく低下するという問題があった。
【０００８】
特許文献１ではこのような課題について検討がなされていない。
【０００９】
また、破断寿命を伸ばす為に、前記エリアアレイ型半導体素子やベアチップ型半導体素子と回路基板の接続用パッド全てを大きくする手法も考えられるが、接続用パッドからの配線パターン引出しが困難になり、回路基板の層数を上げるなどの対応が必要になり、回路基板のコストが著しく上昇する問題もあった。
【００１０】
本発明は上記問題点を解決するために為されたもので、回路基板の一方の面から他方の面を見通した際、基板の両面にあるエリア型半導体素子の接続端子同士が重なった状態で配置される場合でも接合部の破断寿命を伸ばすことができる半導体装置を提供する事を目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成する為、本出願に係る半導体装置は、両面に接続パッドを有する回路基板とアレイ状に配置された接続端子を有する半導体素子からなる半導体装置であって、半導体素子は接続端子において接続パッドを介して回路基板にハンダ接合されており、回路基板の一方の面から他方の面を見通したとき、一方の面にハンダ接合された接続端子群と他方の面にハンダ接合された接続端子群とが重なりあう部分があり、前記重なりあった接続端子群における各々の端子でのハンダ接合面積が重なりあっていない接続端子群におけるそれよりも広くなっている事を特徴とする。
【００１２】
上記重なりあった接続端子群における各々の端子でのハンダ接合面積を広くするには、重なりあった接続端子群に対応する接続パッドの各々の面積を重なりあっていない接続端子群におけるそれよりも広くすればよい。
【００１３】
また、上記重なりあった接続端子群における各々の端子でのハンダ接合面積を広くする別の手段として上記重なりあった接続端子群の各々の接続端子を大きくしても良い。
【００１４】
上記構成とすることで、前記エリアアレイ型半導体装置やベアチップ型半導体装置が回路基板の表裏で重なった場合でも、エリアアレイ型半導体装置やベアチップ型半導体装置と回路基板の接続部の破断寿命を、表裏重ならない場合と同等なレベルまで伸ばすことが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
（第一の実施の形態）
本発明の第一の実施の形態を図面に沿って説明する。
【００１７】
図１は本発明の特徴を最も良く表した図で、エリアアレイ型半導体素子６を回路基板１の両面に配置した断面図であり、図２はその平面透視図である。
【００１８】
本発明のエリアアレイ型半導体素子は、Ｓｉチップ４からワイヤー５でエリアアレイ型半導体素子６の図示しない電極にワイヤーボンディング接続し、はんだボール２、はんだボール３を介して回路基板１に接合している。
【００１９】
ここではんだボール２は、エリアアレイ型半導体素子を回路基板１の両面に重なって配置したため、重ならない場合に比べて熱ストレスや機械ストレスがはんだ接合部分により大きな応力や歪みが発生する。はんだボール２をはんだボール３よりも大きくするために、回路基板１のはんだ接合部のパッド７の面積を接合部のパッド８より大きくした。その結果、回路基板１のパッド７に印刷供給するクリームはんだ量を多くすることが可能となり、はんだボール３よりはんだボール２が大きくなる。
【００２０】
また必要に応じて、エリアアレイ型半導体素子のパッケージに予め形成されているはんだボールを大きくするために、エリアアレイ型半導体装置の接続用パッドを大きくしても良いが、はんだボールのコプラナリティーが損なわれないように、はんだボールの大きさを適宜調整する必要がある。
【００２１】
ここで、コプラナリティーとははんだボールの高さのばらつきをいう。
【００２２】
このような構成による半導体装置を−２５℃から＋１２５℃間の熱ストレスを与える加速試験（熱衝撃試験）にかけたところ、はんだボール２がはんだボール３と同等の大きさである場合には４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、接合信頼性が向上した。
【００２３】
（第二の実施の形態）
図３、図４は本発明の第二の実施の形態を表した図である。この実施形態は、第一の実施形態に対して、回路基板の両面に配置されたエリアアレイ型半導体素子の重なり方が異なる場合であり、素子の角と角とが重なった以外は第一の実施形態と同様の構成である。
【００２４】
このような構成の場合でも、第一の実施形態と同一条件の加速試験（熱衝撃試験）の結果、はんだボール２がはんだボール３と同等の大きさである場合には４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、接合信頼性が向上した。
【００２５】
以上二つの実施例について述べてきたが、本発明はこれに限ったわけではなく、半導体素子としてベアチップ型半導体素子でも同様の効果を生じる。
【００２６】
また回路基板の表裏の重なり方、半導体装置の構造、回路基板の構造により熱ストレスや機械ストレスの集中する場所が異なり、表裏重なった部分の隣接部やＳｉチップ境界面、あるいはパッケージの最端部の接合パッドを大きくするとさらに有効な場合もある。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、エリアアレイ型半導体装置やベアチップ型半導体装置が回路基板の表裏で重なった場合でも、エリアアレイ型半導体素子やベアチップ型半導体素子と回路基板の接続部の破断寿命を、表裏重ならない場合と同等なレベルまで伸ばすことが可能となる。
【００２８】
また、接続用パッドを部分的に大きくするだけで済むので、回路基板の設計自由度が向上し、回路基板の層数を上げることなく高密度実装回路基板を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図
【図２】本発明の第１の実施の形態を示す平面透視図
【図３】本発明の第２の実施の形態を示す断面図
【図４】本発明の第２の実施の形態を示す平面透視図
【図５】従来例を示す断面図
【図６】従来例を示す平面透視図
【符号の説明】
１ 回路基板
２ 大きくしたはんだボール
３ 通常のはんだボール
４ Ｓｉチップ
５ ワイヤー
６ エリアアレイ型半導体素子
７ 大きくした接合パッド
８ 通常の接合パッド
９ 半導体装置
【発明の属する技術分野】
本発明は、回路基板の両面にアレイ状に配置された接続端子を有する半導体素子をハンダ接合した半導体装置において、半導体素子と回路基板とのハンダ接合部の応力や歪みを低減する半導体装置の構成に関する。
【０００２】
【従来の技術】
近年、携帯電話やビデオカメラの様な携帯用機器は、高機能化及び小型化となり、これらに使用される各種半導体素子は、薄くて小型の物が要求され、この要求に対応した多ピン用の各種半導体素子として、接続端子として表面に複数のはんだボールを格子状に配置して突出せしめ半導体チップを樹脂で封止しパッケージ構造としたボールグリッドアレイ（ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）と称されるエリアアレイ型半導体素子が提案されている。
【０００３】
また、パッケージ構造をとらずに半導体チップをそのまま回路基板に接合するベアチップ型半導体素子も提案されている。
【０００４】
これらアレイ上に配置された接続端子を有する半導体素子を回路基板の両面に配置することで、回路基板の実装密度の向上を図りより一層の回路基板の小型化を実現する手法も提案されている。
【０００５】
エリアアレイ型半導体素子の接合部の接合強度を向上させる手法としては、特許文献１に示されるように、接合部の最外周の接合パッドを大きくする手法が提案されている。
【０００６】
【特許文献１】
特開２００１−２１７３５５号公報
【０００７】
【発明が解決しようとする課題】
回路基板の両面にエリアアレイ型半導体素子を実装する場合、回路基板の一方の面から他方の面を見通した際、基板の両面にあるエリア型半導体素子の接続端子同士が重なった状態で配置される場合がある。このような場合には、重ならない場合に比べ熱ストレスや機械ストレスによる応力や歪みが大きくなる接合部が発生し、接合部の破断寿命が著しく低下するという問題があった。
【０００８】
特許文献１ではこのような課題について検討がなされていない。
【０００９】
また、破断寿命を伸ばす為に、前記エリアアレイ型半導体素子やベアチップ型半導体素子と回路基板の接続用パッド全てを大きくする手法も考えられるが、接続用パッドからの配線パターン引出しが困難になり、回路基板の層数を上げるなどの対応が必要になり、回路基板のコストが著しく上昇する問題もあった。
【００１０】
本発明は上記問題点を解決するために為されたもので、回路基板の一方の面から他方の面を見通した際、基板の両面にあるエリア型半導体素子の接続端子同士が重なった状態で配置される場合でも接合部の破断寿命を伸ばすことができる半導体装置を提供する事を目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成する為、本出願に係る半導体装置は、両面に接続パッドを有する回路基板とアレイ状に配置された接続端子を有する半導体素子からなる半導体装置であって、半導体素子は接続端子において接続パッドを介して回路基板にハンダ接合されており、回路基板の一方の面から他方の面を見通したとき、一方の面にハンダ接合された接続端子群と他方の面にハンダ接合された接続端子群とが重なりあう部分があり、前記重なりあった接続端子群における各々の端子でのハンダ接合面積が重なりあっていない接続端子群におけるそれよりも広くなっている事を特徴とする。
【００１２】
上記重なりあった接続端子群における各々の端子でのハンダ接合面積を広くするには、重なりあった接続端子群に対応する接続パッドの各々の面積を重なりあっていない接続端子群におけるそれよりも広くすればよい。
【００１３】
また、上記重なりあった接続端子群における各々の端子でのハンダ接合面積を広くする別の手段として上記重なりあった接続端子群の各々の接続端子を大きくしても良い。
【００１４】
上記構成とすることで、前記エリアアレイ型半導体装置やベアチップ型半導体装置が回路基板の表裏で重なった場合でも、エリアアレイ型半導体装置やベアチップ型半導体装置と回路基板の接続部の破断寿命を、表裏重ならない場合と同等なレベルまで伸ばすことが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
（第一の実施の形態）
本発明の第一の実施の形態を図面に沿って説明する。
【００１７】
図１は本発明の特徴を最も良く表した図で、エリアアレイ型半導体素子６を回路基板１の両面に配置した断面図であり、図２はその平面透視図である。
【００１８】
本発明のエリアアレイ型半導体素子は、Ｓｉチップ４からワイヤー５でエリアアレイ型半導体素子６の図示しない電極にワイヤーボンディング接続し、はんだボール２、はんだボール３を介して回路基板１に接合している。
【００１９】
ここではんだボール２は、エリアアレイ型半導体素子を回路基板１の両面に重なって配置したため、重ならない場合に比べて熱ストレスや機械ストレスがはんだ接合部分により大きな応力や歪みが発生する。はんだボール２をはんだボール３よりも大きくするために、回路基板１のはんだ接合部のパッド７の面積を接合部のパッド８より大きくした。その結果、回路基板１のパッド７に印刷供給するクリームはんだ量を多くすることが可能となり、はんだボール３よりはんだボール２が大きくなる。
【００２０】
また必要に応じて、エリアアレイ型半導体素子のパッケージに予め形成されているはんだボールを大きくするために、エリアアレイ型半導体装置の接続用パッドを大きくしても良いが、はんだボールのコプラナリティーが損なわれないように、はんだボールの大きさを適宜調整する必要がある。
【００２１】
ここで、コプラナリティーとははんだボールの高さのばらつきをいう。
【００２２】
このような構成による半導体装置を−２５℃から＋１２５℃間の熱ストレスを与える加速試験（熱衝撃試験）にかけたところ、はんだボール２がはんだボール３と同等の大きさである場合には４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、接合信頼性が向上した。
【００２３】
（第二の実施の形態）
図３、図４は本発明の第二の実施の形態を表した図である。この実施形態は、第一の実施形態に対して、回路基板の両面に配置されたエリアアレイ型半導体素子の重なり方が異なる場合であり、素子の角と角とが重なった以外は第一の実施形態と同様の構成である。
【００２４】
このような構成の場合でも、第一の実施形態と同一条件の加速試験（熱衝撃試験）の結果、はんだボール２がはんだボール３と同等の大きさである場合には４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、接合信頼性が向上した。
【００２５】
以上二つの実施例について述べてきたが、本発明はこれに限ったわけではなく、半導体素子としてベアチップ型半導体素子でも同様の効果を生じる。
【００２６】
また回路基板の表裏の重なり方、半導体装置の構造、回路基板の構造により熱ストレスや機械ストレスの集中する場所が異なり、表裏重なった部分の隣接部やＳｉチップ境界面、あるいはパッケージの最端部の接合パッドを大きくするとさらに有効な場合もある。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、エリアアレイ型半導体装置やベアチップ型半導体装置が回路基板の表裏で重なった場合でも、エリアアレイ型半導体素子やベアチップ型半導体素子と回路基板の接続部の破断寿命を、表裏重ならない場合と同等なレベルまで伸ばすことが可能となる。
【００２８】
また、接続用パッドを部分的に大きくするだけで済むので、回路基板の設計自由度が向上し、回路基板の層数を上げることなく高密度実装回路基板を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図
【図２】本発明の第１の実施の形態を示す平面透視図
【図３】本発明の第２の実施の形態を示す断面図
【図４】本発明の第２の実施の形態を示す平面透視図
【図５】従来例を示す断面図
【図６】従来例を示す平面透視図
【符号の説明】
１ 回路基板
２ 大きくしたはんだボール
３ 通常のはんだボール
４ Ｓｉチップ
５ ワイヤー
６ エリアアレイ型半導体素子
７ 大きくした接合パッド
８ 通常の接合パッド
９ 半導体装置
Claims (2)
- 両面に接続パッドを有する回路基板とアレイ状に配置された接続端子を有する半導体素子からなる半導体装置であって、前記半導体素子は前記接続端子において前記接続パッドを介して前記回路基板にハンダ接合されており、前記回路基板の一方の面から他方の面を見通したとき、一方の面にハンダ接合された接続端子群と他方の面にハンダ接合された接続端子群とが重なりあう部分があり、前記重なりあった接続端子群における各々の端子でのハンダ接合面積が重なりあっていない接続端子群におけるそれよりも広くなっている事を特徴とする半導体装置。
- 前記半導体装置において、前記重なりあった接続端子群に対応する前記接続パッドの各々の面積が重なりあっていない接続端子群におけるそれよりも広くなっている事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059971A JP2004273617A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059971A JP2004273617A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273617A true JP2004273617A (ja) | 2004-09-30 |
Family
ID=33122650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059971A Withdrawn JP2004273617A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273617A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205390A (ja) * | 2007-02-22 | 2008-09-04 | Brother Ind Ltd | 回路素子実装フレキシブル配線材 |
| US8120157B2 (en) | 2007-06-29 | 2012-02-21 | Kabushiki Kaisha Toshiba | Printed wiring board structure, electronic component mounting method and electronic apparatus |
| EP2603063A1 (en) | 2011-11-10 | 2013-06-12 | Canon Kabushiki Kaisha | Printed circuit board |
| JP2015035503A (ja) * | 2013-08-09 | 2015-02-19 | 富士ゼロックス株式会社 | プリント基板、プリント基板製造方法及びプリント基板設計プログラム |
| JP2020141061A (ja) * | 2019-02-28 | 2020-09-03 | アイシン・エィ・ダブリュ株式会社 | 半導体装置 |
-
2003
- 2003-03-06 JP JP2003059971A patent/JP2004273617A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205390A (ja) * | 2007-02-22 | 2008-09-04 | Brother Ind Ltd | 回路素子実装フレキシブル配線材 |
| US8120157B2 (en) | 2007-06-29 | 2012-02-21 | Kabushiki Kaisha Toshiba | Printed wiring board structure, electronic component mounting method and electronic apparatus |
| EP2603063A1 (en) | 2011-11-10 | 2013-06-12 | Canon Kabushiki Kaisha | Printed circuit board |
| JP2015035503A (ja) * | 2013-08-09 | 2015-02-19 | 富士ゼロックス株式会社 | プリント基板、プリント基板製造方法及びプリント基板設計プログラム |
| JP2020141061A (ja) * | 2019-02-28 | 2020-09-03 | アイシン・エィ・ダブリュ株式会社 | 半導体装置 |
| JP7192573B2 (ja) | 2019-02-28 | 2022-12-20 | 株式会社アイシン | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4512545B2 (ja) | 積層型半導体モジュール | |
| US6768190B2 (en) | Stack type flip-chip package | |
| JP5164599B2 (ja) | 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム | |
| US8471392B2 (en) | Semiconductor apparatus and endoscope apparatus | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2006060128A (ja) | 半導体装置 | |
| JP2003133518A (ja) | 半導体モジュール | |
| JPH09260436A (ja) | 半導体装置 | |
| JP2005093551A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
| JP2005101031A (ja) | 半導体集積回路装置、及び電子機器 | |
| KR101772490B1 (ko) | 인쇄회로기판 어셈블리 | |
| JP4341187B2 (ja) | 半導体装置 | |
| JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| JP2004273617A (ja) | 半導体装置 | |
| US7847414B2 (en) | Chip package structure | |
| JP2006253519A (ja) | 半導体装置 | |
| JP2000243862A (ja) | インターポーザ基板 | |
| JP2008277457A (ja) | 積層型半導体装置および実装体 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| WO2016038795A1 (ja) | 電子デバイス、部品実装基板及び電子機器 | |
| JP7454345B2 (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
| JP2011119619A (ja) | 半導体パッケージ | |
| JP2005167074A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |