JP5164599B2 - 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム - Google Patents

半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム Download PDF

Info

Publication number
JP5164599B2
JP5164599B2 JP2008039600A JP2008039600A JP5164599B2 JP 5164599 B2 JP5164599 B2 JP 5164599B2 JP 2008039600 A JP2008039600 A JP 2008039600A JP 2008039600 A JP2008039600 A JP 2008039600A JP 5164599 B2 JP5164599 B2 JP 5164599B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating material
conductive pattern
hole
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008039600A
Other languages
English (en)
Other versions
JP2008204462A (ja
Inventor
東漢 金
基元 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008204462A publication Critical patent/JP2008204462A/ja
Application granted granted Critical
Publication of JP5164599B2 publication Critical patent/JP5164599B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体パッケージ、半導体パッケージを備える集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）カードのような電子システム及びその製造方法に関し、特に、半導体パッケージの表面とカードボディの反対面との間の接触区域を増大させる半導体パッケージ及びその製造方法に関する。また、本発明は、縮小された厚さを有する半導体パッケージ及びその製造方法に関する。
チップオンボード（ＣＯＢ：Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）型の半導体パッケージは、一般的に、ＩＣカード、例えば、スマートカードの製造に使われる。最近、ＩＣカードは、マグネチックカードを代替しつつ、多様な形態で一般的に使われている。
図１を参照すれば、ＣＯＢ型半導体パッケージは、半導体パッケージ基板４の上面に付着された半導体チップ３を備える。半導体チップ３の活性面３ａは、半導体パッケージ基板４で規定されたワイヤホール４ａを通過するボンディングワイヤ６を利用して、上面の反対である半導体パッケージ基板４の他面上に配された金属層５に電気的に連結される。一般的に、活性面３ａは、金属層５の配された反対面である半導体パッケージ基板４の上面上にボンディングワイヤ６を配することが必要である。
ＣＯＢ型半導体パッケージは、ＣＯＢ型半導体パッケージの表面１ａとカードボディ２の反対面との間に接着剤（図示せず）を使用してカードボディ２と連結させる。特に、ＣＯＢ型半導体パッケージは、カードボディ２のキャビティ２ａ内に配される。
ボンディングワイヤ６は、ワイヤ６が活性面３ａから遠く延びて金属層５に向けて曲がるようにループを形成し、それにより、半導体チップ３の活性面３ａから一定高さに不回避に突出する。包装部９はまた、ワイヤ６をカプセルで覆い包むために提供される。したがって、十分な量の包装部９は、ワイヤ６を外部環境から保護するために提供される。したがって、包装部９は、半導体パッケージの表面１ａとカードボディ２の反対表面とをそれぞれ連結させうる比較的小さなボンディング地域Ａを残し、比較的大きいモールディング地域Ｂを作る。さらに、ボンディングワイヤ６が半導体チップ３の両側面に形成される必要があるため、使用可能なパッケージシステムの長さが限定され、モールディング地域Ｂの長さは、次第に増大し、ボンディング地域Ａの長さは、次第に縮小される。
基板４のエッジは、ＣＯＢ型半導体パッケージを製造する間に変形する傾向がある。したがって、ボンディング地域Ａは、従来の技術では相対的に小さいため、基板４は、カードボディ２から分離される傾向があり、それにより発生したＩＣカードは、容易に損傷して破れる。
このような問題は、半導体チップ３のサイズが増大するほどさらに深刻になり、ＩＣカードのパッケージシステムは、さらに酷い状況に陥る。
図２は、前述した問題を解決するための従来のパッケージシステムの断面図である。
図２と関連して、従来のパッケージシステムは、フリップチップ型ＣＯＢパッケージシステムに提供される。図２に示したように、ＩＣカードは、その内で規定されたキャビティ１２ａを有するカードボディ１２を備え、半導体パッケージ基板１４に付着されてフリップチップ型ＣＯＢパッケージシステムを形成する。フリップチップ型ＣＯＢパッケージシステム内で、半導体チップ１３の活性面１３ａは、中間金属層１７に連結される伝導性バンプ１８を使用して電気的に金属層１５に連結される。次いで、中間金属層１７は、パッケージ基板１４を通じて延びる伝導性ビア１６によって金属層１５に電気的に連結される。半導体パッケージは、フリップチップ型ＣＯＢ半導体パッケージの表面１１ａとカードボディ２の反対表面との間に接着剤（図示せず）を使用してカードボディ２に連結される。
伝導性バンプ１８は、キャビティ１２ａの底面から遠く離隔されて半導体チップ１３の表面から突出し、包装部１９は、前記伝導性バンプ１８をカプセルで覆い包むように提供される。また、包装部１９は、中間金属層１７と基板１４とに半導体チップ１３を適切に固定させるために提供されねばならない。
したがって、包装部１９は、半導体パッケージの表面１１ａとカードボディ１２の反対表面との間に接着剤を適用する、比較的小さいボンディング地域Ａを残し、比較的大きいモールディング地域Ｂを維持する。基板１４または半導体パッケージも、図１で説明されたＩＣカードのように、カードボディ１２から分離される傾向がある。さらに、中間金属層１７の存在は、フリップチップ型ＣＯＢ半導体パッケージシステムの全体的な厚さＴを増大させ、フリップチップ型ＣＯＢパッケージシステムの製造において、コスト及び複雑性を増加させる傾向がある。したがって、図２と関連して説明されたパッケージシステムのみでは、前述された問題点が十分に解決されない。
本発明の目的は、限定された長さを有するパッケージシステムで、半導体チップのサイズが増大しても、ボンディング地域の長さを相対的に増大させて基板がカードボディから分離されることを防止し、さらに、半導体パッケージシステムの全体的な厚さを減らせる半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システムを提供することである。
前記課題を達成するための本発明の一態様は、上面、上面と反対である下面及び上面から下面に延びる第１貫通ホールで構成される基板を備える半導体パッケージと、前記基板の上面上にあり、第１貫通ホール上に延びる伝導性パターンと、第１半導体チップの少なくとも一部が第１貫通ホール内に配されて、前記伝導性パターンに対面する第１半導体チップと、第１貫通ホール内にあり、電気的に前記伝導性パターンを第１半導体チップに連結する第１外部コンタクトターミナルと、第１半導体チップと伝導性パターンとの間に絶縁物質と、を備える半導体パッケージを提供する。絶縁物質は、絶縁材構造体であり、絶縁材構造体は、それによって限定される絶縁材構造体貫通ホールを備える。第１外部コンタクトターミナルは、絶縁材構造体貫通ホールを通じて延びる。
また、前記課題を達成するための本発明の他の態様は、上面及び上面と反対である下面で構成された基板を提供するステップと、上面から下面に延びる第１貫通ホールを基板内に形成するステップと、前記基板の上面上にあり、第１貫通ホール上に延びる伝導性パターンを形成するステップと、第１半導体チップの少なくとも一部が第１貫通ホール内に配されるように提供するステップと、前記伝導性パターンを第１貫通ホール内に位置した第１外部コンタクトターミナルに半導体チップに電気的に連結するステップと、第１半導体チップと伝導性パターンとの間に絶縁物質を提供するステップと、を含む半導体パッケージの形成方法を提供する。絶縁物質を提供するステップにおいて、絶縁物質は、絶縁構造体であり、当該絶縁構造体により限定される絶縁材構造体貫通ホールを備える絶縁材構造体を形成するステップと、伝導性パターンに隣接して第１貫通ホール内に絶縁材構造体を配し、伝導性パターンを第１半導体チップに電気的に連結し、第１外部コンタクトターミナルを絶縁材構造体貫通ホールに挿入するステップと、を含む。
また、前記課題を達成するための本発明のさらに他の態様は、上面及び上面と反対である下面で構成された基板を提供するステップと、上面から下面に延びる第１貫通ホールを基板内に形成するステップと、前記基板の上面上にあり、第１貫通ホール上に延びる伝導性パターンを形成するステップと、第１半導体チップの少なくとも一部が第１貫通ホール内に配されるように提供するステップと、前記伝導性パターンを第１貫通ホール内に位置した第１外部コンタクトターミナルに半導体チップに電気的に連結させるステップと、前記伝導性パターンと第１半導体チップとの間に絶縁物質を提供するステップと、前記基板を、最小限基板の一部が前記パッケージボディ内で規定されたリセス内に配させる電子システムを形成するためにパッケージボディに連結するステップと、第１半導体チップと伝導性パターンとの間に絶縁物質を提供するステップと、を含む電子システムの形成方法を提供する。絶縁物質を提供するステップにおいて、絶縁物質は、絶縁構造体であり、当該絶縁構造体により限定される絶縁材構造体貫通ホールを備える絶縁材構造体を形成するステップと、伝導性パターンに隣接して第１貫通ホール内に絶縁材構造体を配し、伝導性パターンを第１半導体チップに電気的に連結し、第１外部コンタクトターミナルを絶縁材構造体貫通ホールに挿入するステップと、を含む。
前記課題を達成するための本発明のさらに他の態様は、半導体パッケージ及び半導体パッケージを備えるパッケージボディを含む電子システムを提供する。
前記課題を達成するための本発明のさらに他の態様は、前記半導体パッケージは、上面、上面と反対である下面及び上面から下面に延びる第１貫通ホールで構成された基板と、前記基板の上面上にあり、第１貫通ホール上に延びる伝導性パターンと、第１半導体チップの少なくとも一部を第１貫通ホール内に配させる前記伝導性パターンに対面する第１半導体チップと、第１貫通ホール内に位置して電気的に伝導性パターンを第１半導体チップに連結する第１外部コンタクトターミナルと、第１半導体チップと伝導性パターンとの間に設けられる絶縁物質と、を備える。絶縁物質は、絶縁材構造体であり、絶縁材構造体は、それによって限定される絶縁材構造体貫通ホールを備える。第１外部コンタクトターミナルは、絶縁材構造体貫通ホールを通じて延びる。
（発明の効果）
本発明は、パッケージシステムまたはＩＣカードの耐久性及び確実性を実体的に増加させ、相対的に薄くて低コストであり、単純に製作することが可能である。
本発明の一実施例を、図面に基づいて説明する。しかし、この実施例は、多くの他の形態に具体化され、ここに後述する実施例に制限されて解釈されるものでない。かえって、この実施例は、本明細書を徹底で完全にし、そして、当業者に発明の範囲を十分に伝えるように提供される。
（一実施例）
図３Ａに示すように、例えば、一実施例によるＩＣカードまたはパッケージシステム２００は、半導体パッケージ２０及びカードボディ２６を備える。
カードボディ２６は、その内で規定されたリセス２６ａを備える。リセス２６ａは、一般的に半導体パッケージ２０を受けるように形成される。例えば、一実施例で、リセス２６ａは、第１半導体チップ２２を受けるように形成されたチップ収容部２２３及び基板２３を受けるように形成された基板収容部２２２を備える。
例えば、半導体パッケージ２０は、第１半導体チップ２２と第１半導体チップ２２上にある複数の第１外部コンタクトターミナル２１、パッケージ基板２３、及びパッケージ基板２３上に配された複数の伝導性パターン２４を備える。
半導体パッケージ２０は、接着剤を使用するなど公知の技術を使用して、カードボディ２６の反対表面に付着される接着性表面２０ａを有する。
伝導性パターン２４は、従来の技術、例えば、基板２３上に伝導層を形成し、伝導性パターンを形成するように、フォトリソグラフィを実行する方法を使用して形成される。
一実施例で、パッケージ基板２３は、例えば、上面２３ｂ、下面２３ｃ及び上面から下面に延びる第１貫通ホール２３ａを備える。複数の伝導性パターン２４は、例えば、基板２３の上面２３ｂに提供されて第１貫通ホール２３ａ上に延びうる。
また、第１半導体チップ２２は、複数の伝導性パターン２４に対面しており、少なくとも第１半導体チップ２２の一部は、例えば図４に示される第１貫通ホール２３ａ内に配される。
さらに、複数の第１外部コンタクトターミナル２１は、電気的に複数の伝導性パターン２４を第１半導体チップ２２に連結させうる。第１外部コンタクトターミナル２１は、複数の伝導性パターン２４を第１貫通ホール２３ａ内に接触させうる。第１外部コンタクトターミナル２１は、直接複数の伝導性パターン２４と接触しうるため、図２に示された金属層１７が一実施例において不要であり、したがって、後述するように除去される。
少なくとも第１半導体チップ２２の一部は、第１貫通ホール２３ａ内に配されるため、半導体パッケージの全体厚さｔは、従来の半導体パッケージに比べて、第１半導体チップ２２が第１貫通ホール２３ａ内に挿入されるか、または含まれるまで縮小しうる。例えば、パッケージの厚さｔは、従来の半導体パッケージのように、半導体チップと伝導性パターン２４との間に余分の金属層がないため、縮小される。
一実施例で、半導体パッケージ２０を形成する方法は、上面の反対である下面を備える基板２３を提供するステップ、基板２３内に第１貫通ホール２３ａを形成し、上面から下面まで延びるステップ、第１貫通ホール２３まで延びるために、上面上の伝導性パターン２４を形成するステップ、第１半導体チップ２２を少なくとも第１貫通ホール２３ａの一部内に提供するステップ、第１貫通ホール内に位置した第１外部コンタクトターミナル２１に電気的に伝導性パターン２４を半導体チップ２２に連結するステップを含むことを特徴とする。また、前記のように、半導体パッケージ２０を形成する方法は、複数の第１外部コンタクトターミナル２１が、電気的に第１半導体チップ２２を複数の伝導性パターン２４に連結するように、複数の第１外部コンタクトターミナル２１及び複数の伝導性パターン２４を形成するステップを含むことを特徴とする。
図３Ａに示したように、複数の第１外部コンタクトターミナル２１の底面は、基板２３の上面と下面との間に位置しうる。
本実施例の一側面では、第１半導体チップ２２は、例えば、図３Ａに示したように、伝導性パターン２４に向ける活性面２２ａを備えうる。一方、活性面２２ａは、伝導性パターン２４から方向がはずれることもある。
この場合に、伝導性スルービアは、例えば、図１１に示したように、半導体チップ２２を通過して伝導性パターン２４に連結されるように形成される。
一実施例で、複数の第１外部コンタクトターミナル２１は、ソルダーバンプのような伝導性バンプ、ソルダーボールのような伝導性ボールまたはその他の種類のものであり、第１半導体チップ２２上に配される。
例えば、伝導性バンプまたは伝導性ボールは、第１半導体チップ２２の活性面２２ａに複数のパッドを形成するステップ、複数のパッドのそれぞれに少なくとも一部が露出されるように第１半導体チップ２２の活性面２２ａ上にパシベーション層パターンを形成するステップ、複数のパッドのそれぞれの露出された部分に伝導性物質、例えば、鉛、スズまたはその他の種類のもの、またはその組み合わせ、を提供するステップによって形成される。
また、伝導性バンプは、複数のパッドのそれぞれの露出された部分にワイヤを接着させて、前記ワイヤを前記パッド上に一定高さで切断させることによって形成される。複数の第１外部コンタクトターミナル２１は、第１半導体チップ２２の活性面２２ａ上にシード層を提供するステップ、前記シード層上にフォトレジストパターンを形成するステップ、前記シード層をパターニングするステップ、前記フォトレジストパターンを除去し、パターンされた前記シード層上に伝導性物質を電気メッキするステップによって形成される。一実施例において、シード層は、銅を含み、約０.５μｍの厚さを有し、前記伝導性物質は、金を含む。
図示されていないが、他の実施例で、複数の第１外部コンタクトターミナル２１及び複数の伝導性パターン２４のうち相応するものは、単一構造として供給される。そのような実施例で、複数の外部コンタクトターミナル２１は、図３Ｂに示したように、複数の伝導性パターン２４のうち相応するものから突出して第１半導体チップ２２に接触する。例えば、図３Ｂに示したように、伝導性パターン２４ａは、第１半導体チップ２２に接触するために、その底面から突出した突起２１ａを備えうる。
一実施例で、伝導性パターン２４ａは、例えば、基板２３に付着させる前に、伝導性パターン２４ａを折り曲げて形成しうる。しかし、伝導性パターン２４ａは、所望のように、第１半導体チップ２２に接触させるために、いかなる形態にも形成されると評価される。例えば、伝導性パターン２４ａは、スタンピングによって形成される。
また、絶縁物質２５は、第１半導体チップ２２と複数の伝導性パターン２４との間に提供される。その結果、活性面２２ａで集積回路が形成され、第１外部コンタクトターミナル２１は絶縁物質２５で覆われ、したがって、外部環境から保護される。基板２３上に形成される絶縁物質２５は、第１半導体チップ２２を堅固に基板２３に付着させうる。絶縁物質２５は、例えば、接着剤、エポキシ、エポキシモールディングコンパウンド（ＥＭＣ：Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）、ポリアミドレジン、またはその他の種類のもの、またはそれらの組み合わせのような絶縁物質を含む。
一実施例で、絶縁物質２５は、第１半導体チップ２２、基板２３と伝導性パターン２４との間で限定される空間内に絶縁物質を挿入することによって提供される。
前述した発明の重要実施例で、接着表面２０ａの区域が増大する間に、基板２３上に絶縁物質２５の量を減らすことは可能である。特に、ボンディング地域Ａ１は、モールディング地域Ｂ１が縮小する間に増大しうる。絶縁物質２５は、図２に示した従来のパッケージシステムのように、中間金属層を覆うように十分に提供される必要はないということが事実である。
その結果、半導体パッケージ２０は、カードボディ２６に堅固に連結させることができ、したがって、カードボディ１２から半導体パッケージ２０の分離は、著しく減少するか、または半導体パッケージ２０に対する損害は抑制される。
図４にさらに明確に示すように、複数の伝導性パターン２４のそれぞれは、実質的に同一に形成される。例えば、それぞれの伝導性パターン２４は、実質的に長方形である。一実施例で、伝導性パターン２４は、金属のような伝導性物質を含み、約１８μｍよりは厚い。他の実施例では、第１貫通ホール２３ａは、平面図では、実質的に長方状である。
さらに、図４に示したように、第１貫通ホール２３ａのコーナ部分上に延びた一部の伝導性パターン２４は、第１貫通ホール２３ａの二つの隣接エッジを規定する基板２３の地域によって支持される。したがって、それぞれの伝導性パターン２４のただ一つの地域は、基板２３によって支持される。言い換えれば、それぞれの伝導性パターン２４は、一地域で基板２３によって支持される。したがって、複数の伝導性パターン２４の第１部分は、第１貫通ホール２３ａのコーナ部分上に延び、複数の伝導性パターン２４の第２部分は、第１貫通ホール２３ａの側面地域上に延び、これは、コーナ部分の間に位置する。
また、図４に示したように、半導体チップ２２は、第１貫通ホール２３ａ内に配されるか、または第１貫通ホール２３ａ内に挿入される。半導体チップ２２は、伝導性パターン２４に連結され、絶縁材（図示せず）は、半導体チップ２２と伝導性パターン２４を備える基板２３との間に空間を充填しうる。前記絶縁材は、接着剤、エポキシ、ポリアミドを含むレジン及びその他のような包装部でありうる。
前記説明を考慮して要約すれば、パッケージシステム２００、また、電子システムまたはＩＣカードと称されるものは、典型的に、上面及び上面に対向する下面で構成される基板２３を提供するステップ、第１貫通ホール２３ａが上面から下面に延びる基板２３内に形成されるステップ、伝導性パターン２４が第１貫通ホール２３ａ上に延びる基板２３の上面上に伝導性パターン２４を形成するステップ、第１貫通ホール２３ａ内に少なくとも第１半導体の一部を提供するステップ、第１貫通ホール２３ａ内に位置した第１外部コンタクトターミナル２１をもって伝導性パターン２４を電気的に半導体チップ２２に連結するステップ、伝導性パターン２４と第１半導体チップ２２との間に絶縁物質２５を提供するステップ、及びパッケージボディ２６内で規定されるリセス２６ａ内に少なくとも基板２３の一部を配させる電子システム２００を形成するように、基板２３をパッケージボディ２６に連結するステップを含むことを特徴とする。
また、前記説明を考慮して要約すれば、パッケージシステム２００、電子システムまたはＩＣカードと称されるものは、典型的に、半導体パッケージ２０及び半導体パッケージ２０を備えるパッケージボディ２６を備えることを特徴とする。半導体パッケージ２０は、上面、上面に対向する下面及び上面から下面に延びる第１貫通ホール２３ａを有する基板２３、基板２３の上面に位置し、第１貫通ホール２３ａ上に延びる伝導性パターン２４、少なくとも第１半導体チップ２２の一部が第１２３ａ内に配される伝導性パターン２４に対面する第１半導体チップ２２、及び第１貫通ホール２３ａ内にあり、伝導性パターン２４を第１半導体チップ２２に電気的に連結する第１外部コンタクトターミナル２１を備えることを特徴とする。
また、要約すれば、図３から図５と関連して前記で典型的に示されたように、絶縁物質２５は、ボンディング地域Ａ１に比べて相対的に小さいモールディング地域Ｂ１を作る。それは、第１半導体チップ２２を基板２３に適切に固定させるために要求される絶縁物質の量が、例えば、図２と関連して前述した中間金属層１７よりも少ない量が要求されるためである。したがって、相対的に大きいボンディング地域、すなわち付着表面Ａ１は、接着剤が半導体パッケージ２０の表面２０ａとカードボディ２６の反対表面との間に付けるように提供される。その結果、半導体パッケージ２０は、カードボディ２６から分離されることを防止しうる。さらに、パッケージシステム２００の厚さｔは、中間金属層１７と伝導性ビア１６との間に配された基板の一部１４の部材によって、図２に示されるフリップチップ型ＣＯＢパッケージシステムの厚さと比較して薄くなる。さらに、図３及び図５に示されるパッケージシステム２００は、相対的に低下したコスト及び複雑性で製造される。
図６は、図３から図５に示されるパッケージシステムを製造する典型的な方法を示すフローチャートである。
図６に示すように、図３から図５に示されるパッケージシステム２００を製造する典型的な方法は、一般的に、図６のステップ６１０として示される半導体パッケージ２０を形成する第１プロセス、図６のステップ６２０として示されるカードボディ２６を形成する第２プロセス、及び図６のステップ６３０として示される半導体パッケージ２０をカードボディ２６のリセス２６に挿入する第３プロセスを含むことを特徴とする。
一実施例で、半導体パッケージ２０を形成する第１方法６１０は、次のように実行される。ステップ６１１で、複数の第１外部コンタクトターミナル２１は、第１半導体チップ２２上に形成される。ステップ６１３で、第１貫通ホール２３ａは、基板２３内に形成される。ステップ６１５で、伝導性パターン２４は、基板２３上に形成される。一実施例で、伝導性パターン２４の一部は、第１貫通ホール２３ａを通じて露出される。ステップ６１７で、第１半導体チップ２２は、第１貫通ホール２３ａ内に挿入される。このとき、半導体チップ２２の活性面は、伝導性パターン２４に向き、複数の第１外部コンタクトターミナル２１を通じて、伝導性パターン２４に電気的に連結される。ステップ６１９で、絶縁物質２５は、第１半導体チップ２２及び伝導性パターン２４をカプセルで覆い包むために、伝導性パターン２４と第１半導体チップ２２との間に形成されるか、または挿入される。一実施例で、絶縁物質２５は、半導体パッケージ２０をカードボディ２６のリセス２６ａに挿入する間に形成される。すなわち、絶縁物質２５は、半導体パッケージ２０がカードボディ２６に連結されると同時に提供される。
前述したステップとは異なり、ステップ６２０では、リセス２６ａは、カードボディ２６で形成される。一実施例で、リセス２６ａは、カードボディ２６、例えばモールディングステップに形成される。ステップ６３０で、ステップ６１０によって形成された半導体パッケージ２０は、パッケージシステム２００を形成するためにリセス２６ａに挿入される。
一部の実施例で、ステップ６１９及びステップ６３０は、アンダーフィルステップを実行する間に自動的に実行される。
図７は、図３Ａに示されたシステム内に統合される半導体パッケージの他の実施例に関する分解斜視図である。
図７と関連して、半導体パッケージ２０は、図３及び図４と関連して前記のように提供される。図７に示される実施例によって、複数の伝導性パターン２４は、基板２３の上面上の位置によって異なって形成される。例えば、第１貫通ホール２３ａの側面地域上に延びる複数の伝導性パターン２４のうち少なくとも一つは、接触部分３４及び延長部分３５を備える。
接触部分３４は、第１貫通ホール２３ａのエッジ、例えば、第１エッジを規定する基板２３の地域、例えば、第１地域によって支持される。延長部分３５は、第１貫通ホール２３ａの他のエッジ、例えば、第１エッジと反対である第２エッジを規定する基板２３の他の地域、例えば、第２地域によって支持される。接触部分３４は、外部コンタクトターミナル２１をもって接触を促進するように形成され、延長部分３５は、接触部分３４の末端を支持するように形成される。したがって、第１貫通ホール２３ａの側面地域上に延びる各伝導性パターン２４のただ２地域のみが基板２３によって支持される。言い換えれば、第１貫通ホール２３ａの側面地域上に延びる各伝導性パターン２４は、第１地域及び第２地域で基板２３によって支持される。第１及び第２地域は、相互離隔されている。例えば、それぞれの伝導性パターン２４のために、接触部分３４の地域は、第１貫通ホール２３ａの第１側面にある基板２３によって支持され、延長部分３５の地域は、第１側面と反対である第１貫通ホール２３ａの第２側面にある基板２３によって支持される。
一実施例で、伝導性パターン２４の一つである接触部分３４は、第１貫通ホール２３ａの第１側面または第２側面に沿って、伝導性パターン２４の他の一つである延長部分３５に隣接する。
他の実施例で、第１貫通ホール２３ａの第１側面にある基板２３によって支持される接触部分３４は、第１貫通ホール２３ａの第２側面にある基板２３によって支持される接触部分３４と同じ形態を有する。同様に、第１貫通ホール２３ａの第２側面にある基板２３によって支持される延長部分３５は、第１貫通ホール２３ａの第１側面にある基板２３によって支持される延長部分３５と同じ形態有する。
さらに他の実施例で、第１貫通ホール２３ａの側面地域上に延びる伝導性パターン２４の接触部分３４は、長方状を有することを特徴とする。同様に、第１貫通ホール２３ａの側面地域上に延びる伝導性パターン２４の延長部分３５は、細いストリップ形状を有することを特徴とする。
図７と関連して前述されたように提供すれば、第１貫通ホール２３ａの側面地域上に延びる伝導性パターン２４は、例えば、ベンディング、ティアリング、カッティングなどよりは、図４と関連して前述されたような伝導性パターン２４は、変形しにくい。それは、伝導性パターン２４の両端が支持されるためである。
図８は、図３Ａに示されるパッケージシステム内に統合された半導体パッケージのさらに他の実施例の分解斜視図である。
図８に示すように、半導体パッケージ２０は、図３及び図４と関連して前述されたように提供される。しかし、図８に示される実施例によって、絶縁物質２５は、第１半導体チップ２２が第１貫通ホール２３ａに挿入される直前に形成された絶縁材構造体２５２として提供される。一実施例で、絶縁材構造体２５２は、上部２５２ａと下部２５２ｂとを備える。絶縁材構造体２５２の絶縁材構造体上部２５２ａは、第１貫通ホール２３ａに挿入されるように形成する。絶縁材構造体２５２の絶縁材構造体下部２５２ｂは、例えば、接着物質によって、基板２３の下面に連結されるように形成される。一実施例で、上部２５２ａも下部２５２ｂも接着物質を利用し、それにより半導体チップ２２を基板２３に堅固に連結させるように、それぞれ半導体チップ２２と基板２３とに付着される。
複数の絶縁材構造体貫通ホール２５４は、絶縁材構造体２５２内で規定され、絶縁材構造体２５２の上面から絶縁材構造体２５２の下面に延びる。一実施例では、複数の第１外部コンタクトターミナル２１は、複数の絶縁材構造体貫通ホール２５４に挿入される。他の実施例で、複数の第１外部コンタクトターミナル２１は、複数の絶縁材構造体貫通ホール２５４を通じて前記伝導性パターン２４に連結されるように十分に延びる。
したがって、前述されたように、一実施例によると、絶縁材構造体貫通ホール２５４を備える絶縁物質２５は、第１外部コンタクトターミナル２１が絶縁材構造体２５４を通じて延びる絶縁材構造体２５２として特徴付けられる。
一実施例で、絶縁物質２５を提供する方法は、例えば、絶縁材構造体２５２がそれを通じて規定される絶縁材構造体貫通ホール２５４を備える絶縁材構造体を形成するステップ、及び第１貫通ホール２３ａ内にある絶縁材構造体２５２が伝導性パターン２４に隣接するように載置するステップを含む
伝導性パターン２４を電気的に第１半導体チップ２２に連結する方法は、例えば、第１外部コンタクトターミナル２１は、絶縁材構造体貫通ホール２５４を通じて挿入するステップを含む。
複数の第１外部コンタクトターミナル２１が複数の絶縁材構造体貫通ホール２５４を通じて完全に延びれば、第１半導体チップ２２は、一実施例で、絶縁材構造体２５２の下部２５２ｂと接触する。そのような実施例では、第１半導体チップ２２は、例えば、接着剤によって絶縁材構造体２５２の下部２５２ｂに連結される。
前述したように構成すれば、絶縁材構造体２５２は、第１貫通ホール２３ａ内にある複数の伝導性パターン２４のうち対応するパターンと関連して、複数の第１外部コンタクトターミナル２１を整列するように助ける。
絶縁材構造体２５２は、ポリイミド、エポキシ、レジンのような絶縁物質で形成される。
図９Ａは、図３Ａに示されるパッケージシステム内に統合された半導体パッケージのさらに参考例の分解斜視図である。図９Ｂは、図９Ａに示される半導体パッケージの一部分に関する断面図である。
図９Ａに示すように、半導体パッケージ２０は、図３及び図４と関連して前述したように提供される。しかし、図９Ａに示された参考例によって、異方性伝導フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）２５３は、第１半導体チップ２２が第１貫通ホール２３ａに挿入される前に、前記図３及び図４の絶縁物質２５が提供されて形成される。ＡＣＦ２５３は、その内に配された、例えば、浮かんでいる複数の伝導性微粒子２５３ａを含む。そのような実施例では、ＡＣＦ２５３は、圧縮可能な物質として提供される。圧縮されていない場合、ＡＣＦ２５３は、電気的に絶縁性を示す。しかし、十分に圧縮された場合には、伝導性微粒子２５３ａは、電気信号がそれを通じて伝播されるように接触する。

図９Ｂに示すように、第１半導体チップ２２が第１貫通ホール２３ａに挿入されれば、複数の第１外部コンタクトターミナル２１は、電気的信号が複数の第１外部コンタクトターミナル２１と伝導性パターン２４との間に複数の伝導性微粒子２５３ａを通じて伝えられるように、ＡＣＦ２５３の地域を位置的に圧縮する。一実施例で、複数の第１外部コンタクトターミナル２１の高さは約８〜１６μｍであり、ＡＣＦ２５３の厚さは、複数の第１外部コンタクトターミナル２１の高さより約５〜２０μｍ厚い。
図１０Ａから図１０Ｅは、半導体パッケージの重要実施例に関する断面図である。
前述したように、絶縁物質２５は、絶縁物質を前記第１半導体チップ２２、基板２３及び伝導性パターン２４の間で規定される空間に挿入することによって提供される。挿入中に、絶縁物質２５は、隣接した伝導性パターン２４の間で規定された前記空間、または伝導性パターン２４の上面上に流れることが可能である。したがって、図１０Ａから図１０Ｅに示された４０、４１、４２または４３のような障壁部分は、絶縁物質２５が伝導性パターン２５の間及び上に流れることを防止するように提供され、このような場合について、以下でさらに詳細に説明する。
一実施例で、障壁部分４０〜４３は、絶縁物質２５を形成する前に配される。
一部の実施例で、障壁部分は、例えば、図１０Ａに示す、複数の伝導性パターン２４の隣接したパターンの間で規定された空間の少なくとも一部を横切って、複数の伝導性パターン２４の隣接した一対の間に延びるように提供される。また、図１０Ａで、絶縁フィルムのような障壁部分４０が隣接した伝導性パターン２４の間で規定される空間にわたるように、隣接した伝導性パターン２４の下面上に提供される。
一部の実施例で、障壁部分は、例えば、図１０Ｂに示す、複数の伝導性パターン２４の隣接したパターンの間で規定された空間の少なくとも一部内に配される。例えば、図１０Ｂで、障壁部分４１が隣接した伝導性パターン２４の間で規定される空間内に提供される。図１０Ｂに典型的に示されたように、障壁部分４１は、伝導性パターン２４の上面と下面との間に実質的に完全に配される。
一部の実施例で、障壁部分は、例えば、図１０Ｃ及び図１０Ｄに示すように、複数の伝導性パターン２４の隣接したパターンと第１半導体チップ２２との間に位置し、以下でこれを詳細に説明する。
図１０Ｃに示すように、障壁部分４２は、隣接した伝導性パターン２４の間で規定された空間に提供され、部分的に伝導性パターン２４と第１半導体チップ２２との間で規定された空間に延びる。すなわち、障壁部分４２は、部分的に第１貫通ホール２３ａに延びうる。図１０Ｃに示される障壁部分４２に漏洩する電流は減少する。
また、図１０Ｄに示すように、障壁部分４３は、隣接した伝導性パターン２４の間で規定された空間に提供され、第１半導体チップ２２と接触する。第１半導体チップ２２に十分に延びた障壁部分４３に漏洩する電流は、さらに減少する。
また別の側面で、図１０Ａから図１０Ｄに示される障壁部分は、絶縁物質２５が第１半導体チップ２２、基板２３及び伝導性パターン２４の間に提供される前に、スクリーンプリンティング法を利用して形成される。
図１０Ｅと関連して、障壁部分４４は、伝導性パターン２４の間で規定された空間にわたるように、隣接した伝導性パターンの上面上に提供される。
一部の実施例で、障壁部分４０〜４３は、レジン型物質を含む。
他の実施例で、障壁部分４４は、テープ型物質である。したがって、一実施例による半導体パッケージの形成方法は、例えば、絶縁物質２５を形成した後に、障壁部分４４を除去することを含む。
一実施例で、前記テープ型物質は、伝導性パターン２４から選択的に付着可能な／脱着可能な物質を含む。一実施例で、前記レジン型物質は、例えば、前記絶縁物質が挿入された後に堅くなる物質を含む。
図３から図１０Ｅに示すように、前述された実施例は、シングルチップ半導体パッケージに限定されず、多様な形態のマルチチップパッケージに容易に適用または拡張可能である。
例えば、図１１に示すように、マルチチップ半導体パッケージ５０ａは、複数の第１外部コンタクトターミナル２１を経由して伝導性パターン２４に連結される第１半導体チップ２２と、集合的に５６０で定義されるボンディングワイヤ５６１及び５６２を経由して伝導性パターン２４に連結される集合的に５７０で定義される複数の第２チップ５７１及び５７２とを備える。
第２チップ５７１は、適当な手段例えば、接着物質を経由することによって第１半導体チップ２２に連結される。
第２チップ５７２は、適当な手段によって他の第２チップ５７１に連結される。
前述された実施例で、複数の第１外部コンタクトターミナル２１は、伝導性パターン２４に第１半導体チップ２２を電気的に連結するために、第１貫通ホール２３ａを通じて延び、ワイヤ５６１は、伝導性パターン２４に第２チップ５７０を電気的に連結させるために貫通ホール２３ｄを通じて延びる。
一実施例で、第２チップ５７０は、第１半導体チップ２２と異なる。したがって、マルチチップ半導体パッケージ５０ａは、異種のマルチチップ半導体パッケージである。
図１２と関連して、マルチチップ半導体パッケージ５０ｂは、複数の第１外部コンタクトターミナル２１を経由して伝導性パターン２４に連結される第１半導体チップ２２と、第１半導体チップ２２を通じて延びた伝導性スルービア５９で伝導性パターン２４に連結された第２チップ５７とを備える。
前述された実施例で、外部コンタクトターミナル５８は、電気的に伝導性スルービア５９と連結する。
前記半導体パッケージを形成する方法は、第２半導体チップ５７を第１半導体チップ２２に連結するステップ及び第１半導体チップ２２を通じて伝導性スルービア５９を形成するステップを含み、それにより、伝導性スルービア５９が第１及び第２半導体チップ２２及び５７を電気的に連結する。
一実施例で、第１チップ２２と第２チップ５７とは同じであり、例えば、機能性に基づいて同一か、または類似しているものである。したがって、マルチチップ半導体パッケージ５０ｂは、同種のマルチチップ半導体パッケージである。
図１３Ａに示すように、例えば、マルチチップ半導体パッケージ６０ａは、複数の第１外部コンタクトターミナルを経由して伝導性パターン２４に電気的に連結される第１半導体チップ２２と、ワイヤ５６３を経由して伝導性パターン２４に電気的に連結される第２半導体チップ５７５と、第２半導体チップ５７５に連結されて外部コンタクトターミナル５８を経由して第２半導体チップ５７５の活性面５７５ａに電気的に連結される第３半導体チップ５７６と、を備える。
図１３Ｂに示すように、例えば、マルチチップ半導体パッケージ６０ｂは、図１３と関連して説明されたように提供される。しかし、第３半導体チップ５７６を通じて延びる伝導性スルービア５９によって、第２半導体チップ５７５の活性面５７５ａに電気的に連結される追加半導体チップ５７７をさらに備える。前述された実施例で、外部コンタクトターミナル５８２は、追加半導体チップ５７７を電気的に伝導性スルービア５９に連結する。
図１３Ｃに示すように、例えば、マルチチップ半導体パッケージ６０ｃは、複数の第１外部コンタクトターミナル２１を経由して伝導性パターン２４に電気的に連結される第１半導体チップ２２と、第１半導体チップ２２に連結される第２半導体チップ５７８と、ワイヤ５６４を通じて伝導性パターン２４に電気的に連結される第３半導体チップ５７９と、を備える。第２半導体チップ５７８は、第３半導体チップ５７９を通じて延びる伝導性スルービア５９によって電気的に伝導性パターンに連結される。前述された実施例で、外部コンタクトターミナル５８は、電気的に第２半導体チップ５７８を伝導性スルービア５９に連結する。
図１３Ｄに示すように、例えば、マルチチップ半導体パッケージ６０ｄは、図１３Ｃと関連して説明したように提供される。しかし、ワイヤ５６５を経由して伝導性パターン２４に電気的に連結される追加半導体チップ５８０をさらに備える。前述された実施例で、第３半導体チップ５７９は、追加半導体チップ５８０を通じて延びる伝導性スルービア５９２によって伝導性パターン２４に電気的に連結され、それにより、外部コンタクトターミナル５８２が、電気的に第３半導体チップ５７９を伝導性スルービア５９２に連結する。また、前述された実施例で、第２半導体チップ５７８は、第３半導体チップ５７９を通じて延びる伝導性スルービア５９１によって伝導性パターン２４に電気的に連結され、それにより、外部コンタクトターミナル５８１が電気的に第２半導体チップ５７８を伝導性スルービア５９１に連結する。
図１３Ｅに示すように、例えば、マルチチップ半導体パッケージ６０ｅは、複数の第１外部コンタクトターミナル２１を経由して伝導性パターン２４に電気的に連結される第１半導体チップ２２と、第１半導体チップ２２を通じて連結される伝導性スルービア５１１を経由して伝導性パターン２４に電気的に連結される第２半導体チップ５７３と、第２半導体チップ５７３を通じて連結される伝導性スルービア５１２によって電気的に伝導性パターン２４に連結される第３半導体チップ５７４と、を備える。前述された実施例で、外部コンタクトターミナル５８１は、電気的に第２半導体チップ５７３を伝導性スルービア５１１に連結し、外部コンタクトターミナル５８２は、電気的に第３半導体チップ５７４を伝導性スルービア５１２に連結する。
図３Ａないし図１３で記述された実施例によって、パッケージシステムは、半導体パッケージが実体的にカードボディから分離しないように提供される。それは、前記カードボディと半導体パッケージとの間にあるボンディング地域Ａ１は、図３Ａに示されたように、カードボディと半導体パッケージとの間で安全な連結を保証するように著しく増加させるためである。言い換えれば、前記カードボディとパッケージとの間の接着は増加し、したがって、前記カードボディとパッケージとは、それぞれに安全に付着される。結論的に、前記パッケージシステムまたはＩＣカードの耐久性及び確実性は、実質的に向上する。
しかも、実施例で説明された前記パッケージシステムは、少なくとも、半導体パッケージの構成を複雑化することなく、相対的に薄く、低コストで作ることができる。
特に、半導体チップ２２は、基板２３の空いている空間内に配されるので、半導体チップ２２の厚さは、前記電子システムの全体厚さに加えられず、前記電気システムの全体の厚さを減少することができる。結果的に、ＩＣカードのように、さらに薄い半導体パッケージ及び電子システムが本発明の実施例によって達成される。
また、典型的に前述された実施例によると、工程過程は、本発明がさらに少量の金属または伝導層を必要とするため、先行技術と比較して減少し、実体的に全体製造コストを減らせる。
典型的に前述された実施例で、ＩＣカード、メモリカード、ＵＳＢカード、ＭＰ３プレイヤーなどのメディアプレイヤの内部メモリパッケージ、モバイルフォン、デジタルカメラなどのような装置に対して、パッケージシステム及び半導体パッケージを提供することができると評価される。
本明細書の“一実施例”または“実施例”は、前記実施例と関連して記述された特別の特徴、構造または特性が少なくとも本発明の一実施例に含まれているということを意味する。したがって、本明細書に記載された“一実施例で”または“一つの実施例で”という記載は、同じ実施例について全部を必要するものではない。
さらに、特別の特徴、構造または特性は、適当な形態で一つまたはそれ以上の実施例で組み合わせられる。
多様な作動は、本発明の理解に最も有用な形態で行われる複合的な不連続ステップとして記述される。しかし、各ステップが記述される順序は、作動が順次的であるか、または実行される順序は、ステップの現われる順序でなければならないということを意味するものではない。
さらに、公知の構造及び装置は、本発明の説明を曖昧にしないために、不要に詳細に表さない。
以上、本発明の実施例が具体的に図示され、かつ説明されたが、当業者ならば、特許請求の範囲に限定される本発明の精神及び領域から逸脱せずに多様な変化及び詳細な説明が可能であるということが分かるであろう。
本発明は、半導体パッケージ関連の技術分野に適用可能である。
従来のＩＣカードを形成するためにカードボディを備えて連結されるパッケージシステムの断面図である。 従来のパッケージシステムの断面図である。 本発明の一実施例によるパッケージシステムの断面図である。 本発明の他の実施例によるパッケージシステムの断面図である。 図３Ａに示されるパッケージシステム内に統合された半導体パッケージの一実施例の分解斜視図である。 図３Ａに示されるパッケージシステムの一実施例を示す分解斜視図である。 図３Ａに示されるパッケージシステムの製造方法を示すフローチャートである。 図３に示されるパッケージシステム内に統合された半導体パッケージの他の実施例の分解斜視図である。 図３Ａに示されるパッケージシステム内に統合された半導体パッケージのさらに他の実施例の分解斜視図である。 図３Ａに示されるパッケージシステム内に統合された半導体パッケージのさらに他の実施例の分解斜視図である。 図９Ａに示される半導体パッケージの一部分に対する断面図である。 本発明の半導体パッケージの重要実施例に対する断面図である。 本発明の半導体パッケージの重要実施例に対する断面図である。 本発明の半導体パッケージの重要実施例に対する断面図である。 本発明の半導体パッケージの重要実施例に対する断面図である。 本発明の半導体パッケージの重要実施例に対する断面図である。 本発明の異種のマルチチップ半導体パッケージの一実施例に対する断面図である。 本発明の同種のマルチチップ半導体パッケージの一実施例に対する断面図である。 本発明のマルチチップ半導体パッケージの他の実施例に対する断面図である。 本発明のマルチチップ半導体パッケージの他の実施例に対する断面図である。 本発明のマルチチップ半導体パッケージの他の実施例に対する断面図である。 本発明のマルチチップ半導体パッケージの他の実施例に対する断面図である。 本発明のマルチチップ半導体パッケージの他の実施例に対する断面図である。
符号の説明
２０：半導体パッケージ、２０ａ：接着性表面、２１：第１外部コンタクトターミナル、２２：第１半導体チップ、２２ａ：活性面、２３：パッケージ基板、２３ａ：第１貫通ホール、２３ｂ：上面、２３ｃ：下面、２４：伝導性パターン、２５：絶縁物質、２６：カードボディ、２６ａ：リセス、２００：パッケージシステム、２２２：基板収容部、２２３：チップ収容部

Claims (29)

  1. 第１貫通ホールを備える基板と、
    前記基板を覆い、前記第１貫通ホール上に拡張される伝導性パターンと、
    前記伝導性パターンに対向し、少なくともその一部が前記第１貫通ホール内に配された第１半導体チップと、
    前記第１貫通ホール内にあり、電気的に前記伝導性パターンを前記第１半導体チップに連結する第１外部コンタクトターミナルと、
    前記第１半導体チップと前記伝導性パターンとの間に設けられる絶縁物質と、
    を備え、
    前記絶縁物質は、絶縁材構造体であり、前記絶縁材構造体は、それによって限定される絶縁材構造体貫通ホールを備え、
    前記第１外部コンタクトターミナルは、前記絶縁材構造体貫通ホールを通じて延びることを特徴とする半導体パッケージ。
  2. 前記第１外部コンタクトターミナルは、前記第１半導体チップ上に配された伝導性バンプ、伝導性ボールまたはその組み合わせを備えることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第１外部コンタクトターミナルと前記伝導性パターンとが単一の構造を形成し、前記第１外部コンタクトターミナルが前記伝導性パターンから突出することを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記基板は、上面及び下面を備え、前記第１外部コンタクトターミナルの底面が前記基板の上面と下面との間に位置することを含むことを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記伝導性パターンは、第１地域と前記第１地域から離隔された第２地域とにある前記基板によって支持されることを特徴とする請求項１に記載の半導体パッケージ。
  6. 前記伝導性パターンは、前記第１地域に位置した前記基板によって支持される連結部分と前記基板によって支持される延長部分とを備え、前記第１地域と前記第２地域とが相互対向することを特徴とする請求項５に記載の半導体パッケージ。
  7. 前記連結部分は、長方状を有し、前記延長部分は、細いストリップ形状を有することを特徴とする請求項６に記載の半導体パッケージ。
  8. 前記伝導性パターンは、
    複数の伝導性パターンと、
    複数の第１外部コンタクトターミナルと、を備え、
    前記複数の第１外部コンタクトターミナルのそれぞれは、電気的に第１半導体チップを前記複数の伝導性パターンと対応するパターンに連結することを特徴とする請求項１に記載の半導体パッケージ。
  9. 前記複数の伝導性パターンの間で限定される空間を含み、
    前記空間を横切る前記複数の伝導性パターンのうち少なくとも隣接した一対の伝導性パターンの間に延びる障壁部分をさらに備えることを特徴とする請求項８に記載の半導体パッケージ。
  10. 前記障壁部分は、前記複数の伝導性パターンのうち隣接した一対の下面に配されることを特徴とする請求項９に記載の半導体パッケージ。
  11. 前記障壁部分は、前記複数の伝導性パターンのうち隣接した一対の上面に配されることを特徴とする請求項９に記載の半導体パッケージ。
  12. 前記障壁部分は、少なくとも前記空間の一部に配されることを特徴とする請求項９に記載の半導体パッケージ。
  13. 前記障壁部分の少なくとも一部は、前記複数の伝導性パターンと前記第１半導体チップとの間に配されることを特徴とする請求項９に記載の半導体パッケージ。
  14. 前記障壁部分は、除去されることを特徴とする請求項９に記載の半導体パッケージ。
  15. 前記第１貫通ホールは、平面図で長方状を有することを特徴とする請求項１に記載の半導体パッケージ。
  16. 前記伝導性パターンと直接連結される第１外部コンタクトターミナルをさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
  17. 前記第１半導体チップと電気的に連結される第２半導体チップをさらに備えることを特徴とする請求項１に記載の半導体パッケージ。
  18. 前記第１半導体チップを通過して延びる伝導性スルービアをさらに備え、前記伝導性スルービアは、電気的に前記第１半導体チップ及び前記第２半導体チップを相互連結することを特徴とする請求項１７に記載の半導体パッケージ。
  19. 前記第２半導体チップは、ボンディングワイヤを使用して電気的に前記伝導性パターンと連結されることを特徴とする請求項１７に記載の半導体パッケージ。
  20. 上面及び前記上面に対向する下面を備える基板を提供するステップと、
    前記基板内に第１貫通ホールを形成し、前記第１貫通ホールを上面から下面に延びるステップと、
    前記基板の上面上に伝導性パターンを形成し、前記伝導性パターンが前記第１貫通ホール上に延びるステップと、
    前記第１貫通ホール内に第１半導体チップの少なくとも一部を提供するステップと、
    前記伝導性パターンを前記第１貫通ホール内に位置した第１外部コンタクトターミナルを有し、前記半導体チップに電気的に連結するステップと、
    前記第１半導体チップと前記伝導性パターンとの間に絶縁物質を提供するステップと、
    を含み、
    前記絶縁物質を提供するステップにおいて、
    前記絶縁物質は、絶縁構造体であり、当該絶縁構造体により限定される絶縁材構造体貫通ホールを備える前記絶縁材構造体を形成するステップと、
    前記伝導性パターンに隣接して前記第１貫通ホール内に前記絶縁材構造体を配し、前記伝導性パターンを前記第１半導体チップに電気的に連結し、前記第１外部コンタクトターミナルを前記絶縁材構造体貫通ホールに挿入するステップと、
    を含むことを特徴とする半導体パッケージの形成方法。
  21. 前記第１外部コンタクトターミナルと前記伝導性パターンとは、前記第１外部コンタクトターミナルが伝導性パターンから突出する単一の構造を形成するステップと、
    前記伝導性パターンを前記第１半導体チップに電気的に連結するステップと、
    前記第１半導体チップを前記第１外部コンタクトターミナルに接触させるステップと、を含むことを特徴とする請求項２０に記載の半導体パッケージの形成方法。
  22. 複数の前記伝導性パターンを形成するステップと、
    前記第１半導体チップ及び前記複数の伝導性パターンのうち、それぞれの対応する複数の前記第１外部コンタクトターミナルを形成するステップと、をさらに含むことを特徴とする請求項２０に記載の半導体パッケージの形成方法
  23. 複数の前記伝導性パターンの間に空間が限定され、
    前記空間を横切る前記複数の伝導性パターンのうちから少なくとも隣接した一対の伝導性パターンの間に延びる障壁部分を配するステップをさらに含むことを特徴とする請求項２２に記載の半導体パッケージの形成方法。
  24. 前記障壁を配した後、前記第１半導体チップと前記伝導性パターンとの間に絶縁物質を提供するステップと、
    前記絶縁物質を提供した後、前記障壁部分を除去するステップと、をさらに含むことを特徴とする請求項２３に記載の半導体パッケージの形成方法。
  25. 電子システムを形成する方法において、
    第１貫通ホールを備える基板を提供するステップと、
    前記基板を覆い、前記第１貫通ホール上に拡張される伝導性パターンを形成するステップと、
    少なくとも第１半導体チップの一部を前記第１貫通ホール内に提供するステップと、
    前記第１貫通ホール内に位置した第１外部コンタクトターミナルと共に、前記伝導性パターンを前記半導体チップに電気的に連結するステップと、
    前記伝導性パターンと前記第１半導体チップとの間に絶縁物質を提供するステップと、
    少なくとも前記基板の一部がパッケージボディ内で規定されたリセス内に配される電子システムを形成するように、前記基板を前記パッケージボディに連結するステップと、
    前記第１半導体チップと前記伝導性パターンとの間に絶縁物質を提供するステップと、
    を含み、
    前記絶縁物質を提供するステップにおいて、
    前記絶縁物質は、絶縁構造体であり、当該絶縁構造体により限定される絶縁材構造体貫通ホールを備える前記絶縁材構造体を形成するステップと、
    前記伝導性パターンに隣接して前記第１貫通ホール内に前記絶縁材構造体を配し、前記伝導性パターンを前記第１半導体チップに電気的に連結し、前記第１外部コンタクトターミナルを前記絶縁材構造体貫通ホールに挿入するステップと、
    を含むことを特徴とする電子システムの形成方法。
  26. 前記絶縁物質を提供し、前記基板に前記パッケージボディを自動的に連結させるステップをさらに含むことを特徴とする請求項２５に記載の電子システムの形成方法。
  27. 半導体パッケージと、
    前記半導体パッケージを備えるパッケージボディと、を備え、
    前記半導体パッケージは、
    第１貫通ホールを備える基板と、
    前記基板を覆い、前記第１貫通ホール上に拡張される伝導性パターンと、
    前記伝導性パターンに対向し、少なくとも第１半導体チップの一部が前記第１貫通ホール内に配された第１半導体チップと、
    前記第１貫通ホール内にあり、電気的に前記伝導性パターンを前記第１半導体チップに連結する第１外部コンタクトターミナルと、
    前記第１半導体チップと前記伝導性パターンとの間に設けられる絶縁物質と、
    を備え、
    前記絶縁物質は、絶縁材構造体であり、前記絶縁材構造体は、それによって限定される絶縁材構造体貫通ホールを備え、
    前記第１外部コンタクトターミナルは、前記絶縁材構造体貫通ホールを通じて延びることを特徴とする電子システム。
  28. 前記パッケージボディは、規定されたリセスを含み、前記半導体パッケージが前記リセス内に配されることを特徴とする請求項２７に記載の電子システム。
  29. 前記パッケージボディは、ＩＣカードを含むことを特徴とする請求項２７に記載の電子システム。
JP2008039600A 2007-02-21 2008-02-21 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム Expired - Fee Related JP5164599B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0017537 2007-02-21
KR1020070017537A KR100891330B1 (ko) 2007-02-21 2007-02-21 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US11/959,276 US7728422B2 (en) 2007-02-21 2007-12-18 Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US11/959,276 2007-12-18

Publications (2)

Publication Number Publication Date
JP2008204462A JP2008204462A (ja) 2008-09-04
JP5164599B2 true JP5164599B2 (ja) 2013-03-21

Family

ID=39705933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039600A Expired - Fee Related JP5164599B2 (ja) 2007-02-21 2008-02-21 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム

Country Status (5)

Country Link
US (2) US7728422B2 (ja)
JP (1) JP5164599B2 (ja)
KR (1) KR100891330B1 (ja)
CN (1) CN101252115B (ja)
TW (1) TWI431754B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
US7894199B1 (en) * 2008-02-20 2011-02-22 Altera Corporation Hybrid package
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
TW200939430A (en) * 2008-03-14 2009-09-16 Harvatek Corp Semiconductor chip package structure and manufacturing method for achieving front electrical connection without using wire-bonding process
US8644030B2 (en) * 2009-01-14 2014-02-04 Micron Technology, Inc. Computer modules with small thicknesses and associated methods of manufacturing
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8724339B2 (en) * 2009-12-01 2014-05-13 Apple Inc. Compact media player
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN102646606B (zh) * 2011-02-16 2014-12-24 中电智能卡有限责任公司 Ic卡模块的封装方法
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9622359B2 (en) * 2011-08-08 2017-04-11 Féinics Amatech Teoranta RFID transponder chip modules
US9698123B2 (en) 2011-09-16 2017-07-04 Altera Corporation Apparatus for stacked electronic circuitry and associated methods
US9735117B2 (en) 2012-01-20 2017-08-15 Skyworks Solutions, Inc. Devices and methods related to interconnect conductors to reduce de-lamination
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
FR3034614A1 (fr) * 2015-04-03 2016-10-07 Linxens Holding Procede de fabrication d’un circuit flexible, circuit flexible obtenu par ce procede et carte a puce comportant un tel circuit flexible
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR101912278B1 (ko) * 2015-12-21 2018-10-29 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
KR102521893B1 (ko) * 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
CN106571351B (zh) * 2016-11-11 2020-04-24 上海伊诺尔信息电子有限公司 芯片级智能卡制造方法及智能卡
WO2018097410A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
CN111405791B (zh) * 2020-03-30 2021-05-18 维沃移动通信有限公司 电子设备
USD942538S1 (en) 2020-07-30 2022-02-01 Federal Card Services, LLC Asymmetrical arrangement of contact pads and connection bridges of a transponder chip module
USD943024S1 (en) 2020-07-30 2022-02-08 Federal Card Services, LLC Asymmetrical arrangement of contact pads and connection bridges of a transponder chip module
KR20220032181A (ko) * 2020-09-07 2022-03-15 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 지문인식용 스마트 카드

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024595A (ja) * 1988-06-22 1990-01-09 Nec Corp Ｉｃカード
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
DE4403513A1 (de) * 1994-02-04 1995-08-10 Giesecke & Devrient Gmbh Chipkarte mit einem elektronischen Modul und Verfahren zur Herstellung einer solchen Chipkarte
JP2660397B2 (ja) 1995-04-10 1997-10-08 イビデン株式会社 Ｉｃカード用プリント配線板
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
KR19980043253A (ko) 1996-12-02 1998-09-05 김광호 칩 온 보오드형 반도체 칩 패키지
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
JPH1191272A (ja) * 1997-09-19 1999-04-06 Citizen Watch Co Ltd Ｉｃカード用モジュール
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
DE19803020C2 (de) * 1998-01-27 1999-12-02 Siemens Ag Chipkartenmodul für biometrische Sensoren
KR100510387B1 (ko) * 1998-07-01 2005-08-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001185578A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2002092577A (ja) * 2000-09-20 2002-03-29 Hitachi Maxell Ltd コンビカード及びその製造方法
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005191027A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 回路基板製造方法及び回路基板並びに電子機器
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
EP1724712A1 (fr) * 2005-05-11 2006-11-22 Stmicroelectronics Sa Micromodule, notamment pour carte à puce
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP4946872B2 (ja) * 2006-02-02 2012-06-06 パナソニック株式会社 メモリカードの製造方法

Also Published As

Publication number Publication date
US8329507B2 (en) 2012-12-11
CN101252115A (zh) 2008-08-27
KR20080077836A (ko) 2008-08-26
KR100891330B1 (ko) 2009-03-31
US20100210074A1 (en) 2010-08-19
CN101252115B (zh) 2012-06-27
JP2008204462A (ja) 2008-09-04
US20080197479A1 (en) 2008-08-21
US7728422B2 (en) 2010-06-01
TWI431754B (zh) 2014-03-21
TW200840012A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
US6472746B2 (en) Semiconductor device having bonding wires serving as external connection terminals
US7119425B2 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
US8064206B2 (en) Semiconductor memory device and semiconductor memory card using the same
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
US20030141582A1 (en) Stack type flip-chip package
US7936032B2 (en) Film type package for fingerprint sensor
JP2002151644A (ja) 積層型半導体装置及びその製造方法
JP2002110898A (ja) 半導体装置
US11869829B2 (en) Semiconductor device with through-mold via
US11309224B2 (en) Folded substrate for stacked integrated circuit devices
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US7847414B2 (en) Chip package structure
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
EP3182449A1 (en) Semiconductor package
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
US20240145346A1 (en) Semiconductor device with through-mold via
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
KR100370851B1 (ko) 반도체패키지
KR100924705B1 (ko) 반도체 장치
JP2008117937A (ja) マルチチップモジュールおよびインターポーザ
KR20080060800A (ko) 반도체 소자 패키지 및 그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5164599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees