JP6748501B2 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP6748501B2
JP6748501B2 JP2016139707A JP2016139707A JP6748501B2 JP 6748501 B2 JP6748501 B2 JP 6748501B2 JP 2016139707 A JP2016139707 A JP 2016139707A JP 2016139707 A JP2016139707 A JP 2016139707A JP 6748501 B2 JP6748501 B2 JP 6748501B2
Authority
JP
Japan
Prior art keywords
sealing resin
chip
interposer
electrode
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016139707A
Other languages
English (en)
Other versions
JP2018010994A (ja
Inventor
侑介 原田
侑介 原田
保博 不破
保博 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016139707A priority Critical patent/JP6748501B2/ja
Priority to US15/646,311 priority patent/US10354936B2/en
Publication of JP2018010994A publication Critical patent/JP2018010994A/ja
Application granted granted Critical
Publication of JP6748501B2 publication Critical patent/JP6748501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品およびその製造方法に関する。
一般的に、実装基板には、抵抗、コンデンサ、コイル、ダイオード（トランジスタを含む）等の単一機能素子からなるチップや、複数の単一機能素子が組み合わされた複合機能素子からなるチップが実装される。実装基板の配線レイアウトは、チップの電極ピッチに基づいて設定されるのが通常であるが、配線レイアウトの都合上、実装基板の配線ピッチをチップの電極ピッチよりも大きく設定せざるを得ない場合がある。この場合、チップは、ピッチ変換のためのインターポーザを介して実装基板に実装される。
このような構成の一例が、特許文献１に開示されている。特許文献１には、一面に外部接続端子を備え、他面に半導体チップ（チップ）が搭載された配線体（インターポーザ）と、半導体チップを封止するように配線体の他面に形成された樹脂層（封止樹脂）とを含む半導体装置（電子部品）が開示されている。
特開２０１３−１９７２６３号公報
特許文献１に開示された電子部品では、インターポーザ上においてチップの外面全域が封止樹脂によって封止されているので、チップで生じた熱が封止樹脂内に留まり、チップの温度上昇を招くという問題がある。
そこで、本発明は、インターポーザ上にチップが接合され、当該チップが封止樹脂によって封止された構成において、チップの温度上昇を抑制でき、信頼性に優れた電子部品およびその製造方法を提供することを一つの目的とする。
本発明の一局面に係る電子部品は、一方表面および他方表面を有するインターポーザと、前記インターポーザの前記一方表面に形成された配線膜と、機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部材とを含む。
本発明の一局面に係る電子部品の製造方法は、インターポーザの一方表面に配線膜を形成する工程と、機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含む。
本発明の他の局面に係る電子部品は、一方表面および他方表面を有し、前記他方表面側に向かって窪んだ凹部が前記一方表面に形成され、かつ、前記凹部の底部である低域部と前記凹部の周囲の領域である高域部とが前記一方表面に形成されたインターポーザと、前記インターポーザの前記低域部に形成された配線膜と、機能素子および当該機能素子と電気的に接続された電極を含み、前記凹部に収容されるように、かつ、前記電極が前記配線膜と電気的に接続されるように前記インターポーザの前記低域部に接合されたチップと、前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部材とを含む。
本発明の他の局面に係る電子部品の製造方法は、インターポーザの一方表面を他方表面側に向かって選択的に掘り下げることにより、前記インターポーザの前記一方表面に凹部を形成する工程と、前記インターポーザの前記凹部の底部に配線膜を形成する工程と、前記インターポーザの前記凹部に収容するように、機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記凹部の底部に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、前記インターポーザの前記凹部を埋めるように前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含む。
本発明の一局面に係る電子部品では、封止樹脂上に、封止樹脂を挟んでチップと対向するように放熱部材が形成されている。したがって、封止樹脂内で発生した熱を封止樹脂上の放熱部材を介して外部に放散させることができる。これにより、封止樹脂内での温度上昇を抑制できるから、チップの温度上昇も抑制できる。よって、信頼性に優れた電子部品を提供できる。
本発明の一局面に係る電子部品の製造方法によれば、封止樹脂上に、封止樹脂を挟んでチップと対向するように放熱部材が形成された構成の電子部品を製造できる。したがって、製造された電子部品では、封止樹脂内で発生した熱を封止樹脂上の放熱部材を介して外部に放散させることができる。これにより、封止樹脂内での温度上昇を抑制できるから、チップの温度上昇も抑制できる。よって、信頼性に優れた電子部品の製造方法を提供できる。
本発明の他の局面に係る電子部品では、封止樹脂上に、封止樹脂を挟んでチップと対向するように放熱部材が形成されている。したがって、封止樹脂内で発生した熱を封止樹脂上の放熱部材を介して外部に放散させることができる。これにより、封止樹脂内での温度上昇を抑制できるから、チップの温度上昇も抑制できる。よって、信頼性に優れた電子部品を提供できる。
また、本発明の他の局面に係る電子部品では、インターポーザの一方表面側に形成された凹部に収容されるようにチップがインターポーザの一方表面に接合されている。これにより、インターポーザに形成された凹部の深さに応じた分だけ、電子部品の厚さを小さくすることができる。よって、低背化による電子部品の小型化を良好に図ることができると同時に、チップでの温度上昇を抑制できる。
本発明の他の局面に係る電子部品の製造方法によれば、封止樹脂上に、封止樹脂を挟んでチップと対向するように放熱部材が形成された構成の電子部品を製造できる。したがって、製造された電子部品では、封止樹脂内で発生した熱を封止樹脂上の放熱部材を介して外部に放散させることができる。これにより、封止樹脂内での温度上昇を抑制できるから、チップの温度上昇も抑制できる。よって、信頼性に優れた電子部品の製造方法を提供できる。
また、本発明の他の局面に係る電子部品の製造方法では、インターポーザの一方表面側に形成された凹部に収容されるようにチップがインターポーザの凹部の底部に接合される。これにより、インターポーザに形成された凹部の深さに応じた分だけ、電子部品の厚さを小さくすることができる。よって、低背化による電子部品の小型化を良好に図ることができると同時に、チップでの温度上昇を抑制できる。
図１は、本発明の第１実施形態に係る電子部品の斜視図である。 図２は、図１の電子部品の平面図である。 図３は、図２のIII-III線に沿う縦断面図である。 図４Ａは、図３の二点鎖線IVAで囲まれた部分の拡大図である。 図４Ｂは、図３の二点鎖線IVBで囲まれた部分の拡大図である。 図５は、図１の電子部品の製造方法の一例を示す工程図である。 図６は、図５のステップＳ９を具体的に説明するための工程図である。 図７Ａは、図５のステップＳ９を具体的に説明するための縦断面図である。 図７Ｂは、図７Ａの工程の後の工程を示す縦断面図である。 図７Ｃは、図７Ｂの工程の後の工程を示す縦断面図である。 図７Ｄは、図７Ｃの工程の後の工程を示す縦断面図である。 図７Ｅは、図７Ｄの工程の後の工程を示す縦断面図である。 図７Ｆは、図７Ｅの工程の後の工程を示す縦断面図である。 図７Ｇは、図７Ｆの工程の後の工程を示す縦断面図である。 図８は、本発明の第２実施形態に係る電子部品の平面図である。 図９は、図８のIX-IX線に沿う縦断面図である。 図１０は、本発明の第３実施形態に係る電子部品の平面図である。 図１１は、図１０のXI-XI線に沿う縦断面図である。 図１２は、本発明の第４実施形態に係る電子部品の縦断面図である。 図１３は、本発明の第５実施形態に係る電子部品の縦断面図である。 図１４は、第１変形例に係る電子部品の平面図である。 図１５は、第２変形例に係る電子部品の平面図である。 図１６は、図４Ｂに対応する部分の拡大断面図であって、放熱部材の他の形態を示す図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電子部品１の斜視図である。図２は、図１の電子部品１の平面図である。図３は、図２のIII-III線に沿う縦断面図である。図４Ａは、図３の二点鎖線IVAで囲まれた部分の拡大図である。図４Ｂは、図３の二点鎖線IVBで囲まれた部分の拡大図である。
電子部品１は、ピッチ変換用の基板としてのインターポーザ２を含む。本実施形態では、シリコン製のインターポーザ２について説明するが、エポキシ樹脂、アクリル樹脂等の有機系の絶縁材料製のインターポーザ２が採用されてもよいし、ガラスやセラミック等の無機系の絶縁材料製のインターポーザ２が採用されてもよい。
インターポーザ２は、平面視四角形状（本実施形態では平面視長方形状）に形成されており、一方表面２ａと、その反対側の他方表面２ｂと、一方表面２ａおよび他方表面２ｂを接続する側面２ｃとを有している。本実施形態では、インターポーザ２の一方表面２ａおよび他方表面２ｂは、互いに平行な平坦面とされている。インターポーザ２の一方表面２ａには、その全域を被覆するように表面絶縁膜３が形成されている。表面絶縁膜３は、窒化膜（ＳｉＮ膜）であってもよいし、酸化膜（ＳｉＯ２膜）であってもよい。
表面絶縁膜３上には、配線膜４が形成されている。配線膜４は、インターポーザ２の中央部に配置された複数個（本実施形態では４個）の第１電極パッド膜５と、インターポーザ２の周縁部に配置された複数個（本実施形態では４個）の第２電極パッド膜６と、対応する第１電極パッド膜５および第２電極パッド膜６同士を接続させる接続電極膜７とを含む。
複数の第１電極パッド膜５は、本実施形態では、インターポーザ２の中央部において、インターポーザ２の一つの側面２ｃおよび当該一つの側面２ｃに直交する他の側面２ｃに沿って互いに間隔を空けて行列状に配置されている。各第１電極パッド膜５は、本実施形態では、平面視四角形状に形成されている。複数の第２電極パッド膜６は、本実施形態では、平面視においてインターポーザ２の四隅に一つずつ配置されている。各第２電極パッド膜６は、本実施形態では、平面視四角形状に形成されている。接続電極膜７は、対応する第１電極パッド膜５および第２電極パッド膜６の間をライン状に延びている。
図３および図４Ａを参照して、本実施形態では、配線膜４は、インターポーザ２側からこの順に積層されたシード層８および導電体層９を含む積層構造を有している。シード層８は、インターポーザ２側から順に積層されたＴｉ膜１０およびＣｕ膜１１を含む積層構造を有している。導電体層９は、本実施形態ではＣｕを含む単層構造を有しており、シード層８の厚さよりも大きい厚さを有している。導電体層９は、シード層８のＣｕ膜１１と一体を成していてもよい。この厚い導電体層９によって、配線膜４の抵抗値の低減が図られている。
第１電極パッド膜５上には、ブロック状または柱状の突起電極１２が立設されている。図３および図４Ａを参照して、突起電極１２は、第１電極パッド膜５側からこの順に積層された本体部１３およびバリア膜１４を含む積層構造を有している。本体部１３はＣｕを含み、バリア膜１４はＮｉを含む。突起電極１２は、幅Ｗに対する高さＴの比で定義されるアスペクト比Ｔ／Ｗが１以下（Ｔ／Ｗ≦１）とされている。アスペクト比Ｔ／Ｗが１以下（Ｔ／Ｗ≦１）であれば、突起電極１２をバランスよく第１電極パッド膜５に形成できる。
インターポーザ２の一方表面２ａには、チップ２１が接合されている。チップ２１は、シリコン製、ＧａＡｓ（ガリウムヒ素）製、ガラス製またはセラミック製の直方体形状のチップ本体２２を含む。チップ本体２２は、機能素子を有しており、電極面２２ａと、その反対側の非電極面２２ｂと、電極面２２ａおよび非電極面２２ｂを接続するチップ側面２２ｃとを有している。チップ本体２２に含まれる機能素子としては、抵抗、コンデンサ、コイルおよびダイオード（トランジスタを含む）を含む群から選択される１種以上の素子を例示できる。
チップ本体２２の電極面２２ａには、機能素子と電気的に接続された複数個（本実施形態では４個）の実装用電極２３が形成されている。実装用電極２３は、チップ本体２２の電極面２２ａ側からこの順に積層された本体部２４およびバリア膜２５を含む積層構造を有している。本体部２４はＣｕを含み、バリア膜２５はＮｉを含む。チップ２１は、電極面２２ａをインターポーザ２の一方表面２ａに対向させた状態で、実装用電極２３が対応する第１電極パッド膜５と電気的に接続されることによって、インターポーザ２の一方表面２ａに接合されている。実装用電極２３は、導電性接合材２６を介して対応する第１電極パッド膜５上の突起電極１２と接続されている。
本実施形態では、導電性接合材２６として半田が採用されており、突起電極１２のバリア膜１４および実装用電極２３のバリア膜２５によって、突起電極１２の本体部１３および実装用電極２３の本体部２４への半田の拡散が抑制されている。このようにして、突起電極１２および実装用電極２３が良好に接続されている。チップ本体２２の電極面２２ａと表面絶縁膜３との間には、突起電極１２および実装用電極２３によって、所定高さの空間Ｓｐが形成されている。
本実施形態では、チップ本体２２の電極面２２ａに複数個の実装用電極２３が形成された例について説明した。しかし、チップ本体２２の電極面２２ａ上には、当該電極面２２ａを被覆する絶縁層が形成されており、複数個の実装用電極２３が当該絶縁層から外側に突出するように設けられていてもよい。また、この絶縁層内には、実装用電極２３と機能素子とを電気的に接続させるための配線を選択的に含む配線層が形成されていてもよい。
また、本実施形態では、導電性接合材２６として半田が採用された例について説明した。しかし、導電性接合材２６は、半田に代えて、金や銀等を含む金属ペーストであってもよい。また、各突起電極１２の本体部１３および各実装用電極２３の本体部２４が直接接合された形態が採用されてもよい。各突起電極１２の本体部１３および各実装用電極２３の本体部２４は、たとえば公知の超音波接合法によって接合させることができる。
図１〜図３を参照して、各第２電極パッド膜６上には、ブロック状または柱状のピラー電極３０が立設されている。各ピラー電極３０は、第２電極パッド膜６に接合された一端面３０ａと、その反対側に位置する他端面３０ｂと、一端面３０ａおよび他端面３０ｂを接続する側面３０ｃとを有している。ピラー電極３０の他端面３０ｂは、チップ本体２２の非電極面２２ｂよりも上方、つまり、インターポーザ２の一方表面２ａから離れた位置に位置している。
インターポーザ２の一方表面２ａ上には、チップ２１を封止する封止樹脂３１が形成されている。封止樹脂３１は、チップ２１の電極面２２ａ、非電極面２２ｂおよびチップ側面２２ｃを含む外面を被覆し、かつ、各ピラー電極３０の他端面３０ｂを露出させるように各ピラー電極３０の側面３０ｃの全域を被覆している。封止樹脂３１は、たとえばエポキシ樹脂、ポリイミド樹脂またはアクリル樹脂を含む。
封止樹脂３１は、チップ２１を挟んでインターポーザ２の一方表面２ａと対向する表面３２と、表面３２の周縁からインターポーザ２の側面２ｃ側に向かって延びる側面３３とを有している。封止樹脂３１の表面３２は、各ピラー電極３０の他端面３０ｂと面一に形成されており、封止樹脂３１の側面３３はインターポーザ２の側面２ｃと面一に形成されている。つまり、封止樹脂３１の表面３２は、各ピラー電極３０の他端面３０ｂと段差なく繋がっており、封止樹脂３１の側面３３は、インターポーザ２の側面２ｃと段差なく繋がっている。
本実施形態では、チップ本体２２の電極面２２ａと表面絶縁膜３との間に封止樹脂３１を充填させるのに十分な高さを有する空間Ｓｐが確保されている。これにより、チップ本体２２の電極面２２ａと表面絶縁膜３との間の空間Ｓｐに、封止樹脂３１を良好に充填させることができるから、当該空間Ｓｐ内において封止樹脂３１中にボイド（空孔）が形成されるのを良好に抑制できる。よって、突起電極１２、実装用電極２３および導電性接合材２６の各外面の全域を封止樹脂３１によって良好に被覆できるので、ボイド（空孔）内に貯留される水分を原因とする突起電極１２、実装用電極２３および導電性接合材２６の腐食を抑制できる。
図１〜図３を参照して、封止樹脂３１の表面３２上には、封止樹脂３１内で発生した熱を外部に放散させるための放熱部材４１と、複数個（本実施形態では４個）の外部端子４２とが形成されている。以下、放熱部材４１および外部端子４２の構成について具体的に説明する。図２では、明瞭化のため、放熱部材４１および外部端子４２にハッチングを付して示している。
本実施形態では、封止樹脂３１の表面３２上には、当該封止樹脂３１を被覆する絶縁膜４３が形成されている。絶縁膜４３には、少なくともチップ２１の非電極面２２ｂ上に配置された封止樹脂３１の表面３２を露出させる第１開口４４と、少なくとも各ピラー電極３０の他端面３０ｂを１つずつ露出させる複数の第２開口４５とが形成されている。
平面視において、第１開口４４は、チップ２１の面積よりも大きい開口面積を有しており、第１開口４４の内壁面はチップ２１の周縁を取り囲んでいる。また、平面視において、各第２開口４５は、各ピラー電極３０の他端面３０ｂの面積よりも大きい開口面積を有しており、各第２開口４５の内壁面は各ピラー電極３０の他端面３０ｂの周縁を取り囲んでいる。
放熱部材４１は、第１開口４４から露出する封止樹脂３１の露出面上（封止樹脂３１の表面３２上）に配置されており、本実施形態では、各外部端子４２から電気的に絶縁されている。放熱部材４１は、平面視においてチップ２１の面積よりも大きい面積を有しており、チップ２１の非電極面２２ｂの全域と対向している。放熱部材４１は、封止樹脂３１上に形成されたシード層４６と、シード層４６上に形成された金属層４７とを含む。
放熱部材４１のシード層４６は、封止樹脂３１側の表面およびその反対面が、封止樹脂３１の露出面に加えて、第１開口４４を区画する絶縁膜４３の内壁面に沿って形成されている。図４Ｂを参照して、シード層４６は、本実施形態では、封止樹脂３１側から順に積層されたＴｉ膜４８およびＣｕ膜４９を含む積層構造を有している。シード層４６によって、第１開口４４内には凹状の空間が区画されている。
放熱部材４１の金属層４７は、第１開口４４内においてシード層４６によって区画された凹状の空間内に配置されている。より具体的には、金属層４７は、シード層４６から封止樹脂３１の表面３２とは反対側に向けて突出するように形成されており、金属層４７の上端部４７ａは、絶縁膜４３の表面よりも上方に位置している。したがって、金属層４７は、第１開口４４内に位置する部分と、第１開口４４外に位置する部分とを含む。
図４Ｂを参照して、金属層４７は、本実施形態では、封止樹脂３１側からこの順に積層されたＮｉ膜５０、Ｐｄ膜５１およびＡｕ膜５２を含む積層構造を有している。Ｎｉ膜５０は、本実施形態では、金属層４７の大部分を占めており、第１開口４４の内外に跨って形成されている。一方、Ｐｄ膜５１およびＡｕ膜５２は、いずれもＮｉ膜５０に比べて薄く形成されており、第１開口４４外においてＮｉ膜５０を被覆している。
第１開口４４内において、金属層４７の周縁は、第１開口４４の内壁面よりも内方に位置しており、金属層４７の周縁と第１開口４４の内壁面との間にはシード層４６の一部が介在している。金属層４７の周縁と第１開口４４の内壁面との間に介在するシード層４６の一部は、その上端部が、絶縁膜４３の表面よりも封止樹脂３１の表面３２側に位置するように形成されていてもよい。
各外部端子４２は、各第２開口４５から露出するピラー電極３０の他端面３０ｂ上および封止樹脂３１の露出面上（封止樹脂３１の表面３２上）に配置されている。外部端子４２は、平面視においてピラー電極３０の他端面３０ｂの面積よりも大きい面積を有しており、ピラー電極３０の他端面３０ｂの全域と対向している。外部端子４２は、第２開口４５内においてピラー電極３０と電気的に接続されている。外部端子４２は、封止樹脂３１上に形成されたシード層５３と、シード層５３上に形成された金属層５４とを含む。
外部端子４２のシード層５３は、封止樹脂３１側の表面およびその反対面が、ピラー電極３０の他端面３０ｂに加えて、第２開口４５を区画する絶縁膜４３の内壁面に沿って形成されている。具体的な図示は省略しているが、外部端子４２のシード層５３は、前述の放熱部材４１のシード層４６と同様に、Ｔｉ膜４８およびＣｕ膜４９を含む積層構造を有している（図４Ｂも併せて参照）。シード層５３によって、第２開口４５内には凹状の空間が区画されている。
外部端子４２の金属層５４は、第２開口４５内においてシード層５３によって区画された凹状の空間内に配置されている。より具体的には、金属層５４は、シード層５３から、封止樹脂３１の表面３２とは反対側に向けて突出するように形成されており、金属層５４の上端部５４ａは、絶縁膜４３の表面よりも上方に位置している。したがって、金属層５４は、第２開口４５内に位置する部分と、第２開口４５外に位置する部分とを含む。具体的な図示は省略しているが、外部端子４２の金属層５４は、前述の放熱部材４１の金属層４７と同様に、Ｎｉ膜５０、Ｐｄ膜５１およびＡｕ膜５２を含む積層構造を有している（図４Ｂも併せて参照）。
第２開口４５内において、金属層５４の周縁は、第２開口４５の内壁面よりも内方に位置しており、金属層５４の周縁と第２開口４５の内壁面との間にはシード層５３の一部が介在している。金属層５４の周縁と第１開口４４の内壁面との間に介在するシード層５３の一部は、その上端部が、絶縁膜４３の表面よりも封止樹脂３１の表面３２側に位置するように形成されていてもよい。
このように、配線膜４は、チップ２１の周縁の内側の領域から、チップ２１の周縁の外側の領域に引き出されており、突起電極１２やピラー電極３０等を介することによって、チップ２１の実装用電極２３と外部端子４２とを電気的に接続させている。このようにして、チップ２１の実装用電極２３のピッチが、外部端子４２のピッチに変換されている。
次に、図５を参照して電子部品１の製造方法について説明する。図５は、図１の電子部品１の製造方法の一例を示す工程図である。以下では、図３および図４Ａも併せて参照する。
電子部品１を製造するにあたり、まず、一方表面２ａおよび他方表面２ｂを有するインターポーザ２が準備される（ステップＳ１）。本実施形態ではシリコン製のインターポーザ２が準備される。次に、たとえばＣＶＤ法または熱酸化処理によって、インターポーザ２の一方表面２ａに表面絶縁膜３（本実施形態ではＳｉＯ２膜）が形成される（ステップＳ２）。
次に、表面絶縁膜３上に、配線膜４が形成される（ステップＳ３）。配線膜４を形成する工程では、まず、たとえばスパッタ法により、表面絶縁膜３上にＴｉおよびＣｕが順に堆積されて、Ｔｉ膜１０およびＣｕ膜１１を含むシード層８が形成される。次に、たとえば電解めっき法により、シード層８上にＣｕが堆積されて導電体層９が形成される。次に、配線膜４に対応するパターンで開口するマスクが導電体層９上に形成される。次に、たとえばマスクを介するエッチングにより、導電体層９およびシード層８の不要な部分が除去される。このようにして、第１電極パッド膜５、第２電極パッド膜６および接続電極膜７を含む所定パターンの配線膜４が形成される。その後、マスクが除去される。
配線膜４は、次のような工程によっても形成できる。まず、たとえばスパッタ法により、表面絶縁膜３上にＴｉおよびＣｕが順に堆積されて、Ｔｉ膜１０およびＣｕ膜１１を含むシード層８が形成される。次に、配線膜４に対応するパターンで開口するマスクがシード層８上に形成される。次に、たとえば電解めっき法により、マスクの開口から露出するシード層８上にＣｕが堆積されて導電体層９が形成される。次に、マスクが除去された後、導電体層９から露出するシード層８の不要な部分が除去される。このようにして、第１電極パッド膜５、第２電極パッド膜６および接続電極膜７を含む所定パターンの配線膜４が形成される。
次に、配線膜４の各第１電極パッド膜５上に突起電極１２が形成される（ステップＳ４）。突起電極１２を形成する工程では、まず、配線膜４の各第１電極パッド膜５の表面を露出させる開口を選択的に有するマスクが表面絶縁膜３上に形成される。次に、たとえば電解めっき法により、マスクの開口から露出する第１電極パッド膜５の表面にＣｕおよびＮｉが順にめっき成長される。これにより、Ｃｕを含む本体部１３と、Ｎｉを含むバリア膜１４とを有する積層構造を有する突起電極１２が形成される。
次に、配線膜４の各第２電極パッド膜６上にピラー電極３０が形成される（ステップＳ５）。ピラー電極３０を形成する工程では、まず、配線膜４の各第２電極パッド膜６の表面を露出させる開口を選択的に有するマスクが表面絶縁膜３上に形成される。次に、たとえば電解めっき法により、マスクの開口から露出する第２電極パッド膜６の表面にＣｕがめっき成長される。これにより、ブロック状または柱状のピラー電極３０が形成される。
次に、チップ２１がインターポーザ２の一方表面２ａに接合される（ステップＳ６）。チップ２１は、前述の通り、複数個の実装用電極２３が形成された電極面２２ａと、非電極面２２ｂと、チップ側面２２ｃとを有するチップ本体２２を含む。チップ２１は、インターポーザ２の一方表面２ａに電極面２２ａを対向させた状態で各実装用電極２３と各第１電極パッド膜５上の突起電極１２とが接合されることによって、配線膜４に接合される。
次に、インターポーザ２の一方表面２ａに封止樹脂３１が供給されて、チップ２１が封止樹脂３１によって封止される（ステップＳ７）。この工程では、チップ２１の外面全域に加えてピラー電極３０の外面全域を被覆するように封止樹脂３１がインターポーザ２上に供給される。次に、ピラー電極３０の他端面３０ｂが露出するまで封止樹脂３１の表面３２が研削される（ステップＳ８）。これにより、ピラー電極３０の他端面３０ｂと封止樹脂３１の表面３２とが面一に形成される。
次に、封止樹脂３１の表面３２上に、放熱部材４１および外部端子４２が形成される（ステップＳ９）。以下、図６および図７Ａ〜図７Ｇを参照して、放熱部材４１および外部端子４２を形成する工程（ステップＳ９）について、より具体的に説明する。図６は、図５のステップＳ９を具体的に説明するための工程図である。図７Ａ〜図７Ｇは、図５のステップＳ９を具体的に説明するための縦断面図である。
放熱部材４１および外部端子４２を形成するに当たり、図７Ａに示されるように、封止樹脂３１の研削工程（ステップＳ８）を経た電子部品１が用意される。
次に、図７Ｂに示されるように、たとえばＣＶＤ法によって、封止樹脂３１の表面３２の全域を被覆するように絶縁膜４３（本実施形態ではＳｉＯ２膜）が形成される（ステップＳ１０）。
次に、図７Ｃに示されるように、第１開口４４および第２開口４５を形成すべき領域を露出させる開口６１ａを選択的に有するマスク６１が絶縁膜４３上に形成される（ステップＳ１１）。次に、マスク６１を介するエッチング（たとえばドライエッチング）により、マスク６１の開口６１ａから露出する絶縁膜４３の不要な部分が除去される。これにより、絶縁膜４３に第１開口４４および第２開口４５が形成される。
次に、図７Ｄに示されるように、たとえばスパッタ法により、封止樹脂３１の表面３２側から順にＴｉおよびＣｕが堆積されて、放熱部材４１のシード層４６および外部端子４２のシード層５３の基礎となるシード層６２が形成される（ステップＳ１２）。シード層６２は、封止樹脂３１側の一方表面２ａおよびその反対面が、第１開口４４から露出する封止樹脂３１の表面３２、第２開口４５から露出する封止樹脂３１の表面３２、第１開口４４を区画する絶縁膜４３の内壁面、第２開口４５を区画する絶縁膜４３の内壁面、および、第１開口４４および第２開口４５外の絶縁膜４３の表面に沿って形成される。
次に、図７Ｅに示されるように、放熱部材４１の金属層４７および外部端子４２の金属層５４を形成すべき領域に開口６３ａを選択的に有するマスク６３がシード層６２上に形成される（ステップＳ１３）。
次に、図７Ｆに示されるように、たとえば電解めっき法により、絶縁膜４３の第１開口４４および第２開口４５、および、マスク６３の開口６３ａから露出するシード層６２上にＮｉ、ＰｄおよびＡｕが順に成長させられる（ステップＳ１４）。このとき、Ｎｉは、シード層６２の表面およびマスク６３の開口６３ａの内壁面に沿って成長し、Ｎｉ膜５０となる。また、ＰｄおよびＡｕは、Ｎｉ膜５０の表面およびマスク６３の開口６３ａの内壁面に沿って成長し、Ｐｄ膜５１およびＡｕ膜５２となる。このようにして、Ｎｉ膜５０、Ｐｄ膜５１およびＡｕ膜５２を含む積層構造を有する放熱部材４１の金属層４７が形成されると共に、Ｎｉ膜５０、Ｐｄ膜５１およびＡｕ膜５２を含む積層構造を有する外部端子４２の金属層５４が形成される。
次に、図７Ｇに示されるように、シード層６２上からマスク６３が除去される（ステップＳ１５）。次に、たとえば放熱部材４１の金属層４７および外部端子４２の金属層５４をマスクとするエッチング（たとえばウェットエッチング）により、放熱部材４１の金属層４７および外部端子４２の金属層５４から露出するシード層６２の不要な部分が除去される（ステップＳ１６）。これにより、シード層６２が、放熱部材４１のシード層４６および外部端子４２のシード層５３に分割されると共に、放熱部材４１および外部端子４２が電気的に絶縁される。以上の工程を経て、電子部品１が製造される。
以上、本実施形態に係る電子部品１では、封止樹脂３１上に、封止樹脂３１を挟んでチップ２１と対向するように放熱部材４１が形成されている。この放熱部材４１は、平面視においてチップ２１の面積よりも大きい面積を有しているのに加えて、平面視においてチップ２１の全域と対向している。しかも、この放熱部材４１は、封止樹脂３１よりも熱伝導性の高い金属によって形成されている。したがって、封止樹脂３１内で発生した熱を封止樹脂３１上の放熱部材４１を介して外部に良好に放散させることができる。これにより、封止樹脂３１内での温度上昇を良好に抑制できるから、チップ２１の温度上昇も良好に抑制できる。よって、信頼性に優れた電子部品１を提供できる。
また、本実施形態に係る電子部品１では、放熱部材４１と外部端子４２とが略同一の構成で形成されている。したがって、放熱部材４１および外部端子４２を同一の工程で形成できるから、放熱部材４１の追加に伴って製造工数が増加するのを回避できる。よって、チップ２１の温度上昇を良好に抑制できる電子部品１を容易に製造できる。
＜第２実施形態＞
図８は、本発明の第２実施形態に係る電子部品７１の平面図である。図９は、図８のIX-IX線に沿う縦断面図である。図８および図９において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。図８では、明瞭化のため、放熱部材４１および外部端子４２にハッチングを付して示している。
図８および図９を参照して、本実施形態に係る電子部品７１では、インターポーザ２の一方表面２ａに他方表面２ｂ側に向かって窪んだ凹部７２が形成されている。この一方で、インターポーザ２の他方表面２ｂは、平坦面とされている。凹部７２は、本実施形態では、インターポーザ２の一方表面２ａの中央部に当該インターポーザ２の周縁から間隔を空けて形成されており、各辺がインターポーザ２の各辺と平行な平面視四角形状とされている。凹部７２は、平面視四角形状以外の平面視多角形状に形成されていてもよいし、平面視円形状または平面視楕円形状に形成されていてもよい。
インターポーザ２の一方表面２ａには、凹部７２によって、当該凹部７２の底部である低域部７３と、凹部７２の周囲領域である高域部７４とが形成されている。低域部７３は、各辺がインターポーザ２の各辺と平行な平面視四角形状とされている。高域部７４は、凹部７２を取り囲む平面視四角環状とされている。低域部７３と高域部７４との間には、それらを接続する接続部７５が形成されている。凹部７２は、その開口幅が一方表面２ａ側から他方表面２ｂ側に向かって徐々に狭まる断面視テーパ状に形成されている。これにより、接続部７５は、低域部７３から高域部７４に向かうにしたがって凹部７２の横断面積が徐々に大きくなる傾斜面とされている。
本実施形態では、前述の表面絶縁膜３上には前述の配線膜４が形成されている。前述の第１電極パッド膜５は、インターポーザ２の低域部７３に形成されている。前述の第２電極パッド膜６は、インターポーザ２の高域部７４に形成されている。前述の接続電極膜７は、第１電極パッド膜５および第２電極パッド膜６同士を接続させるように、低域部７３上、高域部７４上および接続部７５上をライン状に延びている。
前述のチップ２１は、インターポーザ２の低域部７３において、突起電極１２を介して第１電極パッド膜５と電気的に接続されている。チップ２１は、本実施形態では、チップ本体２２の電極面２２ａが凹部７２内に位置し、チップ本体２２の非電極面２２ｂが高域部７４よりも上方に位置するように凹部７２に収容されている。つまり、チップ２１は、インターポーザ２の高域部７４がチップ本体２２の電極面２２ａおよび非電極面２２ｂの間に位置する高さで凹部７２に収容されている。
チップ２１は、チップ本体２２の電極面２２ａおよび非電極面２２ｂの双方が、インターポーザ２の高域部７４よりも低域部７３側に位置するように、インターポーザ２の凹部７２に収容されていてもよい。つまり、インターポーザ２の凹部７２は、チップ２１が凹部７２に収容された状態において、チップ本体２２の電極面２２ａおよび非電極面２２ｂの双方が、インターポーザ２の高域部７４よりも低域部７３側に位置する深さで形成されていてもよい。
チップ本体２２の電極面２２ａおよび非電極面２２ｂは、平面視において低域部７３の面積よりも小さい面積を有している。チップ２１は、チップ本体２２の電極面２２ａの全域が低域部７３に対向し、かつ、チップ本体２２の周縁の全域が低域部７３の周縁に取り囲まれた領域内に位置するように、インターポーザ２の凹部７２に収容されている。チップ２１は、チップ本体２２の電極面２２ａの一部が接続部７５の一部と対向するように、インターポーザ２の凹部７２に収容されていてもよい。また、チップ本体２２の電極面２２ａおよび非電極面２２ｂは、平面視において低域部７３の面積よりも大きい面積を有していてもよい。
前述の封止樹脂３１は、本実施形態では、インターポーザ２の凹部７２を埋めてチップ２１の外面およびピラー電極３０の側面２ｃを被覆している。前述の放熱部材４１は、本実施形態では、インターポーザ２に形成された凹部７２の直上の位置において、封止樹脂３１を挟んでチップ２１と対向している。
インターポーザ２の凹部７２は、前述の図５に示される工程において、インターポーザ２の準備工程（ステップＳ１）の後、表面絶縁膜３を形成する工程（ステップＳ２）に先立って、インターポーザ２の一方表面２ａに凹部７２を形成する工程を追加することによって形成できる。インターポーザ２の一方表面２ａに凹部７２を形成する工程では、まず、インターポーザ２の一方表面２ａ上に凹部７２を形成すべき領域を露出させる開口を有するマスクが形成される。次に、たとえばマスクを介するエッチング（たとえばウェットエッチング）により、マスクの開口から露出するインターポーザ２の不要な部分が他方表面２ｂ側に向かって選択的に除去される。その後、マスクが除去される。このようにして、インターポーザ２の一方表面２ａに凹部７２が形成される。
以上、本実施形態に係る電子部品７１では、封止樹脂３１上に、当該封止樹脂３１を挟んでチップ２１と対向するように放熱部材４１が形成されている。したがって、封止樹脂３１内で発生した熱を封止樹脂３１上の放熱部材４１を介して外部に放散させることができる。これにより、封止樹脂３１内での温度上昇を抑制できるから、チップ２１の温度上昇も抑制できる。よって、信頼性に優れた電子部品７１を提供できる。
また、本実施形態に係る電子部品７１では、インターポーザ２の一方表面２ａ側に形成された凹部７２に収容されるようにチップ２１がインターポーザ２の一方表面２ａに接合されている。これにより、インターポーザ２に形成された凹部７２の深さに応じた分だけ、インターポーザ２の他方表面２ｂとチップ２１の非電極面２２ｂとの間の距離を小さくできるから、電子部品７１の厚さを小さくできる。よって、低背化による電子部品７１の小型化を良好に図ることができると同時に、チップ２１での温度上昇を抑制できる。
＜第３実施形態＞
図１０は、本発明の第３実施形態に係る電子部品８１の平面図である。図１１は、図１０のXI-XI線に沿う縦断面図である。図１０および図１１において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。図１０では、明瞭化のため、放熱部材４１および外部端子４２にハッチングを付して示している。
図１０および図１１を参照して、本実施形態に係る電子部品８１では、インターポーザ２の一方表面２ａに他方表面２ｂ側に向かって窪んだ凹部８２が形成されている。この一方で、インターポーザ２の他方表面２ｂは、平坦面とされている。凹部８２は、本実施形態では、インターポーザ２の一方表面２ａの中央部に当該インターポーザ２の周縁から間隔を空けて形成されており、各辺がインターポーザ２の各辺と平行な平面視四角形状とされている。凹部８２は、平面視四角形状以外の平面視多角形状に形成されていてもよいし、平面視円形状または平面視楕円形状に形成されていてもよい。
インターポーザ２の一方表面２ａには、凹部８２によって、当該凹部８２の底部である低域部８３と、凹部８２の周囲領域である高域部８４とが形成されている。低域部８３は、各辺がインターポーザ２の各辺と平行な平面視四角形状とされている。高域部８４は、凹部８２を取り囲む平面視四角環状とされている。低域部８３と高域部８４との間には、それらを接続する接続部８５が形成されている。凹部８２は、その開口幅が一方表面２ａ側から他方表面２ｂ側に向かって徐々に狭まる断面視テーパ状に形成されている。これにより、接続部８５は、低域部８３から高域部８４に向かうにしたがって凹部８２の横断面積が徐々に大きくなる傾斜面とされている。
本実施形態では、前述の表面絶縁膜３上には前述の配線膜４が形成されている。前述の第１電極パッド膜５は、インターポーザ２の低域部８３に形成されている。前述の第２電極パッド膜６は、インターポーザ２の高域部８４に形成されている。前述の接続電極膜７は、第１電極パッド膜５および第２電極パッド膜６同士を接続させるように、低域部８３上、高域部８４上および接続部８５上をライン状に延びている。
前述のチップ２１は、インターポーザ２の低域部８３において、突起電極１２を介して第１電極パッド膜５と電気的に接続されている。チップ２１は、本実施形態では、チップ本体２２の電極面２２ａおよび非電極面２２ｂの双方が、インターポーザ２の高域部８４よりも低域部８３側に位置するように、インターポーザ２の凹部８２に収容されている。つまり、インターポーザ２の凹部８２は、チップ２１が凹部８２に収容された状態において、当該チップ２１のチップ本体２２の電極面２２ａおよび非電極面２２ｂの双方が、インターポーザ２の高域部８４よりも低域部８３側に位置する深さで形成されている。
チップ本体２２の電極面２２ａおよび非電極面２２ｂは、平面視において低域部８３の面積よりも小さい面積を有している。チップ２１は、チップ本体２２の電極面２２ａの全域が低域部８３に対向し、かつ、チップ本体２２の周縁の全域が低域部８３の周縁に取り囲まれた領域内に位置するように、インターポーザ２の凹部８２に収容されている。チップ２１は、チップ本体２２の電極面２２ａの一部が接続部８５の一部と対向するように、インターポーザ２の凹部８２に収容されていてもよい。また、チップ本体２２の電極面２２ａおよび非電極面２２ｂは、平面視において低域部８３の面積よりも大きい面積を有していてもよい。
本実施形態では、前述の第１実施形態と異なり、第２電極パッド膜６上に前述のピラー電極３０が形成されていない。封止樹脂３１は、配線膜４のうちの少なくとも第２電極パッド膜６の表面を露出させるように、かつ、インターポーザ２の凹部７２を埋めてチップ２１の外面を被覆するようにインターポーザ２上に形成されている。封止樹脂３１の表面３２は、第２電極パッド膜６の表面と面一に形成されている。
前述の絶縁膜４３に係る前述の複数の第２開口４５は、本実施形態では、少なくとも第２電極パッド膜６の表面を１つずつ露出させるように形成されている。そして、前述の外部端子４２は、封止樹脂３１の第２開口４５から露出する第２電極パッド膜６と直接接合されるように、当該第２開口４５内に形成されている。前述の放熱部材４１は、本実施形態では、インターポーザ２に形成された凹部８２の直上の位置において、封止樹脂３１を挟んでチップ２１と対向している。
インターポーザ２の凹部８２は、前述の図５に示される工程において、インターポーザ２の準備工程（ステップＳ１）の後、表面絶縁膜３を形成する工程（ステップＳ２）に先立って、インターポーザ２の一方表面２ａに凹部８２を形成する工程を追加することによって形成できる。インターポーザ２の一方表面２ａに凹部８２を形成する工程では、まず、インターポーザ２の一方表面２ａ上に凹部８２を形成すべき領域を露出させる開口を有するマスクが形成される。次に、たとえばマスクを介するエッチング（たとえばウェットエッチング）により、マスクの開口から露出するインターポーザ２の不要な部分が他方表面２ｂ側に向かって選択的に除去される。その後、マスクが除去される。このようにして、インターポーザ２の一方表面２ａに凹部８２が形成される。
また、外部端子４２が第２電極パッド膜６に直接接合された構成は、次の工程によって形成できる。つまり、図５に示される工程から、ピラー電極３０を形成する工程（ステップＳ５）を除いて、封止樹脂３１を形成する工程（ステップＳ７）において、凹部８２を埋めてチップ２１および第２電極パッド膜６を被覆するように封止樹脂３１をインターポーザ２上に供給する。
そして、封止樹脂３１を研削する工程（ステップＳ８）において、第２電極パッド膜６が露出するまで封止樹脂３１の表面３２を研削する。これにより、第２電極パッド膜６の表面と面一な表面３２を有する封止樹脂３１が形成される。その後、ステップＳ９（ステップＳ１０〜ステップＳ１６）と同様の工程を実行することにより、外部端子４２が第２電極パッド膜６に直接接合された構成を得ることができる。
以上、本実施形態に係る電子部品８１では、封止樹脂３１上に、封止樹脂３１を挟んでチップ２１と対向するように放熱部材４１が形成されている。したがって、封止樹脂３１内で発生した熱を封止樹脂３１上の放熱部材４１を介して外部に放散させることができる。これにより、封止樹脂３１内での温度上昇を抑制できるから、チップ２１の温度上昇も抑制できる。よって、信頼性に優れた電子部品８１を提供できる。
また、本実施形態に係る電子部品８１では、インターポーザ２の一方表面２ａ側に形成された凹部８２に収容されるようにチップ２１がインターポーザ２の一方表面２ａに接合されている。これにより、インターポーザ２に形成された凹部８２の深さに応じた分だけ、インターポーザ２の他方表面２ｂとチップ２１の非電極面２２ｂとの間の距離を小さくできるから、電子部品８１の厚さを小さくできる。よって、低背化による電子部品８１の小型化を良好に図ることができると同時に、チップ２１での温度上昇を抑制できる。
さらに、本実施形態に係る電子部品８１では、前述の第１実施形態と異なり、ピラー電極３０を有しておらず、外部端子４２が第２電極パッド膜６に直接接合されている。これにより、ピラー電極３０の高さに応じた分だけ、インターポーザ２の他方表面２ｂと封止樹脂３１の表面３２との間の距離を小さくできるから、電子部品８１の厚さを小さくできる。よって、低背化による電子部品８１の小型化をより一層良好に図ることができる。
特に、この構成では、ピラー電極３０が存在しない分、チップ２１と放熱部材４１との間の距離を小さくすることができるので、チップ２１で発生した熱が当該放熱部材４１に至るまでの伝熱経路も短縮できる。よって、チップ２１で発生した熱を放熱部材４１に良好に伝達させることができるから、チップ２１の温度上昇を良好に抑制できる。
＜第４実施形態＞
図１２は、本発明の第４実施形態に係る電子部品９１を示す縦断面図である。本実施形態に係る電子部品９１が、前述の第１実施形態に係る電子部品１と異なる点は、ピラー電極３０および外部端子４２に代えて、ビア電極９２および外部端子９３を有している点である。図１２において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
ビア電極９２は、本実施形態ではシリコン製のインターポーザ２に形成された所謂ＴＳＶ（Through Silicon Via）であり、平面視において第２電極パッド膜６に重なる位置に形成されたビアホール９４と、ビアホール９４に埋め込まれた導電体９５とを含む。ビア電極９２は、第２電極パッド膜６に電気的に接続された上端部９５ａと、インターポーザ２の他方表面２ｂから露出する下端部９５ｂとを有している。
ビア電極９２の下端部９５ｂには、外部端子９３が接合されている。外部端子９３は、ビア電極９２の下端部９５ｂ側からこの順に積層されたＮｉ膜、Ｐｄ膜およびＡｕ膜を含む積層構造を有していてもよい。外部端子９３は、ビア電極９２の下端部９５ｂの全域を被覆しており、その一部がインターポーザ２の他方表面２ｂにオーバラップしている。
以上、本実施形態に係る電子部品９１によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。ビア電極９２および外部端子９３を有する構成は、前述の第２実施形態および第３実施形態においても採用できる。
＜第５実施形態＞
図１３は、本発明の第５実施形態に係る電子部品１０１の縦断面図である。図１３において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
前述の第１実施形態に係る電子部品１では、電極面２２ａをインターポーザ２の一方表面２ａに対向させた状態で、チップ２１が当該インターポーザ２の一方表面２ａに接合されている。これに対して、本実施形態に係る電子部品１０１では、チップ２１が非電極面２２ｂをインターポーザ２の一方表面２ａに対向させた状態で当該インターポーザ２の一方表面２ａに接合されている。
本実施形態では、前述の配線膜４は、インターポーザ２の一方表面２ａの中央部に形成されたダイパッド１０２をさらに含み、前述のチップ２１は、当該ダイパッド１０２を介して当該インターポーザ２に接合されている。ダイパッド１０２は、前述の図５に示される配線膜４を形成する工程（ステップＳ３）において、マスクのレイアウトを変更して形成されており、シード層８および導電体層９を含む積層構造を有している。前述の複数の第１電極パッド膜５は、ダイパッド１０２の周囲に間隔を空けて配置されている。
チップ２１の非電極面２２ｂは、接合材１０３を介してダイパッド１０２と接合されている。接合材１０３は、金属製の接合材（たとえば半田や金属ペースト）であってもよいし絶縁性の接合材であってもよい。チップ２１の電極面２２ａに形成された実装用電極２３は、ボンディングワイヤ等の導線１０４を介して第１電極パッド膜５と電気的に接続されている。
以上、本実施形態に係る電子部品１０１によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。チップ２１が非電極面２２ｂをインターポーザ２の一方表面２ａに対向させた状態で当該インターポーザ２の一方表面２ａに接合された構成は、前述の第２実施形態〜第４実施形態においても採用できる。
以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の第１実施形態では、放熱部材４１および外部端子４２が互いに絶縁されるように封止樹脂３１上に形成された例について説明したが、図１４に示されるような構成が採用されてもよい。図１４は、第１変形例に係る電子部品１１１の平面図である。図１４において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。図１４では、明瞭化のため、放熱部材４１および外部端子４２等にハッチングを付して示している。本変形例は、前述の第１実施形態の変形例として説明するが、前述の第２実施形態、第３実施形態および第５実施形態においても、本変形例に係る構成を採用することもできる。
図１４に示すように、本変形例に係る電子部品１１１では、４個の外部端子４２のうちの１個と放熱部材４１とを接続させる接続部１１２が封止樹脂３１上に形成されている。接続部１１２は、絶縁膜４３に第１開口４４および第２開口４５と連通するように形成された第３開口（図示せず）内に配置されている。
図１４を参照して、本変形例に係る電子部品１１１では、放熱部材４１が、外部端子４２として形成されている。接続部１１２を介して放熱部材４１と接続される外部端子４２以外の外部端子４２については、前述の第１実施形態と同様に、放熱部材４１から電気的に絶縁されている。このような構成によっても前述の第１実施形態において述べた効果と同様の効果を奏することができる。
また、前述の第１実施形態では、放熱部材４１および外部端子４２が平面視四角形状に形成された例について説明したが、図１５に示されるような構成が採用されてもよい。図１５は、第２変形例に係る電子部品１１３の平面図である。図１５において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。図１５では、明瞭化のため、放熱部材４１および外部端子４２にハッチングを付して示している。本変形例は、前述の第１実施形態の変形例として説明するが、前述の第２〜第５実施形態においても、本変形例に係る構成を採用することもできる。
図１５を参照して、本変形例に係る電子部品１１３では、放熱部材４１が、平面視においてインターポーザ２の各辺の交差方向に延びる４辺を有する四角形状に形成されている。放熱部材４１は、平面視においてチップ２１の面積よりも大きい面積を有している。本変形例では、放熱部材４１が、平面視においてチップ２１の非電極面２２ｂの角部を露出させるように、当該チップ２１の非電極面２２ｂと対向している例を示しているが、放熱部材４１は、チップ２１の非電極面２２ｂの全域と対向していてもよい。また、放熱部材４１は、平面視三角形状、平面視六角形状等の平面視四角形状以外の平面視多角形状に形成されていてもよいし、平面視円形状または平面視楕円形状に形成されていてもよい。
また、外部端子４２は、本変形例では、インターポーザ２の一辺および当該一辺に直交する他の辺に沿うように平面視Ｌ字形状に形成されていてもよい。外部端子４２は、平面視三角形状、平面視六角形状等の平面視四角形状以外の平面視多角形状に形成されていてもよいし、平面視円形状または平面視楕円形状に形成されていてもよい。
また、前述の第１実施形態では、絶縁膜４３の第１開口４４内において、金属層４７の周縁と第１開口４４の内壁面との間にシード層４６の一部が介在している例について説明したが、放熱部材４１は、図１６に示されるような構成とされていてもよい。図１６は、図４Ｂに対応する部分の拡大断面図であって、放熱部材４１の他の形態を示す図である。図１６において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。本変形例は、前述の第１実施形態に係る放熱部材４１の変形例として説明するが、前述の第２〜第５実施形態においても、本変形例に係る構成を採用することもできる。
図１６を参照して、放熱部材４１は、外部端子４２に対して電気的に絶縁状態となるのであれば、第１開口４４内から絶縁膜４３の表面上に延設されたオーバラップ部４１ａを有していてもよい。つまり、放熱部材４１のシード層４６および金属層４７は、第１開口４４内から絶縁膜４３の表面上に延設されたオーバラップ部を有していてもよい。
同様に、外部端子４２は、放熱部材４１に対して電気的に絶縁状態となるのであれば、第２開口４５内から絶縁膜４３の表面上に延設されたオーバラップ部（図示せず）を有していてもよい。つまり、外部端子４２のシード層５３および金属層５４は、第２開口４５内から絶縁膜４３の表面上に延設されたオーバラップ部を有していてもよい。
このような放熱部材４１および外部端子４２は、図６において述べたマスク６３を形成する工程（ステップＳ１３）において、当該マスク６３のレイアウトを調整することによって形成できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 電子部品
２ インターポーザ
２ａ インターポーザの一方表面
２ｂ インターポーザの他方表面
５ 第１電極パッド膜
６ 第２電極パッド膜
７ 接続電極膜
２１ チップ
２２ａ 電極面
２３ 実装用電極
３０ ピラー電極
３０ａ ピラー電極の一端面
３０ｂ ピラー電極の他端面
３１ 封止樹脂
４１ 放熱部材
４３ 絶縁膜
４４ 第１開口
４６ シード層
４７ 金属層
７１ 電子部品
７２ インターポーザの凹部
７３ インターポーザの低域部
７４ インターポーザの高域部
８１ 電子部品
８２ インターポーザの凹部
８３ インターポーザの低域部
８４ インターポーザの高域部
９１ 電子部品
１０１ 電子部品
１１１ 電子部品
１１３ 電子部品

Claims (28)

  1. 一方表面および他方表面を有するインターポーザと、
    前記インターポーザの前記一方表面に形成された配線膜と、
    機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、
    前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部材と、
    前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の
    前記封止樹脂を露出させる開口を有する絶縁膜とを含み、
    前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成さ
    れている、電子部品。
  2. 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請求項１に記載の電子部品。
  3. 前記放熱部材は、平面視において前記チップの全域と対向している、請求項１または２に記載の電子部品。
  4. 前記放熱部材は、金属層を含む、請求項１〜３のいずれか一項に記載の電子部品。
  5. 前記放熱部材の前記金属層は、複数の金属膜が積層された積層構造を有している、請求項４に記載の電子部品。
  6. 一方表面および他方表面を有するインターポーザと、
    前記インターポーザの前記一方表面に形成された配線膜と、
    機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜
    と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、
    前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部
    材と、
    前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜とを含み、
    前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されたシード層と、前記シード層上に形成された金属層とを含み、
    前記シード層は、前記封止樹脂の露出面に加えて、前記開口を区画する前記絶縁膜の内壁面に沿って形成されている、電子部品。
  7. 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請
    求項６に記載の電子部品。
  8. 前記放熱部材は、平面視において前記チップの全域と対向している、請求項６または７
    に記載の電子部品。
  9. 一方表面および他方表面を有するインターポーザと、
    前記インターポーザの前記一方表面に形成された配線膜と、
    機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜
    と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、
    前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部
    材とを含み、
    前記配線膜は、前記チップ外の領域に引き出されており、
    前記配線膜における前記チップ外の領域に引き出された部分と電気的に接続されるように、前記封止樹脂上に形成された外部端子をさらに含む、電子部品。
  10. 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請
    求項９に記載の電子部品。
  11. 前記放熱部材は、平面視において前記チップの全域と対向している、請求項９または１０に記載の電子部品。
  12. 前記放熱部材は、金属層を含む、請求項９〜１１のいずれか一項に記載の電子部品。
  13. 前記放熱部材の前記金属層は、複数の金属膜が積層された積層構造を有している、請求項１２に記載の電子部品。
  14. 前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜をさらに含み、
    前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されている、請求項９〜１３のいずれか一項に記載の電子部品。
  15. 前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜をさらに含み、
    前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されたシード層と、前記シード層上に形成された金属層とを含み、
    前記シード層は、前記封止樹脂の露出面に加えて、前記開口を区画する前記絶縁膜の内壁面に沿って形成されている、請求項９〜１１のいずれか一項に記載の電子部品。
  16. 前記外部端子は、前記放熱部材と同一の材料によって形成されている、請求項９に記載の電子部品。
  17. 前記チップは、前記電極が形成された電極面を含み、前記電極面を前記インターポーザの前記一方表面に対向させた状態で前記電極が前記配線膜と電気的に接続されることによって、前記インターポーザの前記一方表面に接合されている、請求項１〜１６のいずれか一項に記載の電子部品。
  18. 一方表面および他方表面を有し、前記他方表面側に向かって窪んだ凹部が前記一方表面に形成され、かつ、前記凹部の底部である低域部と前記凹部の周囲の領域である高域部とが前記一方表面に形成されたインターポーザと、
    前記インターポーザの前記低域部に形成された配線膜と、
    機能素子および当該機能素子と電気的に接続された電極を含み、前記凹部に収容されるように、かつ、前記電極が前記配線膜と電気的に接続されるように前記インターポーザの前記低域部に接合されたチップと、
    前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部材とを含む、電子部品。
  19. 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請求項１８に記載の電子部品。
  20. 前記放熱部材は、平面視において前記チップの全域と対向している、請求項１８または１９に記載の電子部品。
  21. 前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上に形成された前記封止樹脂を露出させる開口を有する絶縁層をさらに含み、
    前記放熱部材は、前記絶縁層の前記開口から露出する前記封止樹脂の露出面上に形成されている、請求項１８〜２０のいずれか一項に記載の電子部品。
  22. 前記チップは、前記電極が形成された電極面とその反対面とを有しており、前記電極面およびその反対面が、前記インターポーザの前記高域部よりも前記低域部側に位置するように、前記凹部に収容されている、請求項１８〜２１のいずれか一項に記載の電子部品。
  23. 前記配線膜は、前記インターポーザの前記低域部から前記高域部に引き出されており、
    前記配線膜における前記インターポーザの前記高域部に形成された部分上には、前記配線膜に接合された一端面およびその反対側の他端面を有するピラー電極が立設されており、
    前記封止樹脂は、前記ピラー電極の前記他端面を露出させるように前記インターポーザの前記一方表面上に形成されており、
    前記封止樹脂上には、前記ピラー電極と電気的に接続されるように外部端子が形成されている、請求項１９〜２２のいずれか一項に記載の電子部品。
  24. 前記配線膜は、前記インターポーザの前記低域部から前記高域部に引き出されており、
    前記封止樹脂は、前記配線膜における前記インターポーザの前記高域部に形成された部分を露出させるように前記インターポーザの前記一方表面上に形成されており、
    前記封止樹脂上には、前記配線膜における前記インターポーザの前記高域部に形成された部分と直接接合されるように外部端子が形成されている、請求項１９〜２２のいずれか一項に記載の電子部品。
  25. インターポーザの一方表面に凹部を形成する工程と、
    前記インターポーザの前記凹部の底部に配線膜を形成する工程と、
    前記インターポーザの前記凹部に収容するように、機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記凹部の底部に接合すると共
    に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
    前記インターポーザの前記凹部を埋めるように前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含む、電子部品の製造方法。
  26. インターポーザの一方表面に配線膜を形成する工程と、
    機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
    前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、
    前記封止樹脂上に前記封止樹脂を被覆するように、かつ、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜を形成する工程と、
    前記絶縁膜の前記開口から露出する前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂の露出面上に放熱部材を形成する工程とを含む、電子部品の製造方法。
  27. インターポーザの一方表面に配線膜を形成する工程と、
    機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
    前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、
    前記封止樹脂上に前記封止樹脂を被覆するように、かつ、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜を形成する工程と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含み、
    前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されたシード層と、前記シード層上に形成された金属層とを含み、
    前記シード層は、前記封止樹脂の露出面に加えて、前記開口を区画する前記絶縁膜の内壁面に沿って形成する工程を含む、電子部品の製造方法。
  28. インターポーザの一方表面に配線膜を形成する工程と、
    機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
    前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程とを含み、
    前記配線膜は、前記チップ外の領域に引き出されており、
    前記配線膜における前記チップ外の領域に引き出された部分と電気的に接続されるように、前記封止樹脂上に外部端子を形成する工程と、
    前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含む、電子部品の製造方法。
JP2016139707A 2016-07-14 2016-07-14 電子部品およびその製造方法 Active JP6748501B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016139707A JP6748501B2 (ja) 2016-07-14 2016-07-14 電子部品およびその製造方法
US15/646,311 US10354936B2 (en) 2016-07-14 2017-07-11 Electronic component having a heat dissipation member formed on a sealing member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016139707A JP6748501B2 (ja) 2016-07-14 2016-07-14 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018010994A JP2018010994A (ja) 2018-01-18
JP6748501B2 true JP6748501B2 (ja) 2020-09-02

Family

ID=60941319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016139707A Active JP6748501B2 (ja) 2016-07-14 2016-07-14 電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US10354936B2 (ja)
JP (1) JP6748501B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140343A (ja) * 2018-02-15 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法
US10879146B2 (en) * 2018-04-06 2020-12-29 Rohm Co., Ltd. Electronic component and manufacturing method thereof
JP7269755B2 (ja) * 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
TW202206286A (zh) 2020-07-28 2022-02-16 美商聖高拜塑膠製品公司 介電基板及其形成方法
TW202408798A (zh) 2020-12-16 2024-03-01 美商聖高拜塑膠製品公司 介電基板及其製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
JP2000164759A (ja) * 1998-11-30 2000-06-16 Apic Yamada Corp プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
US20010023118A1 (en) * 2000-01-14 2001-09-20 Macpherson John Customization of an integrated circuit in packaged form
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
US6724080B1 (en) * 2002-12-20 2004-04-20 Altera Corporation Heat sink with elevated heat spreader lid
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
TWI324829B (en) * 2004-02-06 2010-05-11 Advanced Semiconductor Eng Optical semiconductor package and method for manufacturing the same
TWI234860B (en) * 2004-04-02 2005-06-21 Advanced Semiconductor Eng Chip package and process thereof
JP2007042977A (ja) * 2005-08-05 2007-02-15 Shinko Electric Ind Co Ltd 半導体装置
TW200743190A (en) * 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US20090166890A1 (en) * 2007-12-31 2009-07-02 Chrysler Gregory M Flip-chip package
US7851819B2 (en) * 2009-02-26 2010-12-14 Bridgelux, Inc. Transparent heat spreader for LEDs
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN103748700B (zh) * 2011-06-01 2016-11-16 香港科技大学 用于led封装的带有凹坑和通孔的基板
US20130069218A1 (en) * 2011-09-20 2013-03-21 Stmicroelectronics Asia Pacific Pte Ltd. High density package interconnect with copper heat spreader and method of making the same
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US9475145B2 (en) * 2012-02-27 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump joint in a device including lamellar structures
JP2013197263A (ja) 2012-03-19 2013-09-30 Renesas Electronics Corp 半導体装置の製造方法
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9111878B2 (en) * 2013-01-31 2015-08-18 Freescale Semiconductor, Inc Method for forming a semiconductor device assembly having a heat spreader
WO2014122626A1 (en) * 2013-02-11 2014-08-14 Koninklijke Philips N.V. Led module with hermetic seal of wavelength conversion material
US8754521B1 (en) * 2013-03-13 2014-06-17 Freescale Semiconductor, Inc. Semiconductor device assembly having a heat spreader
US9029202B2 (en) * 2013-05-28 2015-05-12 Freescale Semiconductor, Inc. Method of forming a high thermal conducting semiconductor device package
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6554338B2 (ja) * 2014-07-28 2019-07-31 ローム株式会社 半導体装置
CN109637934B (zh) * 2014-10-11 2023-12-22 意法半导体有限公司 电子器件及制造电子器件的方法
US9478504B1 (en) * 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9553036B1 (en) * 2015-07-09 2017-01-24 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
WO2017171889A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Systems, methods, and apparatuses for implementing a thermal solution for 3d packaging
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US10770405B2 (en) * 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages

Also Published As

Publication number Publication date
US20180019177A1 (en) 2018-01-18
US10354936B2 (en) 2019-07-16
JP2018010994A (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
US10115651B2 (en) Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof
JP6748501B2 (ja) 電子部品およびその製造方法
JP4659488B2 (ja) 半導体装置及びその製造方法
JP7509849B2 (ja) 半導体装置
JP4979213B2 (ja) 回路基板、回路基板の製造方法および回路装置
JP5091221B2 (ja) 半導体装置
JP7140530B2 (ja) 電子部品およびその製造方法
JP2006019433A (ja) 半導体装置およびその製造方法
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
JP2009188376A (ja) 半導体装置とその製造方法
US20120083096A1 (en) Semiconductor device having a simplified stack and method for manufacturing tehreof
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US9082738B2 (en) Semiconductor package with improved thermal properties
TWI725504B (zh) 封裝結構及其製造方法
JP2018010993A (ja) 電子部品およびその製造方法
JP5171726B2 (ja) 半導体装置
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
US8076775B2 (en) Semiconductor package and method for making the same
US11183483B2 (en) Multichip module and electronic device
JP7339000B2 (ja) 半導体装置および半導体パッケージ
JP6628031B2 (ja) 電子部品
US20240038640A1 (en) Semiconductor device
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
JP2765632B2 (ja) 半導体装置用パッケージ
JPH0969588A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200807

R150 Certificate of patent or registration of utility model

Ref document number: 6748501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250