JP6748501B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP6748501B2 JP6748501B2 JP2016139707A JP2016139707A JP6748501B2 JP 6748501 B2 JP6748501 B2 JP 6748501B2 JP 2016139707 A JP2016139707 A JP 2016139707A JP 2016139707 A JP2016139707 A JP 2016139707A JP 6748501 B2 JP6748501 B2 JP 6748501B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- chip
- interposer
- electrode
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000007789 sealing Methods 0.000 claims description 187
- 239000011347 resin Substances 0.000 claims description 177
- 229920005989 resin Polymers 0.000 claims description 177
- 230000017525 heat dissipation Effects 0.000 claims description 98
- 239000002184 metal Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 11
- 238000000638 solvent extraction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 94
- 238000000034 method Methods 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 20
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 239000004020 conductor Substances 0.000 description 11
- 239000010931 gold Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
そこで、本発明は、インターポーザ上にチップが接合され、当該チップが封止樹脂によって封止された構成において、チップの温度上昇を抑制でき、信頼性に優れた電子部品およびその製造方法を提供することを一つの目的とする。
<第1実施形態>
図1は、本発明の第1実施形態に係る電子部品1の斜視図である。図2は、図1の電子部品1の平面図である。図3は、図2のIII-III線に沿う縦断面図である。図4Aは、図3の二点鎖線IVAで囲まれた部分の拡大図である。図4Bは、図3の二点鎖線IVBで囲まれた部分の拡大図である。
インターポーザ2は、平面視四角形状(本実施形態では平面視長方形状)に形成されており、一方表面2aと、その反対側の他方表面2bと、一方表面2aおよび他方表面2bを接続する側面2cとを有している。本実施形態では、インターポーザ2の一方表面2aおよび他方表面2bは、互いに平行な平坦面とされている。インターポーザ2の一方表面2aには、その全域を被覆するように表面絶縁膜3が形成されている。表面絶縁膜3は、窒化膜(SiN膜)であってもよいし、酸化膜(SiO2膜)であってもよい。
平面視において、第1開口44は、チップ21の面積よりも大きい開口面積を有しており、第1開口44の内壁面はチップ21の周縁を取り囲んでいる。また、平面視において、各第2開口45は、各ピラー電極30の他端面30bの面積よりも大きい開口面積を有しており、各第2開口45の内壁面は各ピラー電極30の他端面30bの周縁を取り囲んでいる。
次に、図5を参照して電子部品1の製造方法について説明する。図5は、図1の電子部品1の製造方法の一例を示す工程図である。以下では、図3および図4Aも併せて参照する。
次に、図7Bに示されるように、たとえばCVD法によって、封止樹脂31の表面32の全域を被覆するように絶縁膜43(本実施形態ではSiO2膜)が形成される(ステップS10)。
次に、図7Fに示されるように、たとえば電解めっき法により、絶縁膜43の第1開口44および第2開口45、および、マスク63の開口63aから露出するシード層62上にNi、PdおよびAuが順に成長させられる(ステップS14)。このとき、Niは、シード層62の表面およびマスク63の開口63aの内壁面に沿って成長し、Ni膜50となる。また、PdおよびAuは、Ni膜50の表面およびマスク63の開口63aの内壁面に沿って成長し、Pd膜51およびAu膜52となる。このようにして、Ni膜50、Pd膜51およびAu膜52を含む積層構造を有する放熱部材41の金属層47が形成されると共に、Ni膜50、Pd膜51およびAu膜52を含む積層構造を有する外部端子42の金属層54が形成される。
<第2実施形態>
図8は、本発明の第2実施形態に係る電子部品71の平面図である。図9は、図8のIX-IX線に沿う縦断面図である。図8および図9において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。図8では、明瞭化のため、放熱部材41および外部端子42にハッチングを付して示している。
インターポーザ2の凹部72は、前述の図5に示される工程において、インターポーザ2の準備工程(ステップS1)の後、表面絶縁膜3を形成する工程(ステップS2)に先立って、インターポーザ2の一方表面2aに凹部72を形成する工程を追加することによって形成できる。インターポーザ2の一方表面2aに凹部72を形成する工程では、まず、インターポーザ2の一方表面2a上に凹部72を形成すべき領域を露出させる開口を有するマスクが形成される。次に、たとえばマスクを介するエッチング(たとえばウェットエッチング)により、マスクの開口から露出するインターポーザ2の不要な部分が他方表面2b側に向かって選択的に除去される。その後、マスクが除去される。このようにして、インターポーザ2の一方表面2aに凹部72が形成される。
<第3実施形態>
図10は、本発明の第3実施形態に係る電子部品81の平面図である。図11は、図10のXI-XI線に沿う縦断面図である。図10および図11において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。図10では、明瞭化のため、放熱部材41および外部端子42にハッチングを付して示している。
<第4実施形態>
図12は、本発明の第4実施形態に係る電子部品91を示す縦断面図である。本実施形態に係る電子部品91が、前述の第1実施形態に係る電子部品1と異なる点は、ピラー電極30および外部端子42に代えて、ビア電極92および外部端子93を有している点である。図12において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
以上、本実施形態に係る電子部品91によっても、前述の第1実施形態において述べた効果と同様の効果を奏することができる。ビア電極92および外部端子93を有する構成は、前述の第2実施形態および第3実施形態においても採用できる。
<第5実施形態>
図13は、本発明の第5実施形態に係る電子部品101の縦断面図である。図13において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
図14を参照して、本変形例に係る電子部品111では、放熱部材41が、外部端子42として形成されている。接続部112を介して放熱部材41と接続される外部端子42以外の外部端子42については、前述の第1実施形態と同様に、放熱部材41から電気的に絶縁されている。このような構成によっても前述の第1実施形態において述べた効果と同様の効果を奏することができる。
また、前述の第1実施形態では、絶縁膜43の第1開口44内において、金属層47の周縁と第1開口44の内壁面との間にシード層46の一部が介在している例について説明したが、放熱部材41は、図16に示されるような構成とされていてもよい。図16は、図4Bに対応する部分の拡大断面図であって、放熱部材41の他の形態を示す図である。図16において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。本変形例は、前述の第1実施形態に係る放熱部材41の変形例として説明するが、前述の第2〜第5実施形態においても、本変形例に係る構成を採用することもできる。
同様に、外部端子42は、放熱部材41に対して電気的に絶縁状態となるのであれば、第2開口45内から絶縁膜43の表面上に延設されたオーバラップ部(図示せず)を有していてもよい。つまり、外部端子42のシード層53および金属層54は、第2開口45内から絶縁膜43の表面上に延設されたオーバラップ部を有していてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 インターポーザ
2a インターポーザの一方表面
2b インターポーザの他方表面
5 第1電極パッド膜
6 第2電極パッド膜
7 接続電極膜
21 チップ
22a 電極面
23 実装用電極
30 ピラー電極
30a ピラー電極の一端面
30b ピラー電極の他端面
31 封止樹脂
41 放熱部材
43 絶縁膜
44 第1開口
46 シード層
47 金属層
71 電子部品
72 インターポーザの凹部
73 インターポーザの低域部
74 インターポーザの高域部
81 電子部品
82 インターポーザの凹部
83 インターポーザの低域部
84 インターポーザの高域部
91 電子部品
101 電子部品
111 電子部品
113 電子部品
Claims (28)
- 一方表面および他方表面を有するインターポーザと、
前記インターポーザの前記一方表面に形成された配線膜と、
機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、
前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部材と、
前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の
前記封止樹脂を露出させる開口を有する絶縁膜とを含み、
前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成さ
れている、電子部品。 - 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請求項1に記載の電子部品。
- 前記放熱部材は、平面視において前記チップの全域と対向している、請求項1または2に記載の電子部品。
- 前記放熱部材は、金属層を含む、請求項1〜3のいずれか一項に記載の電子部品。
- 前記放熱部材の前記金属層は、複数の金属膜が積層された積層構造を有している、請求項4に記載の電子部品。
- 一方表面および他方表面を有するインターポーザと、
前記インターポーザの前記一方表面に形成された配線膜と、
機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜
と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、
前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部
材と、
前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜とを含み、
前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されたシード層と、前記シード層上に形成された金属層とを含み、
前記シード層は、前記封止樹脂の露出面に加えて、前記開口を区画する前記絶縁膜の内壁面に沿って形成されている、電子部品。 - 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請
求項6に記載の電子部品。 - 前記放熱部材は、平面視において前記チップの全域と対向している、請求項6または7
に記載の電子部品。 - 一方表面および他方表面を有するインターポーザと、
前記インターポーザの前記一方表面に形成された配線膜と、
機能素子および当該機能素子と電気的に接続された電極を含み、前記電極が前記配線膜
と電気的に接続されるように前記インターポーザの前記一方表面に接合されたチップと、
前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部
材とを含み、
前記配線膜は、前記チップ外の領域に引き出されており、
前記配線膜における前記チップ外の領域に引き出された部分と電気的に接続されるように、前記封止樹脂上に形成された外部端子をさらに含む、電子部品。 - 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請
求項9に記載の電子部品。 - 前記放熱部材は、平面視において前記チップの全域と対向している、請求項9または10に記載の電子部品。
- 前記放熱部材は、金属層を含む、請求項9〜11のいずれか一項に記載の電子部品。
- 前記放熱部材の前記金属層は、複数の金属膜が積層された積層構造を有している、請求項12に記載の電子部品。
- 前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜をさらに含み、
前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されている、請求項9〜13のいずれか一項に記載の電子部品。 - 前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜をさらに含み、
前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されたシード層と、前記シード層上に形成された金属層とを含み、
前記シード層は、前記封止樹脂の露出面に加えて、前記開口を区画する前記絶縁膜の内壁面に沿って形成されている、請求項9〜11のいずれか一項に記載の電子部品。 - 前記外部端子は、前記放熱部材と同一の材料によって形成されている、請求項9に記載の電子部品。
- 前記チップは、前記電極が形成された電極面を含み、前記電極面を前記インターポーザの前記一方表面に対向させた状態で前記電極が前記配線膜と電気的に接続されることによって、前記インターポーザの前記一方表面に接合されている、請求項1〜16のいずれか一項に記載の電子部品。
- 一方表面および他方表面を有し、前記他方表面側に向かって窪んだ凹部が前記一方表面に形成され、かつ、前記凹部の底部である低域部と前記凹部の周囲の領域である高域部とが前記一方表面に形成されたインターポーザと、
前記インターポーザの前記低域部に形成された配線膜と、
機能素子および当該機能素子と電気的に接続された電極を含み、前記凹部に収容されるように、かつ、前記電極が前記配線膜と電気的に接続されるように前記インターポーザの前記低域部に接合されたチップと、
前記インターポーザの前記一方表面上で前記チップを封止する封止樹脂と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に形成された放熱部材とを含む、電子部品。 - 前記放熱部材は、平面視において前記チップの面積よりも大きい面積を有している、請求項18に記載の電子部品。
- 前記放熱部材は、平面視において前記チップの全域と対向している、請求項18または19に記載の電子部品。
- 前記封止樹脂を被覆するように前記封止樹脂上に形成され、少なくとも前記チップ上に形成された前記封止樹脂を露出させる開口を有する絶縁層をさらに含み、
前記放熱部材は、前記絶縁層の前記開口から露出する前記封止樹脂の露出面上に形成されている、請求項18〜20のいずれか一項に記載の電子部品。 - 前記チップは、前記電極が形成された電極面とその反対面とを有しており、前記電極面およびその反対面が、前記インターポーザの前記高域部よりも前記低域部側に位置するように、前記凹部に収容されている、請求項18〜21のいずれか一項に記載の電子部品。
- 前記配線膜は、前記インターポーザの前記低域部から前記高域部に引き出されており、
前記配線膜における前記インターポーザの前記高域部に形成された部分上には、前記配線膜に接合された一端面およびその反対側の他端面を有するピラー電極が立設されており、
前記封止樹脂は、前記ピラー電極の前記他端面を露出させるように前記インターポーザの前記一方表面上に形成されており、
前記封止樹脂上には、前記ピラー電極と電気的に接続されるように外部端子が形成されている、請求項19〜22のいずれか一項に記載の電子部品。 - 前記配線膜は、前記インターポーザの前記低域部から前記高域部に引き出されており、
前記封止樹脂は、前記配線膜における前記インターポーザの前記高域部に形成された部分を露出させるように前記インターポーザの前記一方表面上に形成されており、
前記封止樹脂上には、前記配線膜における前記インターポーザの前記高域部に形成された部分と直接接合されるように外部端子が形成されている、請求項19〜22のいずれか一項に記載の電子部品。 - インターポーザの一方表面に凹部を形成する工程と、
前記インターポーザの前記凹部の底部に配線膜を形成する工程と、
前記インターポーザの前記凹部に収容するように、機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記凹部の底部に接合すると共
に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
前記インターポーザの前記凹部を埋めるように前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含む、電子部品の製造方法。 - インターポーザの一方表面に配線膜を形成する工程と、
機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、
前記封止樹脂上に前記封止樹脂を被覆するように、かつ、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口から露出する前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂の露出面上に放熱部材を形成する工程とを含む、電子部品の製造方法。 - インターポーザの一方表面に配線膜を形成する工程と、
機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程と、
前記封止樹脂上に前記封止樹脂を被覆するように、かつ、少なくとも前記チップ上の前記封止樹脂を露出させる開口を有する絶縁膜を形成する工程と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含み、
前記放熱部材は、前記絶縁膜の前記開口から露出する前記封止樹脂の露出面上に形成されたシード層と、前記シード層上に形成された金属層とを含み、
前記シード層は、前記封止樹脂の露出面に加えて、前記開口を区画する前記絶縁膜の内壁面に沿って形成する工程を含む、電子部品の製造方法。 - インターポーザの一方表面に配線膜を形成する工程と、
機能素子および当該機能素子と電気的に接続された電極を含むチップを前記インターポーザの前記一方表面に接合すると共に、前記チップの前記電極と前記配線膜とを電気的に接続する工程と、
前記インターポーザの前記一方表面上に封止樹脂を供給し、前記封止樹脂によって前記チップを封止する工程とを含み、
前記配線膜は、前記チップ外の領域に引き出されており、
前記配線膜における前記チップ外の領域に引き出された部分と電気的に接続されるように、前記封止樹脂上に外部端子を形成する工程と、
前記封止樹脂を挟んで前記チップと対向するように前記封止樹脂上に放熱部材を形成する工程とを含む、電子部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016139707A JP6748501B2 (ja) | 2016-07-14 | 2016-07-14 | 電子部品およびその製造方法 |
US15/646,311 US10354936B2 (en) | 2016-07-14 | 2017-07-11 | Electronic component having a heat dissipation member formed on a sealing member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016139707A JP6748501B2 (ja) | 2016-07-14 | 2016-07-14 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018010994A JP2018010994A (ja) | 2018-01-18 |
JP6748501B2 true JP6748501B2 (ja) | 2020-09-02 |
Family
ID=60941319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016139707A Active JP6748501B2 (ja) | 2016-07-14 | 2016-07-14 | 電子部品およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10354936B2 (ja) |
JP (1) | JP6748501B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140343A (ja) * | 2018-02-15 | 2019-08-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10879146B2 (en) * | 2018-04-06 | 2020-12-29 | Rohm Co., Ltd. | Electronic component and manufacturing method thereof |
JP7269755B2 (ja) * | 2019-02-26 | 2023-05-09 | ローム株式会社 | 電子装置および電子装置の製造方法 |
CN110729255A (zh) * | 2019-08-08 | 2020-01-24 | 厦门云天半导体科技有限公司 | 一种键合墙体扇出器件的三维封装结构和方法 |
TW202206286A (zh) | 2020-07-28 | 2022-02-16 | 美商聖高拜塑膠製品公司 | 介電基板及其形成方法 |
TW202408798A (zh) | 2020-12-16 | 2024-03-01 | 美商聖高拜塑膠製品公司 | 介電基板及其製造方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6146921A (en) * | 1998-09-16 | 2000-11-14 | Intel Corporation | Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink |
JP2000164759A (ja) * | 1998-11-30 | 2000-06-16 | Apic Yamada Corp | プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 |
US20010023118A1 (en) * | 2000-01-14 | 2001-09-20 | Macpherson John | Customization of an integrated circuit in packaged form |
US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
JP2003249607A (ja) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US20030178719A1 (en) * | 2002-03-22 | 2003-09-25 | Combs Edward G. | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package |
US7087988B2 (en) * | 2002-07-30 | 2006-08-08 | Kabushiki Kaisha Toshiba | Semiconductor packaging apparatus |
US6724080B1 (en) * | 2002-12-20 | 2004-04-20 | Altera Corporation | Heat sink with elevated heat spreader lid |
JP4204989B2 (ja) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
TWI324829B (en) * | 2004-02-06 | 2010-05-11 | Advanced Semiconductor Eng | Optical semiconductor package and method for manufacturing the same |
TWI234860B (en) * | 2004-04-02 | 2005-06-21 | Advanced Semiconductor Eng | Chip package and process thereof |
JP2007042977A (ja) * | 2005-08-05 | 2007-02-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
TW200743190A (en) * | 2006-05-10 | 2007-11-16 | Chung-Cheng Wang | A heat spreader for electrical device |
KR100891330B1 (ko) * | 2007-02-21 | 2009-03-31 | 삼성전자주식회사 | 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법 |
US20090166890A1 (en) * | 2007-12-31 | 2009-07-02 | Chrysler Gregory M | Flip-chip package |
US7851819B2 (en) * | 2009-02-26 | 2010-12-14 | Bridgelux, Inc. | Transparent heat spreader for LEDs |
US8349658B2 (en) * | 2010-05-26 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe |
KR101715761B1 (ko) * | 2010-12-31 | 2017-03-14 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN103748700B (zh) * | 2011-06-01 | 2016-11-16 | 香港科技大学 | 用于led封装的带有凹坑和通孔的基板 |
US20130069218A1 (en) * | 2011-09-20 | 2013-03-21 | Stmicroelectronics Asia Pacific Pte Ltd. | High density package interconnect with copper heat spreader and method of making the same |
US8698291B2 (en) * | 2011-12-15 | 2014-04-15 | Freescale Semiconductor, Inc. | Packaged leadless semiconductor device |
US9475145B2 (en) * | 2012-02-27 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solder bump joint in a device including lamellar structures |
JP2013197263A (ja) | 2012-03-19 | 2013-09-30 | Renesas Electronics Corp | 半導体装置の製造方法 |
US10049964B2 (en) * | 2012-03-23 | 2018-08-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units |
US9111878B2 (en) * | 2013-01-31 | 2015-08-18 | Freescale Semiconductor, Inc | Method for forming a semiconductor device assembly having a heat spreader |
WO2014122626A1 (en) * | 2013-02-11 | 2014-08-14 | Koninklijke Philips N.V. | Led module with hermetic seal of wavelength conversion material |
US8754521B1 (en) * | 2013-03-13 | 2014-06-17 | Freescale Semiconductor, Inc. | Semiconductor device assembly having a heat spreader |
US9029202B2 (en) * | 2013-05-28 | 2015-05-12 | Freescale Semiconductor, Inc. | Method of forming a high thermal conducting semiconductor device package |
JP6373605B2 (ja) * | 2014-03-05 | 2018-08-15 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP6554338B2 (ja) * | 2014-07-28 | 2019-07-31 | ローム株式会社 | 半導体装置 |
CN109637934B (zh) * | 2014-10-11 | 2023-12-22 | 意法半导体有限公司 | 电子器件及制造电子器件的方法 |
US9478504B1 (en) * | 2015-06-19 | 2016-10-25 | Invensas Corporation | Microelectronic assemblies with cavities, and methods of fabrication |
US9553036B1 (en) * | 2015-07-09 | 2017-01-24 | Powertech Technology Inc. | Semiconductor package and manufacturing method thereof |
WO2017171889A1 (en) * | 2016-04-02 | 2017-10-05 | Intel Corporation | Systems, methods, and apparatuses for implementing a thermal solution for 3d packaging |
JP6770331B2 (ja) * | 2016-05-02 | 2020-10-14 | ローム株式会社 | 電子部品およびその製造方法 |
US10770405B2 (en) * | 2017-05-31 | 2020-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal interface material having different thicknesses in packages |
-
2016
- 2016-07-14 JP JP2016139707A patent/JP6748501B2/ja active Active
-
2017
- 2017-07-11 US US15/646,311 patent/US10354936B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180019177A1 (en) | 2018-01-18 |
US10354936B2 (en) | 2019-07-16 |
JP2018010994A (ja) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10115651B2 (en) | Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof | |
JP6748501B2 (ja) | 電子部品およびその製造方法 | |
JP4659488B2 (ja) | 半導体装置及びその製造方法 | |
JP7509849B2 (ja) | 半導体装置 | |
JP4979213B2 (ja) | 回路基板、回路基板の製造方法および回路装置 | |
JP5091221B2 (ja) | 半導体装置 | |
JP7140530B2 (ja) | 電子部品およびその製造方法 | |
JP2006019433A (ja) | 半導体装置およびその製造方法 | |
US8847412B2 (en) | Microelectronic assembly with thermally and electrically conductive underfill | |
JP2009188376A (ja) | 半導体装置とその製造方法 | |
US20120083096A1 (en) | Semiconductor device having a simplified stack and method for manufacturing tehreof | |
JP2006339232A (ja) | 回路基板およびその製造方法、半導体装置およびその製造方法 | |
US9082738B2 (en) | Semiconductor package with improved thermal properties | |
TWI725504B (zh) | 封裝結構及其製造方法 | |
JP2018010993A (ja) | 電子部品およびその製造方法 | |
JP5171726B2 (ja) | 半導体装置 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
US8076775B2 (en) | Semiconductor package and method for making the same | |
US11183483B2 (en) | Multichip module and electronic device | |
JP7339000B2 (ja) | 半導体装置および半導体パッケージ | |
JP6628031B2 (ja) | 電子部品 | |
US20240038640A1 (en) | Semiconductor device | |
JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ | |
JP2765632B2 (ja) | 半導体装置用パッケージ | |
JPH0969588A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6748501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |