JP7269755B2 - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP7269755B2
JP7269755B2 JP2019032444A JP2019032444A JP7269755B2 JP 7269755 B2 JP7269755 B2 JP 7269755B2 JP 2019032444 A JP2019032444 A JP 2019032444A JP 2019032444 A JP2019032444 A JP 2019032444A JP 7269755 B2 JP7269755 B2 JP 7269755B2
Authority
JP
Japan
Prior art keywords
resin layer
layer
main surface
conductor
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019032444A
Other languages
English (en)
Other versions
JP2020136629A (ja
Inventor
秀彰 ▲柳▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019032444A priority Critical patent/JP7269755B2/ja
Priority to CN201910988708.5A priority patent/CN111613586B/zh
Priority to US16/704,961 priority patent/US11417624B2/en
Publication of JP2020136629A publication Critical patent/JP2020136629A/ja
Priority to US17/811,530 priority patent/US20220344300A1/en
Application granted granted Critical
Publication of JP7269755B2 publication Critical patent/JP7269755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、電子部品を備えた電子装置およびその製造方法に関する。
特許文献１には、電子部品を備えた、従来の電子装置が開示されている。同文献に記載の電子装置は、半導体基板、電子部品（微細電子素子チップ）および封止樹脂（絶縁性封止樹脂）を備えている。半導体基板は、たとえばＳｉ（シリコン）基板である。電子部品は、半導体基板の一面に実装されて、半導体基板に支持されている。よって、半導体基板は、電子部品を支持する支持部材である。封止樹脂は、たとえば絶縁性のエポキシ樹脂である。封止樹脂は、半導体基板の先述の一面の上に形成され、電子部品を覆う。封止樹脂は、光・熱や湿度などの環境から電子部品を保護する保護部材である。
特開２００９－９４４０９号公報
電子装置の通電時に、電子部品から熱が発生する。このとき、半導体基板と封止樹脂との熱膨張係数の違いから、半導体基板（支持部材）と封止樹脂（保護部材）との界面に熱応力がかかる。この熱応力により、封止樹脂が半導体基板から、すなわち、保護部材が支持部材から剥離する虞があり、電子装置の信頼性が低下する要因であった。
本開示は、上記課題に鑑みて考え出されたものであり、その目的は、信頼性の低下を抑制できる電子装置および当該電子装置の製造方法を提供することにある。
本開示の第１の側面によって提供される電子装置は、第１方向において互いに反対側を向く第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、前記第１方向において互いに反対側を向く第１導電体主面および第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、前記第１方向において前記第１樹脂層主面と同じ側を向く第１素子主面および前記第１樹脂層裏面と同じ側を向く第１素子裏面を有し、前記第１配線層に導通接合された第１電子部品と、前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記第１電子部品を覆う第２樹脂層と、前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極とを備えることを特徴とする。
本開示の第２の側面によって提供される電子装置の製造方法は、第１方向において互いに反対側を向く基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、前記第１方向において前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形成する第１樹脂層研削工程と、前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、前記第１配線層の上に、第１電子部品を導通接合する第１電子部品搭載工程と、前記第１配線層および前記第１電子部品を覆う第２樹脂層を形成する第２樹脂層形成工程と、前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程とを有することを特徴とする。
本開示によれば、信頼性の低下が抑制された電子装置を提供できる。また、当該電子装置の製造方法を提供できる。
第１実施形態にかかる電子装置を示す斜視図である。 第１実施形態にかかる電子装置を示す平面図である。 図２のＩＩＩ－ＩＩＩ線に沿う断面図である。 図３の一部を拡大した部分拡大断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第１実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置を示す平面図である。 第２実施形態にかかる電子装置を示す平面図である。 図１８のＸＸ－ＸＸ線に沿う断面図である。 図２０の一部を拡大した部分拡大断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態にかかる電子装置の製造方法の一工程を示す断面図である。 第２実施形態の変形例にかかる電子装置を示す断面図である。 第３実施形態にかかる電子装置を示す断面図である。 本開示の変形例にかかる電子装置を示す断面図である。 本開示の変形例にかかる電子装置を示す断面図である。 本開示の変形例にかかる電子装置を示す部分拡大断面図である。 本開示の変形例にかかる電子装置を示す部分拡大断面図である。 本開示の変形例にかかる電子装置を示す部分拡大断面図である。 本開示の変形例にかかる電子装置を示す断面図である。 本開示の変形例にかかる電子装置を示す断面図である。 本開示の変形例にかかる電子装置を示す平面図である。 本開示の変形例にかかる電子装置を示す平面図である。 本開示の変形例にかかる電子装置を示す平面図である。 本開示の変形例にかかる電子装置を示す平面図である。 本開示の変形例にかかる電子装置を示す断面図である。 本開示の変形例にかかる電子装置を示す断面図である。
本開示の電子装置および本開示の電子装置の製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。同様に、「ある物Ａがある物Ｂに積層されている」および「ある物Ａがある物Ｂ上に積層されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接積層されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに積層されていること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
＜第１実施形態＞
図１～図４は、第１実施形態にかかる電子装置を示している。第１実施形態の電子装置Ａ１は、電子部品１１、封止樹脂２０、内部電極３０、複数の外部電極４０、複数の接合部５１および枠状導電体６１を備えている。本実施形態において、内部電極３０は、複数の柱状導電体３１および複数の配線層３２を含んでいる。
図１は、電子装置Ａ１を示す斜視図であって、底面側から見たときの状態を示している。図２は、電子装置Ａ１を示す平面図であって、封止樹脂２０を想像線（二点鎖線）で示している。図３は、図２のＩＩＩ－ＩＩＩ線に沿う断面図である。図４は、図３の一部を拡大した部分拡大断面図である。
説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｚ方向は、電子装置Ａ１の厚さ方向である。ｘ方向は、電子装置Ａ１の平面図（図２参照）における左右方向である。ｙ方向は、電子装置Ａ１の平面図（図２参照）における上下方向である。なお、必要に応じて、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。また、ｚ１方向を下、ｚ２方向を上という場合もある。ｚ方向が、特許請求の範囲に記載の「第１方向」に相当する。
電子部品１１は、電子装置Ａ１の機能中枢となる素子である。本実施形態において、電子部品１１は、半導体を材料とする半導体素子である。電子部品１１は、いわゆる能動素子であって、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）、ＬＤＯ（Low Drop Out）などの電圧制御用素子、オペアンプなどの増幅用素子、あるいは、トランジスタやダイオードなどのディスクリート部品のいずれであってもよい。なお、電子部品１１は、半導体材料を含んでいなくてもよい。このようなものには、いわゆる受動素子であって、たとえば抵抗器、インダクタ、キャパシタなどがある。電子部品１１は、表面実装されうる構造のものである。電子部品１１は、平面視矩形状である。なお、電子部品１１の平面視形状は、特に限定されない。電子部品１１は、複数の接合部５１によって、複数の配線層３２に導通接合されている。電子部品１１が、特許請求の範囲に記載の「第１電子部品」に相当する。電子部品１１は、図３に示すように、素子主面１１１および素子裏面１１２を有する。
素子主面１１１および素子裏面１１２は、ｚ方向において、離間し、かつ、反対側を向く。素子主面１１１は、ｚ２方向を向く。素子裏面１１２は、ｚ１方向を向く。素子裏面１１２には、複数の電極パッド（図示略）が形成されている。当該複数の電極パッドはそれぞれ、たとえばＡｌ（アルミニウム）から構成される。複数の電極パッドは、電子部品１１における端子である。複数の電極パッドの数および位置は、図２に示す態様に限定されない。素子主面１１１および素子裏面１１２が、特許請求の範囲に記載の「第１素子主面」および「第１素子裏面」にそれぞれ相当する。
封止樹脂２０は、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。なお、封止樹脂２０の構成材料は、電気絶縁性を有する樹脂材料であれば、先述のものに限定されない。封止樹脂２０は、図３に示すように、電子部品１１、内部電極３０および複数の接合部５１を覆っている。封止樹脂２０は、図２に示すように、平面視矩形状である。封止樹脂２０は、第１樹脂層２１および第２樹脂層２２を含んでいる。
第１樹脂層２１は、各柱状導電体３１の一部（後述の柱状導電体側面３１３）を覆っている。第１樹脂層２１は、複数の配線層３２を介して、電子部品１１を支持している。第１樹脂層２１は、電子装置Ａ１において、電子部品１１を支持する支持部材である。第１樹脂層２１は、第１樹脂層主面２１１、第１樹脂層裏面２１２および第１樹脂層側面２１３を有している。
第１樹脂層主面２１１と第１樹脂層裏面２１２は、ｚ方向において、離間し、かつ、互いに反対側を向く。第１樹脂層主面２１１は、ｚ２方向を向き、第１樹脂層裏面２１２は、ｚ１方向を向く。第１樹脂層主面２１１には、後述する第１樹脂層研削工程によって形成された研削痕が形成されている。本実施形態においては、第１樹脂層裏面２１２から各柱状導電体３１の一部が露出している。第１樹脂層側面２１３は、第１樹脂層主面２１１および第１樹脂層裏面２１２の両方に繋がっている。本実施形態において、第１樹脂層側面２１３は、第１樹脂層主面２１１および第１樹脂層裏面２１２にそれぞれ直交する。第１樹脂層側面２１３は、ｘ方向において離間しかつ互いに反対側を向く一対の面、および、ｙ方向において離間しかつ互いに反対側を向く一対の面を有している。
第２樹脂層２２は、電子部品１１、複数の配線層３２、および、枠状導電体６１の一部を覆っている。第２樹脂層２２は、電子装置Ａ１において、電子部品１１を保護する保護部材である。第２樹脂層２２は、第２樹脂層主面２２１、第２樹脂層裏面２２２および第２樹脂層側面２２３を有している。
第２樹脂層主面２２１と第２樹脂層裏面２２２は、ｚ方向において、離間し、かつ、互いに反対側を向く。第２樹脂層主面２２１は、ｚ２方向を向き、第２樹脂層裏面２２２は、ｚ１方向を向く。第２樹脂層主面２２１には、後述する第２樹脂層研削工程によって形成された研削痕が形成されている。本実施形態においては、第２樹脂層主面２２１から枠状導電体６１の一部が露出している。第２樹脂層側面２２３は、第２樹脂層主面２２１および第２樹脂層裏面２２２の両方に繋がっている。本実施形態においては、第２樹脂層側面２２３は、第２樹脂層主面２２１および第２樹脂層裏面２２２にそれぞれ直交する。第２樹脂層側面２２３は、ｘ方向において離間しかつ互いに反対側を向く一対の面、および、ｙ方向において離間しかつ互いに反対側を向く一対の面を有している。
封止樹脂２０において、第１樹脂層２１と第２樹脂層２２とはｚ方向に積層されており、第１樹脂層主面２１１と第２樹脂層裏面２２２とが接している。また、封止樹脂２０において、第１樹脂層側面２１３と第２樹脂層側面２２３とは面一である。
内部電極３０は、封止樹脂２０の内部において、電子部品１１と複数の外部電極４０との導通経路をなす。内部電極３０は、先述の通り、複数の柱状導電体３１および複数の配線層３２を含んでいる。
複数の柱状導電体３１の各々は、ｚ方向において、各配線層３２と各外部電極４０との間に介在し、これらを導通させる。各柱状導電体３１は、第１樹脂層２１をｚ方向に貫通している。本実施形態において、各柱状導電体３１は、柱状であって、ｚ方向に直交する断面が略矩形である。なお、当該断面は、矩形に限定されず、円形、楕円形、あるいは、多角形などであってもよい。各柱状導電体３１の構成材料は、たとえばＣｕ（銅）である。なお、各柱状導電体３１は、たとえば、互いに積層された下地層およびめっき層を含んで構成されていてもよい。下地層は、互いに積層されたＴｉ（チタン）層およびＣｕ層から構成され、その厚みは２００～８００ｎｍ程度である。めっき層は、たとえばＣｕを含んでおり、下地層よりも厚く設定されている。複数の柱状導電体３１は、たとえば電解めっきにより形成される。各柱状導電体３１の構成材料および形成方法は、これに限定されない。複数の柱状導電体３１は、互いに離間して配置されている。柱状導電体３１が、特許請求の範囲に記載の「第１導電体」に相当する。各柱状導電体３１は、柱状導電体主面３１１、柱状導電体裏面３１２および柱状導電体側面３１３を有している。
柱状導電体主面３１１および柱状導電体裏面３１２は、ｚ方向において、離間し、かつ、互いに反対側を向く。柱状導電体主面３１１は、第１樹脂層主面２１１から露出している。本実施形態においては、柱状導電体主面３１１は、第１樹脂層主面２１１から窪んでいる。この窪みの深さ（ｚ方向寸法）は、１μｍ程度である。なお、柱状導電体主面３１１と第１樹脂層主面２１１とが面一であってもよい。柱状導電体裏面３１２は、第１樹脂層裏面２１２から露出している。柱状導電体裏面３１２は、第１樹脂層裏面２１２と面一である。柱状導電体主面３１１は、配線層３２に接している。これにより、柱状導電体３１と配線層３２とが導通する。柱状導電体裏面３１２は、外部電極４０に接している。これにより、柱状導電体３１と外部電極４０とが導通する。柱状導電体側面３１３は、柱状導電体主面３１１および柱状導電体裏面３１２の両方に繋がっている。柱状導電体側面３１３は、柱状導電体主面３１１および柱状導電体裏面３１２にそれぞれ直交する。柱状導電体側面３１３は、第１樹脂層２１に接している。本実施形態において、柱状導電体側面３１３は、ｘ方向において離間しかつ互いに反対側を向く一対の面、および、ｙ方向において離間しかつ互いに反対側を向く一対の面を有している。柱状導電体主面３１１および柱状導電体裏面３１２が、特許請求の範囲に記載の「第１導電体主面」および「第１導電体裏面」にそれぞれ相当する。
複数の配線層３２の各々は、各柱状導電体主面３１１と第１樹脂層主面２１１とに跨って形成されている。本実施形態においては、各配線層３２は、各柱状導電体３１の柱状導電体主面３１１の全面と第１樹脂層主面２１１の一部とを覆っている。複数の配線層３２は、互いに離間して配置されている。各配線層３２は、互いに積層された下地層およびめっき層を含んで構成される。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００～８００ｎｍ程度である。下地層は、たとえばスパッタリングにより形成されうる。めっき層は、たとえばＣｕを含んでおり、下地層よりも厚く設定されている。めっき層は、たとえば電解めっきにより形成されうる。なお、各配線層３２の構成材料および形成方法は、先述のものに限定されない。たとえば、下地層とめっき層との間にＮｉ層が形成されていてもよい。当該Ｎｉ層は、たとえば電解めっきにより形成されうる。また、各配線層３２の形成範囲は、図２に示す態様に限定されない。
各配線層３２は、配線層主面３２１および配線層裏面３２２を有している。配線層主面３２１および配線層裏面３２２は、ｚ方向において、離間し、かつ、互いに反対側を向く。配線層主面３２１は、ｚ２方向を向き、配線層裏面３２２は、ｚ１方向を向く。配線層主面３２１は、第２樹脂層２２に接している。配線層裏面３２２は、第１樹脂層２１に接している。また、各配線層３２において、ｘ方向あるいはｙ方向を向く端面は、第２樹脂層２２に覆われている。
各配線層３２は、各配線層主面３２１からｚ方向に窪んだ凹部３２１ａを含んでいる。凹部３２１ａは、平面視において、柱状導電体３１に重なる。なお、柱状導電体主面３１１と第１樹脂層主面２１１とが面一である場合には、凹部３２１ａは形成されていない。
複数の外部電極４０の各々は、複数の内部電極３０の各々にそれぞれ１つずつ導通しており、かつ、電子装置Ａ１の外部に露出した導電体である。各外部電極４０は、電子装置Ａ１を電子機器などの回路基板に実装する際の端子となる。複数の外部電極４０は、無電解めっきにより形成されている。本実施形態においては、各外部電極４０は、互いに積層されたＮｉ（ニッケル）層、Ｐｄ（パラジウム）層およびＡｕ（金）層を含んで構成される。各外部電極４０のｚ方向寸法は、特に限定されないが、たとえば３～１０μｍ程度である。なお、外部電極４０のｚ方向寸法、構成材料および形成方法は、先述のものに限定されない。たとえば、各外部電極４０は、Ｎｉ層およびＡｕ層が積層されて構成されていてもよいし、Ｓｎ（スズ）であってもよい。
各外部電極４０は、封止樹脂２０から露出している。各外部電極４０は、第１樹脂層２１よりもｚ１方向側に配置されている。よって、各外部電極４０は、電子装置Ａ１の底面側に配置されている。本実施形態においては、各外部電極４０は、各柱状導電体３１に導通している。複数の外部電極４０は、複数の柱状導電体被覆部４１を含んでいる。
各柱状導電体被覆部４１は、各柱状導電体裏面３１２を覆っている。各柱状導電体被覆部４１は、各柱状導電体裏面３１２に接する。本実施形態において、電子部品１１は、各接合部５１、各配線層３２および各柱状導電体３１を介して、各柱状導電体被覆部４１に導通している。よって、複数の柱状導電体被覆部４１の各々は、電子部品１１に導通する、電子装置Ａ１の端子である。柱状導電体被覆部４１が、特許請求の範囲に記載の「第１導電体被覆部」に相当する。
複数の接合部５１の各々は、電子部品１１（詳細には、先述の各電極パッド）と各配線層３２との間に介在する導電性接合材である。電子部品１１は、複数の接合部５１により複数の配線層３２に固着され、各配線層３２に搭載された構成となっている。あわせて、複数の接合部５１により、電子部品１１と複数の配線層３２との導通が確保される。本実施形態においては、各接合部５１は、図４に示すように、絶縁層５１１および接合層５１２を含んでいる。
各絶縁層５１１は、図４に示すように、各配線層３２の上にそれぞれに形成されている。各絶縁層５１１は、平面視において、中央に開口した枠状である。各絶縁層５１１は、平面視において、各接合層５１２を囲んでいる。本実施形態において、各絶縁層５１１は、平面視において矩形環状を呈する。なお、各絶縁層５１１の平面視形状は、矩形環状に限定されず、円環状、楕円環状あるいは多角環状であってもよい。各絶縁層５１１の構成材料は、たとえばポリイミド樹脂であるが、これに限定されない。
各接合層５１２は、電子部品１１と各配線層３２とを導通接合する。各接合層５１２は、各配線層３２（配線層主面３２１）の上に形成されている。各接合層５１２は、各絶縁層５１１の開口した部分の表面を覆っている。各接合層５１２は、一部が各絶縁層５１１の開口部分に充填されている。本実施形態においては、各接合層５１２は、図４に示すように、互いに積層された第１層５１２ａ、第２層５１２ｂおよび第３層５１２ｃから構成される。
第１層５１２ａは、各配線層３２（配線層主面３２１）の上に形成され、各配線層主面３２１に接する。第１層５１２ａの構成材料は、たとえばＣｕを含む金属である。第２層５１２ｂは、第１層５１２ａの上に形成され、第１層５１２ａに接する。第２層５１２ｂの構成材料は、たとえばＮｉを含む金属である。第３層５１２ｃは、第２層５１２ｂの上に形成され、第２層５１２ｂに接する。また、第３層５１２ｃは、電子部品１１（先述の電極パッド）に接する。第３層５１２ｃの構成材料は、たとえばＳｎを含む合金である。この合金を例示すると、Ｓｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだである。接合層５１２が、特許請求の範囲に記載の「導電性接合層」に相当する。
枠状導電体６１は、平面視において、電子部品１１の周囲に配置されている。本実施形態においては、枠状導電体６１は、平面視において、電子部品１１を包囲している。枠状導電体６１は、平面視形状が矩形環状である。なお、枠状導電体６１の平面視形状は、特に限定されず、円環状、楕円環状、あるいは、多角環状などであってもよい。枠状導電体６１と電子部品１１との間には、第２樹脂層２２の一部が介在している。枠状導電体６１は、第１樹脂層２１の上に形成され、第１樹脂層主面２１１から起立している。本実施形態においては、枠状導電体６１は、内部電極３０から離間している。枠状導電体６１が、特許請求の範囲に記載の「第２導電体」に相当する。
枠状導電体６１は、たとえば、互いに積層された下地層およびめっき層を含んで構成されている。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００～８００ｎｍ程度である。めっき層は、主な成分がＣｕであり、下地層よりも厚く設定されている。枠状導電体６１は、たとえば電解めっきにより形成される。なお、枠状導電体６１の構成材料および形成方法は、先述のものに限定されない。
枠状導電体６１は、内面６１１、外面６１２および頂面６１３を有している。内面６１１は、平面視における枠状導電体６１の内周によって形成される面である。内面６１１は、電子部品１１に対向する。外面６１２は、平面視における枠状導電体６１の外周によって形成される面である。頂面６１３は、ｘ２方向を向く面である。頂面６１３は、第２樹脂層２２から露出している。頂面６１３は、第２樹脂層２２の第２樹脂層主面２２１から窪んでいる。この窪みの深さ（ｚ方向寸法）は、１μｍ程度である。なお、頂面６１３が、第２樹脂層主面２２１と面一であってもよい。また、頂面６１３は、第２樹脂層２２に覆われていてもよい。本実施形態においては、頂面６１３は、ｚ方向において、素子主面１１１よりもｚ２方向に位置する。頂面６１３が、特許請求の範囲に記載の「第２導電体主面」に相当する。
次に、第１実施形態にかかる電子装置Ａ１の製造方法の一例について、図５～図１７を参照して、説明する。以下に示す製造方法は、複数の電子装置Ａ１を製造する場合を示す。図５～図１７は、電子装置Ａ１の製造方法にかかる一工程を示す断面図である。
まず、図５に示すように、支持基板８００を用意する。支持基板８００は、単結晶材料である半導体材料からなり、本実施形態においては、Ｓｉの単結晶材料である。支持基板８００を用意する工程（支持基板用意工程）では、支持基板８００として、たとえばＳｉウエハを用意する。本実施形態における支持基板８００の厚さは、たとえば７２５～７７５μｍ程度である。支持基板８００は、ｚ方向において、離間しかつ互いに反対側を向く支持基板主面８０１および支持基板裏面８０２を有する。支持基板主面８０１は、ｚ２方向を向き、支持基板裏面８０２は、ｚ１方向を向く。なお、用意する支持基板８００は、Ｓｉウエハに限定されず、たとえば、ガラス基板であってもよい。
次いで、図５に示すように、支持基板８００の上に柱状導電体８３１を形成する。柱状導電体８３１は、電子装置Ａ１の柱状導電体３１に対応する。柱状導電体８３１を形成する工程（柱状導電体形成工程）においては、まず、支持基板主面８０１に接する下地層を形成する。この下地層の形成は、スパッタリング法による。本実施形態においては、支持基板主面８０１に接するＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。よって、下地層は、互いに積層されたＴｉ層およびＣｕ層から形成される。本実施形態においては、Ｔｉ層の厚さは１０～３０ｎｍ程度であり、Ｃｕ層の厚さは２００～８００ｎｍ程度である。なお、下地層の構成材料および厚さは先述のものに限定されない。続いて、下地層に接するめっき層を形成する。めっき層の形成は、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。具体的には、下地層の全面を覆うように、感光性レジストを塗布し、この感光性レジストに対して露光・現像を行う。これにより、パターニングされたレジスト層（以下、「レジストパターン」という）を形成する。感光性レジストは、たとえばスピンコータを用いて塗布されるが、これに限定されない。このとき、レジストパターンから下地層の一部が露出する。続いて、下地層を導電経路として電解めっきを行う。これにより、レジストパターンから露出した下地層にめっき層が析出される。本実施形態にかかるめっき層の構成材料は、たとえばＣｕである。めっき層を形成した後は、レジストパターンを除去する。以上の工程により、図５に示す柱状導電体８３１が形成される。本実施形態においては、柱状導電体形成工程が、特許請求の範囲に記載の「第１導電体形成工程」に相当する。
次いで、図６に示すように、柱状導電体８３１を覆う第１樹脂層８２１を形成する。第１樹脂層８２１を形成する工程（第１樹脂層形成工程）では、たとえばモールド成型による。本実施形態においては、第１樹脂層８２１は、電気絶縁性を有しており、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。第１樹脂層形成工程によって、柱状導電体８３１は、第１樹脂層８２１で完全に覆われる。よって、第１樹脂層８２１のｚ２方向を向く面（第１樹脂層主面８２１ａ）は、柱状導電体８３１のｚ２方向を向く面よりも、ｚ２方向に位置する。
次いで、図７に示すように、第１樹脂層８２１を研削する。第１樹脂層８２１を研削する工程（第１樹脂層研削工程）では、たとえば機械研削盤を用いる。なお、第１樹脂層８２１の研削は、機械研削盤を用いた研削に限定されない。本実施形態においては、第１樹脂層８２１を、第１樹脂層主面８２１ａからｚ１方向に、砥石で削る。このとき、柱状導電体８３１が露出するまで、第１樹脂層８２１を研削する。第１樹脂層研削工程によって、第１樹脂層主面８２１ａがｚ１方向に移動し、柱状導電体８３１のｚ２方向を向く面（柱状導電体主面８３１ａ）が、第１樹脂層８２１（第１樹脂層主面８２１ａ）から露出する。また、第１樹脂層主面８２１ａには、砥石で削られた痕である研削痕が形成される。本実施形態においては、当該研削痕は、第１樹脂層主面８２１ａから柱状導電体主面８３１ａに跨って形成される。本実施形態においては、第１樹脂層８２１の研削の際、柱状導電体８３１も少し研削している。なお、研削後においては、柱状導電体８３１と第１樹脂層８２１との材質の違いにより、柱状導電体主面８３１ａにバリが生じうる。そのため、本実施形態においては、バリ除去のために薬液処理を行う。これにより、柱状導電体主面８３１ａが、第１樹脂層主面８２１ａよりもｚ方向に窪んでいる。
次いで、図８～図１２に示すように、配線層８３２、接合部８５１および枠状導電体８６１を形成する。配線層８３２、接合部８５１および枠状導電体８６１が、電子装置Ａ１の配線層３２、接合部５１および枠状導電体６１にそれぞれ対応する。これらを形成する工程には、次に示す５つの工程がある。
１つ目の工程では、図８に示すように、下地層８９０ａを形成する。下地層８９０ａの形成は、たとえばスパッタリング法による。下地層８９０ａを形成する工程では、第１樹脂層主面８２１ａの全面および柱状導電体主面８３１ａの全面を覆うＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。下地層８９０ａは、互いに積層されたＴｉ層およびＣｕ層から形成される。
２つ目の工程では、図９に示すように、めっき層８９０ｂを形成する。めっき層８９０ｂの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９０ｂを形成する工程では、下地層８９０ａの全面を覆うように、感光性レジストを塗布して、当該感光性レジストに対して露光および現像を行うことによって、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、下地層８９０ａの一部（めっき層８９０ｂを形成する部分）が当該レジストパターンから露出する。続いて、下地層８９０ａを導電経路とした電解めっきにより、レジストパターンから露出する下地層８９０ａの上にめっき層８９０ｂを析出させる。本実施形態においては、めっき層８９０ｂとして、たとえばＣｕを含む金属層を析出させる。このとき、めっき層８９０ｂは、下地層８９０ａと一体的に形成される。その後、本工程において形成したレジストパターンを除去する。これにより、図９に示すめっき層８９０ｂが形成される。このめっき層８９０ｂとめっき層８９０ｂに覆われた下地層８９０ａが、後に、配線層８３２となる。配線層８３２は、電子装置Ａ１の配線層３２に対応する。
３つ目の工程では、図１０に示すように、接合部８５１を形成する。本実施形態においては、接合部８５１として、絶縁層８５１ａおよび接合層８５１ｂを形成する。絶縁層８５１ａを形成する工程では、めっき層８９０ｂの全面およびめっき層８９０ｂから露出する下地層８９０ａの全面を覆うように感光性ポリイミドを塗布する。この感光性ポリイミドは、たとえばスピンコータを用いて塗布される。そして、塗布した感光性ポリイミドに対して露光・現像を行うことにより、枠状の絶縁層８５１ａを形成する。続いて、接合層８５１ｂを形成する工程では、まず、この接合層８５１ｂを形成するためのレジストパターンを形成する。このレジストパターンの形成においては、感光性レジストを塗布し、塗布した感光性レジストに対して露光・現像を行うことにより、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、めっき層８９０ｂの一部（接合層８５１ｂを形成する部分）が当該レジストパターンから露出する。この露出した部分は、平面視において、枠状の絶縁層８５１ａの内方に位置する。そして、下地層８９０ａおよびめっき層８９０ｂを導電経路とした電解めっきにより、レジストパターンから露出するめっき層８９０ｂの上に、接合層８５１ｂを析出させる。本実施形態においては、接合層８５１ｂとして、Ｃｕを含む金属層、Ｎｉを含む金属層およびＳｎを含む合金層を順次積層させる。このＳｎを含む合金層は、たとえばＳｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだである。その後、本工程において形成したレジストパターンを除去する。これにより、図１０に示す、絶縁層８５１ａおよび接合層８５１ｂを含む接合部８５１が形成される。接合部８５１は、電子装置Ａ１の接合部５１に対応する。
４つ目の工程では、図１１に示すように、めっき層８９０ｃを形成する。めっき層８９０ｃの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９０ｃの形成は、めっき層８９０ｂの形成と同様に行われる。具体的には、めっき層８９０ｃを形成する工程では、めっき層８９０ｃを形成するためのレジストパターンを形成する。これにより、形成されたレジストパターンから、下地層８９０ａの一部（めっき層８９０ｃを形成する部分）が露出する。続いて、下地層８９０ａを導電経路とした電解めっきにより、レジストパターンから露出する下地層８９０ａの上にめっき層８９０ｃを析出させる。本実施形態においては、めっき層８９０ｃとして、たとえばＣｕを含む金属層を析出させる。めっき層８９０ｃは、下地層８９０ａと一体的に形成される。その後、本工程において形成したレジストパターンを除去する。これにより、図１１に示すめっき層８９０ｃが形成される。本実施形態においては、めっき層８９０ｃとめっき層８９０ｃに覆われた下地層８９０ａとが、後に、枠状導電体８６１となる。枠状導電体８６１は、電子装置Ａ１の枠状導電体６１に対応する。
５つ目の工程では、図１２に示すように、不要な下地層８９０ａを除去する。本実施形態においては、めっき層８９０ｂおよびめっき層８９０ｃのいずれにも覆われていない下地層８９０ａが不要な下地層８９０ａとして除去される。不要な下地層８９０ａは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられたウェットエッチングにより除去される。この不要な下地層８９０ａを除去する工程を経ることで、図１２に示すように、１つ目の工程で形成された下地層８９０ａが、めっき層８９０ｂに覆われた下地層８９０ａと、めっき層８９０ｃに覆われた下地層８９０ａとに分割される。これにより、図１２に示すように、めっき層８９０ｂおよびこれに覆われた下地層８９０ａによって、配線層８３２が形成され、めっき層８９０ｃおよびこれに覆われた下地層８９０ａによって、枠状導電体８６１が形成される。なお、図１３～１７においては、めっき層８９０ｂおよびこれに覆われた下地層８９０ａを配線層８３２として一体的に示し、めっき層８９０ｃおよびこれに覆われた下地層８９０ａを枠状導電体８６１として一体的に示す。
以上で示した、５つの工程を経ることで、図１２に示すように、配線層８３２、接合部８５１および枠状導電体８６１が形成される。なお、本実施形態においては、同一の下地層８９０ａを利用して、配線層８３２および枠状導電体８６１を形成する場合を示したが、配線層８３２の形成と枠状導電体８６１の形成とで、それぞれ別々に下地層を形成してもよい。なお、本実施形態においては、下地層８９０ａを形成する工程、めっき層８９０ｂを形成する工程および不要な下地層８９０ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第１配線層形成工程」に相当する。また、下地層８９０ａを形成する工程、めっき層８９０ｃを形成する工程および不要な下地層８９０ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第２導電体形成工程」に相当する。
次いで、図１３に示すように、電子部品８１１を搭載する。電子部品８１１が、電子装置Ａ１の電子部品１１に対応する。電子部品８１１は、ｚ２方向を向く素子主面８１１ａおよびｚ１方向を向く素子裏面８１１ｂを有しており、素子裏面８１１ｂには、電極パッド（図示略）が形成されている。電子部品８１１を搭載する工程（第１電子部品搭載工程）は、フリップチップボンディングにより行う。具体的には、電子部品８１１の素子裏面８１１ｂにフラックスを塗布した後、たとえばフリップチップボンダを用いて電子部品８１１を接合部８５１の上に仮付けする。このとき、素子裏面８１１ｂは、配線層８３２に対向した姿勢となる。また、接合部８５１は、配線層８３２と、電子部品８１１の素子裏面８１１ｂに形成された電極パッド（図示略）との間に介在した状態となる。その後、接合部８５１の接合層８５１ｂをリフローにより溶融させて、電極パッドと結合させる。そして、接合部８５１の接合層８５１ｂを冷却し固化させる。これにより、電子部品８１１が配線層８３２に搭載され、電子部品８１１の電極パッドと配線層８３２とが接合部８５１を介して導通する。
次いで、図１４に示すように、第２樹脂層８２２を形成する。第２樹脂層８２２を形成する工程（第２樹脂層形成工程）では、たとえばモールド成型による。第２樹脂層８２２は、第１樹脂層８２１と同様に、電気絶縁性を有しており、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。本実施形態においては、電子部品８１１および枠状導電体８６１を覆う第２樹脂層８２２を、第１樹脂層８２１の上に形成する。第２樹脂層形成工程によって形成された第２樹脂層８２２は、電子部品８１１および枠状導電体８６１を完全に覆っている。よって、第２樹脂層８２２のｚ２方向を向く面（第２樹脂層主面８２２ａ）は、枠状導電体８６１のｚ２方向を向く面および素子主面８１１ａのいずれよりも、ｚ２方向に位置する。なお、第２樹脂層形成工程において、モールド成型を行う前に、電子部品８１１の下方（電子部品８１１と第１樹脂層主面８２１ａとの間）に、たとえばエポキシ樹脂を主剤としたアンダーフィルを充填させておいてもよい。
次いで、図１５に示すように、支持基板８００を除去する。支持基板８００を除去する工程（支持基板除去工程）では、機械研削盤を用いた研削による。なお、研削方法は、機械研削盤を用いた研削に限定されない。本実施形態においては、支持基板裏面８０２からｚ２方向に向かって支持基板８００を研削し、支持基板８００を完全に削り取ってしまう。本実施形態においては、支持基板８００を完全に研削するとともに、柱状導電体８３１の下地層も研削する。よって、柱状導電体８３１は、Ｃｕを含む金属層であるめっき層から構成される。なお、支持基板８００を研削するときに、柱状導電体８３１の下地層を残した場合には、柱状導電体８３１は、下地層およびめっき層を含んで構成される。当該支持基板除去工程により、第１樹脂層８２１のｚ１方向を向く面（第１樹脂層裏面８２１ｂ）および柱状導電体８３１のｚ１方向を向く面（柱状導電体裏面８３１ｂ）が外部に露出する。なお、支持基板８００としてガラス基板を用いた場合には、当該ガラス基板を薬液処理やレーザ照射によって剥離することで、支持基板８００を除去する。
次いで、図１６に示すように、外部電極８４０を形成する。外部電極８４０を形成する工程（外部電極形成工程）は、無電解めっきによる。本実施形態においては、無電解めっきにより、Ｎｉ層、Ｐｄ層およびＡｕ層の順に各々を析出させる。このとき、柱状導電体裏面８３１ｂに接し、これを覆うＮｉ層が形成され、当該Ｎｉ層上にＰｄ層、Ｐｄ層上にＡｕ層が形成される。これにより、図１６に示す外部電極８４０が形成される。なお、外部電極８４０の形成方法は、これに限定されず、Ｎｉ層およびＡｕ層を順に析出させてもよいし、Ａｕ層のみであってもよいし、Ｓｎのみであってもよい。
次いで、図１７に示すように、第２樹脂層８２２を研削する。第２樹脂層８２２を研削する工程（第２樹脂層研削工程）では、たとえば、機械研削盤を用いて行われ、第２樹脂層８２２を砥石で削る。なお、第２樹脂層８２２の研削方法は、特に限定されない。本実施形態においては、第２樹脂層主面８２２ａからｚ１方向に、枠状導電体８６１が露出するまで、第２樹脂層８２２を、研削する。これにより、第２樹脂層主面８２２ａがｚ１方向に移動し、枠状導電体８６１のｚ方向を向く面（頂面８６１ｃ）が、第２樹脂層８２２（第２樹脂層主面８２２ａ）から露出する。本実施形態においては、第２樹脂層８２２の研削の際、枠状導電体８６１も少し研削される。なお、研削後においては、枠状導電体８６１と第２樹脂層８２２との材質の違いにより、頂面８６１ｃにバリが生じうる。そのため、バリ除去のために薬液処理を行っている。これにより、枠状導電体８６１の頂面８６１ｃが、第２樹脂層主面８２２ａよりもｚ方向に窪んでいる。
次いで、電子部品８１１ごとの個片に分割する。個片に分割する工程（個片化工程）では、たとえばブレードダイシングによって、第１樹脂層８２１および第２樹脂層８２２を切断する。このとき、図１７に示す切断線ＣＬ１に沿って切断する。図１７においては、ブレードダイシングに用いるダイシングブレードの厚みを考慮して、切断線ＣＬ１を矩形で示している。なお、切断方法は、ブレードダイシングに限定されず、レーザダイシングあるいはプラズマダイシングなどの他のダイシング手法を用いてもよい。個片化工程により分割された個片が、図１～図４に示す電子装置Ａ１となる。
以上の各工程を経ることで、図１～図４に示す電子装置Ａ１が複数個製造される。なお、先述の電子装置Ａ１の製造方法は、一例であって、これに限定されない。たとえば、第２樹脂層研削工程を、支持基板除去工程および外部電極形成工程の前に行ってもよい。この場合、外部電極形成工程における無電解めっきによって、第２樹脂層８２２から露出した枠状導電体８６１の頂面８６１ｃに外部電極８４０が形成されないように、外部電極形成工程の前に、第２樹脂層８２２の第２樹脂層主面８２２ａにダイシングテープを貼り付けておくとよい。また、電子部品８１１の電極パッドにはんだバンプなどの接合部材が形成されている場合には、先述の接合層８５１ｂを形成する工程により、接合部８５１の接合層８５１ｂを形成しなくてもよい。
次に、第１実施形態にかかる電子装置Ａ１およびその製造方法の作用効果について説明する。
電子装置Ａ１によれば、第１樹脂層２１および第２樹脂層２２を備えている。第１樹脂層２１は、複数の配線層３２を介して、電子部品１１を支持している。第２樹脂層２２は、第１樹脂層２１の上に形成され、電子部品１１を覆っている。この構成によると、第１樹脂層２１が、電子部品１１を支持する支持部材であり、第２樹脂層２２が、電子部品１１を覆う保護部材である。したがって、支持部材と保護部材との熱膨張係数の差を低減することができる。特に、本実施形態においては、第１樹脂層２１の構成材料と第２樹脂層２２の構成材料とがともにエポキシ樹脂であるので、支持部材と保護部材との熱膨張係数の差がほとんどない。そのため、電子装置Ａ１の通電時に生じる電子部品１１からの発熱によって、支持部材（第１樹脂層２１）と保護部材（第２樹脂層２２）との界面における熱応力を緩和させることができる。よって、保護部材が支持部材から剥離することを抑制できるので、電子装置Ａ１の信頼性を向上できる。
電子装置Ａ１によれば、電子部品１１は、モールド成型によって形成された第１樹脂層２１に支持されている。本開示の電子装置Ａ１と異なる電子装置であって、たとえば特許文献１に記載の電子装置においては、電子部品１１は、半導体基板（シリコン基板）に支持されている。そのため、当該電子装置の底面に端子を設ける際、ＴＳＶ（Through-Silicon Via）と呼ばれる貫通電極を形成する必要がある。このＴＳＶの形成には、たとえばボッシュポロセスとよばれるエッチング技術によって貫通孔を形成する必要があるが、半導体基板が厚いほど、貫通孔の形成が困難である。よって、支持部材（半導体基板）を貫通する貫通電極の形成が困難である。一方、本実施形態によれば、電解めっきにより柱状導電体３１（柱状導電体８３１）を形成した後、モールド成型によって第１樹脂層２１（第１樹脂層８２１）を形成している。そのため、比較的容易に支持部材（第１樹脂層２１）を貫通する貫通電極（柱状導電体３１）を形成できる。したがって、支持部材として半導体基板を用いた場合よりも、電子装置Ａ１の製造が容易になる。
電子装置Ａ１によれば、第１樹脂層２１の第１樹脂層主面２１１には研削痕が形成されている。よって、第１樹脂層主面２１１には、当該研削痕により微細な凹凸が形成されている。この構成によると、アンカー効果によって、第１樹脂層２１と第２樹脂層２２との接着強度を向上させることができる。よって、保護部材（第２樹脂層２２）が支持部材（第１樹脂層２１）から剥離することを抑制できるので、電子装置Ａ１の信頼性を向上できる。
電子装置Ａ１によれば、各接合部５１は、絶縁層５１１を含んでいる。この構成によると、第１電子部品搭載工程時のリフローの熱により、接合層８５１ｂ（特に第３層５１２ｃに対応する部分）を溶融させたとき、当該接合層８５１ｂが意図せぬ部分に広がることを抑制することができる。したがって、意図せぬ短絡を抑制できるので、電子装置Ａ１の動作不良を抑制することができる。
電子装置Ａ１によれば、枠状導電体６１を備えている。枠状導電体６１は、金属製であって、平面視において電子部品１１を包囲する。この構成によると、枠状導電体６１が電磁シールドとして機能し、電子部品１１の側方からの電磁波を抑制することができる。よって、電子装置Ａ１の動作不良を抑制することができる。
以下に、本開示の電子装置およびその製造方法の、他の実施形態について、説明する。なお、先述の電子装置およびその製造方法と、同一あるいは類似の構成については、同じ符号を付して、その説明を省略する。
＜第２実施形態＞
図１８～図２１は、第２実施形態にかかる電子装置を示している。第２実施形態の電子装置Ａ２は、電子装置Ａ１と比較して、主に、電子部品１１と異なる電子部品１２を備えている点で異なる。
図１８は、電子装置Ａ２を示す平面図であって、封止樹脂２０を想像線（二点鎖線）で示している。図１９は、電子装置Ａ２を示す平面図であって、電子部品１１、封止樹脂２０、配線層３２、接合部５１および枠状導電体６１を想像線（二点鎖線）で示している。図２０は、図１８のＸＸ－ＸＸ線に沿う断面図である。図２１は、図２０の一部を拡大した部分拡大断面図である。
電子装置Ａ２は、図１８～図２１に示すように、電子部品１１，１２、封止樹脂２０（第１樹脂層２１および第２樹脂層２２）、複数の柱状導電体３１、複数の配線層３２，３３、複数の外部電極４０、複数の接合部５１，５２、枠状導電体６１および外部保護膜７１を備えている。よって、電子装置Ａ２は、図１８～図２１に示すように、電子装置Ａ１と比較して、電子部品１２、複数の配線層３３、複数の接合部５２および外部保護膜７１をさらに備えている。
電子部品１２は、電子部品１１とともに、電子装置Ａ２の機能中枢となる素子である。本実施形態において、電子部品１２は、電子部品１１と同様に、半導体を材料とする半導体素子である。電子部品１２は、電子部品１１と同様に、たとえばＬＳＩなどの集積回路（ＩＣ）、ＬＤＯなどの電圧制御用素子、オペアンプなどの増幅用素子、あるいは、トランジスタやダイオードなどのディスクリート部品のいずれであってもよい。なお、電子部品１２は、半導体材料を含んでいなくてもよい。このようなものには、いわゆる受動素子であって、たとえば抵抗器、インダクタ、キャパシタなどがある。電子部品１２は、平面視矩形状である。電子部品１２は、平面視において、電子部品１１よりも小さく、電子部品１１に完全に重なっている。電子部品１２は、ｚ方向において、電子部品１１よりも、ｚ１方向に位置する。なお、電子部品１２は、平面視において、電子部品１１よりも大きくてもよい。電子部品１２は、複数の接合部５２によって、複数の配線層３３に導通接合されている。電子部品１２は、表面実装されうる構造のものである。電子部品１２は、第１樹脂層２１に覆われている。電子部品１２が、特許請求の範囲に記載の「第２電子部品」に相当する。電子部品１２は、図２０に示すように、素子主面１２１および素子裏面１２２を有する。
素子主面１２１および素子裏面１２２は、ｚ方向において、離間し、かつ、反対側を向く。素子主面１２１は、ｚ２方向を向く。素子裏面１２２は、ｚ１方向を向く。素子主面１２１は、第１樹脂層２１に覆われている。素子裏面１２２には、複数の電極パッド（図示略）が形成されている。当該複数の電極パッドはそれぞれ、たとえばＡｌから構成される。複数の電極パッドは、電子部品１２における端子である。複数の電極パッドの数および位置は、図１８および図１９に示す態様に限定されない。素子主面１２１が、特許請求の範囲に記載の「第２素子主面」に相当する。
本実施形態において、複数の柱状導電体３１の各々は、各配線層３３の上に形成されている。各柱状導電体３１の柱状導電体裏面３１２は、各配線層３３に接している。本実施形態において、各柱状導電体３１の構成材料は、Ｃｕである。なお、各柱状導電体３１は、互いに積層された下地層およびめっき層を含んで構成されていてもよい。この場合、下地層は、Ｔｉ層およびＣｕ層を含んでおり、配線層３３の上にＴｉ層が形成され、当該Ｔｉ層の上にＣｕ層が形成されている。めっき層は、Ｃｕを含んでおり、下地層のＣｕ層の上に形成されている。
複数の配線層３３の各々は、電子部品１２と各柱状導電体３１とを導通させる。各配線層３３の構成材料は、互いに積層された下地層およびめっき層を含んで構成されている。下地層は、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００～８００ｎｍ程度である。めっき層は、たとえばＣｕを含んでおり、下地層よりも厚く設定されている。なお、各配線層３３の構成材料は、これに限定されない。また、各配線層３３の形成範囲は、図１８および図１９に示す態様に限定されない。配線層３３が、特許請求の範囲に記載の「第２配線層」に相当する。
各配線層３３は、配線層主面３３１および配線層裏面３３２を有している。配線層主面３３１および配線層裏面３３２は、ｚ方向において、離間し、かつ、互いに反対側を向く。配線層主面３３１は、ｚ２方向を向き、配線層裏面３３２は、ｚ１方向を向く。配線層主面３３１は、第１樹脂層２１に覆われている。各配線層主面３３１には、柱状導電体３１および接合部５２がそれぞれ１つずつ形成されている。配線層主面３３１は、その一部が柱状導電体裏面３１２に接する。配線層裏面３３２は、第１樹脂層２１（第１樹脂層裏面２１２）から露出している。本実施形態においては、配線層裏面３３２は、第１樹脂層裏面２１２と面一である。配線層裏面３３２は、その一部が外部電極４０に接する。配線層主面３３１および配線層裏面３３２が、特許請求の範囲に記載の「第２配線層主面」および「第２配線層裏面」にそれぞれ相当する。
本実施形態において、複数の外部電極４０は、複数の柱状導電体被覆部４１を含まず、複数の配線層被覆部４２を含んでいる。
各配線層被覆部４２は、各配線層裏面３３２の一部ずつを覆っている。各配線層被覆部４２は、各配線層裏面３３２に接する。本実施形態において、電子部品１１は、各接合部５１、各配線層３２、各柱状導電体３１および各配線層３３を介して、各配線層被覆部４２に導通する。また、電子部品１２は、各接合部５２および各配線層３３を介して、各配線層被覆部４２に導通する。よって、各配線層被覆部４２は、電子部品１１および電子部品１２の両方に導通する、電子装置Ａ２の端子である。配線層被覆部４２が、特許請求の範囲に記載の「第２配線層被覆部」に相当する。
複数の接合部５２の各々は、電子部品１２（詳細には、先述の電極パッド）と各配線層３３との間に介在する導電性接合材である。電子部品１２は、複数の接合部５２により複数の配線層３３に固着され、各配線層３３に搭載された構成となっている。あわせて、複数の接合部５２により、電子部品１２と複数の配線層３３との導通が確保される。本実施形態においては、接合部５２は、図２１に示すように、絶縁層５２１および接合層５２２を含んでいる。
絶縁層５２１は、図２１に示すように、各配線層３３の上にそれぞれに形成されている。絶縁層５２１は、絶縁層５１１と同様に構成されている。絶縁層５２１は、平面視において、中央に開口した枠状である。絶縁層５２１は、平面視において矩形環状を呈する。なお、絶縁層５２１の平面視形状は、矩形環状に限定されず、円環状、楕円環状あるいは多角環状であってもよい。絶縁層５２１は、平面視において、接合層５２２を囲んでいる。絶縁層５２１の構成材料は、たとえばポリイミド樹脂であるが、これに限定されない。
接合層５２２は、電子部品１２と各配線層３３とを導通接合する。接合層５２２は、配線層３３（配線層主面３３１）の上に形成されている。接合層５２２は、接合層５２２と同様に構成されている。具体的には、接合層５２２は、絶縁層５２１の開口した部分の表面を覆っている。本実施形態において、各接合層５２２は、一部が絶縁層５２１の開口部分に充填されている。本実施形態においては、各接合層５２２は、図２１に示すように、互いに積層された第１層５２２ａ、第２層５２２ｂおよび第３層５２２ｃから構成される。第１層５２２ａ、第２層５２２ｂおよび第３層５２２ｃはそれぞれ、各接合部５１の接合層５１２における第１層５１２ａ、第２層５１２ｂおよび第３層５１２ｃとそれぞれ同様に構成されている。
外部保護膜７１は、絶縁性を有する樹脂膜である。外部保護膜７１の構成材料は、たとえばポリマー樹脂である。ポリマー樹脂としては、ポリイミド樹脂やフェノール樹脂などがある。なお、外部保護膜７１の構成材料は、絶縁性を有する樹脂材料であれば、これらに限定されない。外部保護膜７１は、少なくとも、外部電極４０の配線層被覆部４２から露出する配線層裏面３３２を覆っている。本実施形態においては、外部保護膜７１は、外部電極４０の配線層被覆部４２から露出する配線層裏面３３２および第１樹脂層裏面２１２の全面を覆っている。外部保護膜７１が、特許請求の範囲に記載の「保護膜」に相当する。
次に、第２実施形態にかかる電子装置Ａ２の製造方法の一例について、図２２～図２９を参照して、説明する。図２２～図２９は、電子装置Ａ２の製造方法にかかる一工程を示す断面図である。なお、第２実施形態にかかる各工程のうち、第１実施形態と同一あるいは類似の工程においては、先述の工程を参照して、その説明を省略する。
まず、第１実施形態における支持基板用意工程と同様に、支持基板８００を用意する。
次いで、図２２～図２６に示すように、配線層８３３、接合部８５２および柱状導電体８３１を形成する。配線層８３３、接合部８５２および柱状導電体８３１が、電子装置Ａ２の配線層３２、接合部５２および柱状導電体３１にそれぞれ対応する。これらを形成する工程には、次に示す５つの工程がある。
１つ目の工程では、図２２に示すように、下地層８９１ａを形成する。下地層８９１ａの形成は、たとえばスパッタリング法による。下地層８９１ａを形成する工程では、支持基板主面８０１の全面を覆うＴｉ層を形成した後、Ｔｉ層に接するＣｕ層を形成する。下地層８９１ａは、互いに積層されたＴｉ層およびＣｕ層から形成される。
２つ目の工程では、図２３に示すように、めっき層８９１ｂを形成する。めっき層８９１ｂの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９１ｂを形成する工程では、下地層８９１ａの全面を覆うように、感光性レジストを塗布して、当該感光性レジストに対して露光および現像を行うことによって、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、下地層８９１ａの一部（めっき層８９１ｂを形成する部分）がレジストパターンから露出する。続いて、下地層８９１ａを導電経路とした電解めっきにより、レジストパターンから露出する下地層８９１ａの上にめっき層８９１ｂを析出させる。本実施形態においては、めっき層８９１ｂとして、たとえばＣｕを含む金属層を析出させる。このとき、めっき層８９１ｂは、下地層８９１ａと一体的に形成される。その後、本工程において形成したレジスト層をすべて除去する。これにより、図２３に示すめっき層８９１ｂが形成される。このめっき層８９１ｂとめっき層８９１ｂに覆われた下地層８９１ａが、後に、配線層８３３となる。配線層８３３は、電子装置Ａ２の配線層３３に対応する。
３つ目の工程では、図２４に示すように、接合部８５２を形成する。本実施形態においては、接合部８５２として、絶縁層８５２ａおよび接合層８５２ｂを形成する。絶縁層８５２ａを形成する工程では、めっき層８９１ｂの全面およびめっき層８９１ｂから露出する下地層８９１ａの全面を覆うように感光性ポリイミドを塗布する。この感光性ポリイミドは、たとえばスピンコータを用いて塗布される。そして、塗布した感光性ポリイミドに対して露光・現像を行うことにより、枠状の絶縁層８５２ａを形成する。続いて、接合層８５２ｂを形成する工程では、まず、この接合層８５２ｂを形成するためのレジストパターンを形成する。このレジストパターンの形成においては、感光性レジストを塗布し、塗布した感光性レジストに対して露光・現像を行うことにより、レジスト層のパターニングを行う。これにより、レジストパターンが形成され、めっき層８９１ｂの一部（接合層８５２ｂを形成する部分）が当該レジストパターンから露出する。この露出した部分は、平面視において、枠状の絶縁層８５２ａの内方に位置する。そして、下地層８９１ａおよびめっき層８９１ｂを導電経路とした電解めっきにより、レジストパターンから露出するめっき層８９１ｂの上に、接合層８５２ｂを析出させる。本実施形態においては、接合層８５２ｂとして、Ｃｕを含む金属層、Ｎｉを含む金属層およびＳｎを含む合金層を順次積層させる。このＳｎを含む合金層は、たとえばＳｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだである。その後、本工程において形成したレジストパターンを除去する。これにより、図２４に示す、絶縁層８５２ａおよび接合層８５２ｂを含む接合部８５２が形成される。接合部８５２は、電子装置Ａ２の接合部５２に対応する。
４つ目の工程では、図２５に示すように、めっき層８９１ｃを形成する。めっき層８９１ｃの形成は、たとえば、フォトリソグラフィによるレジストパターンの形成および電解めっきによる。めっき層８９１ｃの形成は、めっき層８９１ｂの形成と同様に行われる。具体的には、めっき層８９１ｃを形成する工程では、めっき層８９１ｃを形成するためのレジストパターンを形成する。これにより、形成されたレジストパターンから、めっき層８９１ｂの一部（めっき層８９１ｃを形成する部分）が露出する。続いて、下地層８９１ａおよびめっき層８９１ｂを導電経路とした電解めっきにより、レジストパターンから露出するめっき層８９１ｂの上にめっき層８９１ｃを析出させる。本実施形態においては、めっき層８９１ｃとして、たとえばＣｕを含む金属層を析出させる。その後、本工程において形成されたレジストパターンを除去する。これにより、図２５に示すめっき層８９１ｃが形成される。本実施形態においては、めっき層８９１ｃが、柱状導電体８３１となる。
５つ目の工程では、図２６に示すように、不要な下地層８９１ａを除去する。本実施形態においては、めっき層８９１ｂに覆われていない下地層８９１ａが、不要な下地層８９１ａとして除去される。不要な下地層８９１ａの除去は、先述の不要な下地層８９０ａの除去と同様に、ウェットエッチングにより行われる。この不要な下地層８９１ａを除去する工程を経ることで、図２６に示すように、めっき層８９１ｂおよびこれに覆われた下地層８９１ａによって、配線層８３３が形成される。なお、図２７～図２９においては、めっき層８９１ｂおよびこれに覆われた下地層８９１ａを配線層８３３として一体的に示し、めっき層８９１ｃを、柱状導電体８３１として示す。
以上で示した、５つの工程を経ることで、図２６に示すように、配線層８３３、接合部８５２、および、柱状導電体８３１が形成される。なお、本実施形態においては、下地層８９１ａを形成する工程、めっき層８９１ｃを形成する工程および不要な下地層８９１ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第２配線層形成工程」に相当する。また、下地層８９１ａを形成する工程、めっき層８９１ｃを形成する工程および不要な下地層８９１ａを除去する工程を合わせた工程が、特許請求の範囲に記載の「第１導電体形成工程」に相当する。
次いで、図２７に示すように、電子部品８１２を搭載する。電子部品８１２が、電子装置Ａ２の電子部品１２に対応する。電子部品８１２は、ｚ２方向を向く素子主面８１２ａおよびｚ１方向を向く素子裏面８１２ｂを有しており、素子裏面８１２ｂには、電極パッド（図示略）が形成されている。電子部品８１２を搭載する工程（第２電子部品搭載工程）は、フリップチップボンディングにより行う。具体的には、電子部品８１２にフラックスを塗布した後、たとえばフリップチップボンダを用いて電子部品８１２を接合部８５２の上に仮付けする。このとき、接合部８５２は、配線層８３３と、電子部品８１２の素子裏面８１２ｂに形成された電極パッド（図示略）との間に介在した状態となる。その後、接合部８５２の接合層８５２ｂをリフローにより溶融させて、電極パッドと結合させる。そして、接合部８５２の接合層８５２ｂを冷却し固化させる。これにより、電子部品８１２が配線層８３３に搭載され、電子部品８１２の電極パッドと配線層８３３とが接合部８５２を介して導通する。
次いで、先述の電子装置Ａ１の製造方法と同様に、第１樹脂層形成工程、第１樹脂層研削工程、配線層８３２を形成する工程、接合部８５１を形成する工程、枠状導電体８６１を形成する工程、第１電子部品搭載工程、第２樹脂層形成工程、および、支持基板除去工程を行う（図６～図１５参考）。なお、本実施形態においては、先述の柱状導電体形成工程は、行わない。
次いで、図２８に示すように、外部保護膜８７１を形成する。外部保護膜８７１を形成する工程（外部保護膜形成工程）においては、配線層裏面８３３ｂの一部（後に外部電極８４０を形成する領域）を除いて、配線層裏面８３３ｂおよび第１樹脂層裏面８２１ｂに跨るように、ポリマー樹脂を形成する。本実施形態においては、ポリマー樹脂として、ポリイミド樹脂あるいはフェノール樹脂などを形成する。形成された外部保護膜８７１は、開口部８７１ａを有しており、当該開口部８７１ａから各配線層裏面８３３ｂの一部がそれぞれ露出する。
次いで、図２９に示すように、外部電極８４０を形成する。本実施形態における外部電極形成工程は、第１実施形態の外部電極形成工程と同様に、無電解めっきによる。これにより、外部保護膜８７１の開口部８７１ａから露出する各配線層裏面８３３ｂの一部に、Ｎｉ層、Ｐｄ層およびＡｕ層が順次積層される。よって、外部電極８４０は、Ｎｉ層、Ｐｄ層およびＡｕ層が積層された構造である。
次いで、第１実施形態と同様に、第２樹脂層研削工程を経て、個片化工程を行う。これにより、図１８～図２１に示す電子装置Ａ２が製造される。なお、先述の電子装置Ａ２の製造方法は、一例であって、これに限定されない。たとえば、電子部品８１２の電極パッドにはんだバンプなどの接合部材が形成されている場合には、先述の接合層８５２ｂを形成する工程により、接合部８５２の接合層８５２ｂを形成しなくてもよい。
次に、第２実施形態にかかる電子装置Ａ２およびその製造方法の作用効果について説明する。
電子装置Ａ２によれば、電子装置Ａ１と同様に、第１樹脂層２１および第２樹脂層２２を備えている。第１樹脂層２１は、複数の配線層３２を介して、電子部品１１を支持している。第２樹脂層２２は、第１樹脂層２１の上に形成され、電子部品１１を覆っている。したがって、第１実施形態と同様に、支持部材（第１樹脂層２１）と保護部材（第２樹脂層２２）との熱膨張係数の差を低減することができる。よって、第１実施形態と同様に、支持部材と保護部材との界面における熱応力を緩和できるので、保護部材が支持部材から剥離することを抑制できる。もって、電子装置Ａ２の信頼性を向上できる。
電子装置Ａ２によれば、その他、電子装置Ａ１と同一あるいは類似の構成によって、先述した電子装置Ａ１の効果と同じ効果を奏することができる。
電子装置Ａ２によれば、複数の電子部品１１，１２を備えている。電子部品１１は、第２樹脂層２２に覆われており、電子部品１２は、第１樹脂層２１に覆われている。第１樹脂層２１と第２樹脂層２２とは、ｚ方向に積層されている。よって、電子部品１１と電子部品１２とは、ｚ方向に多段実装された構造となっている。これにより、複数の電子部品１１，１２をｚ方向に重ねることが可能となるので、電子装置Ａ２の平面視寸法を小さくできる。また、各電子部品１１，１２は、第１樹脂層２１および第２樹脂層２２によって、多段実装されており、半導体基板を備えていない。そのため、半導体基板を加工する必要がないので、多段実装の形成が容易となる。
第２実施形態において、電子部品１２の構造は、先述のものに限定されない。図３０は、電子部品１２の構造が異なる場合の電子装置を示している。図３０は、このような変形例にかかる電子装置を示す断面図であって、図２０の断面に対応する。本変形例における電子部品１２は、図３０に示すように、ｘ方向の両端に電極が形成されたものである。このような構造の電子部品１２には、たとえばチップコンデンサやチップ抵抗器などがある。図３０においては、接合部５３によって、電子部品１２が各配線層８３３に接合されている。接合部５３は、はんだペーストあるいは銀ペーストなどの導電性接合材である。接合部５３には、フィレットが形成されている。
＜第３実施形態＞
図３１は、第３実施形態にかかる電子装置を示している。第３実施形態の電子装置Ａ３は、電子装置Ａ２と比較して、主に、素子主面１２１が第１樹脂層２１から露出している点で異なる。
図３１は、電子装置Ａ３を示す断面図であって、電子装置Ａ２における図２０の断面に対応する。
電子装置Ａ３において、電子部品１２の素子主面１２１は、第１樹脂層２１の第１樹脂層主面２１１から露出している。本実施形態においては、素子主面１２１と第１樹脂層主面２１１とは面一である。素子主面１２１を第１樹脂層主面２１１から露出させるには、たとえば、先述の第１樹脂層研削工程において、電子部品８１２の素子主面８１２ａが露出するまで、第１樹脂層８２１を研削すればよい。
素子保護膜７２は、絶縁性を有する被膜である。素子保護膜７２は、電子部品１２の素子主面１２１を覆っている。素子保護膜７２は、平面視において、電子部品１２に重なる。素子保護膜７２の構成材料は、外部保護膜７１と同様に、ポリマー樹脂である。なお、素子保護膜７２の構成材料は、これに限定されない。素子保護膜７２の形成は、たとえば、第１樹脂層研削工程後であって、下地層８９１ａを形成する工程の前に行われる。なお、素子保護膜７２の形成は、このタイミングに限定されない。本実施形態においては、電子装置Ａ３が素子保護膜７２を備えている場合を示すが、これを備えていなくてもよい。
次に、第３実施形態にかかる電子装置Ａ３およびその製造方法の作用効果について説明する。
電子装置Ａ３によれば、電子装置Ａ１と同様に、第１樹脂層２１および第２樹脂層２２を備えている。第１樹脂層２１は、複数の配線層３２を介して、電子部品１１を支持している。第２樹脂層２２は、第１樹脂層２１の上に形成され、電子部品１１を覆っている。したがって、第１実施形態と同様に、支持部材（第１樹脂層２１）と保護部材（第２樹脂層２２）との熱膨張係数の差を低減することができる。よって、第１実施形態と同様に、支持部材と保護部材との界面における熱応力を緩和できるので、保護部材が支持部材から剥離することを抑制できる。もって、電子装置Ａ３の信頼性を向上できる。
電子装置Ａ３によれば、その他、電子装置Ａ１，Ａ２と同一あるいは類似の構成によって、先述した電子装置Ａ１，Ａ２の効果と同じ効果を奏することができる。
電子装置Ａ３によれば、第１樹脂層研削工程において、電子部品８１２の素子主面８１２ａが露出するまで、第１樹脂層８２１を研削している。この構成によると、電子装置Ａ３のｚ方向の寸法を小さくできる。よって、電子装置Ａ３の小型化を図ることができる。
電子装置Ａ３によれば、電子部品１２の素子主面１２１を覆う素子保護膜７２を備えている。電子装置Ａ３において、電子部品１２の素子主面１２１が第１樹脂層２１から露出しているため、電子装置Ａ３の製造過程で、素子主面１２１に、何らかの導電体が意図せず形成される可能性がある。よって、電子部品１２に意図せぬ短絡が生じる虞がある。そこで、素子保護膜７２を形成することで、電子部品１２の全面が、第１樹脂層２１および素子保護膜７２によって覆われるため、電子部品１２の意図せぬ短絡を抑制することができる。よって、電子装置Ａ３の信頼性を向上できる。
以下に、本開示の電子装置におけるその他の変形例について説明する。以下に示す各変形例は、適宜組み合わせることが可能である。
本開示の電子装置は、第２樹脂層２２の第２樹脂層主面２２１の上に、金属製の被膜が形されていてもよい。図３２は、第１実施形態の電子装置Ａ１において、当該金属製の被膜（金属膜６２）を備えた場合を示している。図３２は、このような変形例にかかる電子装置を示す断面図であって、図３の断面に対応する。金属膜６２の構成材料は、たとえばＴｉ層、Ｃｕ層およびステンレス層が順に積層されたものである。金属膜６２の形成は、たとえばスパッタリングによる。なお、金属膜６２の構成材料および形成方法は、これに限定されない。金属膜６２は、枠状導電体６１の頂面６１３に接している。このように、金属膜６２を設けた場合、電子部品１１が完全に覆われるため、外部からの妨害電磁波を遮断することができる。なお、電子装置Ａ２，Ａ３においても、金属膜６２をさらに備えていてもよい。
本開示の電子装置において、各外部電極４０の構成は、第１実施形態ないし第３実施形態で示した構成に限定されない。たとえば、各外部電極４０は、球体状のはんだバンプ（はんだボール）であってもよい。図３３は、第１実施形態の電子装置Ａ１において、各外部電極４０をはんだボールで構成した場合を示している。図３３は、このような変形例にかかる電子装置を示す断面図であって、図３の断面に対応する。なお、電子装置Ａ２，Ａ３においても、各外部電極４０がはんだボールで構成されていてもよい。
本開示の電子装置において、各接合部５１の構成は、第１実施形態ないし第３実施形態で示した構成に限定されない。図３４～図３６は、第１実施形態の電子装置Ａ１において、接合部５１の構造が異なる場合の一例を示している。図３４～図３６は、各変形例にかかる電子装置を示す部分拡大断面図であって、図４の部分拡大断面図に対応する。なお、電子装置Ａ１に限らず、電子装置Ａ２，Ａ３においても、同様に構成できる。また、第２実施形態および第３実施形態で示した接合部５２においても、図３４～図３６のそれぞれに示す接合部５１と同様に構成してもよい。
図３４に示す接合部５１において、絶縁層５１１は、たとえば各配線層３２を覆うソルダーレジストである。絶縁層５１１は、各配線層３２の上の一部が開口している。接合層５１２は、一部が絶縁層５１１において開口した部分に充填されている。接合層５１２は、図３４に示すように、互いに積層された第１層５１２ａ、第２層５１２ｂ、第３層５１２ｃおよび第４層５１２ｄから構成される。第１層５１２ａは、互いに積層されたＴｉ層およびＣｕ層から構成される。当該Ｔｉ層が各配線層３２に接する。第１層５１２ａは、例えばスパッタリングにより形成されうる。第２層５１２ｂの構成材料は、Ｃｕを含む金属である。第３層５１２ｃの構成材料は、Ｎｉを含む金属である。第４層５１２ｄの構成材料は、たとえばＳｎを含む合金である。この合金を例示すると、Ｓｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだである。第２層５１２ｂ、第３層５１２ｃおよび第４層５１２ｄは、例えば電解めっきによりそれぞれ形成されうる。
図３５に示す接合部５１において、接合層５１２は、第１層５１２ａ、第３層５１２ｃおよび第４層５１２ｄから構成されている。つまり、図３４に示す態様と比較して、第２層５１２ｂを含んでいない。なお、絶縁層５１１は、図３４に示す態様と同じである。
図３６に示す接合部５１においては、絶縁層５１１を含んでおらず、接合層５１２から構成されている。接合層５１２は、たとえばＳｎを含む合金である。この合金は、たとえば、Ｓｎ－Ｓｂ系合金またはＳｎ－Ａｇ系合金などの鉛フリーはんだである。図３６において、電子部品１１の電極パッド１３を図示している。電極パッド１３は、互いに積層された第１層１３１および第２層１３２から構成される。第１層１３１は、たとえばＣｕを含む金属層であり、第２層１３２は、たとえばＮｉを含む金属層である。なお、図３６の変形例において、接合部５１に、絶縁層５１１を追加してもよい。
本開示の電子装置において、枠状導電体６１を備えていなくてもよい。図３７は、このような変形例にかかる電子装置を示している。図３７は、本変形例にかかる電子装置を示す断面図であって、図３の断面に対応する。なお、図３７は、第１実施形態の電子装置Ａ１において、枠状導電体６１を備えない場合を示しているが、電子装置Ａ２，Ａ３においても同様に構成できる。
本開示の電子装置において、電子部品１１の素子主面１１１が第２樹脂層２２の第２樹脂層主面２２１から露出していてもよい。図３８は、このような変形例にかかる電子装置を示している。図３８は、本変形例にかかる電子装置を示す断面図であって、図３の断面に対応する。なお、図３８は、第１実施形態の電子装置Ａ１において、素子主面１１１を第２樹脂層主面２２１から露出させた場合を示しているが、電子装置Ａ２，Ａ３においても同様に構成できる。たとえば、第２樹脂層研削工程において、電子部品８１１の素子主面８１１ａが露出するまで、第２樹脂層８２２を研削することで製造される。なお、本変形例においては、電子部品１１の素子主面１１１が、電子装置の外部に露出するため、当該素子主面１１１を覆う保護膜を形成しておくとよい。本変形例においては、電子部品１１の素子主面１１１が露出するまで、第２樹脂層２２を研削するため、第２樹脂層２２の厚さ（ｚ方向寸法）を小さくできる。したがって、電子装置の厚さ（ｚ方向寸法）を小さくできるので、電子装置の小型化を図ることができる。さらに、電子部品１１の素子主面１１１が第２樹脂層２２から露出しているので、電子部品１１からの熱の放熱性が向上できる。
本開示の電子装置において、配線層３２の形成範囲は、第１実施形態ないし第３実施形態で示した態様に限定されない。たとえば、電子部品１１の素子裏面１１２に形成された電極パッドの数や位置、および、電子装置の端子（外部電極４０）の数や位置などに応じて、適宜変更可能である。図３９および図４０は、第１実施形態の電子装置Ａ１において、配線層３２の形成範囲が異なる場合を示している。図３９および図４０は、このような変形例にかかる電子装置を示す平面図である。なお、図３９および図４０に示す態様は、一例であって、これらに限定されるものではない。図３９および図４０においては、電子部品１１には８つの電極パッドが形成されており、形成された電極パッドの数に応じて、適宜配線層３２の形成範囲を変えている。なお、電子装置Ａ２，Ａ３においても、配線層３２の形成範囲を適宜変更可能である。
本開示の電子装置において、配線層３３の形成範囲は、第２実施形態および第３実施形態で示した態様に限定されない。配線層３３の形成範囲は、先述の配線層３２と同様に、適宜変更可能である。たとえば、電子部品１１の電極パッドの数や位置、電子部品１２の電極パッドの数や位置、電子部品１１と電子部品１２との導通経路、および、電子装置の端子（外部電極４０）の数や位置などに応じて、適宜変更可能である。
本開示の電子装置において、電子部品１１と電子部品１２とは、平面視において重なっていなくてもよい。図４１は、このような変形例にかかる電子装置を示している。図４１は、当該電子装置を示す平面図であって、封止樹脂２０を想像線で示している。図４１に示す態様においては、平面視において、先述の通り、電子部品１１と電子部品１２とが重なっておらず、ｘ方向に並んでいる。また、図４１に示す態様においては、平面視において、電子部品１１と電子部品１２とが完全に重なっていない場合を示しているが、一部が重なり合う構成でもよい。
本開示の電子装置において、電子部品１１の数および電子部品１２の数は特に限定されない。図４２は、このような変形例にかかる電子装置を示している。図４２は、当該電子装置を示す平面図であって、第２実施形態の図１９に対応する。図４２に示す態様においては、２つの電子部品１２を備えており、各電子部品１２がそれぞれ各配線層３３に接合されている。なお、図４２においては、２つの電子部品１２を備えている場合を示したが、それ以上の電子部品１２を備えていてもよい。また、電子部品１１の数も２つ以上備えていてもよい。
本開示の電子装置において、外部電極４０の構成は、第１実施形態ないし第３実施形態で示した態様に限定されない。図４３は、外部電極４０が柱状導電体被覆部４１および配線層被覆部４２の両方を含んでいる場合を示している。図４４は、第２実施形態の電子装置Ａ２において、外部電極４０が配線層被覆部４２を含まず、柱状導電体被覆部４１を含んでいる場合を示している。図４３および図４４はともに、本変形例にかかる電子装置を示す断面図であって、図２０の断面に対応する。図４３に示す態様においては、柱状導電体３１が配線層３３の上に形成されておらず、電子部品１１と電子部品１２とが電子装置の内部で導通していない。電子部品１１は、接合部５１、配線層３２および柱状導電体３１を介して、柱状導電体被覆部４１（外部電極４０）に導通する。電子部品１２は、接合部５２および配線層３３を介して、配線層被覆部４２（外部電極４０）に導通する。よって、図４３に示す電子装置においては、柱状導電体被覆部４１は、電子部品１１に導通する端子であり、配線層被覆部４２は、電子部品１２に導通する端子である。図４４に示す態様においては、第１樹脂層２１の第１樹脂層主面２１１から第１樹脂層裏面２１２までｚ方向に貫通する第１の柱状導電体３１と、配線層３３の上に形成された第２の柱状導電体３１とを備えている。電子部品１１は、接合部５１、配線層３２および第１の柱状導電体３１を介して、柱状導電体被覆部４１（外部電極４０）に導通する。電子部品１２は、接合部５２、配線層３３、第２の柱状導電体３１、配線層３２および第１の柱状導電体３１を介して、柱状導電体被覆部４１（外部電極４０）に導通する。よって、図４４に示す電子装置においては、配線層被覆部４２（外部電極４０）は、電子部品１１および電子部品１２の両方に導通する端子である。
本開示の電子装置において、封止樹脂２０の構成は、第１実施形態ないし第３実施形態で示した態様に限定されず、第１樹脂層２１および第２樹脂層２２だけでなく、さらに１つ以上の樹脂層が積層された構成であってもよい。この場合、複数の樹脂層ごとに、各樹脂層を貫通する導電体、各樹脂層に覆われた電子部品、および、当該電子部品に導通する配線層を備えることで、電子装置Ａ２，Ａ３よりもさらなる多段実装構造を提供することができる。
本開示にかかる電子装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示の電子装置の各部の具体的な構成および本開示の電子装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
本開示にかかる電子装置およびその製造方法は、以下の付記に関する実施形態を含む。
［付記１］
第１方向において互いに反対側を向く第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、
前記第１方向において互いに反対側を向く第１導電体主面および第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、
前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、
前記第１方向において前記第１樹脂層主面と同じ側を向く第１素子主面および前記第１樹脂層裏面と同じ側を向く第１素子裏面を有し、前記第１配線層に導通接合された第１電子部品と、
前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記第１電子部品を覆う第２樹脂層と、
前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、を備えることを特徴とする電子装置。
［付記２］
前記第１樹脂層主面には、研削痕が形成されている、付記１に記載の電子装置。
［付記３］
前記第１導電体主面は、前記第１樹脂層主面に対して、窪んでいる、付記２に記載の電子装置。
［付記４］
前記第１方向において互いに反対側を向く第２配線層主面および第２配線層裏面を有する第２配線層をさらに備えており、
前記第２配線層裏面は、前記第１樹脂層裏面から露出している、付記１ないし付記３のいずれかに記載の電子装置。
［付記５］
前記第１電子部品と異なる第２電子部品をさらに備えており、
前記第２電子部品は、前記第２配線層に導通接合され、少なくとも一部が前記第１樹脂層に覆われている、付記４に記載の電子装置。
［付記６］
前記第２電子部品は、前記第１素子主面と同じ方向を向く第２素子主面を有しており、
前記第２素子主面は、前記第１樹脂層主面と面一である、付記５に記載の電子装置。
［付記７］
前記外部電極は、前記第１導電体裏面を覆う第１導電体被覆部を含んでいる、
付記１ないし付記６のいずれかに記載の電子装置。
［付記８］
前記外部電極は、前記第２配線層裏面の一部を覆う第２配線層被覆部を含んでいる、付記４ないし付記６のいずれかに記載の電子装置。
［付記９］
前記第２配線層裏面のうち前記外部電極から露出する部分を覆う保護膜をさらに備えている、付記８に記載の電子装置。
［付記１０］
前記第１導電体裏面は、前記第２配線層主面に接している、付記８または付記９に記載の電子装置。
［付記１１］
前記第１電子部品と前記第１配線層とを接合する導電性接合層をさらに備えており、
前記第１配線層は、前記第１方向に見て、一部が前記第１電子部品に重なり、
前記導電性接合層は、前記第１素子裏面と前記第１配線層との間に介在する、付記１ないし付記１０のいずれかに記載の電子装置。
［付記１２］
前記第２樹脂層を前記第１方向に貫通する第２導電体をさらに備えており、
前記第２導電体は、前記第１方向に見て、前記第１電子部品の周囲に配置されている、付記１ないし付記１１のいずれかに記載の電子装置。
［付記１３］
前記第２導電体は、前記第１方向に見て、前記第１配線層から離間している、付記１２に記載の電子装置。
［付記１４］
前記第２導電体は、前記第１方向に見て、前記第１電子部品を包囲している、付記１３に記載の電子装置。
［付記１５］
前記第２導電体は、前記第１方向において前記第２樹脂層主面と同じ方向を向く第２導電体主面を有しており、
前記第２導電体主面は、前記第２樹脂層主面から露出している、付記１２ないし付記１４のいずれかに記載の電子装置。
［付記１６］
前記第１方向に見て、前記第１電子部品に重なり、かつ、前記第２樹脂層主面の上に形成された金属膜をさらに備えている、付記１５に記載の電子装置。
［付記１７］
前記金属膜は、前記第２導電体主面に接する、付記１６に記載の電子装置。
［付記１８］
前記第２導電体主面は、前記第２樹脂層主面に対して、窪んでいる、付記１５ないし付記１７のいずれかに記載の電子装置。
［付記１９］
前記第１電子部品は、半導体を材料とする半導体素子である、付記１ないし付記１８のいずれかに記載の電子装置。
［付記２０］
第１方向において互いに反対側を向く基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、
前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、
前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、
前記第１方向において前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形成する第１樹脂層研削工程と、
前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、
前記第１配線層の上に、第１電子部品を導通接合する第１電子部品搭載工程と、
前記第１配線層および前記第１電子部品を覆う第２樹脂層を形成する第２樹脂層形成工程と、
前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、
前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程と、を有することを特徴とする電子装置の製造方法。
［付記２１］
前記支持基板用意工程の後であり、前記第１導電体形成工程の前に、前記基板主面の一部を覆う第２配線層を形成する第２配線層形成工程をさらに有しており、
前記第１導電体形成工程では、前記第２配線層の上に、前記第１導電体を形成する、付記２０に記載の電子装置の製造方法。
［付記２２］
前記第２配線層の上に、第２電子部品を導通接合する第２電子部品搭載工程をさらに有する、付記２１に記載の電子装置の製造方法。
［付記２３］
前記第１樹脂層研削工程の後であって、前記第２樹脂層形成工程の前に、前記第１樹脂層の一部の上に、第２導電体を形成する第２導電体形成工程をさらに有している、
付記２０ないし付記２２のいずれかに記載の電子装置の製造方法。
Ａ１，Ａ２，Ａ３：電子装置
１１，１２，８１１，８１２：電子部品
１１１，１２１，８１１ａ，８１２ａ：素子主面
１１２，１２２，８１１ｂ，８１２ｂ：素子裏面
１３ ：電極パッド
１３１ ：第１層
１３２ ：第２層
２０ ：封止樹脂
２１，８２１：第１樹脂層
２１１，８２１ａ：第１樹脂層主面
２１２，８２１ｂ：第１樹脂層裏面
２１３ ：第１樹脂層側面
２２，８２２：第２樹脂層
２２１，８２２ａ：第２樹脂層主面
２２２ ：第２樹脂層裏面
２２３ ：第２樹脂層側面
３０ ：内部電極
３１，８３１：柱状導電体
３１１，８３１ａ：柱状導電体主面
３１２，８３１ｂ：柱状導電体裏面
３１３ ：柱状導電体側面
３２，８３２：配線層
３２１ ：配線層主面
３２１ａ ：凹部
３２２ ：配線層裏面
３３，８３３：配線層
３３１ ：配線層主面
３３２，８３３ｂ：配線層裏面
４０，８４０：外部電極
４１ ：柱状導電体被覆部
４２ ：配線層被覆部
５１，５２，５３，８５１，８５２：接合部
５１１，５２１，８５１ａ，８５２ａ：絶縁層
５１２，５２２，８５１ｂ，８５２ｂ：接合層
５１２ａ，５２２ａ：第１層
５１２ｂ，５２２ｂ：第２層
５１２ｃ，５２２ｃ：第３層
５１２ｄ ：第４層
６１，８６１：枠状導電体
６１１ ：内面
６１２ ：外面
６１３，８６１ｃ：頂面
６２ ：金属膜
７１，８７１：外部保護膜
８７１ａ ：開口部
７２ ：素子保護膜
８００ ：支持基板
８０１ ：支持基板主面
８０２ ：支持基板裏面
８９０ａ，８９１ａ：下地層
８９０ｂ，８９０ｃ，８９１ｂ，８９１ｃ：めっき層

Claims (27)

  1. 第１方向において互いに反対側を向く第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、
    前記第１方向において互いに反対側を向く第１導電体主面および第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、
    前記第１方向において前記第１樹脂層主面と同じ側を向く第１素子主面および前記第１樹脂層裏面と同じ側を向く第１素子裏面を有し、前記第１配線層に導通接合された第１電子部品と、
    前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記第１電子部品を覆う第２樹脂層と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、
    を備えており、
    前記第１導電体主面は、前記第１樹脂層主面に対して窪んでおり、
    前記第１配線層は、前記第１方向において前記第１導電体主面と同じ方向を向く第１配線層主面と、前記第１配線層主面から前記第１方向に窪む凹部とを有し、
    前記凹部は、前記第１方向に見て、前記第１導電体に重なる、
    ことを特徴とする電子装置。
  2. 前記第１樹脂層主面には、研削痕が形成されている、
    請求項１に記載の電子装置。
  3. 前記第１方向において互いに反対側を向く第２配線層主面および第２配線層裏面を有する第２配線層をさらに備えており、
    前記第２配線層裏面は、前記第１樹脂層裏面から露出している、
    請求項１または請求項２に記載の電子装置。
  4. 前記第１電子部品と異なる第２電子部品をさらに備えており、
    前記第２電子部品は、前記第２配線層に導通接合され、少なくとも一部が前記第１樹脂層に覆われている、
    請求項３に記載の電子装置。
  5. 前記第２電子部品は、前記第１素子主面と同じ方向を向く第２素子主面を有しており、
    前記第２素子主面は、前記第１樹脂層主面と面一である、
    請求項４に記載の電子装置。
  6. 前記外部電極は、前記第１導電体裏面を覆う第１導電体被覆部を含んでいる、
    請求項１ないし請求項５のいずれか一項に記載の電子装置。
  7. 前記外部電極は、前記第２配線層裏面の一部を覆う第２配線層被覆部を含んでいる、
    請求項３ないし請求項５のいずれか一項に記載の電子装置。
  8. 前記第２配線層裏面のうち前記外部電極から露出する部分を覆う保護膜をさらに備えている、
    請求項７に記載の電子装置。
  9. 前記第１導電体裏面は、前記第２配線層主面に接している、
    請求項７または請求項８に記載の電子装置。
  10. 前記第１電子部品と前記第１配線層とを接合する導電性接合層をさらに備えており、
    前記第１配線層は、前記第１方向に見て、一部が前記第１電子部品に重なり、
    前記導電性接合層は、前記第１素子裏面と前記第１配線層との間に介在する、
    請求項１ないし請求項９のいずれか一項に記載の電子装置。
  11. 前記第１方向に見て前記導電性接合層を囲む絶縁層をさらに備える、
    請求項１０に記載の電子装置。
  12. 前記第２樹脂層を前記第１方向に貫通する第２導電体をさらに備えており、
    前記第２導電体は、前記第１方向に見て、前記第１電子部品の周囲に配置されている、請求項１ないし請求項１１のいずれか一項に記載の電子装置。
  13. 前記第２導電体は、前記第１方向に見て、前記第１配線層から離間している、
    請求項１２に記載の電子装置。
  14. 前記第２導電体は、前記第１方向に見て、前記第１電子部品を包囲している、
    請求項１３に記載の電子装置。
  15. 前記第２導電体は、前記第１方向において前記第２樹脂層主面と同じ方向を向く第２導電体主面を有しており、
    前記第２導電体主面は、前記第２樹脂層主面から露出している、
    請求項１２ないし請求項１４のいずれか一項に記載の電子装置。
  16. 前記第１方向に見て、前記第１電子部品に重なり、かつ、前記第２樹脂層主面の上に形成された金属膜をさらに備えている、
    請求項１５に記載の電子装置。
  17. 前記金属膜は、前記第２導電体主面に接する、
    請求項１６に記載の電子装置。
  18. 前記第２導電体主面は、前記第２樹脂層主面に対して、窪んでいる、
    請求項１５ないし請求項１７のいずれか一項に記載の電子装置。
  19. 前記第２導電体は、前記第１樹脂層主面に接する、
    請求項１２ないし請求項１８のいずれか一項に記載の電子装置。
  20. 前記第１電子部品は、半導体を材料とする半導体素子である、
    請求項１ないし請求項１９のいずれか一項に記載の電子装置。
  21. 第１方向において互いに反対側を向く第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、
    前記第１方向において互いに反対側を向く第１導電体主面および第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、
    前記第１方向において前記第１樹脂層主面と同じ側を向く第１素子主面および前記第１樹脂層裏面と同じ側を向く第１素子裏面を有し、前記第１配線層に導通接合された第１電子部品と、
    前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記第１電子部品を覆う第２樹脂層と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、
    前記第１方向において互いに反対側を向く第２配線層主面および第２配線層裏面を有する第２配線層と、
    前記第１素子主面と同じ方向を向く第２素子主面を有する第２電子部品と、
    を備えており、
    前記第２配線層裏面は、前記第１樹脂層裏面から露出しており、
    前記第２電子部品は、前記第２配線層に導通接合され、少なくとも一部が前記第１樹脂層に覆われており、
    前記第２素子主面は、前記第１樹脂層主面と面一である、
    ことを特徴とする電子装置。
  22. 第１方向において互いに反対側を向く第１樹脂層主面および第１樹脂層裏面を有する第１樹脂層と、
    前記第１方向において互いに反対側を向く第１導電体主面および第１導電体裏面を有し、前記第１樹脂層を前記第１方向に貫通する第１導電体と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層と、
    前記第１方向において前記第１樹脂層主面と同じ側を向く第１素子主面および前記第１樹脂層裏面と同じ側を向く第１素子裏面を有し、前記第１配線層に導通接合された第１電子部品と、
    前記第１樹脂層主面と同じ方向を向く第２樹脂層主面および前記第１樹脂層主面に接する第２樹脂層裏面を有し、前記第１配線層および前記第１電子部品を覆う第２樹脂層と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極と、
    前記第１方向において互いに反対側を向く第２配線層主面および第２配線層裏面を有する第２配線層と、
    を備えており、
    前記第２配線層裏面は、前記第１樹脂層裏面から露出しており、
    前記外部電極は、前記第２配線層裏面の一部を覆う第２配線層被覆部を含んでいる、
    ことを特徴とする電子装置。
  23. 第１方向において互いに反対側を向く基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、
    前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、
    前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、
    前記第１方向において前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形成する第１樹脂層研削工程と、
    前記第１樹脂層研削工程後に、前記第１方向において、前記第１導電体主面を前記第１樹脂層主面に対して窪ませる工程と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、
    前記第１配線層の上に、第１電子部品を導通接合する第１電子部品搭載工程と、
    前記第１配線層および前記第１電子部品を覆う第２樹脂層を形成する第２樹脂層形成工程と、
    前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程と、
    を有することを特徴とする電子装置の製造方法。
  24. 前記支持基板用意工程の後であり、前記第１導電体形成工程の前に、前記基板主面の一部を覆う第２配線層を形成する第２配線層形成工程をさらに有しており、
    前記第１導電体形成工程では、前記第２配線層の上に、前記第１導電体を形成する、
    請求項２３に記載の電子装置の製造方法。
  25. 前記第２配線層の上に、第２電子部品を導通接合する第２電子部品搭載工程をさらに有する、
    請求項２４に記載の電子装置の製造方法。
  26. 前記第１樹脂層研削工程の後であって、前記第２樹脂層形成工程の前に、前記第１樹脂層の一部の上に、第２導電体を形成する第２導電体形成工程をさらに有している、
    請求項２３ないし請求項２５のいずれか一項に記載の電子装置の製造方法。
  27. 第１方向において互いに反対側を向く基板主面および基板裏面を有する支持基板を用意する支持基板用意工程と、
    前記基板主面の上に、第１導電体を形成する第１導電体形成工程と、
    前記第１導電体を覆う第１樹脂層を形成する第１樹脂層形成工程と、
    前記第１方向において前記基板主面が向く側から前記基板裏面が向く側に前記第１樹脂層を研削し、前記第１導電体の一部を前記第１樹脂層から露出させることで、各々が前記第１方向において前記基板主面と同じ側を向く第１導電体主面および第１樹脂層主面を形
    成する第１樹脂層研削工程と、
    前記第１樹脂層主面と前記第１導電体主面とに跨る第１配線層を形成する第１配線層形成工程と、
    前記第１配線層の上に、第１電子部品を導通接合する第１電子部品搭載工程と、
    前記第１配線層および前記第１電子部品を覆う第２樹脂層を形成する第２樹脂層形成工程と、
    前記支持基板を除去することで、前記第１方向において前記第１樹脂層主面と反対側を向く第１樹脂層裏面を露出させる支持基板除去工程と、
    前記第１樹脂層よりも前記第１樹脂層裏面が向く方向側に配置され、前記第１導電体に導通する外部電極を形成する外部電極形成工程と、
    を有しており、
    前記第１樹脂層研削工程の後であって、前記第２樹脂層形成工程の前に、前記第１樹脂層の一部の上に、第２導電体を形成する第２導電体形成工程をさらに有している、
    ことを特徴とする電子装置の製造方法。
JP2019032444A 2019-02-26 2019-02-26 電子装置および電子装置の製造方法 Active JP7269755B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019032444A JP7269755B2 (ja) 2019-02-26 2019-02-26 電子装置および電子装置の製造方法
CN201910988708.5A CN111613586B (zh) 2019-02-26 2019-10-17 电子装置及电子装置的制造方法
US16/704,961 US11417624B2 (en) 2019-02-26 2019-12-05 Electronic device having supporting resin and manufacturing method thereof
US17/811,530 US20220344300A1 (en) 2019-02-26 2022-07-08 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019032444A JP7269755B2 (ja) 2019-02-26 2019-02-26 電子装置および電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020136629A JP2020136629A (ja) 2020-08-31
JP7269755B2 true JP7269755B2 (ja) 2023-05-09

Family

ID=72140299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019032444A Active JP7269755B2 (ja) 2019-02-26 2019-02-26 電子装置および電子装置の製造方法

Country Status (3)

Country Link
US (2) US11417624B2 (ja)
JP (1) JP7269755B2 (ja)
CN (1) CN111613586B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021005888T5 (de) * 2020-12-16 2023-08-31 Rohm Co., Ltd. Halbleiterbauteil

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039227A (ja) 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP2007035825A (ja) 2005-07-26 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2008277569A (ja) 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015057805A (ja) 2013-08-12 2015-03-26 太陽誘電株式会社 回路モジュール及びその製造方法
JP2017220543A (ja) 2016-06-07 2017-12-14 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
JP2006013439A (ja) * 2004-05-21 2006-01-12 Matsushita Electric Ind Co Ltd 半導体素子実装構造体
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
JP2009094409A (ja) 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
JPWO2011118572A1 (ja) * 2010-03-23 2013-07-04 日本電気株式会社 半導体装置の製造方法
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
US10096552B2 (en) * 2017-01-03 2018-10-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6894754B2 (ja) * 2017-05-10 2021-06-30 ローム株式会社 半導体装置
JP7001445B2 (ja) * 2017-11-30 2022-01-19 ローム株式会社 半導体装置およびその製造方法
WO2019111873A1 (ja) * 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
JP7211757B2 (ja) * 2018-10-22 2023-01-24 新光電気工業株式会社 配線基板
KR102609137B1 (ko) * 2019-02-14 2023-12-05 삼성전기주식회사 반도체 패키지
KR20200114313A (ko) * 2019-03-28 2020-10-07 삼성전자주식회사 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039227A (ja) 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP2007035825A (ja) 2005-07-26 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2008277569A (ja) 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015057805A (ja) 2013-08-12 2015-03-26 太陽誘電株式会社 回路モジュール及びその製造方法
JP2017220543A (ja) 2016-06-07 2017-12-14 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
US11417624B2 (en) 2022-08-16
CN111613586A (zh) 2020-09-01
CN111613586B (zh) 2024-03-12
US20200273834A1 (en) 2020-08-27
US20220344300A1 (en) 2022-10-27
JP2020136629A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
JP5340789B2 (ja) 電子装置及びその製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5185885B2 (ja) 配線基板および半導体装置
WO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
JP6894754B2 (ja) 半導体装置
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
KR20140029268A (ko) 반도체 장치의 제조 방법
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP4494249B2 (ja) 半導体装置
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
JP7269755B2 (ja) 電子装置および電子装置の製造方法
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
JP2016136613A (ja) 半導体装置の製造方法および半導体装置
US8653661B2 (en) Package having MEMS element and fabrication method thereof
JP2020129637A (ja) 電子装置及び電子装置の製造方法
US11587877B2 (en) Semiconductor device in which peeling off of sealing resin from the wire is suppressed
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2004363319A (ja) 実装基板及び半導体装置
JP7416607B2 (ja) 半導体装置
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JP2019102651A (ja) 半導体装置および半導体装置の製造方法
JP3943037B2 (ja) 半導体装置の製造方法
WO2023090261A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7269755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150