JP7001445B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7001445B2
JP7001445B2 JP2017229957A JP2017229957A JP7001445B2 JP 7001445 B2 JP7001445 B2 JP 7001445B2 JP 2017229957 A JP2017229957 A JP 2017229957A JP 2017229957 A JP2017229957 A JP 2017229957A JP 7001445 B2 JP7001445 B2 JP 7001445B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
frame
shaped body
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017229957A
Other languages
English (en)
Other versions
JP2019102573A (ja
Inventor
秀彰 ▲柳▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017229957A priority Critical patent/JP7001445B2/ja
Priority to US16/202,345 priority patent/US10658304B2/en
Publication of JP2019102573A publication Critical patent/JP2019102573A/ja
Application granted granted Critical
Publication of JP7001445B2 publication Critical patent/JP7001445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
たとえば、パワーモジュールなどの電力半導体装置に用いられるスイッチング素子は、より大きな電流に対して高速で作動することが求められている。周辺の電子機器から発せられた電磁波を受けると、スイッチング素子の作動に遅延が生じ、電力損失が大きくなる。逆に、スイッチング素子が作動すると電磁波が発せられ、周辺の電子機器に影響を与えるおそれがある。
特許文献１には、スイッチング素子である半導体素子、および電磁波遮蔽用導電体を備えた半導体装置の一例が開示されている。電磁波遮蔽用導電体は、半導体素子を覆い被さるように配置されている。電磁波遮蔽用導電体によって、半導体素子が受ける外部からの電磁波と、半導体素子から発せられる電磁波との双方を遮断することができる。電磁波遮蔽用導電体の例として、複数の金属ワイヤ、および複数の孔が設けられたリードフレームが開示されている。ただし、このような電磁波遮蔽用導電体を用いることは、半導体装置の小型化を阻害する。
特開２００５－３５３７１３号公報
本発明は上述の事情に鑑み、小型化を図りつつ、外部および半導体素子の少なくともいずれかから発せられる電磁波を遮断することが可能な半導体装置およびその製造方法を提供することをその課題とする。
本発明の第１の側面によれば、導電性を有する遮蔽層と、前記遮蔽層に積層され、かつ厚さ方向視において枠状である開口部を有する絶縁層と、厚さ方向視において前記開口部よりも内方に位置する前記絶縁層の領域に配置された配線層と、厚さ方向において互いに反対側を向く素子表面および素子裏面を有し、かつ前記素子裏面が前記配線層に対向するように前記配線層に搭載された半導体素子と、前記半導体素子とは離間して配置され、かつ前記配線層から厚さ方向において前記素子表面が向く側に起立する複数の柱状導電体と、前記開口部から露出する前記遮蔽層から厚さ方向において前記素子表面が向く側に起立し、かつ厚さ方向視において前記半導体素子および複数の前記柱状導電体の外周を取り囲む、導電性を有する枠状体と、電気絶縁性を有し、かつ前記配線層および前記半導体素子を覆う封止樹脂と、を備え、前記枠状体は、外部接地端子に導通され得ることを特徴とする半導体装置が提供される。
本発明の実施において好ましくは、前記枠状体は、いずれかの前記柱状導電体に導通しており、前記枠状体に導通している前記柱状導電体は、前記外部接地端子に接続される。
本発明の実施において好ましくは、複数の前記柱状導電体、および前記枠状体は、いずれも同一の金属を含む。
本発明の実施において好ましくは、複数の前記柱状導電体、および前記枠状体は、いずれもＣｕを含む。
本発明の実施において好ましくは、前記封止樹脂は、前記素子表面と同方向を向く実装面を有し、各々の前記柱状導電体は、厚さ方向に起立する側面、および前記素子表面と同方向を向き、かつ前記側面に交差する端面、を有し、前記封止樹脂は、前記側面を覆い、前記端面は、前記実装面と面一である。
本発明の実施において好ましくは、前記枠状体は、厚さ方向に起立し、かつ前記半導体素子に対向する内周面、および前記内周面とは反対側を向く外周面、を有し、前記封止樹脂は、前記内周面および前記外周面の双方を覆っている。
本発明の実施において好ましくは、前記枠状体は、前記素子表面と同方向を向き、かつ前記内周面および前記外周面の双方に交差する頂面をさらに有し、前記頂面は、前記実装面と面一である。
本発明の実施において好ましくは、厚さ方向視において、前記封止樹脂は、前記遮蔽層および前記枠状体の双方の外周を取り囲んでいる。
本発明の実施において好ましくは、電気絶縁性を有し、かつ前記実装面および前記頂面の双方を覆う外部保護層をさらに備える。
本発明の実施において好ましくは、前記端面に導通し、かつ外部に露出する端子を備える。
本発明の実施において好ましくは、前記端子は、積層されためっき層から構成される。
本発明の実施において好ましくは、前記端子は、はんだボールから構成される。
本発明の実施において好ましくは、前記素子裏面には、電極が設けられており、前記配線層と前記電極との間に位置し、かつ前記配線層および前記半導体素子を相互に導通させる接合層をさらに備える。
本発明の実施において好ましくは、電気絶縁性を有するとともに、厚さ方向視において前記接合層を取り囲み、かつ前記配線層の少なくとも一部を覆う内部保護層をさらに備える。
本発明の実施において好ましくは、厚さ方向において前記遮蔽層に接する基板をさらに備え、前記基板は、真性半導体材料からなる基材と、前記基材と前記遮蔽層との間に介在する絶縁膜を有する。
本発明の実施において好ましくは、前記基材は、Ｓｉからなる。
本発明の第２の側面によれば、基材に導電性を有する遮蔽層を積層させる工程と、前記遮蔽層に絶縁層を積層させる工程と、厚さ方向視において枠状である開口部を前記絶縁層に形成する工程と、厚さ方向視において前記開口部よりも内方に位置する前記絶縁層の領域に、配線層を形成する工程と、前記開口部から厚さ方向に起立し、かつ導電性を有する枠状体、および前記配線層から厚さ方向に起立する複数の柱状導電体、を形成する工程と、前記配線層に半導体素子を搭載する工程と、を備え、前記枠状体および複数の前記柱状導電体を形成する工程では、いずれかの前記柱状導電体が前記枠状体につながった状態で、前記枠状体および複数の前記柱状導電体が電解めっきにより同時に形成されることを特徴としている。
本発明の実施において好ましくは、前記半導体素子を搭載する工程の後に、前記配線層、前記半導体素子、複数の前記柱状導電体、および前記枠状体を覆う封止樹脂を形成する工程と、厚さ方向において前記封止樹脂の一部を除去することによって、各々の前記柱状導電体の一部、および前記枠状体の一部、の双方を前記封止樹脂から露出させる工程と、をさらに備える。
本発明にかかる半導体装置およびその製造方法によれば、小型化を図りつつ、外部および半導体素子の少なくともいずれかから発せられる電磁波を遮断することが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる半導体装置の斜視図（封止樹脂および外部保護層を透過）である。 図１に示す半導体装置の平面図である。 図２に対して、封止樹脂、外部保護層および端子を透過した平面図である。 図３に対して、枠状体および半導体素子を透過した平面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の右側面図である。 図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図７の部分拡大図である。 図７の部分拡大図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する平面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 本発明の第２実施形態にかかる半導体装置の平面図（封止樹脂および外部保護層を透過）である。 図２９のＸＸＸ－ＸＸＸ線に沿う断面図である。 本発明の第３実施形態にかかる半導体装置の平面図である。 図３１に対し、第２保護層および端子を透過した平面図である。 図３２に対し、再配線層を透過した平面図である。 図３３に対し、封止樹脂および第１保護層を透過した平面図である。 図３４のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。 図３４のＸＸＸＶＩ－ＸＸＸＶＩ線に沿う断面図である。 図３５の部分拡大図である。
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図１１に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、遮蔽層１２、絶縁層１３、配線層２１、半導体素子３１、複数の柱状導電体２２、枠状体２３および封止樹脂４１を備える。これらに加え、半導体装置Ａ１０は、基板１１、接合層３２、内部保護層３３、外部保護層４２および端子５０をさらに備える。
ここで、図１は、透過した封止樹脂４１および外部保護層４２の外形を想像線（二点鎖線）で示している。図４は、透過した半導体素子３１の周縁を想像線で示している。図７および図８は、それぞれ図３に示す一点鎖線に沿った断面図である。図１０は、図７に示す接合層３２の周辺を拡大している。図１１は、図７に示す遮蔽層１２と枠状体２３との境界周辺を拡大している。
これらの図に示す半導体装置Ａ１０は、様々な電子機器の配線基板に表面実装される樹脂パッケージ形式によるものである。ここで、本発明にかかる特許請求の範囲に記載されている「厚さ方向」とは、半導体素子３１の厚さ方向ｚを指す。また、本発明にかかる特許請求の範囲に記載されている「厚さ方向視」を、以下の説明では単に「平面視」と呼ぶ。図１～図４に示すように、半導体装置Ａ１０は、平面視において矩形状である。さらに、説明の便宜上、厚さ方向ｚに対して直交し、かつ平面視における半導体装置Ａ１０の長辺方向を、「第１方向ｘ」と呼ぶ。あわせて、厚さ方向ｚおよび第１方向ｘの双方に対して直交し、かつ平面視における半導体装置Ａ１０の短辺方向を「第２方向ｙ」と呼ぶ。
基板１１は、図１～図９（図２～図４を除く）に示すように、遮蔽層１２、絶縁層１３、配線層２１、半導体素子３１、複数の柱状導電体２２、枠状体２３および封止樹脂４１を搭載する半導体装置Ａ１０の台座に相当する。基板１１は、基材１１１および絶縁膜１１２を有する。基材１１１は、真性半導体材料からなる。半導体装置Ａ１０では、当該真性半導体材料は、Ｓｉ（シリコン）である。絶縁膜１１２は、厚さ方向ｚにおいて基材１１１の片側を被覆している。絶縁膜１１２は、電気絶縁性を有する。半導体装置Ａ１０では、絶縁膜１１２の組成は、ＳｉＯ2である。
遮蔽層１２は、図５～図９に示すように、絶縁膜１１２に接している。絶縁膜１１２は、厚さ方向ｚにおいて基材１１１と遮蔽層１２との間に介在している。遮蔽層１２は、導電性を有する。図１０および図１１に示すように、半導体装置Ａ１０では、遮蔽層１２は、下地層１２１と、下地層１２１に積層されためっき層１２２とから構成される。下地層１２１は、積層されたＴｉ（チタン）層およびＣｕ（銅）層から構成される。これらのうち、Ｔｉ層が絶縁膜１１２に接している。めっき層１２２の組成は、Ｃｕである。
絶縁層１３は、図１～図９（図２および図３を除く）に示すように、遮蔽層１２に積層されている。絶縁層１３は、電気絶縁性を有する。半導体装置Ａ１０では、絶縁層１３は、遮蔽層１２のめっき層１２２に接している。図４に示すように、絶縁層１３は、厚さ方向ｚに貫通し、かつ平面視において枠状である開口部１３１を有する。半導体装置Ａ１０では、絶縁層１３の組成は、感光性ポリイミドである。絶縁層１３の組成は、この他にＳｉ３Ｎ４でもよい。また、半導体装置Ａ１０では、平面視において、絶縁層１３の外周縁は、遮蔽層１２の周縁に重なっている。
配線層２１は、図１～図９（図２、図５および図６を除く）に示すように、平面視において開口部１３１よりも内方に位置する絶縁層１３の領域に配置されている。配線層２１は、半導体素子３１を搭載するとともに、半導体素子３１と複数の柱状導電体２２との導電経路を構成している。図１０および図１１に示すように、半導体装置Ａ１０では、配線層２１は、下地層２１１と、下地層２１１に積層されためっき層２１２とから構成される。下地層２１１は、積層されたＴｉ層およびＣｕ層から構成される。これらのうち、Ｔｉ層が絶縁層１３に接している。めっき層１２２の組成は、Ｃｕである。配線層２１は、絶縁層１３により遮蔽層１２とは電気絶縁がされている。
半導体素子３１は、図１～図９（図２、図５および図６を除く）に示すように、配線層２１に搭載されている。半導体装置Ａ１０に搭載される半導体素子３１は、外部からの電磁波の影響を受けて誤作動が発生するおそれがある素子や、自己から発せられる電磁波により周辺の電子機器に影響を与えるおそれがある素子であれば、いずれでもよい。このような半導体素子３１として、たとえば電力半導体装置に用いられるスイッチング素子が挙げられる。半導体素子３１は、厚さ方向ｚにおいて互いに反対側を向く素子表面３１１および素子裏面３１２を有する。素子表面３１１は、図７～図９の上方を向く。素子裏面３１２は、図７～図９の下方を向き、かつ配線層２１に対向している。図１０に示すように、素子裏面３１２には、電極３１２Ａが複数設けられている。電極３１２Ａは、半導体素子３１に形成された回路（図示略）の外部端子である。電極３１２Ａの組成は、たとえばＡｌ（アルミニウム）である。
接合層３２は、図７～図１０に示すように、厚さ方向ｚにおいて配線層２１と素子裏面３１２に設けられた電極３１２Ａとの間に位置している。接合層３２は、配線層２１および電極３１２Ａの双方に接している。接合層３２は、導電性を有する。このため、接合層３２は、配線層２１および半導体素子３１を相互に導通させる。半導体装置Ａ１０では、接合層３２は、積層されたＮｉ（ニッケル）層およびＳｎ（錫）合金層から構成される。Ｎｉ層が配線層２１に接し、Ｓｎ合金層が電極３１２Ａに接している。Ｓｎ合金層の主たる組成は、たとえばＳｎ－Ａｇ（銀）合金や、Ｓｎ－Ｓｂ（アンチモン）合金などが挙げられる。
内部保護層３３は、図４に示すように、平面視において接合層３２を取り囲み、かつ配線層２１の少なくとも一部を覆っている。内部保護層３３は、電気絶縁性を有する。半導体装置Ａ１０では、絶縁層１３の組成は、感光性ポリイミドである。内部保護層３３は、厚さ方向ｚに貫通する開口部３３１を有する。平面視において、接合層３２は、開口部３３１に収容された構成となっている。
複数の柱状導電体２２は、図１～図９（図２、図５および図６を除く）に示すように、各々が配線層２１から厚さ方向ｚにおいて素子表面３１１が向く側に起立している。複数の柱状導電体２２は、いずれも半導体素子３１とは離間して配置されている。半導体装置Ａ１０では、柱状導電体２２は、角柱状である。複数の柱状導電体２２は、いずれもＣｕを含む金属をその組成としている。半導体装置Ａ１０では、複数の柱状導電体２２の組成は、いずれもＣｕである。各々の柱状導電体２２は、側面２２１および端面２２２を有する。側面２２１は、厚さ方向ｚに起立している。半導体装置Ａ１０では、各々の柱状導電体２２の側面２２１は、４つの平面領域を有する。端面２２２は、素子表面３１１と同方向を向き、かつ側面２２１に交差している。
枠状体２３は、図１～図９（図４を除く）に示すように、絶縁層１３の開口部１３１から露出する遮蔽層１２から厚さ方向ｚにおいて素子表面３１１が向く側に起立している。平面視において、枠状体２３は、半導体素子３１および複数の柱状導電体２２の外周を取り囲んでいる。平面視における枠状体２３の外周縁および内周縁は、ともに矩形状である。枠状体２３は、導電性を有し、かつ遮蔽層１２に導通している。
図１１に示すように、半導体装置Ａ１０では、枠状体２３は、下地部２３Ａおよび一般部２３Ｂから構成される。下地部２３Ａは、開口部１３１と、開口部１３１から露出する遮蔽層１２との双方に接している。下地部２３Ａの組成は、配線層２１の下地層２１１と同一である。一般部２３Ｂは、下地部２３Ａに接するとともに、枠状体２３の大半を構成している。一般部２３Ｂは、Ｃｕを含む金属をその組成としている。このため、複数の柱状導電体２２、および枠状体２３は、いずれも同一の金属を含む。半導体装置Ａ１０では、一般部２３Ｂの組成は、Ｃｕである。
また、図１～図９（図４～図６を除く）に示すように、枠状体２３は、内周面２３１、外周面２３２および頂面２３３を有する。内周面２３１は、厚さ方向ｚに起立し、かつ半導体素子３１に対向している。半導体装置Ａ１０では、内周面２３１は、４つの領域を有する。外周面２３２は、厚さ方向ｚに起立し、かつ内周面２３１とは反対側を向く。半導体装置Ａ１０では、外周面２３２は、４つの領域を有する。頂面２３３は、素子表面３１１と同方向を向き、かつ内周面２３１および外周面２３２の双方に交差している。頂面２３３は、枠状であり、かつ各々の柱状導電体２２の端面２２２と面一である。
封止樹脂４１は、図１～図９（図３および図４を除く）に示すように、配線層２１および半導体素子３１を覆っている。半導体装置Ａ１０では、封止樹脂４１は、さらに各々の柱状導電体２２の端面２２２と、枠状体２３の内周面２３１および外周面２３２の双方とを覆っている。封止樹脂４１は、電気絶縁性を有する。封止樹脂４１は、たとえば黒色のエポキシ樹脂である。封止樹脂４１は、素子表面３１１と同方向を向く実装面４１１を有する。半導体装置Ａ１０を配線基板に実装したとき、実装面４１１は、当該配線基板に対向する。実装面４１１は、端面２２２と、枠状体２３の頂面２３３との双方と面一である。
図１、図５および図６に示すように、封止樹脂４１は、平面視において遮蔽層１２および枠状体２３の双方の外周を取り囲んでいる。このため、半導体装置Ａ１０では、その側方から遮蔽層１２が外部に露出しない構成となっている。
外部保護層４２は、図１～図９（図３および図４を除く）に示すように、封止樹脂４１の実装面４１１と、枠状体２３の頂面２３３との双方を覆っている。外部保護層４２は、厚さ方向ｚに貫通する複数の開口部４２Ａを有する。各々の開口部４２Ａから、各々の柱状導電体２２の端面２２２が露出している。半導体装置Ａ１０では、平面視における開口部４２Ａの周縁は、矩形状である。外部保護層４２は、電気絶縁性を有する。半導体装置Ａ１０では、外部保護層４２の組成は、感光性ポリイミドである。
端子５０は、図１～図９（図３および図４を除く）に示すように、各々の柱状導電体２２の端面２２２に導通し、かつ外部に露出している。半導体装置Ａ１０を配線基板に実装したとき、端子５０は、当該配線基板において構成された配線に接続される。半導体装置Ａ１０では、端子５０は、端面２２２に接して配置されている。また、半導体装置Ａ１０では、端子５０は、端面２２２に積層されためっき層から構成される。当該めっき層は、たとえば積層されたＮｉ層、Ｐｄ（パラジウム）層およびＡｕ（金）層により構成される。なお、これらの金属層のうちＰｄ層は、当該めっき層の構成から省いてもよい。当該めっき層は、Ｎｉ層、Ｐｄ層、Ａｕ層の順に積層されており、Ｎｉ層が端面２２２に接している。
枠状体２３は、半導体装置Ａ１０が実装される配線基板などに設けられた外部接地端子に導通され得る。外部接地端子は、半導体装置Ａ１０の外部に置かれたグランド端子（ＧＮＤ）である。半導体装置Ａ１０では、枠状体２３は、いずれかの柱状導電体２２に導通している。図３および図８に示すように、図３の左上に位置している柱状導電体２２が枠状体２３に導通している。枠状体２３に導通している柱状導電体２２は、接続部２２Ａを有する。半導体装置Ａ１０では、接続部２２Ａは、柱状導電体２２の側面２２１、および枠状体２３の内周面２３１の双方に接している。半導体装置Ａ１０を配線基板に実装したとき、枠状体２３に導通している柱状導電体２２は、端子５０を介して外部接地端子に接続される。このため、半導体装置Ａ１０は、本構成によって枠状体２３が外部接地端子に導通され得る。
次に、図１２～図２８に基づき、半導体装置Ａ１０の製造方法の一例について説明する。
図１２～図２７の断面位置は、図８の断面位置に対応している。ここで、本発明にかかる特許請求の範囲に記載されている「厚さ方向」とは、半導体素子８３１の厚さ方向ｚを指す。また、本発明にかかる特許請求の範囲に記載されている「厚さ方向視」を、以下の説明では単に「平面視」と呼ぶ。なお、これらの図において示される「第１方向ｘ」は、図１～図１１において示される第１方向ｘと同一である。
最初に、図１２に示すように、厚さ方向ｚにおける基材８１１の片側に絶縁膜８１１Ａを形成する。基材８１１および絶縁膜８１１Ａが、半導体装置Ａ１０の基板１１を構成する基材１１１および絶縁膜１１２に相当する。基材８１１は、真性半導体材料からなる。半導体装置Ａ１０では、当該真性半導体材料は、Ｓｉである。このため、基材８１１は、半導体製造において用いられる一般的なＳｉウエハとすることができる。また、絶縁膜８１１Ａは、熱酸化法により形成される。このため、半導体装置Ａ１０では、絶縁膜８１１Ａの組成は、ＳｉＯ２である。
次いで、図１３に示すように、基材８１１に導電性を有する遮蔽層８１２を積層させる。遮蔽層８１２が、半導体装置Ａ１０の遮蔽層１２に相当する。半導体装置Ａ１０では、遮蔽層８１２は、下地層８１２Ａおよびめっき層８１２Ｂから構成される。下地層８１２Ａは、積層されたＴｉ層およびＣｕ層から構成される。下地層８１２Ａは、スパッタリング法により積層される。基材８１１に形成された絶縁膜８１１ＡにＴｉ層を積層させた後、Ｔｉ層の上にＣｕ層を積層させる。また、めっき層８１２Ｂの組成は、Ｃｕである。めっき層８１２Ｂは、下地層８１２Ａを導電経路とした電解めっきによって、下地層８１２ＡのＣｕ層の上に積層される。基材８１１に遮蔽層８１２を積層させた後、遮蔽層８１２の一部をエッチングにより除去する。除去対象となる遮蔽層８１２は、第１方向ｘおよび第２方向ｙの双方に沿った格子状の部分である。遮蔽層８１２の一部が除去されることによって、基材８１１には、互いに離間した遮蔽層８１２の複数の領域が現れる。
次いで、図１４および図１５に示すように、遮蔽層８１２に絶縁層８１３を積層させた後、絶縁層８１３に開口部８１３Ａを形成する。絶縁層８１３が、半導体装置Ａ１０の絶縁層１３に相当する。半導体装置Ａ１０では、絶縁層８１３の組成は、感光性ポリイミドである。絶縁層８１３は、塗布により遮蔽層８１２に積層される。塗布にあたっては、たとえばスピンコータを用いる。また、開口部８１３Ａは、フォトリソグラフィの露光・現像を行うことにより形成される。開口部８１３Ａは、平面視において枠状である。開口部８１３Ａの形成の際、絶縁膜８１１Ａを直接覆う絶縁層８１３も除去される。このため、絶縁層８１３は、互いに離間した遮蔽層８１２の各々の領域に対応して積層される。絶縁層８１３の各々の領域の外周縁は、対応する遮蔽層８１２の領域の周縁に重なる。
次いで、図１６および図１７に示すように、平面視において開口部８１３Ａの内方に位置する絶縁層８１３の領域に、配線層８２１を形成する。配線層８２１が、半導体装置Ａ１０の配線層２１に相当する。半導体装置Ａ１０では、配線層８２１は、下地層８２１Ａおよびめっき層８２１Ｂから構成される。まず、図１６に示すように、遮蔽層８１２および絶縁層８１３が積層された基材８１１の片側の全体にわたって、下地層８２１Ａを形成する。下地層８２１Ａは、積層されたＴｉ層およびＣｕ層から構成される。下地層８２１Ａは、スパッタリング法により積層される。Ｔｉ層を積層させた後、Ｔｉ層の上にＣｕ層を積層させる。次いで、図１７に示すように、平面視において開口部８１３Ａの内方に位置する下地層８２１Ａの一部に、めっき層８２１Ｂを積層させる。めっき層８２１Ｂの組成は、Ｃｕである。めっき層８２１Ｂは、フォトリソグラフィにより下地層８２１Ａを覆うマスクを形成した後、下地層８２１Ａを導電経路とした電解めっきにより積層される。めっき層８２１Ｂを積層させた後、下地層８２１Ａを覆うマスクを除去する。
次いで、図１８に示すように、開口部８３３Ａを有し、少なくとも配線層８２１の一部を覆う内部保護層８３３を形成する。内部保護層８３３が、半導体装置Ａ１０の内部保護層３３に相当する。半導体装置Ａ１０では、内部保護層８３３の組成は、感光性ポリイミドである。内部保護層８３３および開口部８３３Ａは、配線層８２１に塗布された感光性ポリイミドに対して、フォトリソグラフィの露光・現像を行うことにより形成される。
次いで、図１９に示すように、内部保護層８３３の開口部８３３Ａに囲まれた接合層８３２を形成する。接合層８３２が、半導体装置Ａ１０の接合層３２に相当する。半導体装置Ａ１０では、積層されたＮｉ層およびＳｎ合金層から構成される。接合層８３２は、フォトリソグラフィにより下地層８２１Ａおよび配線層８２１を覆うマスクを形成した後、下地層８２１Ａを導電経路とした電解めっきにより形成される。接合層８３２の形成にあたっては、開口部８３３Ａに配線層８２１に接するＮｉ層を積層させた後、Ｎｉ層にＳｎ合金層を積層させる。接合層８３２を形成した後、下地層８２１Ａおよび配線層８２１を覆うマスクを除去する。
次いで、図２０に示すように、絶縁層８１３の開口部８１３Ａから厚さ方向ｚに起立し、かつ導電性を有する枠状体８２３、および配線層８２１から厚さ方向ｚに起立する複数の柱状導電体８２２を形成する。枠状体８２３が、半導体装置Ａ１０の枠状体２３に相当する。また、複数の柱状導電体８２２が、半導体装置Ａ１０の複数の柱状導電体２２に対応する。半導体装置Ａ１０では、枠状体８２３および複数の柱状導電体８２２の組成は、Ｃｕである。枠状体８２３および複数の柱状導電体８２２は、フォトリソグラフィにより下地層８２１Ａ、配線層８２１および接合層８３２を覆うマスクを形成した後、下地層８２１Ａおよび配線層８２１を導電経路とした電解めっきにより同時に形成される。これらが形成されたとき、いずれかの柱状導電体８２２が枠状体８２３につながった状態となる。枠状体８２３および複数の柱状導電体８２２を形成した後、下地層８２１Ａ、配線層８２１および接合層８３２を覆うマスクを除去する。
次いで、図２１に示すように、外部に露出した下地層８２１Ａをエッチングにより全て除去する。このとき、下地層８２１Ａに覆われていた絶縁膜８１１Ａおよび絶縁層８１３が外部に露出する。
次いで、図２２に示すように、配線層８２１に半導体素子８３１を搭載する。半導体素子８３１が、半導体装置Ａ１０の半導体素子３１に相当する。本工程では、フリップチップボンディングにより半導体素子８３１を搭載する。まず、フリップチップボンダを用いて、半導体素子８３１に設けられた電極８３１Ａを接合層８３２に仮付けする。そして、リフローにより接合層８３２を溶融させる。最後に、接合層８３２を冷却により固化させることによって、配線層８２１に半導体素子８３１が搭載される。
次いで、図２３に示すように、配線層８２１、半導体素子８３１、複数の柱状導電体８２２、および枠状体２３を覆う封止樹脂８４１を形成する。封止樹脂８４１が、半導体装置Ａ１０の封止樹脂４１に該当する。半導体装置Ａ１０では、封止樹脂８４１は、黒色のエポキシ樹脂である。封止樹脂８４１は、コンプレッション成型により形成される。
次いで、図２４に示すように、厚さ方向ｚにおいて封止樹脂８４１の一部を除去することによって、各々の柱状導電体８２２の一部、および枠状体８２３の一部の双方を封止樹脂８４１から露出させる。封止樹脂８４１の一部除去は、機械研削により行われる。本工程では、封止樹脂８４１の一部とともに、各々の柱状導電体８２２の一部、および枠状体８２３の一部の双方も除去される。封止樹脂８４１の一部が除去されたとき、封止樹脂８４１には、厚さ方向ｚを向く実装面８４１Ａが現れる。実装面８４１Ａから、各々の柱状導電体８２２の端面８２２Ａ、および枠状体８２３の端面８２３Ａの双方が露出する。
次いで、図２５の示すように、開口部８４２Ａを有し、かつ封止樹脂８４１の実装面８４１Ａ、および枠状体８２３の端面８２３Ａの双方を覆う外部保護層８４２を形成する。外部保護層８４２が、半導体装置Ａ１０の外部保護層４２に相当する。半導体装置Ａ１０では、内部保護層８３３の組成は、感光性ポリイミドである。外部保護層８４２および開口部８４２Ａは、実装面８４１Ａ、各々の柱状導電体８２２の端面８２２Ａ、および端面８２３Ａに塗布された感光性ポリイミドに対して、フォトリソグラフィの露光・現像を行うことにより形成される。これらの形成にあたっては、開口部８４２Ａから端面８２２Ａが露出するようにする。
次いで、図２６に示すように、各々の柱状導電体８２２の端面８２２Ａに導通する端子８５を形成する。端子８５が、半導体装置Ａ１０の端子５０に相当する。半導体装置Ａ１０では、端子８５は、外部保護層８４２の開口部８４２Ａから露出する端面８２２Ａに積層されためっき層である。当該めっき層は、無電解めっきにより形成される。端子８５の形成にあたっては、たとえばＮｉ層、Ｐｄ層、Ａｕ層の順に各金属層を積層させる。
次いで、図２７に示すように、厚さ方向ｚにおいて基材８１１の一部を除去する。基材８１１の一部除去は、機械研削により行われる。
最後に、図２８に示すように、切断線ＣＬに沿って基材８１１、絶縁膜８１１Ａ、封止樹脂８４１および外部保護層８４２を切断し、一つの半導体素子８３１を構成単位とする個片に分割する。切断方法には、たとえばプラズマダイシングが用いられる。切断線ＣＬは、第１方向ｘおよび第２方向ｙの双方に沿った格子状に設定される。本工程において分割された個片が半導体装置Ａ１０となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０およびその製造方法の作用効果について説明する。
半導体装置Ａ１０は、導電性を有する遮蔽層１２と、遮蔽層１２から厚さ方向ｚにおいて半導体素子３１の素子表面３１１が向く側に起立し、かつ導電性を有する枠状体２３とを備える。枠状体２３は、平面視において半導体素子３１および複数の柱状導電体２２の外周を取り囲んでおり、かつ外部接地端子に導通され得る。これにより、外部および半導体素子３１の少なくともいずれかから発せられる電磁波を遮断することが可能となる。また、枠状体２３が外部接地端子に導通され得る構成とすることによって、電磁波に起因した自己誘導により遮蔽層１２および枠状体２３に外部との電位差が生じた場合であっても、速やかに当該電位差を解消することができる。
半導体装置Ａ１０は、遮蔽層１２に対して絶縁層１３および配線層２１を介して、半導体素子３１が搭載された構成となっている。これにより、半導体装置Ａ１０の厚さ方向ｚにおける寸法を縮小することができる。また、半導体装置Ａ１０の枠状体２３は、厚さ方向ｚに起立しており、厚さ方向ｚに対して直交する方向に拡がる形状ではない。これにより、半導体装置Ａ１０の平面視寸法を縮小することができる。したがって、半導体装置Ａ１０の小型化を図ることが可能となる。
半導体装置Ａ１０では、枠状体２３と同方向に起立する複数の柱状導電体２２を備える。これにより、半導体素子３１の外周を枠状体２３が取り囲む構成であっても、半導体素子３１と外部の配線基板との導通経路を複数の柱状導電体２２により確保することができる。
半導体装置Ａ１０の枠状体２３は、いずれかの柱状導電体２２に導通しており、枠状体２３に導通している柱状導電体２２は、外部接地端子に接続される構成となっている。これにより、半導体装置Ａ１０において、枠状体２３と外部接地端子との導通経路を構成することができる。
枠状体２３は、厚さ方向に起立し、かつ半導体素子３１に対向する内周面２３１、および内周面２３１とは反対側を向く外周面２３２と、を有する。内周面２３１および外周面２３２は、ともに封止樹脂４１に覆われている。これにより、枠状体２３は、厚さ方向ｚに対して直交する方向において封止樹脂４１に挟まれた構成となる。したがって、枠状体２３を封止樹脂４１により保護しつつ、厚さ方向ｚに対して直交する方向における枠状体２３の変位を抑制することができる。
半導体装置Ａ１０では、平面視において封止樹脂４１が遮蔽層１２および枠状体２３の双方の外周を取り囲んでいる。これにより、半導体装置Ａ１０の側方から遮蔽層１２および枠状体２３が外部に露出しない。したがって、半導体装置Ａ１０の静電耐圧を向上させることができる。
半導体装置Ａ１０は、電気絶縁性を有し、かつ封止樹脂４１の実装面４１１、および枠状体２３の頂面２３３の双方を覆う外部保護層４２を備える。これにより、半導体装置Ａ１０を配線基板に実装した際、はんだにより配線基板と枠状体２３との間に意図しない導通経路が現れることを回避することができる。また、枠状体２３は、封止樹脂４１および外部保護層４２に覆われた構成となる。これにより、半導体装置Ａ１０の静電耐圧をさらに向上させることができる。
半導体装置Ａ１０は、配線層２１と、素子裏面３１２に設けられた電極３１２Ａとの間に位置し、かつ配線層２１および半導体素子３１を相互に導通させる接合層３２を備える。これにより、フリップチップボンディングによって半導体素子３１を配線層２１に搭載することができる。この場合、配線層２１および半導体素子３１を相互に導通させるためのワイヤが不要となるため、半導体装置Ａ１０のさらなる小型化を図ることができる。
半導体装置Ａ１０は、電気絶縁性を有するとともに、平面視において接合層３２を取り囲み、かつ配線層２１の少なくとも一部を覆う内部保護層３３を備える。これにより、配線層２１に半導体素子３１を搭載するためのリフローの際、溶融した接合層３２が垂れ流れることを防止できる。
一方、半導体装置Ａ１０の製造方法によれば、枠状体８２３（枠状体２３に相当）は、複数の柱状導電体８２２（柱状導電体２２に相当）と同時に電解めっきにより形成される。このため、枠状体２３を精度よく遮蔽層１２に直接形成することができるため、半導体装置Ａ１０において枠状体２３を配置するためのスペースを最小限に抑えることができる。
また、半導体装置Ａ１０の製造方法によれば、半導体素子３１を搭載する工程の後に、複数の柱状導電体８２２、および枠状体８２３を覆う封止樹脂８４１（封止樹脂４１に相当）を形成する工程を備える。あわせて、本工程の後に、厚さ方向ｚにおいて封止樹脂８４１の一部を除去することによって、各々の柱状導電体８２２の一部、および枠状体８２３の一部の双方を封止樹脂８４１から露出させる工程を備える。当該工程を経ることによって、半導体装置Ａ１０の厚さ方向ｚにおける寸法をさらに縮小することができる。
〔第２実施形態〕
図２９および図３０に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３０は、図２９に示す一点鎖線に沿った断面図である。
半導体装置Ａ２０では、複数の柱状導電体２２、および端子５０の構成が、先述した半導体装置Ａ１０と異なる。図２９および図３０に示すように、端子５０は、はんだボールから構成される。はんだボールの形状は、球状である。端子５０の形状に対応して、各々の柱状導電体２２の端面２２２は、円形とされている。このため、各々の柱状導電体２２は、円柱状である。なお、半導体装置Ａ２０では、平面視における外部保護層４２の開口部４２Ａの周縁は、円形状である。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、先述した半導体装置Ａ１０と同じく、導電性を有する遮蔽層１２と、遮蔽層１２から厚さ方向ｚにおいて半導体素子３１の素子表面３１１が向く側に起立し、かつ導電性を有する枠状体２３とを備える。枠状体２３は、平面視において半導体素子３１および複数の柱状導電体２２の外周を取り囲んでいる。また、枠状体２３は、外部接地端子に導通され得る。したがって、半導体装置Ａ２０によっても、小型化を図りつつ、外部および半導体素子３１の少なくともいずれかから発せられる電磁波を遮断することが可能となる。
半導体装置Ａ２０では、端子５０は、はんだボールから構成される。はんだボールは既製品であるため、半導体装置Ａ１０よりも容易に端子５０を形成することができる。
〔第３実施形態〕
図３１～図３７に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３２および図３４は、透過した端子５０の周縁を想像線で示している。図３３は、透過した再配線層２９（詳細は後述）を想像線で示している。図３５および図３６は、それぞれ図３４に示す一点鎖線に沿った断面図である。図３７は、図３５に示す再配線層２９および端子５０の周辺を拡大している。
半導体装置Ａ３０では、再配線層２９を備えることと、外部保護層４２および端子５０の構成とが、先述した半導体装置Ａ１０と異なる。
図３１～図３６（図３４を除く）に示すように、外部保護層４２は、第１保護層４２１および第２保護層４２２を構成要素として含む。第１保護層４２１および第２保護層４２２は、ともに電気絶縁性を有し、かつ同一の組成である。半導体装置Ａ３０では、第１保護層４２１および第２保護層４２２の組成は、感光性ポリイミドである。
図３３、図３５および図３６に示すように、第１保護層４２１は、封止樹脂４１の実装面４１１と、枠状体２３の頂面２３３との双方を覆っている。第１保護層４２１は、厚さ方向ｚに貫通する複数の第１開口部４２１Ａを有する。各々の第１開口部４２１Ａから、各々の柱状導電体２２の端面２２２が露出している。
図３１～図３６（図３４を除く）に示すように、再配線層２９は、各々の柱状導電体２２と端子５０との導電経路を構成している。半導体装置Ａ３０では、再配線層２９は、下地層２９１と、下地層２９１に積層されためっき層２９２から構成される。下地層２９１は、積層されたＴｉ層およびＣｕ層から構成される。これらのうち、Ｔｉ層が、各々の柱状導電体２２の端面２２２、および第１保護層４２１の双方に接している。第１保護層４２１の第１開口部４２１Ａは、下地層２９１に覆われている。めっき層１２２の組成は、Ｃｕである。厚さ方向ｚにおいて、再配線層２９は、第１保護層４２１と第２保護層４２２との間に位置している。このため、再配線層２９は、第１保護層４２１により枠状体２３とは電気絶縁がされている。また、再配線層２９は、第２保護層４２２により外部とは電気絶縁がされている。
図３１、図３５および図３６に示すように、第２保護層４２２は、再配線層２９の一部、および第１保護層４２１の双方を覆っている。第２保護層４２２は、厚さ方向ｚに貫通する複数の第２開口部４２２Ａを有する。各々の第２開口部４２２Ａから、再配線層２９の一部が露出している。
図３１～図３６（図３３および図３４を除く）に示すように、端子５０は、第２保護層４２２の第２開口部４２２Ａから露出した再配線層２９の一部に接して配置されている。半導体装置Ａ３０では、端子５０は、第２開口部４２２Ａから露出した再配線層２９の一部に積層されためっき層から構成される。当該めっき層の構成は、半導体装置Ａ１０の端子５０と同一である。なお、端子５０は、半導体装置Ａ２０と同じく、はんだボールから構成されてもよい。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、先述した半導体装置Ａ１０と同じく、導電性を有する遮蔽層１２と、遮蔽層１２から厚さ方向ｚにおいて半導体素子３１の素子表面３１１が向く側に起立し、かつ導電性を有する枠状体２３とを備える。枠状体２３は、平面視において半導体素子３１および複数の柱状導電体２２の外周を取り囲んでいる。また、枠状体２３は、外部接地端子に導通され得る。したがって、半導体装置Ａ３０によっても、小型化を図りつつ、外部および半導体素子３１の少なくともいずれかから発せられる電磁波を遮断することが可能となる。
半導体装置Ａ３０は、各々の柱状導電体２２と端子５０との導電経路を構成する再配線層２９を備える。また、外部保護層４２は、電気絶縁性を有する第１保護層４２１および第２保護層４２２をその構成要素に含む。再配線層２９は、厚さ方向ｚにおいて第１保護層４２１と第２保護層４２２との間に位置している。これにより、平面視における端子５０の配置を自在に設定することができる。たとえば、図３４に示すように、平面視において端子５０の一部が枠状体２３に重なっていてもよい。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ２０，Ａ３０：半導体装置
１１：基板
１１１：基材
１１２：絶縁膜
１２：遮蔽層
１２１：下地層
１２２：めっき層
１３：絶縁層
１３１：開口部
２１：配線層
２１１：下地層
２１２：めっき層
２２：柱状導電体
２２Ａ：接続部
２２１：側面
２２２：端面
２３：枠状体
２３Ａ：下地部
２３Ｂ：一般部
２３１：内周面
２３２：外周面
２３３：頂面
２９：再配線層
２９１：下地層
２９２：めっき層
３１：半導体素子
３１１：素子表面
３１２：素子裏面
３１２Ａ：電極
３２：接合層
３３：内部保護層
３３１：開口部
４１：封止樹脂
４１１：実装面
４２：外部保護層
４２Ａ：開口部
４２１：第１保護層
４２１Ａ：第１開口部
４２２：第２保護層
４２２Ａ：第２開口部
５０：端子
８１１：基材
８１１Ａ：絶縁膜
８１２：遮蔽層
８１２Ａ：下地層
８１２Ｂ：めっき層
８１３：絶縁層
８１３Ａ：開口部
８２１：配線層
８２１Ａ：下地層
８２１Ｂ：めっき層
８２２：柱状導電体
８２２Ａ：端面
８２３：枠状体
８２３Ａ：端面
８３１：半導体素子
８３１Ａ：電極
８３２：接合層
８３３：内部保護層
８３３Ａ：開口部
８４１：封止樹脂
８４１Ａ：実装面
８４２：外部保護層
８４２Ａ：開口部
８５：端子
ＣＬ：切断線
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (18)

  1. 導電性を有する遮蔽層と、
    前記遮蔽層に積層され、かつ厚さ方向視において枠状である開口部を有する絶縁層と、
    厚さ方向視において前記開口部よりも内方に位置する前記絶縁層の領域に配置された配線層と、
    厚さ方向において互いに反対側を向く素子表面および素子裏面を有し、かつ前記素子裏面が前記配線層に対向するように前記配線層に搭載された半導体素子と、
    前記半導体素子とは離間して配置され、かつ前記配線層から厚さ方向において前記素子表面が向く側に起立する複数の柱状導電体と、
    前記開口部から露出する前記遮蔽層から厚さ方向において前記素子表面が向く側に起立し、かつ厚さ方向視において前記半導体素子および複数の前記柱状導電体の外周を取り囲む、導電性を有する枠状体と、
    電気絶縁性を有し、かつ前記配線層および前記半導体素子を覆う封止樹脂と、を備え、
    前記枠状体は、外部接地端子に導通され得ることを特徴とする、半導体装置。
  2. 前記枠状体は、いずれかの前記柱状導電体に導通しており、
    前記枠状体に導通している前記柱状導電体は、前記外部接地端子に接続される、請求項１に記載の半導体装置。
  3. 複数の前記柱状導電体、および前記枠状体は、いずれも同一の金属を含む、請求項２に記載の半導体装置。
  4. 複数の前記柱状導電体、および前記枠状体は、いずれもＣｕを含む、請求項３に記載の半導体装置。
  5. 前記封止樹脂は、前記素子表面と同方向を向く実装面を有し、
    各々の前記柱状導電体は、厚さ方向に起立する側面、および前記素子表面と同方向を向き、かつ前記側面に交差する端面、を有し、
    前記封止樹脂は、前記側面を覆い、
    前記端面は、前記実装面と面一である、請求項２ないし４のいずれかに記載の半導体装置。
  6. 前記枠状体は、厚さ方向に起立し、かつ前記半導体素子に対向する内周面、および前記内周面とは反対側を向く外周面、を有し、
    前記封止樹脂は、前記内周面および前記外周面の双方を覆っている、請求項５に記載の半導体装置。
  7. 前記枠状体は、前記素子表面と同方向を向き、かつ前記内周面および前記外周面の双方に交差する頂面をさらに有し、
    前記頂面は、前記実装面と面一である、請求項６に記載の半導体装置。
  8. 厚さ方向視において、前記封止樹脂は、前記遮蔽層および前記枠状体の双方の外周を取り囲んでいる、請求項７に記載の半導体装置。
  9. 電気絶縁性を有し、かつ前記実装面および前記頂面の双方を覆う外部保護層をさらに備える、請求項７または８に記載の半導体装置。
  10. 前記端面に導通し、かつ外部に露出する端子を備える、請求項９に記載の半導体装置。
  11. 前記端子は、積層されためっき層から構成される、請求項１０に記載の半導体装置。
  12. 前記端子は、はんだボールから構成される、請求項１０に記載の半導体装置。
  13. 前記素子裏面には、電極が設けられており、
    前記配線層と前記電極との間に位置し、かつ前記配線層および前記半導体素子を相互に導通させる接合層をさらに備える、請求項２ないし１２のいずれかに記載の半導体装置。
  14. 電気絶縁性を有するとともに、厚さ方向視において前記接合層を取り囲み、かつ前記配線層の少なくとも一部を覆う内部保護層をさらに備える、請求項１３に記載の半導体装置。
  15. 厚さ方向において前記遮蔽層に接する基板をさらに備え、
    前記基板は、真性半導体材料からなる基材と、前記基材と前記遮蔽層との間に介在する絶縁膜を有する、請求項２ないし１４のいずれかに記載の半導体装置。
  16. 前記基材は、Ｓｉからなる、請求項１５に記載の半導体装置。
  17. 基材に導電性を有する遮蔽層を積層させる工程と、
    前記遮蔽層に絶縁層を積層させる工程と、
    厚さ方向視において枠状である開口部を前記絶縁層に形成する工程と、
    厚さ方向視において前記開口部よりも内方に位置する前記絶縁層の領域に、配線層を形成する工程と、
    前記開口部から厚さ方向に起立し、かつ導電性を有する枠状体、および前記配線層から厚さ方向に起立する複数の柱状導電体、を形成する工程と、
    前記配線層に半導体素子を搭載する工程と、を備え、
    前記枠状体および複数の前記柱状導電体を形成する工程では、いずれかの前記柱状導電体が前記枠状体につながった状態で、前記枠状体および複数の前記柱状導電体が電解めっきにより同時に形成されることを特徴とする、半導体装置の製造方法。
  18. 前記半導体素子を搭載する工程の後に、前記配線層、前記半導体素子、複数の前記柱状導電体、および前記枠状体を覆う封止樹脂を形成する工程と、
    厚さ方向において前記封止樹脂の一部を除去することによって、各々の前記柱状導電体の一部、および前記枠状体の一部、の双方を前記封止樹脂から露出させる工程と、をさらに備える、請求項１７に記載の半導体装置の製造方法。
JP2017229957A 2017-11-30 2017-11-30 半導体装置およびその製造方法 Active JP7001445B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017229957A JP7001445B2 (ja) 2017-11-30 2017-11-30 半導体装置およびその製造方法
US16/202,345 US10658304B2 (en) 2017-11-30 2018-11-28 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229957A JP7001445B2 (ja) 2017-11-30 2017-11-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019102573A JP2019102573A (ja) 2019-06-24
JP7001445B2 true JP7001445B2 (ja) 2022-01-19

Family

ID=66633266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229957A Active JP7001445B2 (ja) 2017-11-30 2017-11-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10658304B2 (ja)
JP (1) JP7001445B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269755B2 (ja) * 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188376A (ja) 2008-01-09 2009-08-20 Toyota Motor Corp 半導体装置とその製造方法
US20130082364A1 (en) 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Package AND METHOD FOR MAKING SAME
US20160095218A1 (en) 2014-09-25 2016-03-31 KYOCERA Circuit Solutions, Inc. Composite wiring board and mounting structure of the same
JP2017022228A (ja) 2015-07-09 2017-01-26 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464137B2 (ja) * 1998-02-23 2003-11-05 京セラ株式会社 電子部品収納用パッケージ
JP2005353713A (ja) 2004-06-09 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP2009283828A (ja) * 2008-05-26 2009-12-03 Nec Electronics Corp 半導体装置および半導体装置の製造方法
EP2998992B1 (en) * 2011-06-27 2019-05-01 Rohm Co., Ltd. Semiconductor module
JP6606331B2 (ja) * 2015-02-16 2019-11-13 ローム株式会社 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188376A (ja) 2008-01-09 2009-08-20 Toyota Motor Corp 半導体装置とその製造方法
US20130082364A1 (en) 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Package AND METHOD FOR MAKING SAME
US20160095218A1 (en) 2014-09-25 2016-03-31 KYOCERA Circuit Solutions, Inc. Composite wiring board and mounting structure of the same
JP2017022228A (ja) 2015-07-09 2017-01-26 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10658304B2 (en) 2020-05-19
JP2019102573A (ja) 2019-06-24
US20190164906A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
JP3888854B2 (ja) 半導体集積回路の製造方法
CN106057749B (zh) 半导体封装件及其制造方法
JP2001230369A (ja) 半導体装置およびその製造方法
JP3578964B2 (ja) 半導体装置及びその製造方法
JP2005294547A (ja) 半導体装置およびその製造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2004104102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20190133907A (ko) Pop형 반도체 패키지 및 그 제조 방법
JP7001445B2 (ja) 半導体装置およびその製造方法
JPH08330313A (ja) 半導体装置およびその製造方法
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
CN111613586A (zh) 电子装置及电子装置的制造方法
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2021093454A (ja) 半導体装置
US9935030B2 (en) Resin-encapsulated semiconductor device
CN111199924A (zh) 半导体封装结构及其制作方法
US20180240738A1 (en) Electronic package and fabrication method thereof
JP2018088505A (ja) 半導体装置およびその製造方法
KR20120006338A (ko) 이미지 센서 패키지
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
KR101698292B1 (ko) 반도체 모듈
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP3943037B2 (ja) 半導体装置の製造方法
US20230083920A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211224

R150 Certificate of patent or registration of utility model

Ref document number: 7001445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150