JP2005294547A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005294547A
JP2005294547A JP2004107799A JP2004107799A JP2005294547A JP 2005294547 A JP2005294547 A JP 2005294547A JP 2004107799 A JP2004107799 A JP 2004107799A JP 2004107799 A JP2004107799 A JP 2004107799A JP 2005294547 A JP2005294547 A JP 2005294547A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
base member
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004107799A
Other languages
English (en)
Other versions
JP3925809B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004107799A priority Critical patent/JP3925809B2/ja
Priority to TW094109690A priority patent/TWI286373B/zh
Priority to US11/093,570 priority patent/US7279750B2/en
Priority to KR1020050026337A priority patent/KR100695321B1/ko
Priority to CNB2005100716563A priority patent/CN100418215C/zh
Publication of JP2005294547A publication Critical patent/JP2005294547A/ja
Application granted granted Critical
Publication of JP3925809B2 publication Critical patent/JP3925809B2/ja
Priority to US11/880,162 priority patent/US7608480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H17/00—Fencing, e.g. fences, enclosures, corrals
    • E04H17/14—Fences constructed of rigid elements, e.g. with additional wire fillings or with posts
    • E04H17/16—Fences constructed of rigid elements, e.g. with additional wire fillings or with posts using prefabricated panel-like elements, e.g. wired frames
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F8/00—Arrangements for absorbing or reflecting air-transmitted noise from road or railway traffic
    • E01F8/0005—Arrangements for absorbing or reflecting air-transmitted noise from road or railway traffic used in a wall type arrangement
    • E01F8/0047—Arrangements for absorbing or reflecting air-transmitted noise from road or railway traffic used in a wall type arrangement with open cavities, e.g. for covering sunken roads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 上層配線を有する半導体装置において、それが搭載される回路基板を含む全体としての小型化を図る。
【解決手段】 ベース板１の上面にはグランド層２が設けられ、その上面にはＣＳＰと呼ばれる半導体構成体３が設けられ、その周囲には方形枠状の絶縁層２１が設けられ、それらの上面には上層絶縁膜１５が設けられ、その上面には上層配線２５が半導体構成体３の柱状電極１６に接続されて設けられている。グランド層２は、上下導通部３２を介してグランド用の上層配線２５に接続されている。そして、半導体装置の内部にグランド層２を設けていることにより、半導体装置が搭載される回路基板を含む全体としての小型化を図ることができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ(chip size package)と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される配線を形成し、各配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。
このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。
このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、配線、外部接続用電極および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
特開２００１−１６８１２８号公報
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。
すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
また、上記従来の半導体装置では、上述の如く、回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能であるが、それでも小型化に限界があった。
すなわち、回路基板にフェースダウン方式でボンディングするので、ベアーの半導体装置の接続パッド形成面とは反対側の面が上面となり、この面を回路基板のグランドに接続する場合には、それ専用の接続部品をＣＳＰの外部に配置することとなり、小型化に限界があった。また、当該接続部品がＣＳＰの外部に配置される関係から、配線長が増大し、インピーダンス（浮遊容量等）の増加等の問題が生じ、回路特性が劣化することがあった。
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、電子機器のより一層の小型化が可能で、配線長を最短として回路特性劣化を抑制することが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、グランド層としての機能を有するベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも１層の上層配線と、少なくとも前記絶縁層に設けられた貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続するように設けられた上下導通部と、前記ベース部材下に設けられた下層オーバーコート膜とを備えていることを特徴とするものである。
この発明によれば、半導体構成体およびその周囲に設けられた絶縁層上に上層配線を配置しているので、上層配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、少なくとも絶縁層に設けられた貫通孔内に設けられた上下導通部を介して、ベース部材のグランド層として機能する部分とグランド用の上層配線とを接続しているので、電子機器のより一層の小型化が可能で、且つ、配線長を最短として回路特性を向上させることが可能となる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等の絶縁材料からなる平面矩形形状のベース板１を備えている。ベース板１の上面には銅箔からなるべたパターンのグランド層２が設けられている。ここで、ベース板１およびその上に設けられたグランド層２は、グランド層としての機能を有するベース部材を構成している。
グランド層２の上面には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体３の下面がダイボンド材からなる接着層４を介して接着されている。この場合、半導体構成体３は、後述する配線、柱状電極、封止膜を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体３を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体３の構成について説明する。
半導体構成体３はＳＯＩ(silicon on insulator)基板５を備えている。ＳＯＩ基板５は、シリコン基板６の上面に酸化シリコン膜７が設けられ、酸化シリコン膜７の上面に薄膜トランジスタを形成してなるＳＯＩ集積回路部８が設けられた構造となっている。この場合、ＳＯＩ集積回路部８の薄膜トランジスタのソース・ドレイン領域は、酸化シリコン膜７に設けられた上下導通部（図示せず）を介してシリコン基板６に接続されている。
そして、シリコン基板６の下面は接着層４を介してグランド層２の上面に接着されている。ここで、グランド層２は、電気的な外部ノイズのシールドと電位の安定化を図るためのものであり、シリコン基板６の下面に電気的に接続されていてもよく、接続されていなくてもよい。したがって、接着層４は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよく、この実施形態の場合、上述の如く、ダイボンド材を用いている。
ＳＯＩ集積回路部８の上面周辺部にはアルミニウム系金属等からなる複数の接続パッド９が集積回路に接続されて設けられている。接続パッド９の中央部を除くＳＯＩ集積回路部８の上面には酸化シリコン等からなる絶縁膜１０が設けられ、接続パッド９の中央部は絶縁膜１０に設けられた開口部１１を介して露出されている。
絶縁膜１０の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１２が設けられている。この場合、絶縁膜１０の開口部１１に対応する部分における保護膜１２には開口部１３が設けられている。保護膜１２の上面には銅等からなる下地金属層１４が設けられている。下地金属層１４の上面全体には銅からなる配線１５が設けられている。下地金属層１４を含む配線１５の一端部は、両開口部１１、１３を介して接続パッド９に接続されている。
配線１５の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１６が設けられている。配線１５を含む保護膜１２の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１７がその上面が柱状電極１６の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体３は、ＳＯＩ基板５、接続パッド９、絶縁膜１０を含み、さらに、保護膜１２、配線１５、柱状電極１６、封止膜１７を含んで構成されている。
半導体構成体３の周囲における、グランド層２を含むベース板１の上面には方形枠状の絶縁層２１がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。絶縁層２１は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
半導体構成体３および絶縁層２１の上面には上層絶縁膜２２がその上面を平坦とされて設けられている。上層絶縁膜２２は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
柱状電極１６の上面中央部に対応する部分における上層絶縁膜２２には開口部２３が設けられている。上層絶縁膜２２の上面には銅等からなる上層下地金属層２４が設けられている。上層下地金属層２４の上面全体には銅からなる上層配線２５が設けられている。上層下地金属層２４を含む上層配線２５の一端部は、上層絶縁膜２２の開口部２３を介して柱状電極１６の上面に接続されている。
上層配線２５を含む上層絶縁膜２２の上面にはソルダーレジスト等からなる上層オーバーコート膜２６が設けられている。上層配線２５の接続パッド部に対応する部分における上層オーバーコート膜２６には開口部２７が設けられている。開口部２７内およびその上方には半田ボール２８が上層配線２５の接続パッド部に接続されて設けられている。複数の半田ボール２８は、上層オーバーコート膜２６上にマトリクス状に配置されている。
上層絶縁膜２２、絶縁層２１、グランド層２およびベース板１の所定の箇所には貫通孔３１が設けられている。貫通孔３１の内壁面には銅からなる下地金属層３２ａと銅層３２ｂとからなる上下導通部３２がグランド層２に接続されて設けられている。この場合、上下導通部３２の上部はグランド用の上層配線２４に接続されている。
上下導通部３２の下部は、貫通孔３１の周囲におけるベース板１の下面に島状に設けられた下層下地金属層３３および下層配線３４に接続されている。この場合、下層下地金属層３３を含む下層配線３４は、島状であるため、上下導通部３２以外はどことも電気的に接続されていない。上下導通部３２内にはソルダーレジスト等からなる充填材３５が充填されている。下層配線３４を含むベース板１の下面にはソルダーレジスト等からなる下層オーバーコート膜３６が設けられている。
ところで、ベース板１のサイズを半導体構成体３のサイズよりもある程度大きくしているのは、ＳＯＩ基板５上の接続パッド９の数の増加に応じて、半田ボール２８の配置領域を半導体構成体３のサイズよりもある程度大きくし、これにより、上層配線２５の接続パッド部（上層オーバーコート膜２６の開口部２７内の部分）のサイズおよびピッチを柱状電極１６のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線２５の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の周側面の外側に設けられた絶縁層２１に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２８のうち、少なくとも最外周の半田ボール２８は半導体構成体３よりも外側に位置する周囲に配置されている。
また、この半導体装置では、ＳＯＩ基板５を有する半導体構成体３下におけるベース板１の上面にグランド層２を設け、上層絶縁膜２２、絶縁層２１、グランド層２およびベース板１に設けられた貫通孔３１内に設けられた上下導通部３２を介して、グランド層２をグランド用の上層配線２５に接続しているので、電子機器のより一層の小型化が可能となるとともに、配線長を最短として回路特性を向上させることができる。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板６上に酸化シリコン膜７、薄膜トランジスタを形成してなるＳＯＩ集積回路部８、アルミニウム系金属等からなる接続パッド９、酸化シリコン等からなる絶縁膜１０およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１２が設けられ、接続パッド９の中央部が絶縁膜１０および保護膜１２に形成された開口部１１、１３を介して露出されたものを用意する。
この場合、ＳＯＩ集積回路部８の薄膜トランジスタのソース・ドレイン領域は、酸化シリコン膜７に設けられた上下導通部（図示せず）を介してシリコン基板６に接続されている。また、接続パッド９は、それぞれ、対応する領域に形成されたＳＯＩ集積回路部８の集積回路に接続されている。
次に、図３に示すように、両開口部１１、１３を介して露出された接続パッド９の上面を含む保護膜１２の上面全体に下地金属層１４を形成する。この場合、下地金属層１４は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１４の上面にメッキレジスト膜４１をパターン形成する。この場合、配線１５形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、下地金属層１４をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の下地金属層１４の上面に配線１５を形成する。次に、メッキレジスト膜４１を剥離する。
次に、図４に示すように、配線１５を含む下地金属層１４の上面にメッキレジスト膜４３をパターン形成する。この場合、柱状電極１６形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、下地金属層１４をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の配線１５の接続パッド部上面に柱状電極１６を形成する。次に、メッキレジスト膜４３を剥離し、次いで、配線１５をマスクとして下地金属層１４の不要な部分をエッチングして除去すると、図５に示すように、配線１５下にのみ下地金属層１４が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１６および配線１５を含む保護膜１２の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１７をその厚さが柱状電極１６の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１６の上面は封止膜１７によって覆われている。
次に、封止膜１７および柱状電極１６の上面側を適宜に研磨し、図７に示すように、柱状電極１６の上面を露出させ、且つ、この露出された柱状電極１６の上面を含む封止膜１７の上面を平坦化する。ここで、柱状電極１６の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１６の高さにばらつきがあるため、このばらつきを解消して、柱状電極１６の高さを均一にするためである。
次に、図８に示すように、シリコン基板６の下面全体に接着層４を接着する。接着層４は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板６に固着する。次に、シリコン基板６に固着された接着層４をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板６の下面に接着層４を有する半導体構成体３が複数個得られる。
このようにして得られた半導体構成体３では、シリコン基板６の下面に接着層４を有するため、ダイシング工程後に各半導体構成体３のシリコン基板６の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体３のシリコン基板６の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形形状である。この場合、ベース板１の上面には、ベース板１の上面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層２が形成されている。
次に、グランド層２の上面の所定の複数箇所にそれぞれ半導体構成体３のシリコン基板６の下面に接着された接着層４を接着する。ここでの接着は、加熱加圧により、接着層４を本硬化させる。次に、半導体構成体３の周囲における、グランド層２を含むベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。絶縁層形成用層２１ａは、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものである。
次に、半導体構成体３および絶縁層形成用層２１ａの上面に上層絶縁膜形成用シート２２ａを配置する。上層絶縁膜形成用シート２２ａは、限定する意味ではないが、シート上のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート２２ａとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート上のものを用いるようにしてもよい。
次に、図１１に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用層２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧する。すると、半導体構成体３の周囲における、グランド層２を含むベース板１の上面に絶縁層２１が形成され、半導体構成体３および絶縁層２１の上面に上層絶縁膜２２が形成される。この場合、上層絶縁膜２２の上面は、上側の加熱加圧板４５の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜２２の上面を平坦化するための研磨工程は不要である。
次に、図１２に示すように、レーザビームを照射するレーザ加工により、柱状電極１６の上面中央部に対応する部分における上層絶縁膜２２に開口部２３を形成する。また、メカニカルドリルを用いて、上層絶縁膜２２、絶縁層２１、グランド層２およびベース板１の所定の箇所に貫通孔３１を形成する。次に、必要に応じて、開口部２３内および貫通孔３１内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１３に示すように、開口部２３を介して露出された柱状電極１６の上面を含む上層絶縁膜２２の上面全体、ベース板１の下面全体および貫通孔３１の内壁面に、銅の無電解メッキにより、上層下地金属層２４、下層下地金属層３３、下地金属層３２ａを形成する。次に、上層下地金属層２４の上面に上層メッキレジスト膜４７をパターン形成し、また、下層下地金属層３３の下面に下層メッキレジスト膜４８をパターン形成する。この場合、貫通孔３１を含む上層配線２５形成領域に対応する部分における上層メッキレジスト膜４７には開口部４９が形成されている。また、貫通孔３１を含む下層配線３４形成領域に対応する部分における下層メッキレジスト膜４８には開口部５０が形成されている。
次に、下地金属層２４、３３、３２ａをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜４７の開口部４９内の上層下地金属層２４の上面に上層配線２５を形成し、また、下層メッキレジスト膜４８の開口部５０内の下層下地金属層３３の下面に下層配線３４を形成し、さらに、貫通孔３１内の下地金属層３２ａの表面に銅層３２ｂを形成する。
次に、両メッキレジスト膜４７、４８を剥離し、次いで、上層配線２５および下層配線３４をマスクとして下地金属層２４、３３の不要な部分をエッチングして除去すると、図１４に示すように、上層配線２５下にのみ上層下地金属層２４が残存され、また、下層配線３４上にのみ下層下地金属層３３が残存される。この状態では、貫通孔３１の内壁面には下地金属層３２ａと銅層３２ｂとからなる上下導通部３２がグランド層２に接続されて設けられている。
次に、図１５に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線２５を含む上層絶縁膜２２の上面にソルダーレジスト等からなる上層オーバーコート膜２６を形成し、また、下層配線３４を含むベース板１の下面にソルダーレジスト等からなる下層オーバーコート膜３６を形成し、同時に、上下導通部３２内にソルダーレジスト等からなる充填材３５を充填する。この場合、上層配線２５の接続パッド部に対応する部分における上層オーバーコート膜２６には開口部２７が形成されている。
次に、開口部２７内およびその上方に半田ボール２８を上層配線２５の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体３間において、上層オーバーコート膜２６、上層絶縁膜２２、絶縁層２１、ベース板１および下層オーバーコート膜３６を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体３を接着層４を介して配置し、複数の半導体構成体３に対して、特に、上層配線２５、上下導通部３２および半田ボール２８の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１１に示す製造工程以降では、ベース板１と共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１６はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、グランド層２を上下導通部３２に直接接続させずに、ベース板１の下面に上下導通部３２に接続されて設けられた下層下地金属層３３を含む下層配線３４をベース板１に形成された貫通孔６１を介してグランド層２の下面に接続させた点である。この場合、ガラス布基材エポキシ樹脂等からなるベース板１への貫通孔６１の形成は、レーザビームを照射するレーザ加工により行なう。
（第３実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１の上面にグランド層２を設けた上に、ベース板の下面に下層下地金属層３３を含む下層配線３４をべた状に設け、このべたパターンからなる下層配線３４にグランド層としての機能を持たせた点である。
（第４実施形態）
図１８はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１の上面にグランド層２を設けずに、ベース板の下面に下層下地金属層３３を含む下層配線３４をべた状に設け、このべたパターンからなる下層配線３４にグランド層としての機能を持たせた点である。
（第５実施形態）
図１９はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ガラス布基材エポキシ樹脂等の絶縁材料からなるベース板１を有せず、銅箔等からなる金属箔（ベース部材）２Ａの上面に半導体構成体３および絶縁層２１を設け、金属箔２Ａの下面全体に下層下地金属層３３を含む下層配線３４を設け、下層配線３４の下面全体に下層オーバーコート膜３６を設けた点である。この場合、下層配線３４を含む金属箔２Ａは、グランド層としての機能を有する。
この半導体装置を製造する場合には、図１０に示す工程において、図２０に示すように、ガラス布基材エポキシ樹脂やアルミニウム等からなるベース板１の上面にラミネートされた銅箔等からなる金属箔２Ａの上面に半導体構成体３の下面を接着層４を介して接着する。次に、半導体構成体３の周囲における金属箔２Ａの上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。次に、半導体構成体３および絶縁層形成用層２１ａの上面に上層絶縁膜形成用シート２２ａを配置する。
次に、一対の加熱加圧板（図示せず）を用いて上下から絶縁層形成用層２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧する。すると、半導体構成体３の周囲における金属箔２Ａの上面に絶縁層２１が形成され、半導体構成体３および絶縁層２１の上面に上層絶縁膜２２が形成される。次に、金属箔２Ａからベース板１を剥離すると、図２１に示すように、金属箔２Ａが露出される。
この状態では、銅箔等からなる金属箔２Ａ上に半導体構成体３および絶縁層２１が設けられ、その上に上層絶縁膜２２が設けられているので、銅箔等からなる金属箔２Ａの腰が弱くても、強度的に何ら支障はない。以下の工程は、上記第１実施形態の場合とほぼ同じであるので、その説明を省略する。ところで、図１９に示す半導体装置では、ベース板１を備えていないため、その分だけ、薄型化することができる。
（第６実施形態）
図２２はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体３として、柱状電極１６および封止膜１７を有せず、下地金属層１４を含む配線１５が露出された構造のものを用い、上層下地金属層２４を含む上層配線２５の一端部を上層絶縁膜２２の開口部２３を介して配線１５の接続パッド（外部接続用電極）に接続させた点である。
この半導体装置を製造する場合には、図１０に示す工程において、図２３に示すように、半導体構成体３の周囲における、グランド層２を含むベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。次に、半導体構成体３の配線１５の上面に上層絶縁膜形成用シート２２ａを配置する。そして、この状態において、一対の加熱加圧板（図示せず）を用いて上下から絶縁層形成用層２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧すればよい。
（第７実施形態）
上記第１実施形態では、図１に示すように、上層絶縁膜２２上に上層配線２５を１層だけ形成した場合について説明したが、これに限らず、２層以上としてもよく、例えば、図２４に示すこの発明の第７実施形態のように、２層としてもよい。すなわち、上層絶縁膜２２と上層オーバーコート膜２６との間に第２の上層絶縁膜６２を設け、第２の上層絶縁膜６２の上面に設けられた第２の上層下地金属層６３を含む第２の上層配線６４の一端部を第２の上層絶縁膜６２の開口部６５を介して上層配線２５の接続パッド部に接続し、第２の上層配線６４の接続パッド部上に半田ボール２８を設けるようにしてもよい。この場合、グランド層２は、上下導通部３２を介して、グランド用の第２の上層配線６４に接続されている。
（その他の実施形態）
上記第１実施形態には、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、２個で１組の半導体構成体３は同種、異種のいずれであってもよい。
また、上記第１実施形態では、図１に示すように、半導体構成体３はＳＯＩ基板５を有するものとしたが、これに限らず、シリコン基板の上面に所定の機能の集積回路が形成され、シリコン基板の上面周辺部に複数の接続パッドが集積回路に接続されて設けられた構造の通常のベアチップを有するものであってもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。 この発明の第５実施形態としての半導体装置の断面図。 図１９に示す半導体装置の製造に際し、所定の工程の断面図。 図２０に続く工程の断面図。 この発明の第６実施形態としての半導体装置の断面図。 図２２に示す半導体装置の製造に際し、所定の工程の断面図。 この発明の第７実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ グランド層
３ 半導体構成体
４ 接着層
５ ＳＯＩ基板
６ シリコン基板
７ 酸化シリコン膜
８ ＳＯＩ集積回路部
９ 接続パッド
１０ 絶縁膜
１２ 保護膜
１５ 配線
１６ 柱状電極
１７ 封止膜
２１ 絶縁層
２２ 上層絶縁膜
２５ 上層配線
２６ 上層オーバーコート膜
２８ 半田ボール
３１ 貫通孔
３２ 上下導通部
３４ 下層配線
３６ 下層オーバーコート膜

Claims (15)

  1. グランド層としての機能を有するベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも１層の上層配線と、少なくとも前記絶縁層に設けられた貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続するように設けられた上下導通部と、前記ベース部材下に設けられた下層オーバーコート膜とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記ベース部材は、絶縁性のベース板と、前記ベース板の上下面のうちの少なくとも一方の面に設けられたグランド層とからなることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記ベース部材はグランド層を兼ねた金属箔からなることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記金属箔の下面にメッキ層が設けられていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記半導体構成体の半導体基板はＳＯＩ基板からなることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を有することを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  8. グランド層としての機能を有するベース部材上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成する工程と、
    前記半導体構成体および前記絶縁層上に少なくとも１層の上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、
    少なくとも前記絶縁層に形成された貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続する上下導通部を形成する工程と、
    前記ベース部材下に下層オーバーコート膜を形成する工程と、
    前記半導体構成体間における前記絶縁層、前記ベース部材および前記下層オーバーコート膜を切断して前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の発明において、前記ベース部材は、ベース板と、前記ベース板の上下面のうちの少なくとも一方の面に設けられたグランド層とからなることを特徴とする半導体装置の製造方法。
  10. 請求項８に記載の発明において、前記ベース部材はグランド層を兼ねた金属箔からなることを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の発明において、前記金属箔は当初ベース板の上面にラミネートされ、前記半導体構成体配置工程および前記絶縁層形成工程後に前記金属箔から前記ベース板を剥離する工程を有することを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の発明において、前記金属箔の下面にメッキ層を形成する工程を有することを特徴とする半導体装置の製造方法。
  13. 請求項８に記載の発明において、前記半導体構成体の半導体基板はＳＯＩ基板からなることを特徴とする半導体装置の製造方法。
  14. 請求項８に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2004107799A 2004-03-31 2004-03-31 半導体装置およびその製造方法 Expired - Fee Related JP3925809B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004107799A JP3925809B2 (ja) 2004-03-31 2004-03-31 半導体装置およびその製造方法
TW094109690A TWI286373B (en) 2004-03-31 2005-03-29 Semiconductor device and the fabricating method of the same
US11/093,570 US7279750B2 (en) 2004-03-31 2005-03-30 Semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
KR1020050026337A KR100695321B1 (ko) 2004-03-31 2005-03-30 반도체장치 및 그 제조방법
CNB2005100716563A CN100418215C (zh) 2004-03-31 2005-03-31 半导体器件及其制造方法
US11/880,162 US7608480B2 (en) 2004-03-31 2007-07-20 Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004107799A JP3925809B2 (ja) 2004-03-31 2004-03-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005294547A true JP2005294547A (ja) 2005-10-20
JP3925809B2 JP3925809B2 (ja) 2007-06-06

Family

ID=35053342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107799A Expired - Fee Related JP3925809B2 (ja) 2004-03-31 2004-03-31 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7279750B2 (ja)
JP (1) JP3925809B2 (ja)
KR (1) KR100695321B1 (ja)
CN (1) CN100418215C (ja)
TW (1) TWI286373B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293574B2 (en) 2006-01-10 2012-10-23 Teramikros, Inc. Semiconductor device having a plurality of semiconductor constructs

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468719C (zh) 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3945483B2 (ja) 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP4222400B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
TWI384595B (zh) * 2007-08-08 2013-02-01 Teramikros Inc 半導體裝置及其製造方法
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US20100126764A1 (en) * 2008-11-24 2010-05-27 Seagate Technology, Llc die ground lead
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US7928552B1 (en) * 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US8916979B2 (en) * 2012-12-28 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-vias and methods of forming the same
CN103227117B (zh) * 2013-04-15 2016-01-13 江阴长电先进封装有限公司 一种硅基转接板的封装方法
CN103871985A (zh) * 2014-03-03 2014-06-18 江苏长电科技股份有限公司 一种半导体封装结构
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
CN109911839B (zh) * 2017-12-12 2023-10-13 中国科学院半导体研究所 能抑制光噪声的微电极、采用其的电路及其制备方法
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
US5337027A (en) * 1992-12-18 1994-08-09 General Electric Company Microwave HDI phase shifter
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
JPH10100026A (ja) 1996-09-30 1998-04-21 Toshiba Corp 電子部品の搬送装置とこの搬送装置を使用した電子部品装着機
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JPH11265975A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
KR100290784B1 (ko) * 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001044362A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001094046A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3409759B2 (ja) 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP3651346B2 (ja) 2000-03-06 2005-05-25 カシオ計算機株式会社 半導体装置およびその製造方法
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP3767398B2 (ja) 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002343893A (ja) * 2001-05-15 2002-11-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2002368184A (ja) 2001-06-08 2002-12-20 Nec Kyushu Ltd マルチチップ半導体装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
JP2003197849A (ja) 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP2003273321A (ja) 2002-03-13 2003-09-26 Toshiba Corp 半導体モジュール
JP2003318361A (ja) 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4432470B2 (ja) * 2003-11-25 2010-03-17 株式会社デンソー 半導体装置
JP3795040B2 (ja) * 2003-12-03 2006-07-12 沖電気工業株式会社 半導体装置の製造方法
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293574B2 (en) 2006-01-10 2012-10-23 Teramikros, Inc. Semiconductor device having a plurality of semiconductor constructs

Also Published As

Publication number Publication date
TWI286373B (en) 2007-09-01
JP3925809B2 (ja) 2007-06-06
TW200603367A (en) 2006-01-16
CN1758433A (zh) 2006-04-12
US20070264754A1 (en) 2007-11-15
KR20060044978A (ko) 2006-05-16
US7279750B2 (en) 2007-10-09
US7608480B2 (en) 2009-10-27
KR100695321B1 (ko) 2007-03-14
CN100418215C (zh) 2008-09-10
US20050218451A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP3925809B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4851794B2 (ja) 半導体装置
JP4609317B2 (ja) 回路基板
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JP2004349361A (ja) 半導体装置およびその製造方法
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
WO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR20100038232A (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
EP2064740A1 (en) Semiconductor device and manufacturing method thereof
JP4157829B2 (ja) 半導体装置およびその製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP2005260120A (ja) 半導体装置
JP4513302B2 (ja) 半導体装置
JP5285385B2 (ja) 積層配線基板の製造方法
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP4321758B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4913372B2 (ja) 半導体装置
JP2005216940A (ja) 光センサモジュール
JP4341484B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees