JPH11265975A - 多層化集積回路装置 - Google Patents
多層化集積回路装置Info
- Publication number
- JPH11265975A JPH11265975A JP10067061A JP6706198A JPH11265975A JP H11265975 A JPH11265975 A JP H11265975A JP 10067061 A JP10067061 A JP 10067061A JP 6706198 A JP6706198 A JP 6706198A JP H11265975 A JPH11265975 A JP H11265975A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring board
- pattern
- circuit
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 配線基板に積層される集積回路あるいは集積
回路に積層される集積回路が変更されても回路設計の大
幅な変更を不要とする多層高密度実装化集積回路装置を
得る。 【解決手段】 配線基板１ａに積層された複数の集積回
路２ａ,２ｂ間に、集積回路２ａ,２ｂに設けられた電極
を接合して接合点を外側に延設する回路パターンを形成
したパターンプレート３を介在させる。又は集積回路２
ａ裏面に実装用回路パターンを形成し、電極を回路パタ
ーンを通して接続対象となる集積回路の電極位置に対向
させる。
回路に積層される集積回路が変更されても回路設計の大
幅な変更を不要とする多層高密度実装化集積回路装置を
得る。 【解決手段】 配線基板１ａに積層された複数の集積回
路２ａ,２ｂ間に、集積回路２ａ,２ｂに設けられた電極
を接合して接合点を外側に延設する回路パターンを形成
したパターンプレート３を介在させる。又は集積回路２
ａ裏面に実装用回路パターンを形成し、電極を回路パタ
ーンを通して接続対象となる集積回路の電極位置に対向
させる。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の集積回路
を配線基板上に積層することで、単一の実装面積で複数
個の集積回路を実装できる多層化集積回路装置に関する
ものである。
を配線基板上に積層することで、単一の実装面積で複数
個の集積回路を実装できる多層化集積回路装置に関する
ものである。
【０００２】
【従来の技術】従来、複数の集積回路を基板上に積層し
て実装密度を高める基板してして図１７〜図２１に示す
配線基板があった。図１７は例えば特開平５−４７９９
８号公報に記載された高密度実装化半導体装置であり、
配線基板１ｂにバンプ６を介してフリップチップ・ボン
ディングした第１の半導体素子５ａの背面に、ダイボン
ディング樹脂５で第２の半導体素子２ｂを接着、固定
し、この半導体素子２ｂの各電極と前記配線基板１ｂ上
に形成されたパッド４ａとをボンディングワイヤ４でボ
ンディングして構成している。
て実装密度を高める基板してして図１７〜図２１に示す
配線基板があった。図１７は例えば特開平５−４７９９
８号公報に記載された高密度実装化半導体装置であり、
配線基板１ｂにバンプ６を介してフリップチップ・ボン
ディングした第１の半導体素子５ａの背面に、ダイボン
ディング樹脂５で第２の半導体素子２ｂを接着、固定
し、この半導体素子２ｂの各電極と前記配線基板１ｂ上
に形成されたパッド４ａとをボンディングワイヤ４でボ
ンディングして構成している。
【０００３】図１８は例えば特開平５−２５９３７４号
公報に記載された高密度実装配線基板であり、フリップ
チップ・ボンディングにより配線基板１ｂと接合された
第１の半導体素子５ｂの背面にバイパスコンデンサ用の
ダイ・キャップ２ｂが実装されている。ダイ・キャップ
２ｂおよび第１の半導体素子５ｂの裏面の電極はボンデ
ィングワイヤ４により配線基板１ｂのパッドにボンディ
ングされている。
公報に記載された高密度実装配線基板であり、フリップ
チップ・ボンディングにより配線基板１ｂと接合された
第１の半導体素子５ｂの背面にバイパスコンデンサ用の
ダイ・キャップ２ｂが実装されている。ダイ・キャップ
２ｂおよび第１の半導体素子５ｂの裏面の電極はボンデ
ィングワイヤ４により配線基板１ｂのパッドにボンディ
ングされている。
【０００４】図１９は例えば特開昭６１−７３３４１号
公報に記載された半導体装置であり、電子部品を実装す
る配線基板８ａに半導体チップを埋め込むための凹部を
設け、この凹部に３層に積層された半導体チップ２ａ〜
２ｃを載置し、各半導体チップ間、あるいは半導体チッ
プと配線基板８ａとをボンディングワイヤ４によりボン
ディングしている。
公報に記載された半導体装置であり、電子部品を実装す
る配線基板８ａに半導体チップを埋め込むための凹部を
設け、この凹部に３層に積層された半導体チップ２ａ〜
２ｃを載置し、各半導体チップ間、あるいは半導体チッ
プと配線基板８ａとをボンディングワイヤ４によりボン
ディングしている。
【０００５】図２０は例えば特開昭６２−３５５２８号
公報に記載された集積回路の高密度実装法を説明する図
であり、集積回路２ａ、５ｂのペアチップを積み重ね、
且つそれぞれのチップを半田バンプ６を介してフリップ
チップ・ボンディングすると共に、ペアチップをボンデ
ィングワイヤ４により配線基板１ｃにボンディングす
る。
公報に記載された集積回路の高密度実装法を説明する図
であり、集積回路２ａ、５ｂのペアチップを積み重ね、
且つそれぞれのチップを半田バンプ６を介してフリップ
チップ・ボンディングすると共に、ペアチップをボンデ
ィングワイヤ４により配線基板１ｃにボンディングす
る。
【０００６】図２１は例えば特開平５−２５９３７４号
公報に記載された高密度実装配線基板であり、集積回路
ダイ２ａは、配線基板８ｃに形成された凹部に埋め込ま
れるようにして実装されている。この集積回路ダイ２ａ
はボンディングワイヤ４により配線基板３の上面とボン
ディングされている。
公報に記載された高密度実装配線基板であり、集積回路
ダイ２ａは、配線基板８ｃに形成された凹部に埋め込ま
れるようにして実装されている。この集積回路ダイ２ａ
はボンディングワイヤ４により配線基板３の上面とボン
ディングされている。
【０００７】一方、集積回路ダイ５ａは前記集積回路ダ
イ２ａの頭上を覆うようにバンプ６を介してフリップチ
ップ・ボンディングにより配線基板８ｃ上に実装されて
いる。
イ２ａの頭上を覆うようにバンプ６を介してフリップチ
ップ・ボンディングにより配線基板８ｃ上に実装されて
いる。
【０００８】
【発明が解決しようとする課題】従来の高密度化実装基
板は以上のように、積層した集積回路間の配線または集
積回路と配線基板とを例えばボンディングワイヤで配線
しようとすると、ボンデイングワイヤーが交互しない様
に、また極端に長くなってワイヤー間ショート及び集積
回路とのショートを起こさぬ様に等、配線する集積回路
の電極と配線基板のパッド及び集積回路間のパッドとを
許容できる範囲内の決められた直線上に揃える必要があ
る。しかしながら、配線基板のパッドの位置に電極の位
置を揃えるとなると配線基板上に積層される集積回路は
予め決められた集積回路に限定される。又、集積回路間
でも同様のことが言える。そのため設計仕様の変更で電
極の位置が異なる他の集積回路を実装しようとなるとパ
ッドの位置に電極の位置を合わせたカスタムメイドの集
積回路を必要とし、汎用性に欠けるという問題点があっ
た。
板は以上のように、積層した集積回路間の配線または集
積回路と配線基板とを例えばボンディングワイヤで配線
しようとすると、ボンデイングワイヤーが交互しない様
に、また極端に長くなってワイヤー間ショート及び集積
回路とのショートを起こさぬ様に等、配線する集積回路
の電極と配線基板のパッド及び集積回路間のパッドとを
許容できる範囲内の決められた直線上に揃える必要があ
る。しかしながら、配線基板のパッドの位置に電極の位
置を揃えるとなると配線基板上に積層される集積回路は
予め決められた集積回路に限定される。又、集積回路間
でも同様のことが言える。そのため設計仕様の変更で電
極の位置が異なる他の集積回路を実装しようとなるとパ
ッドの位置に電極の位置を合わせたカスタムメイドの集
積回路を必要とし、汎用性に欠けるという問題点があっ
た。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、配線基板に積層される集積回路
あるいは集積回路に積層される集積回路の変更があって
も回路設計の大幅な変更を不要とする多層化集積回路装
置を得ることを目的とする。
ためになされたもので、配線基板に積層される集積回路
あるいは集積回路に積層される集積回路の変更があって
も回路設計の大幅な変更を不要とする多層化集積回路装
置を得ることを目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明に係る多
層化集積回路装置は、配線基板に積層された複数の集積
回路間に、集積回路に設けられた電極を接合して接合点
を外側に延設する回路パターンを形成したパターンプレ
ートを介在させ、前記電極を前記回路パターンを通して
接続対象となる集積回路の電極位置に対向させたもので
ある。
層化集積回路装置は、配線基板に積層された複数の集積
回路間に、集積回路に設けられた電極を接合して接合点
を外側に延設する回路パターンを形成したパターンプレ
ートを介在させ、前記電極を前記回路パターンを通して
接続対象となる集積回路の電極位置に対向させたもので
ある。
【００１１】請求項２の発明に係る多層化集積回路装置
は、配線基板に凹部を形成し、この凹部に積層した集積
回路の一部を嵌入させ、介在しているパターンプレート
の端部を前記凹部の縁に接合したものである。
は、配線基板に凹部を形成し、この凹部に積層した集積
回路の一部を嵌入させ、介在しているパターンプレート
の端部を前記凹部の縁に接合したものである。
【００１２】請求項３の発明に係る多層化集積回路装置
は、配線基板に貫通するように形成された開口部に、パ
ターンプレートを介在して積層された複数の集積回路を
上面より篏入すると共に、最下層の集積回路に接合され
たパターンプレートの端部を前記開口部の縁に接合した
ものである。
は、配線基板に貫通するように形成された開口部に、パ
ターンプレートを介在して積層された複数の集積回路を
上面より篏入すると共に、最下層の集積回路に接合され
たパターンプレートの端部を前記開口部の縁に接合した
ものである。
【００１３】請求項４の発明に係る多層化集積回路装置
は、配線基板に貫通するように形成された開口部の上方
および下方よりパターンプレートを介在して積層された
複数の集積回路を篏入すると共に、最下層の集積回路に
接合されたパターンプレートの端部を前記開口部の縁に
接合したものである。
は、配線基板に貫通するように形成された開口部の上方
および下方よりパターンプレートを介在して積層された
複数の集積回路を篏入すると共に、最下層の集積回路に
接合されたパターンプレートの端部を前記開口部の縁に
接合したものである。
【００１４】請求項５の発明に係る多層化集積回路装置
は、配線基板に積層された複数の集積回路で、下段の集
積回路の裏面に形成された上段の集積回路用実装回路パ
ターンと前記上段の集積回路の電極をワイヤボンディン
グにて電気的接続し、更に前記回路パターンから配線基
板に電気的接続のためのワイヤボンドを行ったものであ
る。
は、配線基板に積層された複数の集積回路で、下段の集
積回路の裏面に形成された上段の集積回路用実装回路パ
ターンと前記上段の集積回路の電極をワイヤボンディン
グにて電気的接続し、更に前記回路パターンから配線基
板に電気的接続のためのワイヤボンドを行ったものであ
る。
【００１５】請求項６の発明に係る層化集積回路装置
は、配線基板に積層された複数の集積回路で、下段の集
積回路の裏面に形成された上段の集積回路用実装回路パ
ターンと前記上段の集積回路の電極をフリップチップ実
装にて電気的接続し、更に前記回路パターンから配線基
板に電気的接続のためのワイヤボンドを行ったものであ
る。
は、配線基板に積層された複数の集積回路で、下段の集
積回路の裏面に形成された上段の集積回路用実装回路パ
ターンと前記上段の集積回路の電極をフリップチップ実
装にて電気的接続し、更に前記回路パターンから配線基
板に電気的接続のためのワイヤボンドを行ったものであ
る。
【００１６】請求項７の発明に係る多層化集積回路装置
は、配線基板に積層された複数の集積回路で、下段の集
積回路の裏面に形成された上段の複数個の集積回路用実
装回路パターンと前記上段の複数個の集積回路の電極を
ワイヤボンド接続及びフリップチップ実装にて電気的接
続し、更に前記回路パターンから配線基板に電気的接続
のためのワイヤボンドを行ったものである。
は、配線基板に積層された複数の集積回路で、下段の集
積回路の裏面に形成された上段の複数個の集積回路用実
装回路パターンと前記上段の複数個の集積回路の電極を
ワイヤボンド接続及びフリップチップ実装にて電気的接
続し、更に前記回路パターンから配線基板に電気的接続
のためのワイヤボンドを行ったものである。
【００１７】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図について説明する。図１は本実施の形
態に係る多層化集積回路装置を示す斜視図である。図に
おいて、１ａはリードフレームが形成された配線基板、
２ａは配線基板１ａ上に裏面がダイ・ボンディングされ
た第１の集積回路、３は第１の集積回路２ａの表面に周
囲の電極に干渉しないように中央部にダイ・ボンディン
グされたパターンプレート、２ｂはパターンプレート３
の表面に周囲の配線用のパッドに干渉しないように中央
部にダイ・ボンディングされた第２の集積回路である。
実施の形態１を図について説明する。図１は本実施の形
態に係る多層化集積回路装置を示す斜視図である。図に
おいて、１ａはリードフレームが形成された配線基板、
２ａは配線基板１ａ上に裏面がダイ・ボンディングされ
た第１の集積回路、３は第１の集積回路２ａの表面に周
囲の電極に干渉しないように中央部にダイ・ボンディン
グされたパターンプレート、２ｂはパターンプレート３
の表面に周囲の配線用のパッドに干渉しないように中央
部にダイ・ボンディングされた第２の集積回路である。
【００１８】配線基板１ａ上には第１の集積回路２ａ、
パターンプレート３、第２の集積回路２ｂが順にピラミ
ット状に積層されて接合されている。尚、ダイ・ボンデ
ィング方法に関しては素材のボンディング面に応じたダ
イ・ボンディング方法（ガラス法、導電性接着剤法、ハ
ンダ法等）を選択する。
パターンプレート３、第２の集積回路２ｂが順にピラミ
ット状に積層されて接合されている。尚、ダイ・ボンデ
ィング方法に関しては素材のボンディング面に応じたダ
イ・ボンディング方法（ガラス法、導電性接着剤法、ハ
ンダ法等）を選択する。
【００１９】本実施の形態に係るパターンプレート３は
第１の集積回路２ａと第２の集積回路２ｂとの間にサン
ドウィチ状に配置されている。そしてパターンプレート
３には、ボンディングヘッドが第１の集積回路２ａの電
極より既定の直進方向に移動した際にワイヤボンディン
グさせるパッドを形成し、このパッドと第２の集積回路
２ｂの所定の電極とを結ぶパターンが形成されている。
第１の集積回路２ａと第２の集積回路２ｂとの間にサン
ドウィチ状に配置されている。そしてパターンプレート
３には、ボンディングヘッドが第１の集積回路２ａの電
極より既定の直進方向に移動した際にワイヤボンディン
グさせるパッドを形成し、このパッドと第２の集積回路
２ｂの所定の電極とを結ぶパターンが形成されている。
【００２０】この結果、第２の集積回路２ｂの変更に伴
い電極の位置が変わり、ボンディングヘッドの既定の直
進動作では第１の集積回路２ａの所定の電極と第２の集
積回路２ｂの所定の電極がワイヤボンディングできなく
なっても、第２の集積回路２ｂの所定の電極がボンディ
ングヘッドの既定の直進動作位置にくるように、パター
ンプレート３上に電極を結ぶパターンを組み、そしてパ
ターンの終端にボンディング用のパッドを形成して電極
の位置とする。
い電極の位置が変わり、ボンディングヘッドの既定の直
進動作では第１の集積回路２ａの所定の電極と第２の集
積回路２ｂの所定の電極がワイヤボンディングできなく
なっても、第２の集積回路２ｂの所定の電極がボンディ
ングヘッドの既定の直進動作位置にくるように、パター
ンプレート３上に電極を結ぶパターンを組み、そしてパ
ターンの終端にボンディング用のパッドを形成して電極
の位置とする。
【００２１】この結果、第２の集積回路２ｂの変更に伴
いカスタムメイドの第１の集積回路２ａを用意したり、
ボンディングヘッドの移動を大幅に変更させることなく
各集積回路２ａ,２ｂ間をワイヤボンディングすること
ができる。
いカスタムメイドの第１の集積回路２ａを用意したり、
ボンディングヘッドの移動を大幅に変更させることなく
各集積回路２ａ,２ｂ間をワイヤボンディングすること
ができる。
【００２２】また、配線基板２ａと第２の集積回路２ｂ
間をワイヤボンディングする場合であっても、上記同様
に配線パターンを形成したパターンプレート３を介して
配線基板２ａのパッドと第２の集積回路２ｂ間をワイヤ
ボンディングすることでカスタムメイドの第２の集積回
路２ｂを用意したり、ボンディングヘッドの移動を大幅
に変更させることなくワイヤボンディングを行うことが
できる。
間をワイヤボンディングする場合であっても、上記同様
に配線パターンを形成したパターンプレート３を介して
配線基板２ａのパッドと第２の集積回路２ｂ間をワイヤ
ボンディングすることでカスタムメイドの第２の集積回
路２ｂを用意したり、ボンディングヘッドの移動を大幅
に変更させることなくワイヤボンディングを行うことが
できる。
【００２３】実施の形態２．以下、この発明の実施の形
態２を図について説明する。図２（ａ）は本実施の形態
に係る多層化集積回路装置を示す斜視図である。尚、図
中、図１と同一符号は同一、または相当部分を示す。本
実施の形態は、第１の集積回路５ａがその裏面に形成さ
れたフリップチップ実装用のバンプ６で配線基板１ｂと
接合され、また第１の集積回路５ａの表面には実施の形
態１と同様にダイ・ボンディングされたパターンプレー
ト３を介して第２の集積回路２ｂがダイ・ボンディング
されている。
態２を図について説明する。図２（ａ）は本実施の形態
に係る多層化集積回路装置を示す斜視図である。尚、図
中、図１と同一符号は同一、または相当部分を示す。本
実施の形態は、第１の集積回路５ａがその裏面に形成さ
れたフリップチップ実装用のバンプ６で配線基板１ｂと
接合され、また第１の集積回路５ａの表面には実施の形
態１と同様にダイ・ボンディングされたパターンプレー
ト３を介して第２の集積回路２ｂがダイ・ボンディング
されている。
【００２４】同図（ｂ）はパターンプレート３に形成さ
れたパターンを示す図である。図に示す黒地のようにパ
ターンを形成することで、例えば、第２の集積回路２ｂ
の変更に伴い電極Ａ,Ｂ,Ｃの位置が配線基板１ｂに形成
されたパッドＡ’,Ｂ’,Ｃ’よりずれても各パッド
Ａ’,Ｂ’,Ｃとパターンの端部に形成したパッドとの間
でワイヤボンディングを行うことで、カスタムメイドの
第１の集積回路５ａを用意したり、ボンディングヘッド
の移動を大幅に変更させることなく第１の集積回路５ａ
と第２の集積回路２ｂとをワイヤボンディングで接続す
ることができる。
れたパターンを示す図である。図に示す黒地のようにパ
ターンを形成することで、例えば、第２の集積回路２ｂ
の変更に伴い電極Ａ,Ｂ,Ｃの位置が配線基板１ｂに形成
されたパッドＡ’,Ｂ’,Ｃ’よりずれても各パッド
Ａ’,Ｂ’,Ｃとパターンの端部に形成したパッドとの間
でワイヤボンディングを行うことで、カスタムメイドの
第１の集積回路５ａを用意したり、ボンディングヘッド
の移動を大幅に変更させることなく第１の集積回路５ａ
と第２の集積回路２ｂとをワイヤボンディングで接続す
ることができる。
【００２５】実施の形態３．以下、この発明の実施の形
態３を図について説明する。図３は本実施の形態に係る
多層化集積回路装置を示す斜視図である。尚、図中、図
２と同一符号は同一、または相当部分を示す。本実施の
形態は、配線基板１ｂ上にフリップチップ実装用のバン
プ６により接合されに第１の集積回路５ａの表面に、パ
ターンプレート７を介して第２の集積回路５ｂがフリッ
プチップ実装用のバンプ６により積層されている。第１
の集積回路５ａと配線基板５ａとはフリップチップ実装
用のバンプ６により積層されている。
態３を図について説明する。図３は本実施の形態に係る
多層化集積回路装置を示す斜視図である。尚、図中、図
２と同一符号は同一、または相当部分を示す。本実施の
形態は、配線基板１ｂ上にフリップチップ実装用のバン
プ６により接合されに第１の集積回路５ａの表面に、パ
ターンプレート７を介して第２の集積回路５ｂがフリッ
プチップ実装用のバンプ６により積層されている。第１
の集積回路５ａと配線基板５ａとはフリップチップ実装
用のバンプ６により積層されている。
【００２６】第２の集積回路５ｂの各電極をワイヤボン
ディングにより配線基板１ｂに形成された第１の集積回
路５ａの電極対応のパッドに接続する際、パターンプレ
ート７に形成された第２の集積回路５ｂの各電極対応の
パッドと配線基板１ｂに形成されたパッド間でワイヤボ
ンディングを行う。
ディングにより配線基板１ｂに形成された第１の集積回
路５ａの電極対応のパッドに接続する際、パターンプレ
ート７に形成された第２の集積回路５ｂの各電極対応の
パッドと配線基板１ｂに形成されたパッド間でワイヤボ
ンディングを行う。
【００２７】このとき、ボンディングワイヤ４が第２の
集積回路５ｂを跨いで引き回されたり、他のワイヤとク
ロスすることがないように、パターンプレート７に回路
パターンを形成し、第２の集積回路５ｂの電極対応のパ
ッドと接続対象である配線基板１ｂ上における第１の集
積回路５ａの電極対応のパッドとを対向させる。
集積回路５ｂを跨いで引き回されたり、他のワイヤとク
ロスすることがないように、パターンプレート７に回路
パターンを形成し、第２の集積回路５ｂの電極対応のパ
ッドと接続対象である配線基板１ｂ上における第１の集
積回路５ａの電極対応のパッドとを対向させる。
【００２８】実施の形態４．以下、この発明の実施の形
態４を図について説明する。図４は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
１と同一符号は同一、または相当部分を示す。本実施の
形態は、パターンプレート９の両面に集積回路２ｂがダ
イ・ボンディングされている。そして、パターンプレー
ト９は、その裏面にダイボンディングされた集積回路２
ｂが配線基板８ａに形成された凹部に嵌入するように配
線基板８ａにダイボンディングされる。
態４を図について説明する。図４は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
１と同一符号は同一、または相当部分を示す。本実施の
形態は、パターンプレート９の両面に集積回路２ｂがダ
イ・ボンディングされている。そして、パターンプレー
ト９は、その裏面にダイボンディングされた集積回路２
ｂが配線基板８ａに形成された凹部に嵌入するように配
線基板８ａにダイボンディングされる。
【００２９】そして、パターンプレート９の両面に接合
した集積回路２ｂの電極はパターンプレート９を通して
配線基板８ａの配線用のパッドと接合する。この結果、
実装高さを減らすことができる。尚、パターンプレート
９を介しての集積回路２ｂ間および集積回路２ｂと配線
基板８ａ間のワイヤボンディング方式は実施の形態１と
同様である。
した集積回路２ｂの電極はパターンプレート９を通して
配線基板８ａの配線用のパッドと接合する。この結果、
実装高さを減らすことができる。尚、パターンプレート
９を介しての集積回路２ｂ間および集積回路２ｂと配線
基板８ａ間のワイヤボンディング方式は実施の形態１と
同様である。
【００３０】実施の形態５．以下、この発明の実施の形
態５を図について説明する。図５は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
３と同一符号は同一、または相当部分を示す。本実施の
形態は、パターンプレート１０の両面に集積回路５ｂが
フリップチップ実装用のバンプ６により接続されてい
る。
態５を図について説明する。図５は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
３と同一符号は同一、または相当部分を示す。本実施の
形態は、パターンプレート１０の両面に集積回路５ｂが
フリップチップ実装用のバンプ６により接続されてい
る。
【００３１】そして、パターンプレート１０は、その裏
面に接続された集積回路５ｂが配線基板８ｂに形成され
た凹部に嵌入するように配線基板８ｂにフリップチップ
実装用のバンプ１１により接合されている。そして、パ
ターンプレート１０の両面に接合された集積回路５ｂの
電極はパターンプレート１０を通して配線基板８ｂの配
線用のパッドと接合する。この結果、配線基板８ｂ上に
おける実装高さを減らすことができる。尚、図示しない
がパターンプレート１０を介しての各集積回路５ｂ間お
よび集積回路５ｂと配線基板８ｂ間のワイヤボンディン
グ方式は実施の形態３と同様である。
面に接続された集積回路５ｂが配線基板８ｂに形成され
た凹部に嵌入するように配線基板８ｂにフリップチップ
実装用のバンプ１１により接合されている。そして、パ
ターンプレート１０の両面に接合された集積回路５ｂの
電極はパターンプレート１０を通して配線基板８ｂの配
線用のパッドと接合する。この結果、配線基板８ｂ上に
おける実装高さを減らすことができる。尚、図示しない
がパターンプレート１０を介しての各集積回路５ｂ間お
よび集積回路５ｂと配線基板８ｂ間のワイヤボンディン
グ方式は実施の形態３と同様である。
【００３２】実施の形態６．以下、この発明の実施の形
態６を図について説明する。図６は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
５と同一符号は同一、または相当部分を示す。本実施の
形態は、パターンプレート１２の表面にダイ・ボンディ
ングにより集積回路２ｂを接合し、パターンプレート１
２の裏面にフリップチップ実装用のバンプ６により集積
回路５ｂを接合する。
態６を図について説明する。図６は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
５と同一符号は同一、または相当部分を示す。本実施の
形態は、パターンプレート１２の表面にダイ・ボンディ
ングにより集積回路２ｂを接合し、パターンプレート１
２の裏面にフリップチップ実装用のバンプ６により集積
回路５ｂを接合する。
【００３３】パターンプレート１２は、その裏面に接続
された集積回路５ｂが配線基板８ｃに形成された凹部に
嵌入するように配線基板８ｃにフリップチップ実装用の
バンプ１１により接合されている。そして、パターンプ
レート１２の各面にそれぞれ接合された集積回路２ｂ、
５ｂの電極はパターンプレート１２を通して配線基板８
ｃの配線用のパッドと接合する。
された集積回路５ｂが配線基板８ｃに形成された凹部に
嵌入するように配線基板８ｃにフリップチップ実装用の
バンプ１１により接合されている。そして、パターンプ
レート１２の各面にそれぞれ接合された集積回路２ｂ、
５ｂの電極はパターンプレート１２を通して配線基板８
ｃの配線用のパッドと接合する。
【００３４】この結果、配線基板８ｃ上における実装高
さを減らすことができる。パターンプレート１２の表面
に接合された集積回路２ｂと配線基板８ｃはボンディン
グワイヤ４によりボンデイングされる。
さを減らすことができる。パターンプレート１２の表面
に接合された集積回路２ｂと配線基板８ｃはボンディン
グワイヤ４によりボンデイングされる。
【００３５】実施の形態７．以下、この発明の実施の形
態７を図について説明する。図７は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
２と同一符号は同一、または相当部分を示す。本実施の
形態は、配線基板１ｂに積層された集積回路５ａ上にパ
ターンプレート３を介してさらに集積回路２ｂを積層し
た後に、集積回路２ｂ上にパターンプレート３を介して
集積回路２ａを積層したものである。パターンプレート
３を介しての各集積回路２ａ,２ｂ間および各集積回路
２ａ,２ｂと配線基板１ｂ間におけるボンディングワイ
ヤ４によるボンディング方式は実施の形態１〜３と同様
である。
態７を図について説明する。図７は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
２と同一符号は同一、または相当部分を示す。本実施の
形態は、配線基板１ｂに積層された集積回路５ａ上にパ
ターンプレート３を介してさらに集積回路２ｂを積層し
た後に、集積回路２ｂ上にパターンプレート３を介して
集積回路２ａを積層したものである。パターンプレート
３を介しての各集積回路２ａ,２ｂ間および各集積回路
２ａ,２ｂと配線基板１ｂ間におけるボンディングワイ
ヤ４によるボンディング方式は実施の形態１〜３と同様
である。
【００３６】実施の形態８．以下、この発明の実施の形
態８を図について説明する。図８は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
７と同一符号は同一、または相当部分を示す。本実施の
形態は、配線基板１ａにダイ・ボンディングにより集積
回路２ａを接合し、集積回路２ａにパターンプレート７
を介してフリップチップ実装用のバンプにより集積回路
５ｂを接合し、さらに集積回路５ｂにパターンプレート
１３を介してダイ・ボンディングにより集積回路２ａを
接合している。
態８を図について説明する。図８は本実施の形態に係る
多層化集積回路装置を示す断面図である。尚、図中、図
７と同一符号は同一、または相当部分を示す。本実施の
形態は、配線基板１ａにダイ・ボンディングにより集積
回路２ａを接合し、集積回路２ａにパターンプレート７
を介してフリップチップ実装用のバンプにより集積回路
５ｂを接合し、さらに集積回路５ｂにパターンプレート
１３を介してダイ・ボンディングにより集積回路２ａを
接合している。
【００３７】パターンプレート１３、７を介しての各集
積回路２ａ,５ｂ間および各集積回路２ａ,５ｂと配線基
板１ａ間におけるワイヤ４によるワイヤボンデイング方
式は実施の形態７と同様である。
積回路２ａ,５ｂ間および各集積回路２ａ,５ｂと配線基
板１ａ間におけるワイヤ４によるワイヤボンデイング方
式は実施の形態７と同様である。
【００３８】実施の形態９ 以下、この発明の実施の形態９を図について説明する。
図９は本実施の形態に係る多層化集積回路装置を示す断
面図である。本実施の形態は、実施の形態７に対して更
に実装面積を高めるために、最下層の集積回路の下にパ
ターンプレート１３を介してフリップチップ実装用のバ
ンプにより集積回路５ｂを接続する。
図９は本実施の形態に係る多層化集積回路装置を示す断
面図である。本実施の形態は、実施の形態７に対して更
に実装面積を高めるために、最下層の集積回路の下にパ
ターンプレート１３を介してフリップチップ実装用のバ
ンプにより集積回路５ｂを接続する。
【００３９】そして、パターンプレート１３は、その下
面に接続された集積回路５ｂが配線基板８ａに形成され
た凹部に嵌入するように配線基板８ａにダイボンディン
グされている。そしてパターンプレート１３の両面にそ
れぞれ接合された集積回路２ｂ，２Ｃ，５ｂの電極はパ
ターンプレート１３を通して配線基板８ａの配線用のパ
ッドと接合する。この結果、配線基板８ａ上から見た実
装高さを増やさず、集積回路を多層化することができ
る。
面に接続された集積回路５ｂが配線基板８ａに形成され
た凹部に嵌入するように配線基板８ａにダイボンディン
グされている。そしてパターンプレート１３の両面にそ
れぞれ接合された集積回路２ｂ，２Ｃ，５ｂの電極はパ
ターンプレート１３を通して配線基板８ａの配線用のパ
ッドと接合する。この結果、配線基板８ａ上から見た実
装高さを増やさず、集積回路を多層化することができ
る。
【００４０】実施の形態１０ 以下、この発明の実施の形態１０を図について説明す
る。図１０は本実施の形態に係る多層化集積回路装置を
示す断面図である。本実施の形態は、配線基板上に集積
回路を複数積層する代わりに、配線基板に貫通させた開
口部に積層体を嵌入することで配線基板上における実装
高さを無くすものである。
る。図１０は本実施の形態に係る多層化集積回路装置を
示す断面図である。本実施の形態は、配線基板上に集積
回路を複数積層する代わりに、配線基板に貫通させた開
口部に積層体を嵌入することで配線基板上における実装
高さを無くすものである。
【００４１】本実施の形態における多層化集積回路装置
は、集積回路２ｃ,２ｂ,５ｂを順にパターンプレート１
３、３を介してダイボンディングして積層し、最上層の
集積回路５ｂをフリップチップ実装用のバンプ６により
配線基板１５に接合した後に、積層体が開口部に埋め込
まれるように配線基板１５の実装面をフリップチップ実
装用のバンプ１１により配線基板１４ａに接合する。そ
して、各集積回路２ｂ,２Ｃ,５ｂの電極は回路基板１５
を通して配線基板１４ａの配線用のパッドと接合する。
このように、各積層体が配線基板１４ａに貫通させた開
口部に吊り下げられた状態で配線基板１５ａに実装され
ることで、配線基板１４ａの実装高さはほぼ配線基板１
５の厚み分に減らすことができる。
は、集積回路２ｃ,２ｂ,５ｂを順にパターンプレート１
３、３を介してダイボンディングして積層し、最上層の
集積回路５ｂをフリップチップ実装用のバンプ６により
配線基板１５に接合した後に、積層体が開口部に埋め込
まれるように配線基板１５の実装面をフリップチップ実
装用のバンプ１１により配線基板１４ａに接合する。そ
して、各集積回路２ｂ,２Ｃ,５ｂの電極は回路基板１５
を通して配線基板１４ａの配線用のパッドと接合する。
このように、各積層体が配線基板１４ａに貫通させた開
口部に吊り下げられた状態で配線基板１５ａに実装され
ることで、配線基板１４ａの実装高さはほぼ配線基板１
５の厚み分に減らすことができる。
【００４２】実施の形態１１．以下、この発明の実施の
形態１１を図について説明する。図１１は本実施の形態
に係る多層化集積回路装置を示す断面図である。本実施
の形態は、配線基板１４ｂに貫通させた開口部に対して
双方向より第１および第２のパターンプレートに積層し
た集積回路をそれぞれ通すことで積層体の高さを減らす
ことができると共に、配線基板１４ｂの実装面を有効に
利用できる。
形態１１を図について説明する。図１１は本実施の形態
に係る多層化集積回路装置を示す断面図である。本実施
の形態は、配線基板１４ｂに貫通させた開口部に対して
双方向より第１および第２のパターンプレートに積層し
た集積回路をそれぞれ通すことで積層体の高さを減らす
ことができると共に、配線基板１４ｂの実装面を有効に
利用できる。
【００４３】本実施の形態は、第１のパターンプレート
１２の表面にダイ・ボンディング方式で集積回路２ｂを
接続し、裏面にフリップチップ実装用のバンプ６により
集積回路５ｂを接続した後に、集積回路５ｂが開口部に
嵌入するように第１のパターンプレート１２をフリップ
チップ実装用のバンプ１１で配線基板１４ｂに接続す
る。
１２の表面にダイ・ボンディング方式で集積回路２ｂを
接続し、裏面にフリップチップ実装用のバンプ６により
集積回路５ｂを接続した後に、集積回路５ｂが開口部に
嵌入するように第１のパターンプレート１２をフリップ
チップ実装用のバンプ１１で配線基板１４ｂに接続す
る。
【００４４】また、第２のパターンプレート１７の表面
にフリップチップ実装用のバンプ６により集積回路５ｂ
を接続し、裏面にダイ・ボンディング方式で集積回路２
ｂを接続した後に、集積回路２ｂが開口部に嵌入するよ
うに第２のパターンプレート１７をダイボンディング方
式で配線基板１４に接続する。各パターンプレート１
２，１７を通して各集積回路２ｂ，５ｂが配線基板１４
ｂの配線用のパッドと接合される。
にフリップチップ実装用のバンプ６により集積回路５ｂ
を接続し、裏面にダイ・ボンディング方式で集積回路２
ｂを接続した後に、集積回路２ｂが開口部に嵌入するよ
うに第２のパターンプレート１７をダイボンディング方
式で配線基板１４に接続する。各パターンプレート１
２，１７を通して各集積回路２ｂ，５ｂが配線基板１４
ｂの配線用のパッドと接合される。
【００４５】実施の形態１２．以下、この発明の実施の
形態１２を図について説明する。図１２は本実施の形態
に係る多層化集積回路装置を示す斜視図である。また、
図１３は本実施の形態に係る多層化集積回路装置を示す
断面図である。図において、１ａはリードパターンが形
成された配線基板、２ｄは配線基板１ａ上にフリップチ
ップ実装された裏面に実装用回路パターン３ｂをもつ集
積回路、２ｂは回路パターン上の表面にダイ・ボンド実
装された集積回路である。
形態１２を図について説明する。図１２は本実施の形態
に係る多層化集積回路装置を示す斜視図である。また、
図１３は本実施の形態に係る多層化集積回路装置を示す
断面図である。図において、１ａはリードパターンが形
成された配線基板、２ｄは配線基板１ａ上にフリップチ
ップ実装された裏面に実装用回路パターン３ｂをもつ集
積回路、２ｂは回路パターン上の表面にダイ・ボンド実
装された集積回路である。
【００４６】配線基板１ａ上には、裏面に実装用回路パ
ターン３ｂをもつ下段の集積回路２ｄ、続いて上段の第
２集積回路２ｂが順にピラミッド状に集積されて接合さ
れている。尚、フリップチップ実装方法に関しては、金
属接続、導電ぺ一スト接続及びＡＣＦ接続などを、ダイ
ボンド実装方法に関しては、ガラス法、接着剤法、半田
法などの方法を素材の実装面に応じた実装を任意に選択
する。
ターン３ｂをもつ下段の集積回路２ｄ、続いて上段の第
２集積回路２ｂが順にピラミッド状に集積されて接合さ
れている。尚、フリップチップ実装方法に関しては、金
属接続、導電ぺ一スト接続及びＡＣＦ接続などを、ダイ
ボンド実装方法に関しては、ガラス法、接着剤法、半田
法などの方法を素材の実装面に応じた実装を任意に選択
する。
【００４７】本実施の形態に係る集積回路パターン３ｂ
は、下段の集積回路２ｄの裏面であり上段の集積回路２
ｂのダイ・ボンド実装面となっている。そしてボンディ
ングワイヤ４により集積回路２ｂの電極と対向させた集
積回路２ｄの裏面回路パターン３ｂを電気的接続し、更
に裏面パターン３ｂと対向させた配線基板１ａ上のパタ
ーンをボンディングワイヤ４にて電気的接続されてい
る。
は、下段の集積回路２ｄの裏面であり上段の集積回路２
ｂのダイ・ボンド実装面となっている。そしてボンディ
ングワイヤ４により集積回路２ｂの電極と対向させた集
積回路２ｄの裏面回路パターン３ｂを電気的接続し、更
に裏面パターン３ｂと対向させた配線基板１ａ上のパタ
ーンをボンディングワイヤ４にて電気的接続されてい
る。
【００４８】実施の形態１３．以下、この発明の実施の
形態１３を図について説明する。図１４は本実施の形態
に係る多層化集積回路装置を示す斜視図である。また、
図１５は本実施の形態に係る多層集積回路装置を示す断
面図である。尚、図中、図１３と同一符号は同一、また
は相当部分を示す。本実施の形態は、集積回路２ｄの裏
面回路パターン３ｂに、上段の集積回路２ｅをフリップ
チップ実装により電気的接続されたものである。配線基
板１ａ上には、裏面に実装用回路パターン３ｂをもつ下
段の集積回路２ｄ、上段の第２の集積回路２ｅが順にピ
ラミッド状に積層されている。尚、フリップチップ実装
方法は、実旅の形態１２と同様である。
形態１３を図について説明する。図１４は本実施の形態
に係る多層化集積回路装置を示す斜視図である。また、
図１５は本実施の形態に係る多層集積回路装置を示す断
面図である。尚、図中、図１３と同一符号は同一、また
は相当部分を示す。本実施の形態は、集積回路２ｄの裏
面回路パターン３ｂに、上段の集積回路２ｅをフリップ
チップ実装により電気的接続されたものである。配線基
板１ａ上には、裏面に実装用回路パターン３ｂをもつ下
段の集積回路２ｄ、上段の第２の集積回路２ｅが順にピ
ラミッド状に積層されている。尚、フリップチップ実装
方法は、実旅の形態１２と同様である。
【００４９】本実施の形態に係る集積回路パターン３ｂ
は、下段の集積回路２ｄの表面であり、上段の集積回路
２ｅのフリップチップ実装面となっている。そして、電
極接続用ハンプ６により集積回路２ｅの電極と前記電極
とを対向させた集積回路２ｄの裏面回路パターン３ｂを
フリップチップ実装にて電気的接続し、更に裏面回路パ
ターン３ｂと対向する配線基板１ａ上のパターンをボン
ディングワイヤ４により電気的接続されている。
は、下段の集積回路２ｄの表面であり、上段の集積回路
２ｅのフリップチップ実装面となっている。そして、電
極接続用ハンプ６により集積回路２ｅの電極と前記電極
とを対向させた集積回路２ｄの裏面回路パターン３ｂを
フリップチップ実装にて電気的接続し、更に裏面回路パ
ターン３ｂと対向する配線基板１ａ上のパターンをボン
ディングワイヤ４により電気的接続されている。
【００５０】実施の形態１４．以下、この発明の実施の
形態１４を図について説明する。図１６は本実施の形態
に係る多層化集積回路装置を示す断面図である。尚、図
中、図１３，１５と同一符号は同一、または相当部分を
示す。本実施の形態は集積回路２ｄの裏面回路パターン
３ｂに複数個の上段の集積回路２ｂ，２ｅをダイ・ボン
ド実装及びフリップチップ実装の任意の方法を用い電気
的接続されたものである。
形態１４を図について説明する。図１６は本実施の形態
に係る多層化集積回路装置を示す断面図である。尚、図
中、図１３，１５と同一符号は同一、または相当部分を
示す。本実施の形態は集積回路２ｄの裏面回路パターン
３ｂに複数個の上段の集積回路２ｂ，２ｅをダイ・ボン
ド実装及びフリップチップ実装の任意の方法を用い電気
的接続されたものである。
【００５１】配線基板１ａ上には、裏面に実装用回路パ
ターン３ｂをもつ下段の集積回路２ｄ、上段に複数個の
集積回路２ｂ、上２ｅが積層されている。尚、ダイ・ボ
ンド実装及びフリップチップ実装方法は、実施の形態１
２と同様である。本実施の形態に係る集積回路パターン
３ｂは、下段の集積回路２ｄの裏面であり、上段の集積
回路２ｂ，２ｅの実装面となっている。そして、ボンデ
ィングワイヤ４により集積回路２ｂの電極と前記電極と
対向させた集積回路２ｄの裏面パターン３ｂを電気的接
続し、電極接続用ハンプ６により集積回路２ｅの電極と
対向させた集積回路２ｄの裏面回路パターン３ｂをフリ
ップチップ実装にて電気的接続し、更に裏面回路パター
ン３ｂと対向する配線基板１ａ上のパターンをボンディ
ングワイヤ４により電気的接続されている。
ターン３ｂをもつ下段の集積回路２ｄ、上段に複数個の
集積回路２ｂ、上２ｅが積層されている。尚、ダイ・ボ
ンド実装及びフリップチップ実装方法は、実施の形態１
２と同様である。本実施の形態に係る集積回路パターン
３ｂは、下段の集積回路２ｄの裏面であり、上段の集積
回路２ｂ，２ｅの実装面となっている。そして、ボンデ
ィングワイヤ４により集積回路２ｂの電極と前記電極と
対向させた集積回路２ｄの裏面パターン３ｂを電気的接
続し、電極接続用ハンプ６により集積回路２ｅの電極と
対向させた集積回路２ｄの裏面回路パターン３ｂをフリ
ップチップ実装にて電気的接続し、更に裏面回路パター
ン３ｂと対向する配線基板１ａ上のパターンをボンディ
ングワイヤ４により電気的接続されている。
【００５２】
【発明の効果】請求項１の発明によれば、配線基板に積
層された複数の集積回路間に、集積回路に設けられた電
極を接合して接合点を外側に延設する回路パターンを形
成したパターンプレートを介在させ、前記電極を前記回
路パターンを通してと接続対象となる集積回路の電極位
置に対向させ、パターンプレートを介して集積回路の電
極間の接続を行うことで、積層される集積回路の変更に
拘わらず電極間の接続パターンの変更を小さく抑えるこ
とができるという効果がある。
層された複数の集積回路間に、集積回路に設けられた電
極を接合して接合点を外側に延設する回路パターンを形
成したパターンプレートを介在させ、前記電極を前記回
路パターンを通してと接続対象となる集積回路の電極位
置に対向させ、パターンプレートを介して集積回路の電
極間の接続を行うことで、積層される集積回路の変更に
拘わらず電極間の接続パターンの変更を小さく抑えるこ
とができるという効果がある。
【００５３】請求項２の発明によれば、配線基板に凹部
を形成し、この凹部に積層した集積回路の一部を嵌入さ
せ、介在しているパターンプレートの端部を前記凹部の
縁に接合したので、配線基板よりみた実装高さを減らす
ことができるという効果がある。
を形成し、この凹部に積層した集積回路の一部を嵌入さ
せ、介在しているパターンプレートの端部を前記凹部の
縁に接合したので、配線基板よりみた実装高さを減らす
ことができるという効果がある。
【００５４】請求項３の発明によれば、配線基板に貫通
するように形成された開口部に、パターンプレートを介
在して積層された複数の集積回路を上面より篏入すると
共に、最下層の集積回路に接合されたパターンプレート
の端部を前記開口部の縁に接合したので、配線基板より
みた実装高さをパターンプレートの厚み分に減少させる
ことができるという効果がある。
するように形成された開口部に、パターンプレートを介
在して積層された複数の集積回路を上面より篏入すると
共に、最下層の集積回路に接合されたパターンプレート
の端部を前記開口部の縁に接合したので、配線基板より
みた実装高さをパターンプレートの厚み分に減少させる
ことができるという効果がある。
【００５５】請求項４の発明によれば、配線基板に貫通
するように形成された開口部の上方および下方よりパタ
ーンプレートを介在して積層された複数の集積回路を篏
入すると共に、最下層の集積回路に接合されたパターン
プレートの端部を前記開口部の縁に接合したので、配線
基板の実装領域をより有効に利用し、しかも実装高さを
パターンプレートの厚み分に減少させることができると
いう効果がある。
するように形成された開口部の上方および下方よりパタ
ーンプレートを介在して積層された複数の集積回路を篏
入すると共に、最下層の集積回路に接合されたパターン
プレートの端部を前記開口部の縁に接合したので、配線
基板の実装領域をより有効に利用し、しかも実装高さを
パターンプレートの厚み分に減少させることができると
いう効果がある。
【００５６】請求項５の発明によれば、配線基板に積層
された複数の集積回路を裏面に実装用回路パタ一ンを形
成した集積回路を通して前記集積回路の電極と裏面の実
装用パターンを電気的接続し、更に裏面の実装用パター
ンと配線基板のパターンを電気的接続することで、積層
される集積回路の変更なしに最短で最少ワイヤ数で電極
間接続を行うことができる効果がある。
された複数の集積回路を裏面に実装用回路パタ一ンを形
成した集積回路を通して前記集積回路の電極と裏面の実
装用パターンを電気的接続し、更に裏面の実装用パター
ンと配線基板のパターンを電気的接続することで、積層
される集積回路の変更なしに最短で最少ワイヤ数で電極
間接続を行うことができる効果がある。
【００５７】請求項６の発明によれば、配線基板に積層
された複数の集積回路を裏面に実装用回路パタ一ンを形
成した集積回路を通して前記集積回路の電極と裏面の実
装用パターンを電気的接続し、更に裏面の実装用パター
ンと配線基板のパターンを電気的接続することで、積層
される集積回路の変更なしに最短で最少ワイヤ数で電極
間接続を行うことができ、更に請求項５よりも実装高さ
を低く抑える効果がある。
された複数の集積回路を裏面に実装用回路パタ一ンを形
成した集積回路を通して前記集積回路の電極と裏面の実
装用パターンを電気的接続し、更に裏面の実装用パター
ンと配線基板のパターンを電気的接続することで、積層
される集積回路の変更なしに最短で最少ワイヤ数で電極
間接続を行うことができ、更に請求項５よりも実装高さ
を低く抑える効果がある。
【００５８】請求項７の発明によれば、配線基板に積層
された複数の集積回路を裏面に実装用回路パタ一ンを形
成した集積回路を通して前記集積回路の電極と裏面の実
装用パターンを電気的接続し、更に表面の実装用パター
ンと配線基板のパターンを任意の実装方法を組み合わせ
て電気的接続することで、積層される集積回路の変更な
しに最短で最少ワイヤ数で電極間接続を行うことがで
き、更に高密度実装化を行える効果がある。
された複数の集積回路を裏面に実装用回路パタ一ンを形
成した集積回路を通して前記集積回路の電極と裏面の実
装用パターンを電気的接続し、更に表面の実装用パター
ンと配線基板のパターンを任意の実装方法を組み合わせ
て電気的接続することで、積層される集積回路の変更な
しに最短で最少ワイヤ数で電極間接続を行うことがで
き、更に高密度実装化を行える効果がある。
【図１】 この発明の実施の形態１に係る多層化集積回
路装置の斜視図である。
路装置の斜視図である。
【図２】 この発明の実施の形態２に係る多層化集積回
路装置の斜視図である。
路装置の斜視図である。
【図３】 この発明の実施の形態３に係る多層化集積回
路装置の斜視図である。
路装置の斜視図である。
【図４】 この発明の実施の形態４に係る多層化集積回
路装置の断面図である。
路装置の断面図である。
【図５】 この発明の実施の形態５に係る多層化集積回
路装置の断面図である。
路装置の断面図である。
【図６】 この発明の実施の形態６に係る多層化集積回
路装置の断面図である。
路装置の断面図である。
【図７】 この発明の実施の形態７に係る多層化集積回
路装置の断面図である。
路装置の断面図である。
【図８】 この発明の実施の形態８に係る多層化集積回
路装置の断面図である。
路装置の断面図である。
【図９】 この発明の実施の形態９に係る多層化集積回
路装置の断面図である。
路装置の断面図である。
【図１０】 この発明の実施の形態１０に係る多層化集
積回路装置の断面図である。
積回路装置の断面図である。
【図１１】 この発明の実施の形態１１に係る多層化集
積回路装置の断面図である。
積回路装置の断面図である。
【図１２】 この発明の実施の形態１２に係る多層化集
積回路装置の斜視図である。
積回路装置の斜視図である。
【図１３】 この発明の実施の形態１２に係る多層化集
積回路装置の断面図である。
積回路装置の断面図である。
【図１４】 この発明の実施の形態１３に係る多層化集
積回路装置の斜視図である。
積回路装置の斜視図である。
【図１５】 この発明の実施の形態１３に係る多層化集
積回路装置の断面図である。
積回路装置の断面図である。
【図１６】 この発明の実施の形態１４に係る多層化集
積回路装置の断面図である。
積回路装置の断面図である。
【図１７】 従来の多層化集積回路装置の断面図であ
る。
る。
【図１８】 従来の多層化集積回路装置の斜視図であ
る。
る。
【図１９】 従来の多層化集積回路装置の断面図であ
る。
る。
【図２０】 従来の多層化集積回路装置の断面図であ
る。
る。
【図２１】 従来の多層化集積回路装置の断面図であ
る。
る。
１ａ,１ｂ,８ａ〜８ｃ,１４ａ,１４ｂ 配線基板、２ａ
〜２ｃ,５ａ,５ｂ 集積回路、３,７,９,１０,１２,１
３,１７,１５ パターンプレート、４ ボンディングワ
イヤ、３ｂ 集積回路裏面の回路パターン、６ バン
プ、８ ダイボンド接着剤。
〜２ｃ,５ａ,５ｂ 集積回路、３,７,９,１０,１２,１
３,１７,１５ パターンプレート、４ ボンディングワ
イヤ、３ｂ 集積回路裏面の回路パターン、６ バン
プ、８ ダイボンド接着剤。
Claims (7)
- 【請求項１】 配線基板に積層された複数の集積回路間
に、集積回路に設けられた電極を接合して接合点を外側
に延設する回路パターンを形成したパターンプレートを
介在させ、前記電極を前記回路パターンを通して接続対
象となる集積回路の電極位置に対向させたことを特徴と
する多層化集積回路装置。 - 【請求項２】 配線基板に凹部を形成し、この凹部に積
層した集積回路の一部を嵌入させ、介在しているパター
ンプレートの端部を前記凹部の縁に接合したことを特徴
とする請求項１に記載の多層化集積回路装置。 - 【請求項３】 配線基板に貫通するように形成された開
口部に、パターンプレートを介在して積層された複数の
集積回路を上面より篏入すると共に、最下層の集積回路
に接合されたパターンプレートの端部を前記開口部の縁
に接合したことを特徴とする請求項１に記載の多層化集
積回路装置。 - 【請求項４】 配線基板に貫通するように形成された開
口部の上方および下方よりパターンプレートを介在して
積層された複数の集積回路を篏入すると共に、最下層の
集積回路に接合されたパターンプレートの端部を前記開
口部の縁に接合したことを特徴とする請求項３に記載の
多層化集積回路装置。 - 【請求項５】 配線基板に積層させた複数の集積回路に
おいて、配線基板と下段の集積回路の裏面に、上段の集
積回路とを電気的接続するためのＡｕ又はＡＬなどによ
り形成された回路パターンをもつ集積回路を、半田、メ
ッキ又はＡｕなどによるハンプにより形成された突起電
極を用いてフリップチップ実装し、その上に上段の集積
回路電極と前記回路パターンをＡｕ又はＡＬで形成され
たボンディングワイヤによりワイヤボンディング接続
し、更に前記回路パタ一ンと配線基板を前記のボンディ
ングワイヤにより電気的接続することを特徴とする多層
化集積回路装置。 - 【請求項６】 配線基板に積層された複数の集積回路に
おいて、配線基板と下段の集積回路の裏面に、上段の集
積回路とを電気的接続するためのＡｕ又はＡＬなどによ
り形成された回路パターンをもつ集積回路を、半田、メ
ッキ又はＡｕなどによるハンプにより形成された突起電
極を用いてフリップチップ実装し、その上に上段の集積
回路電極と前記回路パターンを前記と同等の突起電極を
用いてフリップチップ実装で電気的接続し、更に前記回
路パターンと配線基板を前記のボンディングワイヤによ
り電気的接続することを特徴とする多層化集積回路装
置。 - 【請求項７】 上段の集積回路と下段の集積回路の回路
パターンをワイヤボンド実装とフリップチップ実装を任
意に組み合わせて電気的接続し、更に前記回路パターン
と配線基板とをＡｕ又はＡＬで形成されたボンディング
ワイヤで電気的接続することを特徴とする請求項５また
は６に記載の多層化集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10067061A JPH11265975A (ja) | 1998-03-17 | 1998-03-17 | 多層化集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10067061A JPH11265975A (ja) | 1998-03-17 | 1998-03-17 | 多層化集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265975A true JPH11265975A (ja) | 1999-09-28 |
Family
ID=13333965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10067061A Pending JPH11265975A (ja) | 1998-03-17 | 1998-03-17 | 多層化集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265975A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151644A (ja) * | 2000-09-04 | 2002-05-24 | Fujitsu Ltd | 積層型半導体装置及びその製造方法 |
| JP2002217355A (ja) * | 2001-01-18 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| JP2002217360A (ja) * | 2001-01-18 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| JP2002261234A (ja) * | 2001-03-05 | 2002-09-13 | Oki Electric Ind Co Ltd | 再配置用シート、半導体装置およびその製造方法 |
| JP2005158767A (ja) * | 2003-11-20 | 2005-06-16 | Ibiden Co Ltd | Ｉｃチップの接続構造およびｉｃチップ実装用基板 |
| JP2005158999A (ja) * | 2003-11-26 | 2005-06-16 | Casio Comput Co Ltd | 半導体装置 |
| SG117398A1 (en) * | 2001-10-31 | 2005-12-29 | United Test & Assembly Ct Ltd | Multi-chip module |
| JP2007158244A (ja) * | 2005-12-08 | 2007-06-21 | Fujitsu Ltd | 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法 |
| US7368813B2 (en) | 2003-11-10 | 2008-05-06 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| JP2008166565A (ja) * | 2006-12-28 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置及びデジタル放送受信装置 |
| JP2008188423A (ja) * | 2007-01-31 | 2008-08-21 | General Electric Co <Ge> | 超音波撮像システム |
| JP2009510766A (ja) * | 2005-09-26 | 2009-03-12 | モトローラ・インコーポレイテッド | マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装 |
| JP2009527944A (ja) * | 2006-03-31 | 2009-07-30 | インテル・コーポレーション | 単一パッケージの無線通信装置 |
| US7608480B2 (en) | 2004-03-31 | 2009-10-27 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion |
| US7615411B2 (en) | 2003-06-03 | 2009-11-10 | Casio Computer Co., Ltd. | Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof |
| JP2011061132A (ja) * | 2009-09-14 | 2011-03-24 | Zycube:Kk | インターポーザ |
| JP2011181971A (ja) * | 2002-09-17 | 2011-09-15 | Stats Chippac Inc | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
| JP2012009769A (ja) * | 2010-06-28 | 2012-01-12 | Mitsubishi Electric Corp | 樹脂封止形電子制御装置、及びその製造方法 |
| US8404980B2 (en) | 2005-09-30 | 2013-03-26 | Fujitsu Semiconductor Limited | Relay board and semiconductor device having the relay board |
| JP2013084974A (ja) * | 2007-05-16 | 2013-05-09 | Qualcomm Inc | ダイ積層システムおよび方法 |
| US10651146B2 (en) | 2011-09-09 | 2020-05-12 | Dawning Leading Technology Inc. | Chip packaging structure and manufacturing method for the same |
| WO2022249600A1 (ja) * | 2021-05-26 | 2022-12-01 | 株式会社村田製作所 | 電子回路モジュール |
-
1998
- 1998-03-17 JP JP10067061A patent/JPH11265975A/ja active Pending
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151644A (ja) * | 2000-09-04 | 2002-05-24 | Fujitsu Ltd | 積層型半導体装置及びその製造方法 |
| JP4570809B2 (ja) * | 2000-09-04 | 2010-10-27 | 富士通セミコンダクター株式会社 | 積層型半導体装置及びその製造方法 |
| JP2002217355A (ja) * | 2001-01-18 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| JP2002217360A (ja) * | 2001-01-18 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| JP2002261234A (ja) * | 2001-03-05 | 2002-09-13 | Oki Electric Ind Co Ltd | 再配置用シート、半導体装置およびその製造方法 |
| SG117398A1 (en) * | 2001-10-31 | 2005-12-29 | United Test & Assembly Ct Ltd | Multi-chip module |
| JP2011181971A (ja) * | 2002-09-17 | 2011-09-15 | Stats Chippac Inc | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
| US7709942B2 (en) | 2003-06-03 | 2010-05-04 | Casio Computer Co., Ltd. | Semiconductor package, including connected upper and lower interconnections |
| US7615411B2 (en) | 2003-06-03 | 2009-11-10 | Casio Computer Co., Ltd. | Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof |
| US7563640B2 (en) | 2003-11-10 | 2009-07-21 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| USRE43380E1 (en) | 2003-11-10 | 2012-05-15 | Teramikros, Inc. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7368813B2 (en) | 2003-11-10 | 2008-05-06 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7692282B2 (en) | 2003-11-10 | 2010-04-06 | Casio Computer Co., Ltd | Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| JP4522079B2 (ja) * | 2003-11-20 | 2010-08-11 | イビデン株式会社 | Ｉｃチップ実装用基板 |
| JP2005158767A (ja) * | 2003-11-20 | 2005-06-16 | Ibiden Co Ltd | Ｉｃチップの接続構造およびｉｃチップ実装用基板 |
| JP2005158999A (ja) * | 2003-11-26 | 2005-06-16 | Casio Comput Co Ltd | 半導体装置 |
| US7608480B2 (en) | 2004-03-31 | 2009-10-27 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion |
| JP2009510766A (ja) * | 2005-09-26 | 2009-03-12 | モトローラ・インコーポレイテッド | マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装 |
| US8404980B2 (en) | 2005-09-30 | 2013-03-26 | Fujitsu Semiconductor Limited | Relay board and semiconductor device having the relay board |
| JP4707548B2 (ja) * | 2005-12-08 | 2011-06-22 | 富士通セミコンダクター株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP2007158244A (ja) * | 2005-12-08 | 2007-06-21 | Fujitsu Ltd | 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法 |
| US10439265B2 (en) | 2006-03-31 | 2019-10-08 | Intel Corporation | Single-package wireless communication device |
| JP2009527944A (ja) * | 2006-03-31 | 2009-07-30 | インテル・コーポレーション | 単一パッケージの無線通信装置 |
| US11942676B2 (en) | 2006-03-31 | 2024-03-26 | Tahoe Research, Ltd. | Single-package wireless communication device |
| US11552383B2 (en) | 2006-03-31 | 2023-01-10 | Tahoe Research, Ltd. | Single-package wireless communication device |
| US8138599B2 (en) | 2006-03-31 | 2012-03-20 | Intel Corporation | Wireless communication device integrated into a single package |
| US10727567B2 (en) | 2006-03-31 | 2020-07-28 | Intel Corporation | Single-package wireless communication device |
| JP4688934B2 (ja) * | 2006-03-31 | 2011-05-25 | インテル・コーポレーション | 単一パッケージの無線通信装置 |
| JP2008166565A (ja) * | 2006-12-28 | 2008-07-17 | Sanyo Electric Co Ltd | 回路装置及びデジタル放送受信装置 |
| JP2008188423A (ja) * | 2007-01-31 | 2008-08-21 | General Electric Co <Ge> | 超音波撮像システム |
| JP2013084974A (ja) * | 2007-05-16 | 2013-05-09 | Qualcomm Inc | ダイ積層システムおよび方法 |
| JP2015159293A (ja) * | 2007-05-16 | 2015-09-03 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイ積層システムおよび方法 |
| US9159694B2 (en) | 2007-05-16 | 2015-10-13 | Qualcomm Incorporated | Die stacking system and method |
| JP2011061132A (ja) * | 2009-09-14 | 2011-03-24 | Zycube:Kk | インターポーザ |
| JP2012009769A (ja) * | 2010-06-28 | 2012-01-12 | Mitsubishi Electric Corp | 樹脂封止形電子制御装置、及びその製造方法 |
| US10651146B2 (en) | 2011-09-09 | 2020-05-12 | Dawning Leading Technology Inc. | Chip packaging structure and manufacturing method for the same |
| WO2022249600A1 (ja) * | 2021-05-26 | 2022-12-01 | 株式会社村田製作所 | 電子回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11265975A (ja) | 多層化集積回路装置 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
| US6069025A (en) | Method for packaging a semiconductor device | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| JP2000243900A (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
| US20080303132A1 (en) | Semiconductor chip packages having cavities | |
| US6469376B2 (en) | Die support structure | |
| US6857470B2 (en) | Stacked chip package with heat transfer wires | |
| KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
| KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
| JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
| JP4074040B2 (ja) | 半導体モジュール | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JPS59222954A (ja) | 積層半導体集積回路およびその製法 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| KR100628418B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2737318B2 (ja) | 混成集積回路装置 | |
| US20040104474A1 (en) | Semiconductor package and package stack made thereof | |
| JP4083376B2 (ja) | 半導体モジュール | |
| JP3859225B2 (ja) | 配線基板 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP2001015677A (ja) | 半導体装置 | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| US20030057569A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |