JP2000243900A - 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 - Google Patents
半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法Info
- Publication number
- JP2000243900A JP2000243900A JP11045215A JP4521599A JP2000243900A JP 2000243900 A JP2000243900 A JP 2000243900A JP 11045215 A JP11045215 A JP 11045215A JP 4521599 A JP4521599 A JP 4521599A JP 2000243900 A JP2000243900 A JP 2000243900A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- hole
- scribe line
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/142—Manufacture of electrodes or electrode systems of non-emitting electrodes of shadow-masks for colour television tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/06—Screens for shielding; Masks interposed in the electron stream
- H01J29/07—Shadow masks for colour television tubes
- H01J29/076—Shadow masks for colour television tubes characterised by the shape or distribution of beam-passing apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/142—Manufacture of electrodes or electrode systems of non-emitting electrodes of shadow-masks for colour television tubes
- H01J9/146—Surface treatment, e.g. blackening, coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
それを用いた半導体装置を提供する。 【解決手段】プリント配線基板10の表面11に、半導
体チップ20がフェースアップ方式で接合される。半導
体チップ20の側壁面24には、溝25が形成されてい
る。溝25内には、導電ペースト26が配置されてお
り、この導電ペースト26は、表面配線28を介して、
機能領域22内の接続パッドPに接続されている。プリ
ント配線基板10の表面の半田バンプ12と、接続パッ
ドPとは、導電ペースト26および表面配線28を介し
て電気接続される。 【効果】スクライブライン領域23を利用することによ
り、ワイヤボンディングを行うことなく、プリント配線
基板10への半導体チップ20の接合が達成されてい
る。
Description
接続される半導体チップおよびそれを用いた半導体装
置、ならびに半導体チップの製造方法に関する。
ンディングで半導体チップを実装する場合や、半導体チ
ップ上に別の半導体チップを重ねて接合することにより
チップ・オン・チップ構造の半導体装置を構成する場合
の実装方式には、フェースダウン方式とフェースアップ
方式とがある。フェースダウン方式は、半導体チップの
表面をプリント配線基板または別の半導体チップの表面
に対向させる実装方式である。これに対して、フェース
アップ方式は、半導体チップの裏面をプリント配線基板
または別の半導体チップの表面に対向させる実装方式で
ある。半導体チップの表面とは、その基体をなす半導体
基板において機能素子が形成される活性表層領域側の表
面であり、その反対側の面が裏面である。
体チップの表面には、バンプと呼ばれる金属電極部が隆
起して形成される。このバンプが、プリント配線基板や
別の半導体チップの表面に形成された接続パッドと接合
される。フェースアップ方式をとる場合には、半導体チ
ップの表面の接続パッドと、プリント配線基板または別
の半導体チップの表面の接続パッドとを、ワイヤボンデ
ィングにより接続することになる。
とる場合、半導体チップの表面が土台側のプリント配線
基板または別の半導体チップに対向することになるた
め、その上にさらに別の半導体チップを接合して3段以
上の積層構造をとることができない。そのために、集積
度の向上には限界がある。
は、ワイヤボンディングの都合上、プリント配線基板や
土台側の半導体チップにおいて、これらの上に重ねて接
合される半導体チップからはみ出した領域に接続パッド
を設けなければならない。そのために、全体の専有面積
が大きくなり、集積度の向上の妨げとなる。そこで、こ
の発明の目的は、上述の技術的課題を解決し、集積度の
向上を可能とした半導体チップおよびそれを用いた半導
体装置を提供することである。
上を図ることが可能な半導体チップの製造方法を提供す
ることである。
目的を達成するための請求項1記載の発明は、機能素子
が形成された機能領域の周辺のスクライブライン領域
に、表裏面を貫く貫通部が形成されており、この貫通部
に導電部材が配置されていることを特徴とする半導体チ
ップである。
コンデンサなどの機能素子およびこれらに付随する内部
配線などが形成された領域である。これに対して、スク
ライブライン領域とは、大きな半導体基板(ウエハ)か
ら個々のチップをダイシングする際の切断ラインである
スクライブラインの近傍の領域を言う。上記の構成によ
れば、スクライブライン領域に貫通部が形成され、この
貫通部に導電部材が配置される。したがって、スクラブ
ライン領域を利用することにより、半導体チップを大型
化することなく、半導体チップの表面側に設けられた端
子部の接続端を、半導体チップの裏面側へと引き出すこ
とができる。
ウン方式で別の固体装置(たとえば、プリント配線基板
や別の半導体チップ)に接合した場合でも、この半導体
チップの裏面側に別の半導体チップを重ねて接合するこ
とができる。これにより、半導体チップを用いた半導体
装置の集積度を高めることができる。また、この半導体
チップをフェースアップ方式で別の固体装置に接合する
場合には、この半導体チップの裏面側において、貫通部
に配置された導電部材を当該固体装置の接続部(バンプ
や接続パッド)に接続することにより、この半導体チッ
プと当該固体装置との電気的接続を達成できる。したが
って、ワイヤボンディングによる接続の場合のように、
土台となる固体装置が大きな面積を有している必要がな
い。これにより、半導体チップを用いた半導体装置の集
積度を向上できる。
もよいし、貫通部の内壁面に形成されためっき層などの
金属層であってもよい。上記貫通部は、請求項2に記載
のように、上記半導体チップの側壁面において側方に開
放して形成された溝であってもよい。また、上記貫通部
は、請求項3記載のように、上記半導体チップの側方に
対して閉塞された貫通孔であってもよい。
能領域に形成された内部回路と上記導電部材とを配線で
電気接続しておくことにより、内部回路に対する電気接
続を、半導体チップの裏面側において行うことが可能と
なる。請求項5記載の発明は、請求項1ないし4のいず
れかに記載の半導体チップと、この半導体チップの上記
機能素子が形成された活性表層領域側とは反対側の面で
ある裏面側において上記導電部材に接合される接続部を
有する固体装置とを含むことを特徴とする半導体装置で
ある。
装置(プリント配線基板や別の半導体チップなど)とを
積層した構造の半導体装置において、請求項1ないし4
の発明に関連して説明した効果を達成できる。請求項6
記載の発明は、半導体基板をスクライブラインで切断す
ることにより半導体チップを製造する方法であって、半
導体基板の上記スクライブラインの近傍の領域であるス
クライブライン領域内に、この半導体基板の表裏面を貫
通する貫通孔を形成する工程と、上記貫通孔内に導電部
材を配置する工程とを含むことを特徴とする半導体チッ
プの製造方法である。
ップを、比較的容易な工程で作製することができる。な
お、貫通孔を形成する工程は、たとえば、半導体基板の
表面側から半導体基板の全板厚を貫通するには至らない
深さの凹部を形成する工程と、半導体基板の裏面側から
半導体基板を研削して、上記孔を半導体基板の裏面側の
空間と連通させる工程とを含んでいてもよい。このよう
にすれば、半導体基板を開口する工程(たとえば、エッ
チング工程)を短縮できる。
スクライブライン上に形成することを特徴とする請求項
6記載の半導体チップの製造方法である。この方法によ
り、請求項2記載の半導体チップを、比較的容易な工程
で作製することができる。請求項8記載の発明は、上記
貫通孔を上記スクライブラインを避けた位置に形成する
ことを特徴とする請求項6記載の半導体チップの製造方
法である。
ップを、比較的容易な工程で作製することができる。請
求項7の発明と請求項8の発明とを比較すると、請求項
7の発明の方が、形成すべき貫通孔の数を少なくするこ
とができるので、工程の所要時間を短縮する観点から
は、より好ましいと言える。
する工程は、上記貫通孔の形成位置に対応した開口を有
するレジスト膜を上記半導体基板表面に形成する工程
と、上記レジスト膜をマスクとして、半導体基板をエッ
チングする工程とを含み、上記貫通孔内に導電部材を配
置する工程は、上記レジスト膜をマスクとして、上記貫
通孔内に上記導電部材を配置する工程を含むことを特徴
とする請求項6ないし8のいずれかに記載の半導体チッ
プの製造方法である。
するためのレジスト膜を、貫通孔内への導電部材の配置
にも利用できる。これにより、半導体チップの製造工程
を簡素化することができる。なお、導電部材の貫通孔へ
の配置は、貫通孔の内壁面に選択的に金属をめっきする
ことにより行われてもよい。
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係る半導体装置の構成を示す分解斜
視図である。この半導体装置は、プリント配線基板10
と、このプリント配線基板10にフリップチップボンデ
ィングによって電気接続される半導体チップ20とを有
している。半導体チップ20は、この実施形態において
は、表面21をプリント配線基板10の表面11とは反
対側に向けて、いわゆるフェースアップ方式でプリント
配線基板10に接合される。
スタや抵抗器などの機能素子が形成された活性表層領域
側の表面である。この表面21において、機能素子が形
成された中央付近の領域である機能領域22内には、適
当な位置において、内部回路に接続された接続パッドP
が露出している。機能領域22外の領域は、半導体ウエ
ハから個々の半導体チップ20を切り出すときのスクラ
イブラインの近傍のスクライブライン領域23である。
このスクライブライン領域23には、半導体チップ20
の表裏面を貫通する貫通部をなす溝25が複数個形成さ
れている。この溝25は、半導体チップ20の側壁面2
4において、側方に開放している。溝25内には、クリ
ーム半田や銀ペーストなどの導電ペースト26が配置さ
れている。
5内の導電ペースト26と、接続パッドPとを接続する
ための表面配線28が形成されている。この表面配線2
8は、耐酸化性の金属、たとえば、金、パラジウム、チ
タン、銀、イリジウム等により形成されることが好まし
い。一方、プリント配線基板10の表面11には、半導
体チップ20の側壁面24に対応する位置に、複数の半
田バンプ12(接続部)が形成されている。したがっ
て、半導体チップ20を、複数の溝25と複数の半田バ
ンプ12との位置を整合させた状態でプリント配線基板
10上に、たとえば接着剤によって固定し、その後、半
導体チップ20とプリント配線基板10との組立体に対
してリフロー処理を施せば、導電ペースト26と、半田
バンプ12とが融着する。これにより、半導体チップ2
0とプリント配線基板10との電気的および機械的接続
が達成される。
いることなく、フェースアップ方式での接続を行うこと
ができる。したがって、プリント配線基板10は、大き
な面積を有している必要がないので、半導体装置の小型
化を達成できる。しかも、スクライブライン領域23に
おいて、プリント配線基板10との接続を達成する構成
であるので、半導体チップ20が従来品と比較して大き
くなることもない。よって、結果として、半導体装置の
集積度を向上することができる。
ップ20は、表面21が上方(プリント配線基板10と
は反対の方向)に向けられているので、この表面21に
は、通常の構成の半導体チップ30を実装することがで
き、また、半導体チップ20と同様の構成の半導体チッ
プ20Aを実装することもできる。通常の構成の半導体
チップ30は、半導体チップ20の表面21に形成され
た接続パッドPに対応した位置に、バンプ31を有して
いる。そして、このバンプ31を接続パッドPに圧接す
ることにより,半導体チップ30を、いわゆるフェース
ダウン方式で半導体チップ20の表面21に重ねて接合
することができる。
の半導体チップ20Aを接合する場合には、各半導体チ
ップ20,20Aの側壁面24の溝25に配置された導
電ペースト26同士をリフロー処理によって融着させれ
ば、半導体チップ20,20Aの相互間の電気的および
機械的接続を達成できる。なお、溝25に導電ペースト
26を配置する代わりに、溝25の内壁面に金属をめっ
きしておいてもよい。この場合に使用される金属は、耐
酸化性の金属、たとえば、金、パラジウム、チタン、
銀、イリジウム等であることが好ましい。溝25の内壁
面にめっきされる金属材料は、表面配線28と同じ材料
で構成されていてもよく、このようにすれば、溝25の
内壁面への導電部材の配置と、表面配線28の形成とを
同一工程で行うことができ、半導体チップ20の製造工
程を簡単にすることができる。
半導体チップ201,202,203,204を多段に
積層してマルチチップ型半導体装置を構成した例を示し
ている。すなわち、半導体チップ201は、半導体チッ
プ202の表面にフェースアップ方式で接合されてお
り、半導体チップ202は、半導体チップ203の表面
にフェースアップ方式で接合されており、半導体チップ
203は、半導体チップ204の表面にフェースアップ
方式で接合されている。同様にして、所望の段数の半導
体チップの積層が可能である。そして、各半導体チップ
201〜204の相互間の接続は、側壁面24に形成さ
れた導電ペースト26によって達成されている。なお、
図2において、半導体チップ201の各部には、図1に
示された半導体チップ20の対応部分と同一の符号を付
してある。
上段の半導体チップについては、図1に示された通常の
半導体チップ30を用い、この半導体チップ30をフェ
ースダウン方式でその直下段の半導体チップの表面に接
合してもよい。図3および図4は、半導体チップ20の
製造工程を説明するための図である。半導体チップ20
は、半導体ウエハWをスクライブラインSLに沿ってダ
イシングすることにより切り出されて作成される。この
ダイシングに先だって、機能領域22において、機能素
子や内部配線などが形成される。この後、図4に示すよ
うに、スクライブラインSL上に、ウエハWの表裏面を
貫通する貫通孔Hが形成される。
に、アルミ配線などの内部配線41(接続パッドP)に
接続され、表面保護膜40上をスクライブライン領域2
3に延びる表面配線28が形成された状態の半導体ウエ
ハWに対して行われる。表面配線28は、貫通孔Hの形
成位置にまで延びて形成されている。この半導体ウエハ
Wに、貫通孔Hに対応した開口50aを有するレジスト
膜50をパターン形成し、このレジスト膜50をマスク
として、表面配線28および半導体ウエハWをエッチン
グすることによって貫通孔Hが形成される。
内に、表面配線28に接続されるように導電ペースト2
6を埋め込んで、レジスト膜50を剥離する。次いで、
ダイシングソー55により、スクライブラインSLに沿
って半導体ウエハWを切断することにより、図5(c)に
示すように、側壁面に溝25を有する半導体チップ20
が得られる。
5の内壁面に金属をめっきする場合には、貫通孔Hが開
口された状態から、さらに、レジスト膜50をマスクと
して用い、無電解めっきによって、貫通孔Hの内壁面に
めっき層を形成することが好ましい。これにより、製造
工程を簡単にすることができる。なお、貫通孔Hの形成
は、半導体ウエハWの全板厚にわたって一気にエッチン
グを行うことにより形成されてもよいが、図6に示すよ
うに、半導体ウエハWの厚みの途中の深さまでエッチン
グして凹部Haを形成し(図6(a))、その後に、半導
体ウエハWの裏面を研削することによって、凹部Haを
半導体ウエハWの裏面側に貫通させるようにして形成す
ることもできる(図6(b))。
半導体チップの構成を示す斜視図である。この第2の実
施形態に係る半導体チップ60は、上述の第1の実施形
態に係る半導体チップと類似の構成を有しているので、
上述の図1に示された各部に対応する部分には同一の参
照符号を付して示す。また、上述の図1を再び参照する
ことにする。
イン領域23において、スクライブラインSLよりも内
方(機能領域寄り)において、複数の貫通孔65が形成
されており、この貫通孔65内に導電ペースト26が、
埋め込まれている。そして、この導電ペースト26と、
接続パッドPとが、表面配線28によって接続されてい
る。
述の第1の実施形態の半導体チップ20の場合と同じ
く、プリント配線基板10の表面11にフェースアップ
方式で実装することができる。この場合に、貫通孔65
とプリント配線基板10の表面11の半田バンプ12と
の位置を整合させておけば、接続パッドPと半田バンプ
12との間を、貫通孔65内の導電ペースト26を介し
て電気接続することができる。
する複数の半導体チップを、図2に示す場合と同様に、
多段に積層することも可能である。さらに、半導体チッ
プ60の表面61に、通常の構成の半導体チップ30
(図1参照)をフェースダウン方式で接合することもで
きる。図8は、上記の半導体チップ60の製造方法を説
明するための斜視図であり、半導体ウエハWから半導体
チップ60が切り出される前の状態が示されている。す
なわち、スクライブラインSLの両側に、このスクライ
ブラインSLに沿って複数の貫通孔65が形成されてお
り、この貫通孔65内に導電ペーストが配置されてい
る。この状態で、スクライブラインSLに沿って半導体
ウエハWをダイシングすることにより、半導体チップ6
0が得られる。
実施形態の場合の貫通孔Hの形成と同様にして行うこと
ができる。また、貫通孔65には、導電ペースト26を
配置する代わりに、上述の第1の実施形態の場合と同様
に、その内壁面に金属めっき層を形成するようにしても
よい。以上、この発明の2つの実施形態について説明し
たが、この発明は、他の形態でも実施することが可能で
ある。たとえば、上述の第1および第2の実施形態にお
いては、半導体チップ20,60がフェースアップ方式
でプリント配線基板10や他の半導体チップ上に接合さ
れる場合について説明したが、フェースダウン方式での
接合が可能であることは直ちに理解されるであろう。フ
ェースダウン方式による接合行う場合には、接続パッド
P上にバンプを形成し、このバンプをその下方の固体装
置(プリント配線基板または半導体チップ)の表面の接
続パッドに圧接させて接合するようにしてもよい。もち
ろん、フェースアップ方式での接合の場合と同じく、溝
25または貫通孔65に配置された導電ペースト26
を、プリント配線基板10または他の半導体チップとの
接続のために利用することも可能である。
も、半導体チップ20,60の裏面側において、溝25
または貫通孔65内の導電ペースト26を用いることに
より、さらに、別の半導体チップ積層して接続すること
ができる。なお、半導体チップを構成する半導体材料に
は、シリコン半導体、ゲルマニウム半導体または化合物
半導体(ガリウム砒素半導体など)を含む任意の半導体
材料を適用することができる。
の範囲で種々の設計変更を施すことが可能である。
を示す分解斜視図である。
ップ型半導体装置を構成した例を示している。
である。
示す部分拡大斜視図である。
成を示す断面図である。
を示す断面図である。
の構成を示す斜視図である。
場合における半導体ウエハのスクライブライン付近の構
成を示す部分拡大斜視図である。
Claims (9)
- 【請求項1】機能素子が形成された機能領域の周辺のス
クライブライン領域に、表裏面を貫く貫通部が形成され
ており、この貫通部に導電部材が配置されていることを
特徴とする半導体チップ。 - 【請求項2】上記貫通部は、上記半導体チップの側壁面
において側方に開放して形成された溝であることを特徴
とする請求項1記載の半導体チップ。 - 【請求項3】上記貫通部は、上記半導体チップの側方に
対して閉塞された貫通孔であることを特徴とする請求項
1記載の半導体チップ。 - 【請求項4】上記機能領域に形成された内部回路と上記
導電部材とを電気接続する配線をさらに含むことを特徴
とする半導体チップ。 - 【請求項5】請求項1ないし4のいずれかに記載の半導
体チップと、 この半導体チップの上記機能素子が形成された活性表層
領域側とは反対側の面である裏面側において上記導電部
材に接合される接続部を有する固体装置とを含むことを
特徴とする半導体装置。 - 【請求項6】半導体基板をスクライブラインで切断する
ことにより半導体チップを製造する方法であって、 半導体基板の上記スクライブラインの近傍の領域である
スクライブライン領域内に、この半導体基板の表裏面を
貫通する貫通孔を形成する工程と、 上記貫通孔内に導電部材を配置する工程とを含むことを
特徴とする半導体チップの製造方法。 - 【請求項7】上記貫通孔を上記スクライブライン上に形
成することを特徴とする請求項6記載の半導体チップの
製造方法。 - 【請求項8】上記貫通孔を上記スクライブラインを避け
た位置に形成することを特徴とする請求項6記載の半導
体チップの製造方法。 - 【請求項9】上記貫通孔を形成する工程は、上記貫通孔
の形成位置に対応した開口を有するレジスト膜を上記半
導体基板表面に形成する工程と、 上記レジスト膜をマスクとして、半導体基板をエッチン
グする工程とを含み、 上記貫通孔内に導電部材を配置する工程は、上記レジス
ト膜をマスクとして、上記貫通孔内に上記導電部材を配
置する工程を含むことを特徴とする請求項6ないし8の
いずれかに記載の半導体チップの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11045215A JP2000243900A (ja) | 1999-02-23 | 1999-02-23 | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
US09/511,106 US6391685B1 (en) | 1999-02-23 | 2000-02-23 | Method of forming through-holes in a wafer and then dicing to form stacked semiconductor devices |
US10/119,936 US7589415B2 (en) | 1999-02-23 | 2002-04-11 | Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11045215A JP2000243900A (ja) | 1999-02-23 | 1999-02-23 | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000243900A true JP2000243900A (ja) | 2000-09-08 |
Family
ID=12713058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11045215A Pending JP2000243900A (ja) | 1999-02-23 | 1999-02-23 | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6391685B1 (ja) |
JP (1) | JP2000243900A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002103793A1 (fr) * | 2001-06-07 | 2002-12-27 | Renesas Technology Corp. | Dispositif a semi-conducteurs et procede de fabrication associe |
SG111922A1 (en) * | 2001-11-29 | 2005-06-29 | Viswanadam Gautham | Wafer level package for semiconductor devices |
US6952048B2 (en) | 2003-07-08 | 2005-10-04 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
US7012339B2 (en) | 2002-11-28 | 2006-03-14 | Oki Electric Industry Co., Ltd. | Semiconductor chip with passive element in a wiring region of the chip |
US7022552B2 (en) | 2003-05-16 | 2006-04-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating semiconductor device |
JP2008283216A (ja) * | 2008-07-28 | 2008-11-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2009521116A (ja) * | 2005-12-23 | 2009-05-28 | トロワデー、プリュ | 3d電子モジュールを集積的に製造する方法 |
US7723213B2 (en) | 2006-11-02 | 2010-05-25 | Oki Semiconductor Co., Ltd. | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips |
JP2012109523A (ja) * | 2010-11-18 | 2012-06-07 | Headway Technologies Inc | メモリデバイスおよび積層半導体基板並びにこれらの製造方法 |
JP2013012674A (ja) * | 2011-06-30 | 2013-01-17 | Casio Comput Co Ltd | 半導体チップの製造方法、回路実装体及びその製造方法 |
JP2014042014A (ja) * | 2012-08-22 | 2014-03-06 | Freescale Semiconductor Inc | 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法 |
JP2019046906A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社デンソー | 半導体装置およびその製造方法 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100699649B1 (ko) * | 1999-08-23 | 2007-03-23 | 로무 가부시키가이샤 | 반도체장치 및 그 제조방법 |
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
SG102639A1 (en) * | 2001-10-08 | 2004-03-26 | Micron Technology Inc | Apparatus and method for packing circuits |
US6830959B2 (en) * | 2002-01-22 | 2004-12-14 | Fairchild Semiconductor Corporation | Semiconductor die package with semiconductor die having side electrical connection |
AU2003217142A1 (en) * | 2002-02-26 | 2003-09-09 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
SG107595A1 (en) | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
JP4443865B2 (ja) * | 2002-06-24 | 2010-03-31 | 富士フイルム株式会社 | 固体撮像装置およびその製造方法 |
US6855572B2 (en) * | 2002-08-28 | 2005-02-15 | Micron Technology, Inc. | Castellation wafer level packaging of integrated circuit chips |
KR100526191B1 (ko) * | 2003-06-18 | 2005-11-03 | 삼성전자주식회사 | 고체 촬상용 반도체 장치 |
DE10334634B3 (de) * | 2003-07-29 | 2005-01-13 | Infineon Technologies Ag | Verfahren zum seitlichen Kontaktieren eines Halbleiterchips |
DE10334633A1 (de) * | 2003-07-29 | 2004-10-07 | Infineon Technologies Ag | Verfahren zur Herstellung einer Anordnung mit zwei Halbleiterchips und Anordnung mit zwei Halbleiterchips |
FR2858912B1 (fr) * | 2003-08-11 | 2006-12-01 | Wavecom | Module electronique forme de composants empiles et solidarises, composant, procede, moyens d'assemblage et machine d'assemblage correspondants |
KR100537892B1 (ko) * | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
JP3795040B2 (ja) * | 2003-12-03 | 2006-07-12 | 沖電気工業株式会社 | 半導体装置の製造方法 |
DE102004010703B4 (de) * | 2004-03-04 | 2015-03-12 | Epcos Ag | Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren |
US7199449B2 (en) * | 2004-08-24 | 2007-04-03 | Micron Technology, Inc. | Wafer backside removal to complete through-holes and provide wafer singulation during the formation of a semiconductor device |
US20070158799A1 (en) * | 2005-12-29 | 2007-07-12 | Chin-Tien Chiu | Interconnected IC packages with vertical SMT pads |
US7511379B1 (en) | 2006-03-23 | 2009-03-31 | National Semiconductor Corporation | Surface mountable direct chip attach device and method including integral integrated circuit |
KR100816243B1 (ko) * | 2006-08-29 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
KR100843213B1 (ko) * | 2006-12-05 | 2008-07-02 | 삼성전자주식회사 | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 |
US8367471B2 (en) | 2007-06-15 | 2013-02-05 | Micron Technology, Inc. | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices |
US20100244200A1 (en) * | 2007-07-24 | 2010-09-30 | Tse Ming Chu | Integrated circuit connecting structure having flexible layout |
SG150404A1 (en) * | 2007-08-28 | 2009-03-30 | Micron Technology Inc | Semiconductor assemblies and methods of manufacturing such assemblies |
US20090096076A1 (en) * | 2007-10-16 | 2009-04-16 | Jung Young Hy | Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same |
US20110148018A1 (en) * | 2007-10-29 | 2011-06-23 | Dreamwell, Ltd. | Asymmetrical combined cylindrical and conical springs |
US9161634B2 (en) * | 2007-10-29 | 2015-10-20 | Dreamwell, Ltd. | Asymmetrical combined cylindrical and conical springs |
US7659145B2 (en) * | 2008-07-14 | 2010-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming stepped-down RDL and recessed THV in peripheral region of the device |
US7863722B2 (en) * | 2008-10-20 | 2011-01-04 | Micron Technology, Inc. | Stackable semiconductor assemblies and methods of manufacturing such assemblies |
KR101009103B1 (ko) * | 2008-10-27 | 2011-01-18 | 삼성전기주식회사 | 양면 전극 패키지 및 그 제조방법 |
US20100200957A1 (en) * | 2009-02-06 | 2010-08-12 | Qualcomm Incorporated | Scribe-Line Through Silicon Vias |
US8263876B2 (en) * | 2009-12-30 | 2012-09-11 | Harvatek Corporation | Conductive substrate structure with conductive channels formed by using a two-sided cut approach and a method for manufacturing the same |
US8587125B2 (en) * | 2010-01-22 | 2013-11-19 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
US20120007211A1 (en) * | 2010-07-06 | 2012-01-12 | Aleksandar Aleksov | In-street die-to-die interconnects |
US8541262B2 (en) * | 2010-09-02 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die edge contacts for semiconductor devices |
US9171964B2 (en) | 2010-11-23 | 2015-10-27 | Honeywell International Inc. | Systems and methods for a three-layer chip-scale MEMS device |
US8748206B2 (en) | 2010-11-23 | 2014-06-10 | Honeywell International Inc. | Systems and methods for a four-layer chip-scale MEMS device |
US20120126350A1 (en) * | 2010-11-23 | 2012-05-24 | Honeywell International Inc. | Batch fabricated 3d interconnect |
US8987840B2 (en) * | 2011-02-01 | 2015-03-24 | Honeywell International Inc. | Edge-mounted sensor |
US8828846B2 (en) * | 2011-07-26 | 2014-09-09 | Atmel Corporation | Method of computing a width of a scribe region based on a bonding structure that extends into the scribe reigon in a wafer-level chip scale (WLCSP) packaging |
TWI497677B (zh) * | 2011-11-08 | 2015-08-21 | Inotera Memories Inc | 具有側邊矽貫通電極之半導體結構與其形成方法 |
US10468383B2 (en) * | 2015-01-16 | 2019-11-05 | Makoto Shizukuishi | Semiconductor device and manufacturing method thereof |
US10264664B1 (en) * | 2015-06-04 | 2019-04-16 | Vlt, Inc. | Method of electrically interconnecting circuit assemblies |
US10903734B1 (en) | 2016-04-05 | 2021-01-26 | Vicor Corporation | Delivering power to semiconductor loads |
US10158357B1 (en) | 2016-04-05 | 2018-12-18 | Vlt, Inc. | Method and apparatus for delivering power to semiconductors |
JP2019220621A (ja) | 2018-06-21 | 2019-12-26 | キオクシア株式会社 | 半導体装置及びその製造方法 |
US11195809B2 (en) * | 2018-12-28 | 2021-12-07 | Stmicroelectronics Ltd | Semiconductor package having a sidewall connection |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4499655A (en) * | 1981-03-18 | 1985-02-19 | General Electric Company | Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire |
US4984358A (en) * | 1989-03-10 | 1991-01-15 | Microelectronics And Computer Technology Corporation | Method of assembling stacks of integrated circuit dies |
US4930216A (en) | 1989-03-10 | 1990-06-05 | Microelectronics And Computer Technology Corporation | Process for preparing integrated circuit dies for mounting |
US5399898A (en) * | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
JPH03205846A (ja) | 1990-01-08 | 1991-09-09 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPH04335552A (ja) * | 1991-05-13 | 1992-11-24 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPH05129430A (ja) | 1991-11-06 | 1993-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US5432999A (en) * | 1992-08-20 | 1995-07-18 | Capps; David F. | Integrated circuit lamination process |
US5686171A (en) * | 1993-12-30 | 1997-11-11 | Vlsi Technology, Inc. | Integrated circuit scribe line structures and methods for making same |
US5585675A (en) * | 1994-05-11 | 1996-12-17 | Harris Corporation | Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs |
JPH08306724A (ja) | 1995-04-28 | 1996-11-22 | Matsushita Electron Corp | 半導体装置およびその製造方法ならびにその実装方法 |
US6002177A (en) * | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
JPH1022236A (ja) | 1996-06-28 | 1998-01-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4011695B2 (ja) | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
US5904496A (en) * | 1997-01-24 | 1999-05-18 | Chipscale, Inc. | Wafer fabrication of inside-wrapped contacts for electronic devices |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
US6222276B1 (en) * | 1998-04-07 | 2001-04-24 | International Business Machines Corporation | Through-chip conductors for low inductance chip-to-chip integration and off-chip connections |
US6122187A (en) * | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
-
1999
- 1999-02-23 JP JP11045215A patent/JP2000243900A/ja active Pending
-
2000
- 2000-02-23 US US09/511,106 patent/US6391685B1/en not_active Expired - Lifetime
-
2002
- 2002-04-11 US US10/119,936 patent/US7589415B2/en not_active Expired - Lifetime
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7859095B2 (en) | 2001-06-07 | 2010-12-28 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US9613922B2 (en) | 2001-06-07 | 2017-04-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8952527B2 (en) | 2001-06-07 | 2015-02-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8653655B2 (en) | 2001-06-07 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US7042073B2 (en) | 2001-06-07 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
CN100407422C (zh) * | 2001-06-07 | 2008-07-30 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
US8524534B2 (en) | 2001-06-07 | 2013-09-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US7531441B2 (en) | 2001-06-07 | 2009-05-12 | Renesas Technology Corp. | Method of manufacturing semiconductor device |
US8278147B2 (en) | 2001-06-07 | 2012-10-02 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
WO2002103793A1 (fr) * | 2001-06-07 | 2002-12-27 | Renesas Technology Corp. | Dispositif a semi-conducteurs et procede de fabrication associe |
SG111922A1 (en) * | 2001-11-29 | 2005-06-29 | Viswanadam Gautham | Wafer level package for semiconductor devices |
US7632711B2 (en) | 2002-11-28 | 2009-12-15 | Oki Semiconductor Co., Ltd. | Fabrication method for chip size package and non-chip size package semiconductor devices |
US7012339B2 (en) | 2002-11-28 | 2006-03-14 | Oki Electric Industry Co., Ltd. | Semiconductor chip with passive element in a wiring region of the chip |
US7022552B2 (en) | 2003-05-16 | 2006-04-04 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating semiconductor device |
US6952048B2 (en) | 2003-07-08 | 2005-10-04 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
JP2009521116A (ja) * | 2005-12-23 | 2009-05-28 | トロワデー、プリュ | 3d電子モジュールを集積的に製造する方法 |
US7723213B2 (en) | 2006-11-02 | 2010-05-25 | Oki Semiconductor Co., Ltd. | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips |
JP2008283216A (ja) * | 2008-07-28 | 2008-11-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012109523A (ja) * | 2010-11-18 | 2012-06-07 | Headway Technologies Inc | メモリデバイスおよび積層半導体基板並びにこれらの製造方法 |
JP2013012674A (ja) * | 2011-06-30 | 2013-01-17 | Casio Comput Co Ltd | 半導体チップの製造方法、回路実装体及びその製造方法 |
JP2014042014A (ja) * | 2012-08-22 | 2014-03-06 | Freescale Semiconductor Inc | 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法 |
JP2019046906A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP7031178B2 (ja) | 2017-08-31 | 2022-03-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7589415B2 (en) | 2009-09-15 |
US20020109133A1 (en) | 2002-08-15 |
US6391685B1 (en) | 2002-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000243900A (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
JP5639052B2 (ja) | ウェハレベルでの縁部の積重ね | |
US6353263B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100497974B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5042591B2 (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
US6022758A (en) | Process for manufacturing solder leads on a semiconductor device package | |
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
JP2002110898A (ja) | 半導体装置 | |
KR20080037740A (ko) | 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법 | |
KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
JP2003243606A (ja) | 半導体チップと積層チップパッケージ及びそれらの製造方法 | |
JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
JP2002343924A (ja) | 半導体装置およびその製造方法 | |
US20030082845A1 (en) | Package for multiple integrated circuits and method of making | |
JPH11265975A (ja) | 多層化集積回路装置 | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
JP2003110091A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3715861B2 (ja) | 半導体装置の組立方法 | |
JP4791104B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
JP3715816B2 (ja) | 半導体チップ | |
JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JP2001110981A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070710 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070914 |