JP2007158244A - 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007158244A
JP2007158244A JP2005354986A JP2005354986A JP2007158244A JP 2007158244 A JP2007158244 A JP 2007158244A JP 2005354986 A JP2005354986 A JP 2005354986A JP 2005354986 A JP2005354986 A JP 2005354986A JP 2007158244 A JP2007158244 A JP 2007158244A
Authority
JP
Japan
Prior art keywords
relay member
semiconductor chip
relay
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005354986A
Other languages
English (en)
Other versions
JP4707548B2 (ja
Inventor
Takao Nishimura
隆雄 西村
Yoshiaki Narisawa
良明 成沢
Kinichi Kumagai
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005354986A priority Critical patent/JP4707548B2/ja
Priority to TW095109161A priority patent/TWI314761B/zh
Priority to US11/377,393 priority patent/US7973404B2/en
Priority to CNB200610073868XA priority patent/CN100521193C/zh
Priority to CN200810169908XA priority patent/CN101373719B/zh
Priority to KR1020060031858A priority patent/KR100878931B1/ko
Publication of JP2007158244A publication Critical patent/JP2007158244A/ja
Application granted granted Critical
Publication of JP4707548B2 publication Critical patent/JP4707548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382Adaptable interconnections, e.g. for engineering changes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4941Connecting portions the connecting portions being stacked
    • H01L2224/49429Wedge and ball bonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/85951Forming additional members, e.g. for reinforcing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06506Wire or wire-like electrical connections between devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

【課題】ボンディング位置やボンディングワイヤの接続形態を任意に設定可能として、中継部材を備えた半導体装置、及び当該半導体装置を安価に製造することができる半導体装置の製造方法を提供する。
【解決手段】第1の半導体素子2及び第2の半導体素子6と、前記第1の半導体素子2及び第2の半導体素子6との接続、又は前記第2の半導体素子6と配線基板1又はリードフレーム22との接続を中継する中継部材4と、を備えた半導体装置10。前記中継部材4は、前記第1の半導体素子2及び第2の半導体素子6の間に配設され、前記中継部材4の主面の全面が導体物からなり、前記中継部材4と前記第2の半導体素子6、及び前記中継基板4と前記第1の半導体素子2又は前記配線基板1又は前記リードフレーム22とが、ボンディングワイヤ7により接続される。
【選択図】図1

Description

本発明は、半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法に関し、より具体的には、複数の半導体チップ同士、又は半導体チップと配線基板又はリードフレームとを接続するために半導体装置に配設される中継部材、当該中継部材を具備する半導体装置、及び当該半導体装置の製造方法に関する。
複数の異なる機能の半導体チップ(半導体素子)を配線基板又はリードフレームのダイパッド上に積層して配置し、夫々の半導体チップの電極パッドと配線基板上のボンディングパッド或いはリードフレームのインナーリードとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置(スタックドパッケージと称されることもある)が知られている。
かかる構造を有する半導体装置においては、半導体チップにおける電極パッドと配線基板のボンディングパッド又はリードフレームのボンディングリードの配置構成や、積層する複数の半導体チップの配置構成により、ボンディングワイヤ同士の交差・重畳を生じてしまう、又はボンディングワイヤ長が長くなりすぎてしまう等、ワイヤーボンディングを行うことが困難な場合がある。
これらの問題を解消すべく、配線及び当該配線の端部に端子を形成した中継部材を用意し、積層する半導体チップ間にこの中継部材を配置して、半導体チップと基板又はリードフレームのインナーリードとを、又は複数の半導体チップの電極パッド間を、この中継部材を介してワイヤーボンディングを行って電気的に接続する態様が、従来より提案されている。
例えば、配線パターン及び配線パターンの端部に端子を有する配線シートを複数の半導体チップの間に配設した構造(特許文献1参照)、基板上に積層された複数の半導体チップ間に、ワイヤーボンディング用のワイヤを中継配線するための配線層を設けた構造(特許文献2参照)、絶縁シートと当該絶縁シート上に形成された複数の導体金属パターンとを備えた再配置用シートを、基板上に積層された複数の半導体チップ間に介在させた構造(特許文献3参照)、基板上に積層された複数の半導体チップ間に、接続配線が形成されたインターポーザチップを配設した構造(特許文献4参照)が知られている。
特開2001−7278号公報 特開2002−76250号公報 特開2002−261234号公報 特開2004−235352号公報
しかしながら、半導体チップ並びに配線基板の大きさ、半導体チップに形成される電極パッド或いは配線基板に形成されるボンディングパッドの数並びにその配置形態は様々である一方、上述の公知の態様では、何れの場合も、中継部材に予め所定の配線パターン及び端子が形成されている。
従って、一つの半導体装置に適した中継部材であっても、必ずしも他の半導体装置に適するとは限らない。即ち、従来の中継部材では、半導体装置ごとに、半導体チップの電極パッドと配線基板又はリードフレームのボンディングパッド部の配置とに対応させて中継部材に配線パターン及び端子を形成していた。従って、半導体チップと配線基板のパッド又はリードフレームの位置関係によっては、従来の公知の中継部材では対応できず、当該位置関係に応じてその都度中継部材を設計し製造しなければならず、汎用性に乏しかった。
また、半導体装置に配設される半導体チップの仕様の変更に伴い、半導体チップの電極パッドの配置、或いは半導体チップと配線基板又はリードフレームとのワイヤボンディング部との接続構成を変更しなければならない場合がある。更に、製造歩留りを向上させる目的で既存の半導体装置において中継部材の配線パターンや端子を変更せざるを得ない場合等もある。これらの場合にも、前記従来の中継部材では対応できず、別の構造を有する中継部材を新たに配設する必要があった。
更に、上述の公知の中継部材における配線パターンは、フォトリソグラフィ技術を用いて形成されるため、当該中継部材及び当該中継部材を備えた半導体装置の製造コストは高コスト化してしまう。
また、中継部材を半導体チップ間に配置する場合、中継部材の端子と半導体チップの電極パッドとが所定の相対位置となるように中継部材を半導体チップ間に精度良く積層配置させる必要がある。例えば、画像認識を用いた位置合せ機構を備えた装置を用いることにより中継部材を半導体チップ間に配置する場合、1つの中継部材を半導体チップ間に積層配置する毎に、当該配置の認識から位置合わせに至るまでの動作を行う必要がある。かかる動作には、多大な時間を必要とするため、半導体装置の生産性が低下し、結果として当該半導体装置の製造コストの上昇を招いてしまう。
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体装置に配設される中継部材であって、当該中継部材におけるボンディング位置やボンディングワイヤの接続形態を任意に設定可能として、異なる機能・構成を有する半導体装置に対しても適用することができる中継部材、当該中継部材を備えた半導体装置、及び当該半導体装置を安価に製造することができる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体装置に配設される中継部材であって、全面が導体物からなる主面を有することを特徴とする中継部材が提供される。
本発明の別の観点によれば、第1及び第2の半導体素子と、前記第1の半導体素子と前記第2の半導体素子との接続、又は前記第2の半導体素子と配線基板又はリードフレームとの接続を中継する中継部材と、を備えた半導体装置において、前記中継部材は、前記第1及び第2の半導体素子の間に配設され、前記中継部材の主面の全面が導体物からなり、前記中継部材と前記第2の半導体素子、及び前記中継基板と前記第1の半導体素子又は前記配線基板又は前記リードフレームとが、ボンディングワイヤにより接続されたことを特徴とする半導体装置が提供される。
本発明の更に別の観点によれば、中継部材を備えた半導体装置の製造方法であって、前記中継部材にフィルム状の接着剤を貼り付ける工程と、一の箇所では前記中継部材のみを切断し、他の箇所では前記中継部材と前記中継部材に貼り付けられた前記接着剤の双方を切断して、共通の単一の前記フィルム状接着剤に接着している複数の分割された中継部材を形成する工程と、当該複数の分割された中継部材を同時に半導体素子に配設する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体装置に配設される中継部材であって、当該中継部材におけるボンディング位置やボンディングワイヤの接続形態を任意に設定可能として、異なる機能・構成を有する半導体装置に対しても適用することができる中継部材、当該中継部材を備えた半導体装置、及び当該半導体装置を安価に製造することができる半導体装置の製造方法を提供することができる。
説明の便宜上、本発明の中継部材及び当該中継部材を備えた半導体装置の実施の形態について説明し、次いで、当該半導体装置の製造方法の実施の形態について、図面を参照して説明する。なお、以下の説明において、「半導体チップ」が特許請求の範囲の「半導体素子」に相当する。
[1.本発明の中継部材及び当該中継部材を備えた半導体装置の実施の形態]
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図2は、図1に示す半導体装置の部分拡大平面図であり、図1に示す封止樹脂9の図示は省略している。図3は、図1及び図2に示すダイパッド(ダイステージ)21、インナーリード部22等が形成されたリードフレーム20の部分平面図である。
図1及び図2を参照するに、本発明の第1の実施の形態に係る中継部材を備えた半導体装置10は、外部接続端子としてリードをパッケージの四辺に配したリードフレーム型のQFP(Quad Flat Package)の半導体装置である。
半導体装置10において、銅合金、鉄・ニッケル合金等からなるリードフレーム20(図3参照)のダイパッド(ダイステージ)21上に第1の半導体チップ2が接着剤5Aにより接着固定されている。第1の半導体チップ2の上には、第1の半導体チップ2の主面よりも小さい主面を有する中継部材4が接着剤5Bにより接着固定されている。中継部材4の上には、中継部材4の主面よりも小さい主面を有する第2の半導体チップ6が接着剤5Cにより接着固定されている。即ち、第1の半導体チップ4と第2の半導体チップ6との間に、中継部材4が配置されている。
中継部材4と第1の半導体チップ2の電極、中継部材4と第2の半導体チップ6の電極、
第1の半導体チップ2の電極と第2の半導体チップ6の電極、第1の半導体チップ2の電極とリードフレーム20のインナーリード部22は、それぞれボンディングワイヤ7によって接続されている。
第1の半導体チップ2、第2の半導体チップ6、中継部材4、ボンディングワイヤ7及びインナーリード部22は、封止樹脂9によって封止され、外部接続端子としてのアウターリード部23が突出した半導体装置10が形成されている。
接着剤5としては、エポキシ、ポリイミド等のフィルム状又はペースト状の樹脂接着剤を用いることができるが、これに限定するものではない。
図3を参照するに、図1及び図2に示したダイパッド(ダイステージ)21、インナーリード部22、アウターリード部23は、エッチング又は金型による打抜きによりリードフレーム20から形づけられる。インナーリード部22の外側には、半導体装置10の外部接続端子となるアウターリード部23が形成され、インナーリード部22に接続している。また、ダイパッド21は、周辺フレーム部25に接続しているダイパッド支持部24により支持されている。
次に、中継部材4の構造について、図4を参照して説明する。図4は、図1及び図2に示す中継部材4の断面図である。
図4に示されるように、中継部材4は板状形状を有する。中継部材4は導体物から形成されており、主面(上面)全体が連続した導体面となっている。中継部材4は、例えば、銅、アルミニウム、金、銀、チタン等の金属又はこれら何れかの合金からなる。
中継部材4の厚さ(図4中、上下方向の長さ)は約20乃至300μmとしてもよい。配設される半導体装置を薄型に構成するためには、中継部材4の厚さは例えば約150μm以下であることが望ましい。また、中継部材4の厚さは、半導体チップ2及び6(図1又は図2参照)と略同一の厚さであってもよく、この場合、半導体チップ2及び6を配設する場合に使用する装置と同じ装置を用いて取り扱うことができ、容易に中継部材4を第1の半導体チップ2上に配設することができる。
また、中継部材4の主面(上面)に金めっき、銅めっき、銀めっき、ニッケルと金との2層めっき、ニッケルとパラジウムと金の3層めっき、銅とニッケルと金の3層めっき等の金属めっき被膜を形成してもよい。例えば、金めっきが中継部材4の主面(上面)に形成されている場合は、金はボンディングワイヤの接合性に優れているため、良好なワイヤボンディング性を得ることができる。
中継部材4の主面(上面)に金属めっき被膜を形成する場合、その被膜の厚さはめっきする金属の種類によって適宜選択されるが、約0.02乃至20μmとしてもよい。
このように、中継部材4には、従来のように所定の配線パターン及び端子が形成されておらず、主面(上面)全体が導体面となっている。従って、半導体チップの大きさ、半導体チップに形成される電極パッドの数並びにその配置形態に応じて、中継部材4の任意の場所にワイヤボンディグすることができ、汎用性が高い。
図5−(A)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材4を配設しない構造の場合、第1の半導体チップ2と第2の半導体チップ6とを接続するボンディグワイヤ7−a及び7−bは互いに交差してしまう。しかしながら、本実施形態(図5−(B)参照)のように、主面(上面)全体が導体面となっている中継部材4を第1の半導体チップ2と第2の半導体チップ6との間に配設することにより、ボンディングワイヤ7−aによる接続を、中継部材4を介して短いボンディングワイヤ7−a1及び7−a2による接続にすることができ、ボンディグワイヤ7−a及び7−bの交差を回避することができる。
ところで、中継部材4の構造は、図4に示す例に限られない。図6乃至図12に示す構造であってもよい。
図6は、本発明の第1の実施の形態の中継部材4の第1の変形例に係る中継部材30の断面図である。図6を参照するに、本例では、基材部31の上に導体部32が設けられている。
基材部31は、エポキシ、ポリイミド等の有機材料又はガラス、セラミック等の無機材料からなる。基材部31の厚さ(図6中、上下方向の長さ)は約20乃至300μmとしてもよい。
導体部32は、図4に示した中継部材4と同様に、導体部32は、例えば、銅、アルミニウム、金、銀、チタン等の金属又はこれら何れかの合金からなる。導体部32の主面(上面)全体が連続した導体面となっている。基材部31の厚さは約2乃至30μmとしてもよい。
基材部31上への導体部32の形成は、箔状の前記金属を接着剤による貼り付け、蒸着法、無電解メッキ法等、基材部31の材質に合わせた方法を適宜用いることにより成し得る。
また、図4に示した中継部材4と同様に、導体部32の主面(上面)に金めっき、銅めっき、銀めっき、ニッケルと金との2層めっき、ニッケルとパラジウムと金の3層めっき、銅とニッケルと金の3層めっき等の金属めっき被膜を形成してもよい。中継部材4の主面(上面)に金属めっき被膜を形成する場合、その被膜の厚さはめっきする金属の種類によって適宜選択されるが、約0.02乃至20μmとしてもよい。
図7は、本発明の第1の実施の形態の中継部材4の第2の変形例に係る中継部材35の断面図である。図7を参照するに、本例では、基板36の上に絶縁層37が、絶縁層37の上に導体部32が設けられている。
基板36は、例えばシリコン等、第1の半導体チップ2又は第2の半導体チップ6の何れかと同一の材料からなる。従って、中継部材35を第1の半導体チップ2又は第2の半導体チップ6と同じ製造装置を用いて製造することができ、中継部材35の外形形状(厚み)を第1の半導体チップ2又は第2の半導体チップ6と同じく高精度に製造することができる。
また、中継部材35を第1の半導体チップ2上に積層配設する際に使用する装置や接着剤5Bとして、第2の半導体チップ6を中継部材35に積層配設する際に使用する装置や接着剤5Cと同じものを使用することができ便利である。更に、基板36は、第1の半導体チップ2又は第2の半導体チップ6の何れかと同一の材料からなるため、材料の熱膨張率の差に起因する半導体装置10の内部での熱応力によるひずみの集中を軽減することができる。
なお、基板36の厚さ(図7中、上下方向の長さ)は約20乃至300μmとしてもよい。
絶縁膜37は、例えば、シリコン酸化膜、絶縁樹脂膜等からなる。絶縁膜の厚さは、約0.5乃至1μmとしてもよい。
導体部32は、図6に示した例の場合と同様に、例えば、銅、アルミニウム、金、銀、チタン等の金属又はこれら何れかの合金からなる。また、導体部32の主面(上面)全体が導体面となっている。導体部32の厚さは約2乃至30μmとしてもよい。
また、導体部32の主面(上面)に金めっき、銅めっき、銀めっき、ニッケルと金との2層めっき、ニッケルとパラジウムと金の3層めっき、銅とニッケルと金の3層めっき等の金属めっき被膜を形成してもよい。中継部材4の主面(上面)に金属めっき被膜を形成する場合、その被膜の厚さはめっきする金属の種類によって適宜選択されるが、約0.02乃至20μmとしてもよい。
図8は、本発明の第1の実施の形態の中継部材4の第3の変形例に係る中継部材40の断面図である。図8において、図7を参照して説明した部分と同じ部分には同じ番号を付して、その説明を省略する。
図8を参照するに、導体部32の主面であって、第2の半導体チップ6(図1又は図2参照)を当該主面に載置した場合に第2の半導体チップ6と重ならない領域に、所定の開口部42を有する樹脂膜41が形成されている。
樹脂膜41は、例えば、ポリイミド、エポキシ等の絶縁性樹脂からなる。
開口部42には、第1の半導体チップ2、第2の半導体チップ6、又はインナーリード部22と中継部材40とを電気的に接続するためにボンディングワイヤ7(図1又は図2参照)が接続される。従って、開口部42は、例えば、開口径50μm以上等、少なくともワイヤボンディグを行うことができる大きさ以上であればよく、その大きさや形状に限定はない。
また、第2の半導体チップ6を配設した場合に第2の半導体チップ6と重ならない領域であって、ワイヤボンディングされない箇所を選択的に被膜するように樹脂膜41が形成されているため、中継部材40と封止樹脂9(図1参照)との密着性が向上する。即ち、樹脂と封止樹脂との密着性は金属面と封止樹脂との密着性よりも優れているため、上述の構造により、中継部材40と封止樹脂9との密着性が向上し、半導体装置の信頼性を向上させることができる。
上述の中継部材40と封止樹脂9との密着性という点に鑑みれば、開口部42の大きさは小さい方が望ましいともいえるが、半導体チップの大きさ、半導体チップに形成される電極パッドの数並びにその配置形態に応じて、中継部材の任意の場所にワイヤボンディグすることができるよう、中継部材に高い汎用性をもたせる必要がある。
そこで、開口部42の開口パターンを、図9乃至図12に示すように設定してもよい。ここで、図9乃至図12は、開口部42の開口パターンの第1乃至第4の例を示した図であり、それぞれ中継部材40の平面図である。
図9に示す例では、樹脂膜41を主面の略中央に設け、その周囲を開口部42とし、導体部32が露出している。
図10に示す例では、樹脂膜41を主面の四辺に沿って設けると共に、当該四辺から格子状に樹脂膜41と開口部42とが交互に設けられ、開口部42において導体部32が露出している。
図11に示す例では、主面の略全面に樹脂膜41を設け、当該主面の四辺に沿って部分的に開口部42を形成し、開口部42において導体部32が露出している。
図12に示す例では、樹脂膜41を主面の略中央に設け、その周囲に開口部42を、当該開口部42の周囲に樹脂膜41を交互に設け、開口部42において導体部32が露出している。
このように、中継部材40の主面に設けた樹脂膜41に開口部42を所定のパターンにより形成して導体部32を露出することにより、中継部材40と封止樹脂9との密着性を向上させつつ、開口部42によりワイヤボンディングを行う際のボンディング位置の位置決めを容易に行うことができる。
次に、本実施の形態における、パッド上での複数のボンディングワイヤの接続構造について、先に述べた図5−(B)及び図13を参照して説明する。ここで、図13は、パッド上での複数のボンディングワイヤの接続構造を示した図である。
図5−(B)及び図13を参照するに、第1の半導体チップ2に設けられたパッド45の上に、先ずスタッドバンプ46が配設されている。当該スタッドバンプ46の上に、インナーリード部22に接続されるボンディングワイヤ7−cの端部が接続されている。更に、当該ボンディングワイヤ7−cの上に、第2の半導体チップ6に接続されたボンディングワイヤ7−bが重ねて設けられている。
パッド45上に、スタッドバンプ46が設けられているため、ボンディングワイヤ7−cを、当該スタッドバンプ46の高さ分高くして配線することができる。従って、ボンディングワイヤ7−cが垂れるなどして第1の半導体チップ2の表面や他の配線等に接触してしまうことを防止することができる。更に、ボンディングワイヤ7−cは、ボンディングワイヤ7−bとスタッドバンプ46に挟持されているので、ボンディングワイヤ7−cとスタッドバンプ46との間の密着性を高めることができる。
このように、本実施の形態における中継部材4、30、35及び40では、従来のように所定の配線パターン及び端子が形成されておらず、主面(上面)全体が導体面となっている。
従って、半導体チップ2及び6の大きさ、半導体チップ2及び6に形成される電極パッドの数並びにその配置形態に応じて、当該中継部材4、30、35及び40の任意の場所にワイヤボンディグすることができ、汎用性が高い。本実施の形態における中継部材4、30、35及び40の主面は、その上に載置される第2の半導体チップ6よりも主面が大きい。従って、中継部材4、30、35及び40の主面において、第2の半導体チップ6と重ならずに露出している領域に、第2の半導体チップ6から中継部材4、30、35及び40に任意にワイヤボンディングすることができる。従って、ボンディングできる部分の自由度が高い。また、当該中継部材4、30、35及び40を第1の半導体チップ2上に高精度に配設する必要はなく、当該配設の位置ずれの製造マージンが増えるため、半導体装置の製造歩留まりを向上させることができる。
また、本実施の形態における中継部材4、30、35及び40には、所定の配線パターン及び端子が形成されていないため、当該中継部材の製造コストの低減を図ることができる。
このような高い汎用性の下、中継部材4、30、35及び40を配設しない場合に生じ得るボンディングワイヤ7の交差を回避することができ、また、ボンディングワイヤ7のワイヤ長の短縮を図ることができる。従って、半導体装置10の製造歩留まりが向上するとともに、ボンディングワイヤ7のワイヤループの高さを低く抑えることができる。よって、半導体装置10の高さを低くすることができ、半導体装置10の薄型化を実現することができる。
また、中継部材4、30、35及び40が第2の半導体チップ6の接地電極又は電源電極と電気接続されてもよい。この場合、中継部材4、30、35及び40の導体部32が定電位となるため、第1の半導体チップ2と第2の半導体チップ6との間のノイズを低減することができ、半導体装置10の動作が安定性・電気特性が向上する。
従って、第1の半導体チップ2又は第2の半導体チップ6の動作周波数が高くなった場合や、第2の半導体チップ6の厚みが極薄のため第1の半導体チップ2の回路面と第2の半導体チップ6の回路との距離が接近し、相互インタクタンス等が増大し互いの動作に悪影響を与えるような場合においても、半導体装置10を安定して動作させることができる。よって、本実施の形態により、半導体装置の高速化・薄型化を実現することができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。なお、以下では、図1乃至図13を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図14は、本発明の第2の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図15は、図14に示す半導体装置の部分拡大平面図であり、図14に示す封止樹脂9の図示は省略している。
上述の本発明の第1の実施の形態では、第1の半導体チップの上に、第1の半導体チップの主面よりも小さい主面を有する中継部材が1つ接着固定され、その中継部材の上に、中継部材の主面よりも小さい主面を有する第2の半導体チップが接着固定されていた。
これに対し、本発明の第2の実施の形態では、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する複数の中継部材51a及び51bが夫々接着剤5Bにより並列に独立して、互いに僅かに離間して接着固定されている。複数の中継部材51a及び51bの夫々の一部の上には、第2の半導体チップ6が接着剤5Cにより接着固定されている。
中継部材51a及び51bと第1の半導体チップ2の電極、中継部材51a及び51bと第2の半導体チップ6の電極、第1の半導体チップ2の電極と第2の半導体チップ6の電極、第1の半導体チップ2の電極とリードフレーム20のインナーリード部22は、それぞれボンディングワイヤ7によって接続されている。
なお、図14及び図15に示す例では、中継部材51a及び51bの内部構造は図4に示す構造と同様に導体物から形成され、主面(上面)全体が導体面となっており、従来のように所定の配線パターン及び端子が形成されていない。また、外形形状は、略板状形状である。しかしながら、本発明はこの例に限定されず、中継部材51a又は51bの内部構造は例えば、図6又は図7に示す構造でもよく、また主面は図8乃至図12に示す構造を有していてもよい。
図16−(A)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材51a及び51bを配設しない構造の場合、第1の半導体チップ2と第2の半導体チップ6とを接続するボンディグワイヤ7−a及び7−bは互いに交差してしまう。また、ボンディングワイヤ7−dのワイヤ長は長くなってしまう。
しかしながら、本実施形態(図16−(B)参照)のように、主面(上面)全体が導体面となっている複数の中継部材51a及び51bを第1の半導体チップ2と第2の半導体チップ6との間に並列に、独立して互いに僅かに離間して配設し、第2の半導体チップ6を当該複数の中継部材51a及び51bの夫々の一部の上に設けることにより、ボンディングワイヤ7−dによる接続を、中継部材51−aを介して短いボンディングワイヤ7−e1及び7−e2による接続にすることができ、ボンディングワイヤのワイヤ長の短縮を図ることができる。また、ボンディングワイヤ7−aによる接続を、中継部材51−bを介して短いボンディングワイヤ7−a1及び7−a2による接続にすることができ、ボンディグワイヤ7−a及び7−bの交差を回避することができる。
図14乃至図16に示す例では、主面が略矩形形状の中継部材2つが用いられているが本発明はこれに限られず、例えば、図17−(A)乃至図20−(A)に示す例であってもよい。ここで、図17乃至図20は、本発明の第2の実施形態における複数の中継部材の配置の第1乃至第4の変形例を示す図であり、図17−(A)乃至図20−(A)は中継部材を第1の半導体チップ2と第2の半導体チップ6との間に配設している場合を示し、図17−(B)乃至図20−(B)は中継部材を第1の半導体チップ2と第2の半導体チップ6との間に配設していない場合を示す。
図17−(A)に示す例では、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する3つの中継部材52a、52b及び52cが並列に、独立して互いに僅かに離間して配設されている。中継部材52a、52b及び52cの主面(上面)は全体が連続した導体面である。当該3つの中継部材52a、52b及び52cの夫々の一部の上には、第2の半導体チップ6が配設されている。
図17−(B)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材52a、52b及び52cを配設しない構造の場合、第1の半導体チップ2と第2の半導体チップ6とを接続するボンディグワイヤ7−f、7−h、及び7−jのワイヤ長は長くなってしまうと共に、隣り合うボンディグワイヤとの交差が生じてしまう。
しかしながら、図17−(A)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材52a、52b及び52cを配設することにより、ボンディングワイヤ7−fによる接続を、中継部材52aを介して短いボンディングワイヤ7−g1及び7−g2による接続にすることができ、ボンディングワイヤ7−hによる接続を、中継部材52bを介して短いボンディングワイヤ7−i1及び7−i2による接続にすることができ、ボンディングワイヤ7−jによる接続を、中継部材52cを介して短いボンディングワイヤ7−k1及び7−k2による接続にすることができ、ボンディングワイヤのワイヤ長の短縮及び、隣り合うボンディグワイヤの交差を回避することができる。
図18−(A)に示す例では、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する4つの中継部材53a、53b、53c及び53dが全体として略正方形を形成するように独立して互いに僅かに離間して配設されている。中継部材53a、53b、53c及び53dの主面(上面)は全体が連続した導体面である。当該4つの中継部材53a、53b、53c及び53dの夫々の一部の上には、第2の半導体チップ6が配設されている。
図18−(B)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材53a、53b、53c及び53dを配設しない構造の場合、第1の半導体チップ2と第2の半導体チップ6とを接続するボンディグワイヤ7−l、7−n、7−p、7−rのワイヤ長は長くなってしまうと共に、隣り合うボンディグワイヤとの交差が生じてしまう。
しかしながら、図18−(A)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に並列に、独立して互いに僅かに離間して中継部材53a、53b、53c及び53dを配設することにより、ボンディングワイヤ7−lによる接続を、中継部材53aを介して短いボンディングワイヤ7−m1及び7−m2による接続にすることができ、ボンディングワイヤ7−nによる接続を、中継部材53bを介して短いボンディングワイヤ7−o1及び7−o2による接続にすることができ、ボンディングワイヤ7−pによる接続を、中継部材53cを介して短いボンディングワイヤ7−q1及び7−q2による接続にすることができ、ボンディングワイヤ7−rによる接続を、中継部材53dを介して短いボンディングワイヤ7−s1及び7−s2による接続にすることができ、ボンディングワイヤのワイヤ長の短縮及び、隣り合うボンディグワイヤの交差を回避することができる。
図19−(A)に示す例では、第1の半導体チップ2の上に、略L字型形状の主面を有する2つの中継部材54a及び54bが、独立して互いに僅かに離間して配設されている。中継部材54a及び54bの主面(上面)は全体が連続した導体面である。当該中継部材54a及び54bの夫々の一部の上には、第2の半導体チップ6が配設されている。
図19−(B)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材54a及び54bを配設しない構造の場合、第1の半導体チップ2と第2の半導体チップ6とを接続するボンディグワイヤ7−t及び7−vのワイヤ長は長くなってしまうと共に、隣り合うボンディグワイヤとの交差が生じてしまう。
しかしながら、図19−(A)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材54a及び54bを並列に、独立して互いに僅かに離間して配設することにより、ボンディングワイヤ7−tによる接続を、中継部材54aを介して短いボンディングワイヤ7−u1及び7−u2による接続にすることができ、ボンディングワイヤ7−vによる接続を、中継部材54bを介して短いボンディングワイヤ7−w1及び7−w2による接続にすることができ、ボンディングワイヤのワイヤ長の短縮及び、隣り合うボンディグワイヤの交差を回避することができる。
図20−(A)に示す例では、第1の半導体チップ2の上に、外形部分に曲線部分が形成された主面を有する2つの中継部材55a及び55bが、独立して互いに僅かに離間して配設されている。中継部材55a及び55bの主面(上面)は全体が連続した導体面である。当該中継部材55a及び55bの夫々の一部の上には、第2の半導体チップ6が配設されている。
図20−(B)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材55a及び55bを配設しない構造の場合、第1の半導体チップ2と第2の半導体チップ6とを接続するボンディグワイヤ7−x及び7−αのワイヤ長は長くなってしまうと共に、隣り合うボンディグワイヤとの交差が生じてしまう。
しかしながら、図20−(A)に示すように、第1の半導体チップ2と第2の半導体チップ6との間に中継部材55a及び55bを並列に、独立して互いに僅かに離間して配設することにより、ボンディングワイヤ7−xによる接続を、中継部材55aを介して短いボンディングワイヤ7−y1及び7−y2による接続にすることができ、ボンディングワイヤ7−αによる接続を、中継部材55bを介して短いボンディングワイヤ7−β1及び7−β2による接続にすることができ、ボンディングワイヤのワイヤ長の短縮及び、隣り合うボンディグワイヤの交差を回避することができる。
なお、図17乃至図20に示した各中継部材は、単一の中継部材からブレードによるダイシング、レーザ加工、エッチング法等を用いて分割して形成することができる。特に、レーザ加工により、図19に示すように主面が略L字型形状の中継部材を、また図20に示すように外形部分に曲線部分が形成された主面を有する中継部材を容易に形成することができる。
また、図17乃至図20に示した各中継部材の内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。
このように、本実施形態によれば、複数の中継部材を第1の半導体チップ2と第2の半導体チップ6との間に並列に、独立して互いに僅かに離間して配設し、第2の半導体チップ6が当該複数の中継部材の夫々の一部の上に設けているため、第1の半導体チップ2と第2の半導体チップ6との結線端子数を増やすことができる。従って、別の電位で第1の半導体チップと第2の半導体チップとを中継することができる。
本実施形態においても本発明の第1の実施形態と同様の効果を得ることができるが、本実施形態では、本発明の第1の実施形態に比し、第1の半導体チップ2、第2の半導体チップ6、及びインナーリード部22の結線及び配置の組合せの自由度を向上させることができ、より効果的にボンディングワイヤ7の交差を回避することができ、また、ボンディングワイヤ7のワイヤ長の短縮を図ることができる。従って、半導体装置10の製造歩留まりが一層向上するとともに、ボンディングワイヤ7のワイヤループの高さを一層低く抑えることができる。よって、半導体装置10の高さを一層低くすることができ、半導体装置10の薄型化を実現することができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。なお、以下では、図14を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図21は、本発明の第3の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図22は、図21において点線Aで囲んだ部分の拡大図である。
上述の本発明の第2の実施の形態では、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する複数の中継部材51a及び51bが夫々接着剤5Bにより並列に、独立して互いに僅かに離間して接着固定され、複数の中継部材51a及び51bの夫々の一部の上に第2の半導体チップ6が接着剤5Cにより接着固定されていた。
これに対し、本発明の第3の実施の形態では、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する複数の中継部材51a及び51bが、共通の単一のフィルム状の接着剤5Dにより、並列に、独立して互いに僅かに離間して接着固定されている。複数の中継部材51a及び51bの夫々の一部の上には、第2の半導体チップ6が接着剤5Cにより接着固定されている。
かかる構造により、半導体装置10の製造工程において、複数の中継部材51a及び51bを同時に第1の半導体チップ2上に配設することができるため、半導体装置10の生産性を向上することができ、結果として、低コストに半導体装置10を製造することができる。また、当該複数の中継部材51a及び51b間の相対位置の精度を向上させることができ、製造歩留りが向上する。
更に、図22に示されるように、複数の中継部材51a及び51bが互いに離間して形成されている間隙部にもフィルム状の接着剤5Dが配在されるため、中継部材51a及び51b間の間隙部の空間領域が少なくなる。従って、第2の半導体チップ6を配設する部位の間隙部61を第2の半導体チップ6を配設固着する接着剤5Cで埋め込むことが容易となり、第2の半導体チップ6の中継部材51a及び51bに対する接着性が向上し、半導体装置の信頼性が向上する。
なお、本実施形態においても、本発明の第1及び第2の実施形態と同様の効果を得ることができることは言うまでもない。
また、中継部材51a及び51bの内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。なお、以下では、図1乃至図22
を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図23は、本発明の第4の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図24は、図23に示す半導体装置の部分拡大平面図であり、図23に示す封止樹脂9の図示は省略している。また、図25は、本発明の第4の実施の形態に係る中継部材の部分拡大断面図である。図26は、本発明の第4の実施の形態に係る中継部材の平面図である。
上述の本発明の第2の実施の形態では、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する複数の中継部材51a及び51bが夫々接着剤5Bにより並列に、独立して互いに僅かに離間して接着固定され、複数の中継部材51a及び51bの夫々の一部の上に第2の半導体チップ6が接着剤5Cにより接着固定されていた。
これに対し、本発明の第4の実施の形態では、図23及び図25に示すように、第1の半導体チップ2の主面に配設する中継部材75は、図7を参照して説明した構造と同様の構造、即ち、基板36の上に絶縁層37が、絶縁層37の上に導体部32が設けられている構造を有し、更に、図26に示すように、基板36を除く部分、即ち、導体部32及び絶縁層37に溝部76が形成されて、導体部32及び絶縁層37が2つの領域75a及び75bに分割されている。中継部材75上に第2の半導体チップ6(図23参照)を配設しない状態では、溝部76を介して基板36が露出している
図23に示すように、かかる構造を有する中継部材75の分割された夫々の領域75a及び75bを橋設するように、第2の半導体チップ6が中継部材75の導体部32の主面(導体面)上に設けられている。
このように、1つの中継部材75において導体部32が2つに分割され、その夫々の一部の上に第2の半導体チップ6が設けられているため、1つの中継部材75を用いながら、複数の中継部材を用いる本発明の第2及び第3の実施の形態と同様の効果を得ることができる。よって、第1の半導体チップ2又は第2の半導体チップ6との結線端子数を増やすことができ、第1の半導体チップ2、第2の半導体チップ6、及びインナーリード部22との結線の組合せの自由度を向上させることができる。なお、絶縁層37は必ずしも分割されていなくてもよい。
ところで、上述の溝部76の形成は、図26に示す例に限られない。第1の半導体チップ2、第2の半導体チップ6、及びインナーリード部22とのボンディングワイヤの結線の仕方、第1の半導体チップ2、第2の半導体チップ6、及びインナーリード部22の配置の仕方等は様々である。溝部76の形成の仕方を変えることにより、中継部材の分割の仕方、即ち、中継部材の導体面の形状を変えることができ、これに対応することができる。例えば、図27乃至図30に示すように、溝部76の形成の仕方を変えてもよい。ここで、図27乃至図30は、本発明の第4の実施の形態に係る中継部材の第1乃至第4の変形例を示す平面図である。
図27に示す例では、中継部材80に2本の溝部81を略平行に形成し、導体部32(及び絶縁層37)を3つの領域80a、80b、及び80cに分割している。
図28に示す例では、中継部材85に2本の溝部86を略直交するように形成し、導体部32(及び絶縁層37)を、4つの領域85a、85b、85c及び85dに分割している。4つの領域85a、85b、85c及び85dの主面(導体面)は、夫々略正方形状を有している。
図29に示す例では、中継部材90に溝部91を折れ線状に形成し、導体部32(及び絶縁層37)を2つの領域90a及び90bに分割している。2つの領域90a及び90bの主面(導体面)は、夫々略L字型形状を有している。
図30に示す例では、中継部材95に溝部96を曲線状に形成し、導体部32(及び絶縁層37)を2つの領域95a及び95bに分割している。
上述の溝部76、81、86、91、及び96の形成、即ち、中継部材75、80、85、90及び95の導体部32(及び絶縁層37)の分割の方法として、ブレードによるダイシング、レーザ加工、エッチング法等を用いることができる。
特に、レーザ加工により、図29に示すように、分割して形成された2つの領域の主面(導体面)が夫々略L字型形状を有するように、溝部91を折れ線状に容易に形成することができ、また、図30に示すように、分割して形成された2つの領域の主面(導体面)の外形部分が曲線部分を有するように、溝部96を曲線状に容易に形成することができる。
なお、本実施形態においても、本発明の第1の実施形態と同様の効果を得ることができることは言うまでもない。
また、中継部材75の主面の構造として、図8乃至図12に示す構造を採用してもよい。
[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。なお、以下では、図1乃至30を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図31は、本発明の第5の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図32は、図31に示す半導体装置の部分拡大平面図であり、図31に示す封止樹脂9の図示は省略している。
上述の本発明の第2の実施の形態では、リードフレーム型半導体装置10において、第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する複数の中継部材51a及び51bが夫々接着剤5Bにより並列に、独立して互いに僅かに離間して接着固定され、複数の中継部材51a及び51bの夫々の一部の上に第2の半導体チップ6が接着剤5Cにより接着固定されていた。
これに対し、本発明の第5の実施の形態では、詳細は後述するが、半導体チップを配線基板に配設したタイプの半導体装置において、中継部材上に、複数の第2の半導体チップが配設されている。
図31及び図32を参照するに、本発明の第5の実施の形態に係る中継部材を備えた半導体装置100は、所謂BGA(Ball Grid Array)パッケージ型の半導体装置である。
下面に複数の球状電極(バンプ)3が形成された配線基板1上に、第1の半導体チップ2が載置され、接着剤5Aにより配線基板1に接着固定されている。第1の半導体チップ2の上には、第1の半導体チップ2の主面よりも小さい主面を有する中継部材104が接着剤5Bにより接着固定されている。中継部材104の上には、中継部材4の主面よりも小さい主面を有する複数の第2の半導体チップ6−1及び6−2が並列して接着剤5Cにより接着固定されている。
中継部材104と第1の半導体チップ2、中継部材104と第2の半導体チップ6−1及び6−2、第1の半導体チップ2と第2の半導体チップ6−1及び6−2、第1の半導体チップ2と配線基板1、第2の半導体チップ6−1及び6−2と配線基板1、中継部材104と配線基板1のそれぞれにおける電極は、それぞれボンディングワイヤ7によって相互に接続されている。
第1の半導体チップ2、第2の半導体チップ6−1及び6−2、中継部材104、ボンディングワイヤ7は、封止樹脂9によって封止され、半導体装置100が形成されている。
配線基板1として、ガラスエポキシ、ガラスBT(ビスマレイミドトリアジン)等からなるプリント基板を用いることができる。この場合、多層配線構造を容易に構成することができ、また、高密度配線を基板内に構成することができ、設計の自由度が高い。また、半導体装置の多ピン化に容易に対応することができる。
また、配線基板1として、ポリイミドフィルム等のフレキシブルなテープ基板を用いることができる。この場合、微細な配線を形成することができるため、一つの配線層内での配線密度を高めることができ、プリント基板に比し基板の配線層数を少なくすることができる。また、フィルムの厚さを薄くすることにより、半導体装置を薄型に構成することができる。
更に、配線基板1としてセラミック、ガラス、シリコン等からなる無機基板を用いてもよい。
このように、中継部材104の上に、複数の第2の半導体チップ6−1及び6−2が配設されているため、半導体装置の多機能化、大容量化、高密度化を実現することができる。
但し、中継部材104に設けられる第2の半導体チップ6の数に限定はなく、2つ以上の第2の半導体チップ6を中継部材104に配設してもよい。半導体装置内に配設する半導体チップの数を増やすことにより、半導体装置の一層の多機能化、大容量化、高密度化を実現することができる。
なお、本実施形態においても、本発明の第1の実施形態と同様の効果を得ることができることは言うまでもない。
また、中継部材104の内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。
[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。なお、以下では、図1乃至32を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図33は、本発明の第6の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の部分平面図であり、説明の便宜上、半導体装置を樹脂封止するための封止樹脂の図示は省略している。
上述の本発明の第5の実施の形態では、半導体チップを配線基板に配設したタイプの半導体装置において、中継部材上に、複数の第2の半導体チップが配設されている。
これに対し、本発明の第6の実施の形態では、本発明の第2の実施形態と第5の実施の形態の双方の構造としている。即ち、第1の半導体チップの上に、複数の中継部材が配設され、当該複数の中継部材の夫々の一部に第2の半導体チップを複数配設している。
図33を参照するに、第1の半導体チップ2の上に、中継部材104−1及び104−2が並列して互いに所定長さ離間して設けられ、当該中継部材104−1及び104−2の夫々の一部の上に、第2の半導体チップ6−1及び6−2を複数配設している。
かかる構造の下、上述した本発明の第2の実施の形態の効果と、第5の実施の形態の効果を奏することができる。更に、中継部材104−1及び104−2の長辺側の端部を第1の半導体チップ2より突出して配置していることにより、この突出部にワイヤボンディングを行うことで、結線の自由度をより向上することができる。
なお、中継部材104−1及び104−2の内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。また、中継部材104−1及び104−2の配置の仕方を本発明の第3の実施の形態に示すようにしてもよい。更に、複数の中継部材を用いる代わりに、本発明の第4の実施の形態のように、分割された複数の導体部を有する1つの中継部材を用いてもよい。
[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。なお、以下では、図1乃至図33
を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図34は、本発明の第7の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図35は、図34に示す半導体装置の部分拡大平面図であり、図34に示す封止樹脂9の図示は省略している。
図34及び図35を参照するに、本実施形態の半導体装置110においては、配線基板1上に接着剤5Aを介して配設された第1の半導体チップ102が、その主面の四辺の周縁部に列状に配置された第1の電極パッド103と当該第1の電極パッド103より内側の領域であって、主面の略中央に配置された第2の電極パッド104とを複数備える。第2の電極パッド104は、電源電位に設定された電源供給用の電極パッドである。
かかる構造を有する第1の半導体チップ102の主面において、第1の電極パッド103及び第2の電極パッド104が形成されていない領域であって、図35において第2の電極パッド104の左側には中継部材105−1及び105−2が、図35において第2の電極パッド104の右側には中継部材105−3が、それぞれ接着剤5Bを介して配設されている。
中継部材105−1及び105−2の夫々の一部の上には第2の半導体チップ6−1が、また、中継部材105−3の上には、当該中継部材105−3の主面よりも小さい主面を有する第2の半導体チップ6−2が、それぞれ接着剤5Cを介して配設されている。
中継部材105−1乃至105−3と第1の半導体チップ102、中継部材105−1及び105−2と第2の半導体チップ6−1、中継部材105−3と第2の半導体チップ6−2、第1の半導体チップ102と第2の半導体チップ6−1及び6−2、第1の半導体チップ102と配線基板1、第2の半導体チップ6−1及び6−2と配線基板1、中継部材105−1乃至105−3と配線基板1のそれぞれにおける電極は、それぞれボンディングワイヤ7によって相互に接続されている。
第1の半導体チップ102の第2の電極パッド104と、第2の半導体チップ6−1に接続する中継部材105−2及び第2の半導体チップ6−2に接続する中継部材105−3とがボンディングワイヤ7により接続されているため、第1の半導体チップ102において生じ得る電圧降下(IRドロップ)を容易に回避することができる。即ち、第1の半導体チップ102のように半導体チップが大きなサイズを有する場合や、半導体チップにおける配線が複雑である場合等に電圧降下が生じ得るが、本実施の形態の構造によれば、短いワイヤ長で電源を供給できるため、従って、第1の半導体チップ102における電圧降下を容易に回避することができ、第1の半導体チップ102の動作の安定性を向上させることができる。
また、図35において、第2の電極パッド104−1、104−2をそれぞれ異なる電位に設定することで、独立した異なる電位の電源を第1の半導体チップ102の内部回路に供給することができるため、より複雑な回路を第1の半導体チップ102に構成することが可能になる。
なお、本実施形態においても、本発明の第1の実施形態と同様の効果を得ることができることは言うまでもない。
また、中継部材105−1及び105−3の内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。また、中継部材105−1及び105−2の配置の仕方を本発明の第3の実施の形態に示すようにしてもよい。更に、複数の中継部材を用いる代わりに、本発明の第4の実施の形態のように、分割された複数の導体部を有する1つの中継部材を用いてもよい。
[第8の実施の形態]
次に、本発明の第8の実施の形態について説明する。なお、以下では、図1乃至図35
を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図36は、本発明の第7の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の平面図である。また、図37は、図36に示す半導体装置の平面図である。図37−(A)は図36における線X−X’に沿った断面図であり、図37−(B)は図36における線Y−Y’に沿った断面図である。なお、図36では、図37に示す封止樹脂9の図示は省略している。
図36及び図37を参照するに、半導体装置150においては、配線基板1の上に第1の半導体チップ2が接着剤5Aによって接着固定され、当該第1の半導体チップ2の上に本発明に係る中継部材151及び152が並列して所定長さ離間して接着剤5Bによって接着固定され、更に当該中継部材151及び152の上に第2の半導体チップ155が接着剤5Cによって接着固定されている。
かかる構成において、中継部材151及び152が配設されている部分のX−X’方向(図37)の長さは、第1の半導体チップ2及び第2の半導体チップ155のX−X’方向の長さよりも短い(図37−(A)参照)。一方、中継部材151及び152のY−Y’方向(図37)の長さは、第1の半導体チップ2及び第2の半導体チップ155のY−Y’方向の長さよりも長い(図37−(B)参照)。
従って、図37−(B)に示すように、中継部材151及び152のY−Y’方向の端部近傍は、ボンディングワイヤ7によって、配線基板1及び第2の半導体チップ155に接続される。
一方、図37−(A)に示すように、中継部材151及び152は、第1の半導体チップ2と第2の半導体チップ155との間にスペース(隙間)Sを生じさせている。
より具体的には、第1の半導体チップ2と第2の半導体チップ155との間に配設されている中継部材151及び152は、図37−(A)に示す第1の半導体チップ2のX−X’方向の端部近傍に設けられた電極パッドに重ならないように位置づけられ、第2の半導体チップ152が所定長さ離間した状態で当該電極パッドに重なるように位置づけられている。かかる状況の下、図37−(A)に示すように、第2の半導体チップ155と配線基板1がボンディングワイヤ7によって、また、第1の半導体チップ2と配線基板4とがボンディングワイヤ7によって接続されている。
このように、中継部材151及び152は、第1の半導体チップ2と第2の半導体チップ155との間にスペースSを形成しているため、ボンディングワイヤ7が、その上部に位置する第2の半導体チップ155に接触することなく、第1の半導体チップ2と配線基板1とを接続することができる。
なお、本実施形態においても、本発明の第1の実施形態と同様の効果を得ることができることは言うまでもない。
なお、中継部材151及び152の内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。また、中継部材151及び152の配置の仕方を本発明の第3の実施の形態に示すようにしてもよい。更に、複数の中継部材を用いる代わりに、本発明の第4の実施の形態のように、分割された複数の導体部を有する1つの中継部材を用いてもよい。
[第9の実施の形態]
次に、本発明の第9の実施の形態について説明する。なお、以下では、図1乃至図37
を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図38は、本発明の第9の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図39は、図38に示す半導体装置の部分拡大平面図であり、図34に示す封止樹脂9の図示は省略している。
上述の本発明の各実施の形態においては、第1の半導体チップ4と第2の半導体チップ6との間に、中継部材4が配置されていた。本発明の第9の実施の形態では、第1の半導体チップ4の上に第2の半導体チップ6が配設され、当該第2の半導体チップ6の上に中継部材4が配設されている。
即ち、図38及び図39を参照するに、配線基板1上に、第1の半導体チップ2が接着剤5Aを介して載置され、当該第1の半導体チップ2の上には、第1の半導体チップ2の主面よりも小さい主面を有する第2の半導体チップ6が接着剤5Cにより接着固定されている。第2の半導体チップ6の上には、中継部材4が接着剤5Bにより接着固定されている。
中継部材4と第1の半導体チップ2、中継部材4と第2の半導体チップ6、第1の半導体チップ2と第2の半導体チップ6、第1の半導体チップ2と配線基板1、第2の半導体チップ6と配線基板1、中継部材4と配線基板1のそれぞれにおける電極は、それぞれボンディングワイヤ7によって相互に接続されている。
第1の半導体チップ2、第2の半導体チップ6、中継部材4、ボンディングワイヤ7は、封止樹脂9によって封止され、半導体装置200が形成されている。
本実施の形態では、封止樹脂9で樹脂封止される前の状態では、導体面である中継部材4の主面(上面)全面が露出している。従って、第1の半導体チップ2と第2の半導体チップ6との間に中継部材4を配置する場合に比し、中継部材4の主面においてワイヤボンディングすることができる領域を広くとることができ、ボンディングワイヤによる接続の自由度が向上する。特に第1の半導体チップ2と第2の半導体チップ6の大きさの差が小さい場合に、この効果は大きい。
なお、本実施の形態では、導体面である中継部材4の主面(上面)全面が露出した状態で封止樹脂9と接しているため、中継部材4の主面と封止樹脂9の界面で両者の剥離が発生することが考えられ得るが、例えば、図8乃至図12に示すような中継部材4の主面上に所定の開口部を有する樹脂膜を形成し、当該開口部にのみワイヤボンディングすることにより、この問題を回避することができる。
なお、本実施形態においても、本発明の第1の実施形態と同様の効果を得ることができることは言うまでもない。
また、中継部材4の内部構造として図4、図6、及び図7に示す構造を採用してもよい。
[第10の実施の形態]
次に、本発明の第10の実施の形態について説明する。なお、以下では、図1乃至図39を参照して説明した部分と同じ部分については同じ符号を付して、その説明を省略する。
図40は、本発明の第10の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。図41は、図40に示す半導体装置の部分拡大平面図であり、図40に示す封止樹脂9の図示は省略している。
上述の本発明の第1乃至第9の実施の形態においては、第1の半導体チップ4と第2の半導体チップ6との間に、中継部材4が配置されていた。本発明の第10の実施の形態では、第1の半導体チップ4の上に、第2の半導体チップ6と中継部材4とを並列に所定長さ離間して配設されている。
即ち、図38及び図39を参照するに、配線基板1上に、第1の半導体チップ2が接着剤5Aを介して載置され、当該第1の半導体チップ2の上に、第1の半導体チップ2の主面よりも小さい主面を有する第2の半導体チップ6が接着剤5Cにより、また、中継部材4が接着剤5Bにより並列に所定長さ離間して接着固定されている。
中継部材4と第1の半導体チップ2、中継部材4と第2の半導体チップ6、第1の半導体チップ2と第2の半導体チップ6、第1の半導体チップ2と配線基板1、第2の半導体チップ6と配線基板1、中継部材4と配線基板1のそれぞれにおける電極は、それぞれボンディングワイヤ7によって相互に接続されている。
第1の半導体チップ2、第2の半導体チップ6、中継部材4、ボンディングワイヤ7は、封止樹脂9によって封止され、半導体装置300が形成されている。
このように、本実施の形態では、第1の半導体チップ2の上に、第2の半導体チップ6及び中継部材4を配設する2段構造となっているので、第1の半導体チップ2と第2の半導体チップ6との間に中継部材4を配置する3段構造の場合に比し、半導体装置300を薄型にすることができる。
本実施形態においても、本発明の第1の実施形態と同様の効果を得ることができることは言うまでもない。
なお、中継部材4の内部構造として図4、図6、及び図7に示す構造を採用してもよく、主面の構造として図8乃至図12に示す構造を採用してもよい。
ところで、第1乃至第4の実施の形態では、半導体チップをリードフレームのダイパッド上に積層して配置し、夫々の半導体チップの電極パッドとリードフレームのインナーリードとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置に、中継部材を配設した場合を例として説明したが、半導体チップを配線基板に積層して配置し、夫々の半導体チップの電極パッドと配線基板上のボンディングパッドとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置に当該中継部材を配設してもよい。
また、第5乃至第10の実施の形態では、半導体チップを配線基板に積層して配置し、夫々の半導体チップの電極パッドと配線基板上のボンディングパッドとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置に、中継部材を配設した場合を例として説明したが、半導体チップをリードフレームのダイパッド上に積層して配置し、夫々の半導体チップの電極パッドとリードフレームのインナーリードとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置に当該中継部材を配設してもよい。
[2.本発明の半導体装置の製造方法の実施の形態]
次に、上述の本発明の中継部材及び半導体装置の製造方法の実施の形態について説明する。
図42乃至図45は、本発明の中継部材及び半導体装置の製造方法の実施の形態を説明するための図(その1乃至その4)である。
まず、リードフレームのダイパッド(ダイステージ)21上に第1の半導体チップ2を接着剤5Aにより接着固定する(図42−(A))。
次に、この第1の半導体チップ2上に、中継部材4を接着剤5Bにより接着固定する(図42−(B))。
このとき、本発明の第3の実施の形態のように、複数の中継部材51a及び51bを、単一のフィルム状の接着剤5Dにより、並列に独立して互いに僅かに離間して第1の半導体チップ2上に接着固定する場合には、図44に示す工程を採用する。
図44−(A)に示すように、まず、ダイシングシート400上にフィルム状の接着剤5Dを介して中継部材4を貼り付ける。当該貼り付けは、約50乃至100℃に加熱しながら行ってもよい。
次に、図44−(B)に示すように、図示を省略するブレードによるダイシングにより、中継部材4及び接着剤5Dを切断する。このとき、切り込みを深さを異ならせて、ある切断箇所では中継部材4のみを、別の切断箇所では中継部材4及び接着剤5Dの双方を切り込ませることができる。図44−(B)に示す例では、中継部材が2つずつ(51a、51b)単一の接着剤5Dに接着した状態が形成されている。
また、上述の図44−(B)に示す工程において、全ての切断箇所において中継部材4及び接着剤5Dの双方を切り込ませることにより、1つの中継部材4を、夫々に独立して接着剤5Dが貼り付けられている本発明の第2の実施形態を実現することができる。
更に、上述の図44−(B)に示す工程において、中継部材4を完全に切断せずに、中継部材4の導体部32(及び絶縁層37)のみを切断することにより、導体部32及び絶縁層37に溝部76が形成されて1つの中継部材が2つの分割された導体領域を有する本発明の第4の実施形態を実現することができる。
また、上述したが、中継部材4等の切断は、ブレードによるダイシングのほかレーザ加工、エッチング法等を用いることができる。特に、レーザ加工により、図19及び図29に示すように、分割して形成された2つの主面(導体面)が夫々略L字型形状を有するように、溝部91を折れ線状に容易に形成することができ、また、図20及び図30に示すように、分割して形成された2つの主面(導体面)の外形部分が曲線部分を有するように、溝部96を曲線状に容易に形成することができる。
次に、図45−(C)に示すように、突き上げピン401等の突き上げ治具を用いて、接着剤5Dに接着した中継部材2つ(51a、51b)を1つのセットとして同時に突上げ、当該中継部材51a及び51bをボンディングツール402に吸着させる。
次に、図45−(D)に示すように、第1の半導体チップ4上の所定の部位に加圧して配設し、中継部材51a及び51bを同時に接着固定する。このときの加圧圧力は、接着剤5Dの特性(粘度・粘着性等)にも因るが、例えば、約0.02乃至0.5MPaに設定してもよい。また、第1の半導体チップ4又は中継部材51a及び51bを、又はその両方をを例えば約50乃至200℃に加熱してもよい。
次に、第2の半導体チップ6に接着剤5Cを貼り付ける(図42−(C))。このとき、図42−(C)の例では第2の半導体チップ6は1つだけ用意されているが、複数用意し、後述する工程により中継部材4の上に配設することにより本発明の第5の実施形態を実現することができる。
次に、中継部材4の上に、第2の半導体チップ6を接着剤5Cにより接着固定する(図42−(D))。このとき、本発明の第2及び第3の実施形態のように中継部材が複数配設されている場合及び本発明の第4の実施形態のように1つの中継部材が2つの分割された導体領域を有する場合には、第2の半導体チップ6を、複数の導体領域の夫々の一部に配設する。
次に、中継部材4と第1の半導体チップ2の電極、中継部材4と第2の半導体チップ6の電極、第1の半導体チップ2の電極と第2の半導体チップ6の電極、第1の半導体チップ2の電極とリードフレーム20のインナーリード部22は、それぞれボンディングワイヤ7によって接続する(図43−(E))。
次いで、中継部材4、第1の半導体チップ2、第2の半導体チップ6、リードフレームのダイパッド22及びインナーリード部22、及びボンディングワイヤ7を、封止樹脂9により樹脂封止する(図43−(F))。
最後に、アウターリード部23を切断及び折曲することにより半導体装置が完成する(図43−(G))。
このように、上述の本発明の中継部材及び半導体装置の製造方法の実施の形態によれば、図44−(B)、図45−(C)、及び図45−(D)に示す工程において、複数の中継部材又は2つの分割された導体領域を有する1つの中継部材を、同時に第1の半導体チップ上に配設することができるため、半導体装置の生産性が向上し、半導体装置の製造コストの削減を図ることができる。
また、図44−(B)、図45−(C)、及び図45−(D)に示す工程により、複数の中継部材又は2つの分割された導体領域を有する1つの中継部材を、単一の接着剤に接着させた1つの中継部材から形成することができるため、当該複数の中継部材又は1つの中継部材から分割された2つの導体領域間の相対位置の精度を向上させることができ、製造歩留りが向上する。
なお、上述の例では、半導体チップをリードフレームのダイパッド上に積層して配置し、夫々の半導体チップの電極パッドとリードフレームのインナーリードとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置の製造方法の実施形態について説明したが、半導体チップを配線基板に積層して配置し、夫々の半導体チップの電極パッドと配線基板上のボンディングパッドとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより配線した構成のチップ積層型半導体装置の製造方法についても、本発明を適用することができる。この場合、上述のリードフレームのダイパッドが配線基板に対応し、リードフレームのインナーリードが配線基板におけるボンディングパッドに対応する。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1) 半導体装置に配設される中継部材であって、
全面が導体物からなる主面を有することを特徴とする中継部材。
(付記2) 当該中継基板は、前記半導体装置に配設される少なくとも1つの半導体素子と同一の材料から成る基板を含み、
前記主面は前記基板の上方に形成されていることを特徴とする付記1記載の中継部材。
(付記3) 前記主面上に、開口部を有する樹脂膜が形成されたことを特徴とする付記1又は2記載の中継部材。
(付記4) 前記主面に溝部が形成され、前記溝部により前記主面は複数の領域に分割されていることを特徴とする付記1乃至3いずれか一項記載の中継部材。
(付記5) 第1及び第2の半導体素子と、
前記第1の半導体素子と前記第2の半導体素子との接続、又は前記第2の半導体素子と配線基板又はリードフレームとの接続を中継する中継部材と、を備えた半導体装置において、
前記中継部材は、前記第1及び第2の半導体素子の間に配設され、
前記中継部材の主面の全面が導体物からなり、
前記中継部材と前記第2の半導体素子、及び前記中継基板と前記第1の半導体素子又は前記配線基板又は前記リードフレームとが、ボンディングワイヤにより接続されたことを特徴とする半導体装置。
(付記6) 前記中継部材は、前記第1及び第2の半導体素子の少なくとも1つの半導体素子と同一の材料から成る基板を含み、
前記主面は前記基板の上方に形成されていることを特徴とする付記5記載の半導体装置。
(付記7) 前記中継部材の前記主面上に、前記ボンディングワイヤを接続することが可能な開口部を有する樹脂膜が形成されていることを特徴とする付記5又は6記載の半導体装置。
(付記8) 前記中継部材の前記主面に溝部が形成され、前記溝部により前記中継部材の前記主面は複数の領域に分割されていることを特徴とする付記5乃至7いずれか一項記載の半導体装置。
(付記9) 前記第2の半導体素子は、前記中継部材の上に配設され、
前記中継部材の前記主面は、前記第2の半導体素子の主面よりも大きいことを特徴とする付記5乃至8いずれか一項記載の半導体装置。
(付記10) 前記中継部材は、前記第2の半導体素子の電源電極又は接地電極と接続されていることを特徴とする付記9記載の半導体装置。
(付記11) 前記中継部材は、前記第1及び第2の半導体素子の間に複数配設され、
前記第2の半導体素子が、当該複数の中継部材の夫々の一部の上に設けられていることを特徴とする付記5乃至10いずれか一項記載の半導体装置。
(付記12) 前記複数の中継部材は、共通の単一のフィルム状接着剤により、第1の半導体素子の上に固着されていることを特徴とする付記11記載の半導体装置。
(付記13) 前記第2の半導体素子は、前記中継部材の上に複数配設されていることを特徴とする付記5乃至12いずれか一項記載の半導体装置。
(付記14) 前記第1の半導体素子の上に前記中継部材が形成され、前記中継部材の上に前記第2の半導体素子が形成され、
前記中継部材の一の方向における長さは、当該一の方向における前記第1の半導体及び前記第2の半導体素子の長さよりも短く、前記第1の半導体素子において前記中継部材と重ならない領域が形成され、
前記中継部材の他の方向における長さは、当該他の方向における前記第1の半導体及び前記第2の半導体素子の長さよりも長く、前記中継部材において前記第2の半導体素子と重ならない領域が形成されていることを特徴とする付記5乃至8いずれか一項記載の半導体装置。
(付記15) 中継部材を備えた半導体装置の製造方法であって、
前記中継部材にフィルム状の接着剤を貼り付ける工程と、
一の箇所では前記中継部材のみを切断し、他の箇所では前記中継部材と前記中継部材に貼り付けられた前記接着剤の双方を切断して、共通の単一の前記フィルム状接着剤に接着している複数の分割された中継部材を形成する工程と、
当該複数の分割された中継部材を同時に半導体素子に配設する工程と、
を含むことを特徴とする半導体装置の製造方法。
(付記16) 前記中継部材のみの切断は、前記中継部材の導体部の切断であることを特徴とする付記15記載の製造方法。
(付記17) 前記中継部材のみの切断は、レーザ加工によって行われることを特徴とする付記15又は16記載の半導体装置の製造方法。
本発明の第1の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図1に示す半導体装置の部分拡大平面図である。 リードフレームの部分平面図である。 図1及び図2に示す中継部材の断面図である。 第1の半導体チップと第2の半導体チップとの間に本発明の第1の実施形態に係る中継部材を、配設しない場合と配設する場合との相違を示す図である。 本発明の第1の実施の形態の中継部材の第1の変形例を示す図である。 本発明の第1の実施の形態の中継部材の第2の変形例を示す図である。 本発明の第1の実施の形態の中継部材の第3の変形例を示す図である。 開口部の開口パターンの第1の例を示した図である。 開口部の開口パターンの第2の例を示した図である。 開口部の開口パターンの第3の例を示した図である。 開口部の開口パターンの第4の例を示した図である。 パッド上での複数のボンディングワイヤの接続構造を示した図である。 本発明の第2の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図14に示す半導体装置の部分拡大平面図である。 第1の半導体チップと第2の半導体チップとの間に本発明の第2の実施形態に係る中継部材を、配設しない場合と配設する場合との相違を示す図である。 本発明の第2の実施形態における複数の中継部材の配置の第1の変形例を示す図である。 本発明の第2の実施形態における複数の中継部材の配置の第2の変形例を示す図である。 本発明の第2の実施形態における複数の中継部材の配置の第3の変形例を示す図である。 本発明の第2の実施形態における複数の中継部材の配置の第4の変形例を示す図である。 本発明の第3の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図21において点線Aで囲んだ部分の拡大図である。 本発明の第4の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図23に示す半導体装置の部分拡大平面図である。 本発明の第4の実施の形態に係る中継部材の部分拡大断面図である。 本発明の第4の実施の形態に係る中継部材の平面図である。 本発明の第4の実施の形態に係る中継部材の第1の変形例を示す図である。 本発明の第4の実施の形態に係る中継部材の第2の変形例を示す図である。 本発明の第4の実施の形態に係る中継部材の第3の変形例を示す図である。 本発明の第4の実施の形態に係る中継部材の第4の変形例を示す図である。 本発明の第5の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図31に示す半導体装置の部分拡大平面図である。 本発明の第6の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の部分平面図である。 本発明の第7の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図34に示す半導体装置の部分拡大平面図である。 本発明の第7の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の平面図である。 図36に示す半導体装置の平面図である。 本発明の第9の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図38に示す半導体装置の部分拡大平面図である。 本発明の第10の実施の形態に係る中継部材及び当該中継部材を備えた半導体装置の断面図である。 図40に示す半導体装置の部分拡大平面図である。 本発明の中継部材及び半導体装置の製造方法の実施の形態を説明するための図(その1)である。 本発明の中継部材及び半導体装置の製造方法の実施の形態を説明するための図(その2)である。 本発明の中継部材及び半導体装置の製造方法の実施の形態を説明するための図(その3)である。 本発明の中継部材及び半導体装置の製造方法の実施の形態を説明するための図(その4)である。
符号の説明
1 配線基板
2 第1の半導体素子
4、40、51、52、53、54、55、75、80、85、90、95、104、105、151 中継部材
5 接着剤
6 第2の半導体素子
7 ボンディングワイヤ
10、50、60、70、100、110、150、200、300 半導体装置
22 リードフレーム
32 導体部
36 基板
76、81、86、91、96 溝部

Claims (10)

  1. 半導体装置に配設される中継部材であって、
    全面が導体物からなる主面を有することを特徴とする中継部材。
  2. 当該中継基板は、前記半導体装置に配設される少なくとも1つの半導体素子と同一の材料から成る基板を含み、
    前記主面は前記基板の上方に形成されていることを特徴とする請求項1記載の中継部材。
  3. 前記主面に溝部が形成され、前記溝部により前記主面は複数の領域に分割されていることを特徴とする請求項1又は2記載の中継部材。
  4. 第1及び第2の半導体素子と、
    前記第1の半導体素子と前記第2の半導体素子との接続、又は前記第2の半導体素子と配線基板又はリードフレームとの接続を中継する中継部材と、を備えた半導体装置において、
    前記中継部材は、前記第1及び第2の半導体素子の間に配設され、
    前記中継部材の主面の全面が導体物からなり、
    前記中継部材と前記第2の半導体素子、及び前記中継基板と前記第1の半導体素子又は前記配線基板又は前記リードフレームとが、ボンディングワイヤにより接続されたことを特徴とする半導体装置。
  5. 前記第2の半導体素子は、前記中継部材の上に配設され、
    前記中継部材の前記主面は、前記第2の半導体素子の主面よりも大きいことを特徴とする請求項4記載の半導体装置。
  6. 前記中継部材は、前記第1及び第2の半導体素子の間に複数配設され、
    前記第2の半導体素子が、当該複数の中継部材の夫々の一部の上に設けられていることを特徴とする請求項4又は5記載の半導体装置。
  7. 前記複数の中継部材は、共通の単一のフィルム状接着剤により、第1の半導体素子の上に固着されていることを特徴とする請求項6記載の半導体装置。
  8. 中継部材を備えた半導体装置の製造方法であって、
    前記中継部材にフィルム状の接着剤を貼り付ける工程と、
    一の箇所では前記中継部材のみを切断し、他の箇所では前記中継部材と前記中継部材に貼り付けられた前記接着剤の双方を切断して、共通の単一の前記フィルム状接着剤に接着している複数の分割された中継部材を形成する工程と、
    当該複数の分割された中継部材を同時に半導体素子に配設する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記中継部材のみの切断は、前記中継部材の導体部の切断であることを特徴とする請求項8記載の製造方法。
  10. 前記中継部材のみの切断は、レーザ加工によって行われることを特徴とする請求項8又は9記載の半導体装置の製造方法。
JP2005354986A 2005-12-08 2005-12-08 半導体装置、及び半導体装置の製造方法 Expired - Fee Related JP4707548B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005354986A JP4707548B2 (ja) 2005-12-08 2005-12-08 半導体装置、及び半導体装置の製造方法
TW095109161A TWI314761B (en) 2005-12-08 2006-03-17 Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
US11/377,393 US7973404B2 (en) 2005-12-08 2006-03-17 Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
CNB200610073868XA CN100521193C (zh) 2005-12-08 2006-04-06 设置在半导体器件中的中继板和半导体器件
CN200810169908XA CN101373719B (zh) 2005-12-08 2006-04-06 具有中继板的半导体器件的制造方法
KR1020060031858A KR100878931B1 (ko) 2005-12-08 2006-04-07 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005354986A JP4707548B2 (ja) 2005-12-08 2005-12-08 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007158244A true JP2007158244A (ja) 2007-06-21
JP4707548B2 JP4707548B2 (ja) 2011-06-22

Family

ID=38130943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005354986A Expired - Fee Related JP4707548B2 (ja) 2005-12-08 2005-12-08 半導体装置、及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7973404B2 (ja)
JP (1) JP4707548B2 (ja)
KR (1) KR100878931B1 (ja)
CN (2) CN100521193C (ja)
TW (1) TWI314761B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304870B2 (en) 2010-03-10 2012-11-06 Renesas Electronics Corporation Electronic device, relay member, and mounting substrate, and method for manufacturing the electronic device
JP2013084974A (ja) * 2007-05-16 2013-05-09 Qualcomm Inc ダイ積層システムおよび方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413220B1 (ko) * 2007-10-02 2014-06-30 삼성전자주식회사 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
CN101740552B (zh) * 2008-11-25 2012-05-23 南茂科技股份有限公司 多芯片封装结构及其制造方法
JP5404083B2 (ja) * 2009-02-10 2014-01-29 株式会社東芝 半導体装置
WO2010131679A1 (ja) 2009-05-14 2010-11-18 ローム株式会社 半導体装置
KR101331980B1 (ko) * 2012-02-06 2013-11-25 한국과학기술원 광섬유 광기반 균형 광세기 탐지법을 이용한 광신호와 전자신호 간 위상 탐지기 및 위상 탐지 방법
US10026714B2 (en) * 2014-02-14 2018-07-17 Nxp Usa, Inc. Integrated circuit device
JP2021145084A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 半導体装置
JP2022035627A (ja) * 2020-08-21 2022-03-04 新光電気工業株式会社 半導体装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285646A (ja) * 1989-04-27 1990-11-22 Hitachi Ltd 半導体装置
JPH0456262A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2001332649A (ja) * 2000-05-24 2001-11-30 Sanyo Electric Co Ltd 板状体および半導体装置の製造方法
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP2003229533A (ja) * 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2004031649A (ja) * 2002-06-26 2004-01-29 Sony Corp 半導体装置およびその製造方法
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
KR100340862B1 (ko) 1998-06-29 2002-09-25 주식회사 하이닉스반도체 스택패키지및그의제조방법
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4780844B2 (ja) 2001-03-05 2011-09-28 Okiセミコンダクタ株式会社 半導体装置
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4615189B2 (ja) 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP4065264B2 (ja) 2004-01-29 2008-03-19 日本特殊陶業株式会社 中継基板付き基板及びその製造方法
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285646A (ja) * 1989-04-27 1990-11-22 Hitachi Ltd 半導体装置
JPH0456262A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2001332649A (ja) * 2000-05-24 2001-11-30 Sanyo Electric Co Ltd 板状体および半導体装置の製造方法
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP2003229533A (ja) * 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2004031649A (ja) * 2002-06-26 2004-01-29 Sony Corp 半導体装置およびその製造方法
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084974A (ja) * 2007-05-16 2013-05-09 Qualcomm Inc ダイ積層システムおよび方法
US9159694B2 (en) 2007-05-16 2015-10-13 Qualcomm Incorporated Die stacking system and method
US8304870B2 (en) 2010-03-10 2012-11-06 Renesas Electronics Corporation Electronic device, relay member, and mounting substrate, and method for manufacturing the electronic device

Also Published As

Publication number Publication date
CN1979847A (zh) 2007-06-13
CN101373719A (zh) 2009-02-25
KR20070061018A (ko) 2007-06-13
JP4707548B2 (ja) 2011-06-22
TW200723422A (en) 2007-06-16
TWI314761B (en) 2009-09-11
KR100878931B1 (ko) 2009-01-19
US20070132102A1 (en) 2007-06-14
US7973404B2 (en) 2011-07-05
CN100521193C (zh) 2009-07-29
CN101373719B (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
JP4707548B2 (ja) 半導体装置、及び半導体装置の製造方法
KR100789874B1 (ko) 반도체 장치 및 그 제조 방법
US8952551B2 (en) Semiconductor package and method for fabricating the same
JP4674113B2 (ja) 半導体装置及びその製造方法
US8404980B2 (en) Relay board and semiconductor device having the relay board
JP2002208656A (ja) 半導体装置
JP2009099697A (ja) 半導体装置及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
JP2007103423A (ja) 半導体装置及びその製造方法
US6756686B2 (en) Semiconductor device
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
US20080274588A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP3437477B2 (ja) 配線基板および半導体装置
US8975760B2 (en) Semiconductor device reducing risks of a wire short-circuit and a wire flow
WO2014203739A1 (ja) 半導体装置及びその製造方法
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
JP2011023709A (ja) 半導体装置及びその製造方法
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2009141229A (ja) 半導体装置およびその製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2008159786A (ja) 半導体装置及び接着配線部材の製造方法
JP4658988B2 (ja) 半導体装置
JP2007180594A (ja) 半導体装置
JPH0897359A (ja) 半導体装置及び半導体装置の製造方法
JP2003324180A (ja) 半導体装置の実装体

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R150 Certificate of patent or registration of utility model

Ref document number: 4707548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees