CN101373719B - 具有中继板的半导体器件的制造方法 - Google Patents

具有中继板的半导体器件的制造方法 Download PDF

Info

Publication number
CN101373719B
CN101373719B CN200810169908XA CN200810169908A CN101373719B CN 101373719 B CN101373719 B CN 101373719B CN 200810169908X A CN200810169908X A CN 200810169908XA CN 200810169908 A CN200810169908 A CN 200810169908A CN 101373719 B CN101373719 B CN 101373719B
Authority
CN
China
Prior art keywords
relay plate
semiconductor chip
plate
semiconductor device
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810169908XA
Other languages
English (en)
Other versions
CN101373719A (zh
Inventor
西村隆雄
成泽良明
熊谷欣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101373719A publication Critical patent/CN101373719A/zh
Application granted granted Critical
Publication of CN101373719B publication Critical patent/CN101373719B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明涉及一种具有中继板的半导体器件的制造方法，该制造方法包括如下步骤：a)将膜状粘附剂粘附到该中继板上；b)在第一部分处仅切割该中继板，而在第二部分处切割该中继板和粘附到该中继板上的粘附剂，从而形成多个分割的粘附在共用的单一膜状粘附剂上的中继板；以及c)将分割的中继板同时设置在半导体元件上。本发明的实施例能够以低成本制造半导体器件。

Description

具有中继板的半导体器件的制造方法
本申请是申请日为2006年4月6日、申请号为200610073868.X、发明名称为“设置在半导体器件中的中继板、半导体器件及其制造方法”的申请的分案申请。
技术领域
本发明大体涉及在半导体器件中设置的中继板、半导体器件及其制造方法，尤其涉及一种用于使半导体芯片相互导线连接(wire)或者将半导体芯片导线连接至布线板或引线框的中继板、具有该中继板的半导体器件以及该半导体器件的制造方法。
背景技术
已知一种芯片堆叠型(堆叠式封装)半导体器件，其具有如下结构：在引线框的管芯焊盘(die pad)或布线板上堆叠具有不同功能的半导体芯片(半导体元件)，而且半导体芯片的电极焊盘和布线板上的接合焊盘、引线框的内引线或半导体芯片的电极焊盘通过接合线相连接。
在这种半导体器件中，取决于半导体芯片的电极焊盘和布线衬底(wiringsubstrate)的接合焊盘或引线框的接合引线的设置、或者多个堆叠的半导体器件的设置，会出现接合线的交叉或者重叠、接合线的长度太长等问题，从而可能难以实现导线接合。
为了解决这一问题，人们提出了一种中继板，其具有导线和形成于导线端部的端子。更具体地，提出了如下结构：半导体芯片和布线板或者引线框的内引线、或半导体芯片的电极焊盘经由中继板通过导线接合而电连接。
例如，在日本特开2001-7278号公报中就讨论了一种结构，其中在多个半导体芯片之间设置布线片(wiring sheet)，该布线片具有布线图案和形成于布线图案的端部的端子。在日本特开2002-76250号公报中讨论了一种结构，其中在基板(board)上堆叠的多个半导体芯片之间设置有布线层，以中继连接(relay-wiring)用于导线接合的导线。在日本特开2002-261234号公报中讨论了一种结构，其中在基板上堆叠的多个半导体芯片之间设置重排片(rearranging sheet)，该重排片包括绝缘片和多个形成于该绝缘片上的导电金属图案。在日本特开2004-235352号公报中讨论了一种结构，其中在基板上堆叠的多个半导体芯片之间设置具有连接导线的内插板。
然而，当半导体芯片和布线板的尺寸以及形成在布线板上的接合焊盘或形成在半导体芯片上的电极焊盘的个数和设置改变时，在上述文献中讨论的相关技术中的中继板中要形成指定的布线图案和端子。
因此，即使一个端子芯片适合于某个半导体器件的设计，但该端子芯片不可能总适合于其他半导体器件的设计。换句话说，对于每个半导体器件而言，要相应于半导体芯片的电极设置和布线板或引线框的接合焊盘的设置，在中继板上形成布线图案和端子。
因此，取决于半导体芯片与引线框或布线板的焊盘之间的位置关系，有可能不能使用相关技术的中继板，因此不得不重新设计和重新制造中继板。从而使相关技术的中继板不能被广泛使用。
在半导体器件上安装半导体芯片的方式、半导体芯片的电极焊盘的设置、或者半导体芯片与布线板或引线框之间的连接结构可能需要改变。此外，为了提高制造现有半导体器件的产量，中继板的接合焊盘的位置也可能需要改变。相关技术的中继板与这些结构并不对应，而需要提供一种具有不同结构的中继板。
此外，相关技术的中继板的布线图案是通过使用光刻技术形成的。因此，在相关技术中，制造中继板和具有中继板的半导体器件的制造成本较高。
另外，当中继板设置在半导体芯片之间时，需要高精度地在半导体芯片之间设置中继板，以使中继板的端子和半导体芯片的电极焊盘定位在指定的相应位置上。
例如，在通过使用具有使用图像识别的定位机构的设备将中继板设置在半导体芯片之间的情况下，每当将单个中继板设置在半导体芯片之间时，都需要进行用于识别中继板的设置和定位的操作。这种操作需要大量的时间，结果降低了制造半导体器件的生产率，进而增加了半导体器件的制造成本。
发明内容
因此，本发明提供一种新颖且实用的设置在半导体器件中的中继板、半导体器件以及该半导体器件的制造方法，以解决上文所讨论的一个或多个问题。
本发明的优选实施例可提供：一种设置在半导体器件中的中继板，该中继板的结构为：接合线的接合位置或连接方式可选择性地设定，该中继板能够用于具有不同功能或结构的半导体器件中；一种具有这种中继板的半导体器件；以及该半导体器件的制造方法，由此能够以低成本制造该半导体器件。
本发明的上述目的通过一种设置在半导体器件中的中继板实现，该中继板包括：
整个主表面，其由导电材料制成。
该中继板还可包括：
衬底，其由与至少一个设置在半导体器件中的半导体元件相同的材料制成；
其中，该中继板的主表面可以形成在该衬底的上部。
本发明的上述目的还通过一种半导体器件实现，该半导体器件包括：
第一半导体元件；
第二半导体元件；以及
中继板，其构成为中继连接(relay connection)第一半导体元件和该第二半导体元件，并连接该第二半导体元件和布线板或引线框；
其中，该中继板设置在该第一半导体元件和该第二半导体元件之间；
该中继板的整个主表面由导电材料制成；以及
该中继板与该第二半导体元件以及该中继板与该第一半导体元件、该布线板或该引线框通过接合线连接。
本发明的上述目的还通过一种具有中继板的半导体器件的制造方法实现，该制造方法包括如下步骤：
a)将膜状粘附剂(film adhesive)粘附在该中继板上；
b)在第一部分处仅切割该中继板，而在第二部分处切割该中继板和粘附在该中继板上的粘附剂，从而形成多个分割的、粘附在共用的单一(single)膜状粘附剂上的中继板；以及
c)将分割的中继板同时设置在半导体元件上。
根据本发明的实施例，可提供：设置在半导体器件中的中继板，该中继板的结构为：接合线的接合位置或连接方式可选择性地设定，该中继板能够用于具有不同功能或结构的半导体器件中；具有这种中继板的半导体器件；以及该半导体器件的制造方法，由此能够以低成本制造该半导体器件。
根据以下接合附图的详细说明，本发明的其他目的、特征及优点将更清楚。
附图说明
图1为具有本发明第一实施例的中继板的半导体器件的剖视图；
图2为图1所示半导体器件的局部放大俯视图；
图3为引线框的局部放大俯视图；
图4为图1和图2所示的中继板的剖视图；
图5为示出本发明第一实施例的中继板设置在第一半导体芯片与第二半导体芯片之间的情况和本发明第一实施例的中继板未设置在第一半导体芯片与第二半导体芯片之间的情况下的差异的俯视图；
图6为本发明第一实施例的中继板的第一修改实例的剖视图；
图7为本发明第一实施例的中继板的第二修改实例的剖视图；
图8为本发明第一实施例的中继板的第三修改实例的剖视图；
图9为显示开口部分的开口图案的第一实例的视图，该视图为中继板的俯视图；
图10为显示开口部分的开口图案的第二实例的视图，该视图为中继板的俯视图；
图11为显示开口部分的开口图案的第三实例的视图，该视图为中继板的俯视图；
图12为显示开口部分的开口图案的第四实例的视图，该视图为中继板的俯视图；
图13为显示在焊盘上的多根接合线的连接结构的侧视图；
图14为具有本发明第二实施例的中继板的半导体器件的剖视图；
图15为图14所示的半导体器件的局部放大俯视图；
图16为示出本发明第二实施例的中继板设置在第一半导体芯片与第二半导体芯片之间的情况和本发明第二实施例的中继板未设置在第一半导体芯片与第二半导体芯片之间的情况下的差异的俯视图；
图17为本发明第二实施例的中继板的第一修改实例的剖视图；
图18为本发明第二实施例的中继板的第二修改实例的剖视图；
图19为本发明第二实施例的中继板的第三修改实例的剖视图；
图20为本发明第二实施例的中继板的第四修改实例的剖视图；
图21为具有本发明第三实施例的中继板的半导体器件的剖视图；
图22为图21中由虚线A环绕的部分的放大视图；
图23为具有本发明第四实施例的中继板的半导体器件的剖视图；
图24为图23所示的半导体器件的局部放大视图；
图25为本发明第四实施例的中继板的局部放大剖视图；
图26为本发明第四实施例的中继板的俯视图；
图27为本发明第四实施例的中继板的第一修改实例的剖视图；
图28为本发明第四实施例的中继板的第二修改实例的剖视图；
图29为本发明第四实施例的中继板的第三修改实例的剖视图；
图30为本发明第四实施例的中继板的第四修改实例的剖视图；
图31为具有本发明第五实施例的中继板的半导体器件的剖视图；
图32为图31所示的半导体器件的局部放大视图；
图33为具有本发明第六实施例的中继板的半导体器件的局部放大俯视图；
图34为具有本发明第七实施例的中继板的半导体器件的剖视图；
图35为图34所示的半导体器件的局部放大视图；
图36为具有本发明第七实施例的中继板的半导体器件的俯视图；
图37为图36所示的半导体器件的俯视图；
图38为具有本发明第九实施例的中继板的半导体器件的剖视图；
图39为图38所示的半导体器件的局部放大视图；
图40为具有本发明第十实施例的中继板的半导体器件的剖视图；
图41为图40所示的半导体器件的局部放大视图；
图42为解释本发明的半导体器件和中继板的制造方法的实施例的第一视图；
图43为解释本发明的半导体器件和中继板的制造方法的实施例的第二视图；
图44为解释本发明的半导体器件和中继板的制造方法的实施例的第三视图；以及
图45为解释本发明的半导体器件和中继板的制造方法的实施例的第四视图。
具体实施方式
参照本发明实施例的图1至图45，现给出如下说明。
在以下说明中，首先，讨论中继板和具有该中继板的半导体器件的实施例，然后讨论该半导体器件的制造方法的实施例。此外，在以下说明中，“半导体芯片”对应于权利要求书中的“半导体元件”。
1.中继板和具有该中继板的半导体器件的实施例
[第一实施例]
图1为具有本发明第一实施例的中继板的半导体器件的剖视图。图2为图1所示的半导体器件的局部放大俯视图。在图2中，省略了图1中所示的密封树脂9的图示。图3为引线框20的局部放大俯视图，在该引线框20上形成图1和图2中所示的管芯焊盘(管芯台(die stage))21、内引线22等。
参照图1和图2，具有本发明第一实施例的中继板的半导体器件10为引线框型四方扁平封装(QFP)的半导体器件，其中作为外接端子的引线设置在封装的四边。
在半导体器件10中，第一半导体芯片2通过粘附剂5A粘附并固定在引线框20(参见图3)的管芯焊盘(管芯台)21上，该引线框20由铜合金、铁镍合金等制成。中继板4通过粘附剂5B粘附并固定在第一半导体芯片2上，该中继板4的主表面的尺寸小于第一半导体芯片2的主表面的尺寸。第二半导体芯片6通过粘附剂5C粘附并固定在中继板4上，该第二半导体芯片6的主表面的尺寸小于中继板4的主表面的尺寸。因此，中继板4设置在第一半导体芯片2与第二半导体芯片6之间。
第一半导体芯片2的电极和中继板4、第二半导体芯片6的电极和中继板4、第一半导体芯片2的电极和第二半导体芯片6的电极、以及第一半导体芯片2的电极和引线框20的内引线22分别通过接合线7连接。
第一半导体芯片2、第二半导体芯片6、中继板4、接合线7、以及内引线22通过密封树脂9封装。作为外接端子的外引线23从密封树脂9突出。
虽然诸如环氧树脂、聚酰亚胺之类的膜状树脂粘附剂或糊状树脂粘附剂可用作粘附剂5，但本发明并不限于此。
参照图3，图1和图2所示的管芯焊盘(管芯台)21、内引线22以及外引线23通过蚀刻或冲压形成在引线框20上。作为半导体器件10的外接端子的外引线23形成在内引线22的外侧，以与内引线22连接。此外，管芯焊盘21由连接至外框部分25的管芯焊盘支撑部分24支撑。
接下来，参照图4讨论中继板4的结构。这里，图4为图1和图2所示的中继板的剖视图。
如图4所示，中继板4具有板状外形。中继板由导电材料形成，而且中继板4的整个主表面(上表面)为连续导电表面。中继板4由诸如铜、铝、金、银、钛等金属或这些金属中的任一种金属的合金制成。
中继板4的厚度，即图4中上下方向的距离，可近似为20至300μm。为了使半导体器件薄化，优选地，中继板4的厚度小于等于例如150μm。
此外，中继板4的厚度可基本上等于半导体芯片2或6(参见图1或图2)的厚度。在这种情况下，可采用用于设置半导体芯片2和6的相同设备，因此可以容易地将中继板4设置在第一半导体芯片2上。
此外，在中继板4的主表面(上表面)上可形成诸如金镀层、铜镀层、银镀层、镍和金的双层镀层、镍和钯和金的三层镀层、铜和镍和金的三层镀层之类的金属镀层。例如，在中继板4的主表面(上表面)上形成金镀层的情况下，由于金与接合线具有良好的连接性，因此可以获得良好的导线接合。
在中继板4的主表面(上表面)上形成金属镀层的情况下，尽管镀层的厚度可根据金属的种类适当地选择，但该厚度可以大于等于约0.02μm并小于等于20μm。
因此，在本实施例的中继板4中，不像相关技术的中继板那样，当未形成指定的布线图案和端子时，就形成整个主表面(上表面)作为导电表面。因此，根据半导体芯片的尺寸或者电极焊盘的个数和设置，可以在中继板4上的任何位置进行导线接合，因此能够广泛地使用中继板4。
如图5-(A)所示，在中继板4未设置在第一半导体芯片2与第二半导体芯片6之间的情况下，连接第一半导体芯片2和第二半导体芯片6的接合线7-a和7-b彼此交叉。
然而，通过如本实施例(参见图5-(B))那样在第一半导体芯片2与第二半导体芯片6之间设置整个主表面(上表面)为导电表面的中继板4，则通过图5-(A)的接合线7-a的连接可经由中继板4通过短接合线7-a1和7-a2实现。因此，可以避免接合线7-a和7-b的交叉。
同时，中继板4的结构不限于图4所示的结构。中继板4的结构可以如图6至12中所示。
图6为本发明第一实施例的中继板4的第一修改实例的中继板30的剖视图。
参照图6，在本实例中，导电部分32设置在基部31上。
基部31由诸如环氧树脂、聚酰亚胺之类的有机材料或诸如玻璃、陶瓷之类的无机材料制成。基部31的厚度，即图6中上下方向的距离，可大于等于约20μm并小于等于300μm。
导电部分32以及图4所示的中继板4由诸如铜、铝、金、银、钛之类的金属或这些金属中的任一种金属的合金制成。导电部分32的整个主表面(上表面)为连续导电表面。导电部分32的厚度，即图6中上下方向的距离，可为约2至30μm。
根据基部31的材料，通过使用粘附剂粘合诸如金属之类的膜、气相沉积法、无电解电镀等，可实现在基部31上形成导电部分32。
此外，可在导电部分32的主表面(上表面)以及中继板4上形成诸如金镀层、铜镀层、银镀层、镍和金的双层镀层、镍和钯和金的三层镀层、铜和镍和金的三层镀层之类的金属镀层。
在导电部分32的主表面(上表面)上形成金属镀层的情况下，尽管镀层的厚度可根据金属的种类适当地选择，但该厚度可大于等于约0.02μm并小于等于20μm。
图7为本发明第一实施例的中继板4的第二修改实例的中继板35的剖视图。
参照图7，在本实例中，绝缘层37形成在衬底36上，并且导电部分32设置在绝缘层37上。
衬底36由与第一半导体芯片2或第二半导体芯片6相同的材料制成，诸如硅等。因此，用于制造第一半导体芯片2和第二半导体芯片6的同一设备可用于制造中继板35。从而能够以与第一半导体芯片2或第二半导体芯片6一样高的精度来制造中继板35的外形(厚度)。
此外，用于将第二半导体芯片6堆叠在中继板35和粘附剂5C上的同一设备和粘附剂可用于将中继板35堆叠在第一半导体芯片2和粘附剂5B上。
此外，由于衬底36由与第一半导体芯片2或第二半导体芯片6相同的材料制成，因此可以减少由于材料热膨胀系数的差异在半导体器件10内产生的热应力所引起的应力集中。
衬底36的厚度，即图7中上下方向的距离，可为约20至300μm。
绝缘层37例如由氧化硅膜、绝缘树脂膜等制成。绝缘层37的厚度可大于等于约0.5μm并小于等于1μm。
导电部分32以及图6所示的导电部分32由诸如铜、铝、金、银、钛之类的金属或这些金属中的任一种金属的合金制成。导电部分32的整个主表面(上表面)为连续导电表面。导电部分32的厚度，即图7中上下方向的距离，可为约2至30μm。
此外，在导电部分32的主表面(上表面)上形成诸如金镀层、铜镀层、银镀层、镍和金的双层镀层、镍和钯和金的三层镀层、铜和镍和金的三层镀层之类的金属镀层。
在导电部分32的主表面(上表面)上形成金属镀层的情况下，尽管镀层的厚度可根据金属的种类适当地选择，但该厚度可以大于等于约0.02μm并小于等于20μm。
图8为本发明第一实施例的中继板4的第三修改实例的中继板40的剖视图。在图8中，与图7所示的部分相同的部分被标以相同的附图标记，并省略其解释。
参照图8，在主表面上设置树脂膜41，该树脂膜41具有暴露于导电部分32主表面的指定开口部分42，在第二半导体芯片6设置在主表面上时，该开口部分42不与第二半导体芯片6重叠(参见图1或图2)。
例如，树脂膜41由诸如聚酰亚胺、环氧树脂之类的绝缘树脂制成。
接合线7(参见图1或图2)连接至开口部分42，以电连接中继板40和第一半导体芯片2、第二半导体芯片6或内引线22。因此，只要开口部分42的开口直径为50μm或者更大，就足以进行导线接合，对于开口部分42的尺寸或外形没有限制。
此外，形成树脂膜41以选择性覆盖不进行导线接合的部分，该部分不与安装的第二半导体芯片6重叠。因此，可以提高中继板40与密封树脂9(图1)之间的粘附性。换句话说，由于树脂与密封树脂之间的粘附性优于金属表面与密封树脂之间的粘附性，所以根据上述结构，可以提高中继板40与密封树脂9之间的粘附性，从而可以提高半导体器件的可靠性。
从中继板40与密封树脂9之间的粘附性角度来看，优选地，使开口部分42的尺寸较小。然而，由于中继板应该被广泛地使用，所以优选地，根据半导体芯片的尺寸或者形成在半导体芯片上的电极焊盘的个数和设置，可在中继板上的任意位置进行导线接合。
因此，开口部分42的开口图案可以如图9至图12所示。这里，图9至图12为示出中继板40的开口部分的开口图案的第一至第四实例的俯视图。
在图9所示的实例中，树脂膜41设置在主表面的大致中心处。开口部分42形成在树脂膜41的外围，以暴露导电部分32。
在图10所示的实例中，树脂膜41沿着主表面的四边设置。树脂膜41和开口部分42从四边以格子状共同设置。在开口部分42处暴露导电部分32。
在图11所示的实例中，树脂膜41设置在主表面的整个表面上。开口部分42沿着主表面的四边部分地形成，以在开口部分42处暴露导电部分32。
在图12所示的实例中，树脂膜41设置在主表面的大致中心处。一个开口部分42形成在树脂膜41的外围，而树脂膜41形成在另一开口部分42的外围，以在开口部分42处暴露导电部分32。
因此，由于开口部分42以指定图案形成在设置于中继板40主表面上的树脂膜41上，以暴露导电部分32，因此可以提高中继板40与密封树脂9之间的粘附性，并且在通过使用开口部分42进行导线接合时可容易地确定接合的位置。
接下来，参照图5-(B)和图13讨论本实施例中焊盘上的多个接合线的连接结构。这里，图13为显示在焊盘上的多个接合线的连接结构的侧视图。
参照图5-(B)和图13，在设置于第一半导体芯片2上的焊盘45上，设置柱状突起(stud bump)46。连接至内引线22的接合线7-c的端部连接在柱状突起46上。此外，连接第二半导体芯片6的接合线7-b粘贴在接合线7-c上。
由于柱状突起46设置在焊盘45上，因此由于柱状突起46的高度可以使接合线7-c处于更高的位置。于是，可以防止接合线7-c脱落，并且防止接合线7-c与第一半导体芯片2的表面或者另一导线接触。
此外，由于将接合线7-c放置在接合线7-b与柱状突起46之间，因此可以提高接合线7-c与柱状突起46之间的接触性能。
这样，在本实施例的中继板4、30、35及40中，不像相关技术的中继板那样，当未形成指定的布线图案和端子时，就形成整个主表面(上表面)作为导电表面。
因此，根据半导体芯片2和6的尺寸或者形成在半导体芯片2和6上的电极焊盘的个数和设置，可以在中继板4、30、35及40上的任何位置进行导线接合；因此能够广泛地使用中继板4、30、35及40。
本实施例中的中继板4、30、35及40的主表面大于第二半导体芯片6的主表面。因此，可以在不与第二半导体芯片6重叠的中继板4、30、35及40的任意部位处进行导线接合，从而使第二半导体芯片6和中继板4、30、35及40连接。所以，可以提高放置接合线的部分的设计自由度。
此外，不必在第一半导体芯片2上高精度地设置中继板4、30、35及40。所以，由于增加了定位的制造余量，从而能够提高半导体器件的制造收益率。
另外，在本实施例中，指定的布线图案和端子未形成在中继板4、30、35及40上。因此，可以减少中继板的制造成本。
此外，能够避免在不设置中继板4、30、35及40时出现的接合线7的交叉，而且能够缩短接合线7的导线长度。因此，可以提高半导体器件10的制造收益率，而且能够使接合线7的导线回路的高度变短。从而，可以减小半导体器件10的高度，以能够使半导体器件10变薄。
另外，中继板4、30、35及40可电连接至第二半导体芯片6的电源电极或者接地电极。在这种情况下，由于中继板4、30、35及40和导电部分32具有恒定的电势，因此可以减少第一半导体芯片2与第二半导体芯片6之间的噪声。这样，就可以使半导体器件10的运行稳定，从而提高电性能。
因此，即使在第一半导体芯片2或者第二半导体芯片6的运行频率变高的情况下，或者即使在第二半导体芯片6较薄而且第一半导体芯片2的电路表面和第二半导体芯片6的电路表面靠近，从而使互阻抗(mutual impedance)增加并且第一半导体芯片2和第二半导体芯片6受到不利影响的情况下，仍可以稳定地运行半导体器件10。这样，根据本实施例，可以使半导体器件更薄或者高速。
[第二实施例]
接下来，讨论本发明的第二实施例。在以下的说明中，与图1至图13所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图14为具有本发明第二实施例的中继板的半导体器件50的剖视图。图15为图14所示的半导体器件的局部放大俯视图。在图15中，省略了图14中所示的密封树脂9的图示。
在上述第一实施例中，其主表面小于第一半导体芯片的主表面的中继板粘附并固定在第一半导体芯片上，而且其主表面小于中继板的主表面的第二半导体芯片粘附并固定在中继板上。
而在本发明的第二实施例中，其主表面小于第一半导体芯片2的主表面的多个中继板51a和51b通过粘附剂5B粘附并固定在第一半导体芯片2上。中继板51a和51b以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。
此外，在本发明的第二实施例中，第二半导体芯片6通过粘附剂5C粘附并固定在中继板51a和51b的一部分上。
中继板51a和51b与第一半导体芯片2的电极、中继板51a和51b与第二半导体芯片6的电极、第一半导体芯片2的电极与第二半导体芯片6的电极、以及第一半导体芯片2的电极与引线框20的内引线22通过接合线7连接。
在图14和图15所示的实例中，中继板51a和51b以及图4所示的中继板4由导电材料形成，而且中继板51a和51b的整个主表面(上表面)是导电的。与相关技术的中继板不同，指定的布线图案和端子未形成在中继板51a和51b上。此外，中继板51a和51b的外形基本为板状。
然而，本发明并不限于本实例。例如，中继板51a或51b的内部结构可以是图6或图7所示的结构。中继板51a或51b的主表面可以具有图8至图12所示的结构。
如图16-(A)所示，在中继板51a和51b未设置在第一半导体芯片2与第二半导体芯片6之间的情况下，连接第一半导体芯片2和第二半导体芯片6的接合线7-a和7-b相互交叉。此外，接合线7-d较长。
然而，在本实施例中，如图16-(B)所示，其主表面小于第一半导体芯片2的主表面的多个中继板51a和51b通过粘附剂5B粘附并固定在第一半导体芯片2上。中继板51a和51b以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。
因此，图16-(A)中通过接合线7-d的连接可通过图16-(B)中由短接合线7-e1和7-e2经由中继板51a的连接来实现，从而能够缩短接合线的导线长度。此外，图16-(A)中通过接合线7-a的连接可通过图16-(B)中由短接合线7-a1和7-a2经由中继板51b的连接来实现，从而可避免接合线7-a和7-b的交叉。
尽管在图14至图16所示的实例中采用其主表面具有基本上为矩形外形的两个中继板，但本发明并不限于此。例如，可应用图17-(A)至图20-(A)所示的实例。
这里，图17至图20为本发明第二实施例的中继板的第一至第四修改实例的剖视图。图17-(A)至图20-(A)显示了中继板设置在第一半导体芯片2与第二半导体芯片6之间的情况。图17-(B)至图20-(B)显示了中继板未设置在第一半导体芯片2与第二半导体芯片6之间的情况。
在图17-(A)所示的实例中，其主表面小于第一半导体芯片2的主表面的多个中继板52a、52b及52c粘附并固定在第一半导体芯片2上。中继板52a、52b及52c以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。中继板52a、52b及52c的整个主表面(上表面)为连续导电表面。第二半导体芯片6设置在中继板52a、52b及52c的一部分上。
如图17-(B)所示，在中继板52a、52b及52c未设置在第一半导体芯片2与第二半导体芯片6之间的情况下，连接第一半导体芯片2和第二半导体芯片6的接合线7-f、7-h及7-j的长度较长，而且相邻接合线相互交叉。
然而，如图17-(A)所示，在中继板52a、52b及52c设置在第一半导体芯片2与第二半导体芯片6之间的情况下，图17-(B)中通过接合线7-f的连接可通过图17-(A)中由短接合线7-g1和7-g2经由中继板52a的连接来实现；图17-(B)中通过接合线7-h的连接可通过图17-(A)中由短接合线7-i1和7-i2经由中继板52b的连接来实现；并且图17-(B)中通过接合线7-j的连接可通过图17-(A)中由短接合线7-k1和7-k2经由中继板52c的连接来实现，从而可缩短接合线的导线长度，而且可避免相邻接合线的交叉。
在图18-(A)所示的实例中，其主表面小于第一半导体芯片2的主表面的多个中继板53a、53b、53c及53d粘附并固定在第一半导体芯片2上。中继板53a、53b、53c及53d以其间具有小间隙的方式独立地粘附并固定在第一半导体芯片2上，以形成整体上为基本正方形的形状。中继板53a、53b、53c及53d的整个主表面(上表面)为连续的导电表面。第二半导体芯片6设置在中继板53a、53b、53c及53d的一部分上。
如图18-(B)所示，在中继板53a、53b、53c及53d未设置在第一半导体芯片2与第二半导体芯片6之间的情况下，连接第一半导体芯片2和第二半导体芯片6的接合线7-1、7-n、7-p及7-r的长度较长，而且相邻接合线相互交叉。
然而，如图18-(A)所示，在中继板53a、53b、53c及53d设置在第一半导体芯片2与第二半导体芯片6之间的情况下，通过接合线7-1的连接可通过图18-(A)中由短接合线7-m1和7-m2经由中继板53a的连接来实现；通过接合线7-n的连接可通过图18-(A)中由短接合线7-o1和7-o2经由中继板53b的连接来实现；通过接合线7-p的连接可通过图18-(A)中由短接合线7-g1和7-g2经由中继板53c的连接来实现；并且通过接合线7-r的连接可通过图18-(A)中由短接合线7-s1和7-s2经由中继板53d的连接实现，从而可缩短接合线的导线长度，而且可避免相邻接合线的交叉。
在图19-(A)所示的实例中，其主表面基本为L状外形的多个中继板54a和54b粘附并固定在第一半导体芯片2上。中继板54a和54b以其间具有小间隙的方式独立地粘附并固定在第一半导体芯片2上。中继板54a和54b的整个主表面(上表面)为连续的导电表面。第二半导体芯片6设置在中继板54a和54b的一部分上。
如图19-(B)所示，在中继板54a和54b未设置在第一半导体芯片2与第二半导体芯片6之间的情况下，连接第一半导体芯片2和第二半导体芯片6的接合线7-t及7-v的长度较长，而且相邻接合线相互交叉。
然而，如图19-(A)所示，在中继板54a和54b设置在第一半导体芯片2与第二半导体芯片6之间的情况下，通过接合线7-t的连接可通过图19-(A)中由短接合线7-u1和7-u2经由中继板54a的连接来实现；并且通过接合线7-v的连接可通过图19-(A)中由短接合线7-w1和7-w2经由中继板54b的连接来实现，从而可缩短接合线的导线长度，而且可避免相邻接合线的交叉。
在图20-(A)所示的实例中，其主表面具有在部分外围形成弯曲部分的结构的多个中继板55a和55b粘附并固定在第一半导体芯片2上。中继板55a和55b以其间具有小间隙的方式独立地粘附并固定在第一半导体芯片2上。中继板55a和55b的整个主表面(上表面)为连续的导电表面。第二半导体芯片6设置在中继板55a和55b的一部分上。
如图20-(B)所示，在中继板55a和55b未设置在第一半导体芯片2与第二半导体芯片6之间的情况下，连接第一半导体芯片2和第二半导体芯片6的接合线7-x及7-α的长度较长，而且相邻接合线相互交叉。
然而，如图20-(A)所示，在中继板55a和55b设置在第一半导体芯片2与第二半导体芯片6之间的情况下，通过接合线7-x的连接可通过图20-(A)中由短接合线7-y1和7-y2经由中继板55a的连接来实现；并且通过接合线7-α的连接可通过图20-(A)中由短接合线7-β1和7-β2经由中继板55b的连接来实现，从而可缩短接合线的导线长度，而且可避免相邻接合线的交叉。
图17至图20所示的中继板可通过如下方式形成：通过用刀片进行切割、激光加工、蚀刻工艺等将单个中继板划分为多个中继板。具体地，通过利用激光加工，可容易地形成图19所示的其主表面具有基本为L状外形的中继板或图20所示的其主表面具有在部分外围形成的弯曲部分的中继板。
此外，图17至图20所示的中继板的内部结构可以是图4、图6或图7所示的结构。中继板的主表面可具有图8至图12所示的结构。
因此，在本发明的该实施例中，多个中继板粘附并固定在第一半导体芯片2上。中继板以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。第二半导体芯片6设置在多个中继板的一部分上。从而，可以增加连接第一半导体芯片2和第二半导体芯片6的端子的个数。因此，能够以不同的电势中继第一半导体芯片2和第二半导体芯片6的接合线。
在第二实施例中可获得与本发明第一实施例所获得的效果相同的效果，而且与第一实施例相比，在第二实施例中，可提高第一半导体芯片2、第二半导体芯片6以及内引线22的连接和设置的设计自由度。
因此，可以更有效地避免接合线的交叉和缩短接合线7的导线长度。所以，可以进一步提高半导体器件10的制造收益率，而且可使接合线7的导线回路的高度变短。因此，可以减小半导体器件10的高度，从而可以使半导体器件10变薄。
[第三实施例]
接下来讨论本发明的第三实施例。在以下的说明中，与图14所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图21为具有本发明第三实施例的中继板的半导体器件60的剖视图。图22为图21中由虚线A环绕的部分的放大视图。
在上述本发明的第二实施例中，其主表面小于第一半导体芯片2的主表面的多个中继板51a和51b通过粘附剂5B粘附并固定在第一半导体芯片2上。中继板51a和51b以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。第二半导体芯片6通过粘附剂5C粘附并固定在中继板51a和51b的一部分上。
而在本发明的第三实施例中，其主表面小于第一半导体芯片2的主表面的多个中继板51a和51b通过共用的单一膜状粘附剂5D粘附并固定在第一半导体芯片2上。中继板51a和51b以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。第二半导体芯片6通过粘附剂5C粘附并固定在中继板51a和51b的一部分上。
对于这种结构，在半导体器件10的制造过程中，多个中继板51a和51b可同时设置在第一半导体芯片上。因此，可以提高半导体器件10的生产率，从而能够以低成本制造半导体器件10。此外，可以提高中继板51a和51b之间相对位置的精度，从而提高制造收益率。
此外，由于通过将中继板51a和51b相互分割而形成的间隙部分被粘附剂5C所填充，因此中继板51a和51b之间的间隙的空间区域变小了。所以，可以容易地将用于粘附第二半导体芯片6的粘附剂5C涂覆到设置第二半导体芯片6的部分处的间隙61中。
因此，提高了第二半导体芯片6与中继板51a和51b的粘附性，从而提高了半导体器件的可靠性。
当然，在第三实施例中，可以获得与通过本发明的第一和第二实施例所获得的效果相同的效果。
此外，中继板51a和51b的内部结构可以如图4、图6或图7所示。中继板的主表面可以如图8至图12所示。
[第四实施例]
接下来讨论本发明的第四实施例。在以下的说明中，与图1至图22所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图23为具有本发明第四实施例的中继板的半导体器件70的剖视图。图24为图23所示的半导体器件的局部放大视图。在图24中，省略了密封树脂9的图示。图25为本发明第四实施例的中继板的局部放大剖视图。图26为本发明第四实施例的中继板的俯视图。
在上述本发明的第二实施例中，其主表面小于第一半导体芯片2的主表面的多个中继板51a和51b通过粘附剂5B粘附并固定在第一半导体芯片2上。中继板51a和51b以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。第二半导体芯片6通过粘附剂5C粘附并固定在中继板51a和51b的一部分上。
而在本发明的第四实施例中，如图23至图25所示，设置在第一半导体芯片2的主表面上的中继板75具有与参照图7所讨论的结构相同的结构，即绝缘层37设置在衬底上并且导电部分32设置在绝缘层37上的结构。
此外，如图26所示，沟槽76形成在除了衬底36之外的部分中，即导电部分32和绝缘层37中，从而使导电部分32和绝缘层37被划分为两个区域75a和75b。在第二半导体芯片(参见图23)未设置在中继板75上的状态下，衬底36通过沟槽76暴露出来。
如图23所示，第二半导体芯片6设置在中继板75的导电部分32的主表面(上表面)上，从而桥接中继板75的分割的区域75a和75b。
这样，在本实施例中，在单个中继板75中，导电部分32被划分为两个区域，并且第二半导体芯片6安装在上述区域的一部分上。因此，通过仅使用单个的中继板75就能够获得与通过使用多个中继板的本发明的第二和第三实施例所获得的效果相同的效果。
因此，可以增加用于连接第一半导体芯片2和第二半导体芯片6的端子的个数。所以可以提高第一半导体芯片2、第二半导体芯片6以及内引线22之间连接设置的设计自由度。不用总是需要划分绝缘层37。
同时，形成沟槽76的方式并不限于图26所示的实例。第一半导体芯片2、第二半导体芯片6和内引线22之间通过接合线的连接方式以及第一半导体芯片2、第二半导体芯片6和内引线22的设置方式可以改变。通过改变形成沟槽76的方式，可以改变怎样划分中继板，即中继板的导电表面的外形，以与此相对应。
例如，形成沟槽76的方式可变化为如图27至图30所示的情况。这里，图27至图30为本发明第四实施例的中继板的第一至第四修改实例的剖视图。
在图27所示的实例中，两个基本平行的沟槽81形成在中继板80上，从而将导电部分32(和绝缘层37)划分为三个区域80a、80b以及80c。
在图28所示的实例中，两个基本垂直的沟槽86形成在中继板80上，从而将导电部分32(和绝缘层37)划分为四个区域85a、85b、85c以及85d。四个区域85a、85b、85c以及85d的主表面(导电表面)具有基本为正方形的外形。
在图29所示的实例中，在中继板90中形成折线沟槽，从而将导电部分32(和绝缘层37)划分为两个区域90a和90b。两个区域90a和90b的主表面(导电表面)具有基本为L状的外形。
在图30所示的实例中，在中继板95中形成曲线沟槽96，从而将导电部分32(和绝缘层37)划分为两个区域95a和95b。
形成沟槽76、81、86、91以及96，即划分中继板75、80、85、90和95以及导电部分32(和绝缘层37)，可以通过用刀片切割、激光加工、蚀刻工艺等实现。
特别地，通过激光加工，如图29所示，可容易地形成折线沟槽91，从而使划分的两个区域的主表面(导电表面)具有基本为L状的外形。此外，通过激光加工，如图30所示，可容易地形成曲线沟槽96，从而使划分的两个区域的主表面(导电表面)具有基本为曲线的部分。
当然，在第四实施例中，可以获得与通过本发明的第一实施例所获得的效果相同的效果。
此外，中继板75的主表面可具有图8至图12所示的结构。
[第五实施例]
接下来讨论本发明的第五实施例。在以下的说明中，与图1至图30所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图31为具有本发明第五实施例的中继板的半导体器件的剖视图。图32为图31所示的半导体器件的局部放大视图。在图32中，省略了图31中所示的密封树脂9的图示。
在上述本发明的第二实施例中，其主表面小于第一半导体芯片2的主表面的多个中继板51a和51b通过粘附剂5B粘附并固定在第一半导体芯片2上。中继板51a和51b以其间具有小间隙的方式独立且平行地粘附并固定在第一半导体芯片2上。第二半导体芯片6通过粘附剂5C粘附并固定在中继板51a和51b的一部分上。
而在本发明的第五实施例中，在半导体芯片设置在布线板上的半导体器件中，在中继板上设置多个第二半导体芯片。
参照图31和图32，具有本发明第五实施例的中继板的半导体器件100为所谓的球栅阵列(BGA)封装式半导体器件。
第一半导体芯片2通过粘附剂5A粘附并固定在布线板1上。布线板1的下表面上形成多个球形电极(突起)3。其主表面小于第一半导体芯片2的主表面的中继板104通过粘附剂5B粘附并固定在第一半导体芯片2上。其主表面小于中继板104的主表面的多个第二半导体芯片6-1和6-2通过粘附剂5C平行地粘附并固定在中继板104上。
第一半导体芯片2与中继板104、第二半导体芯片6-1和6-2与中继板104、第一半导体芯片2与第二半导体芯片6-1和6-2、第一半导体芯片2与布线板1、第二半导体芯片6-1和6-2与布线板1、以及中继板与布线板1分别通过接合线7连接。
第一半导体芯片2、第二半导体芯片6-1和6-2、中继板104、以及接合线7通过密封树脂9密封。
由玻璃-环氧树脂、玻璃-双马来酰亚胺三嗪(BT)等制成的印刷板可用作布线板1。在这种情况下，可容易地形成多层布线结构，并且在布线板中可形成高密度的布线。因此，设计自由度较高。此外，易于与半导体器件的大量管脚相对应。
此外，聚酰亚胺膜等制成的弹性带状板可用作布线板1。在这种情况下，由于可形成微小的布线，因此能够提高单个布线层中的布线密度，从而可以使布线板中布线层的个数小于印刷布线板。另外，通过减小膜厚可使半导体器件变薄。
此外，由陶瓷、玻璃、硅等制成的无机板可用作布线板1。
因此，在本实施例中，由于多个第二半导体芯片6-1和6-2设置在中继板104上，因此可以实现半导体器件的多功能、大容量以及高密度。
然而，对于设置在中继板104上的第二半导体芯片6的个数并没有限制。例如，可在中继板104上设置两个或更多个第二半导体芯片6。通过增加半导体器件中设置的半导体芯片的个数，可以实现半导体器件的多功能、大容量以及高密度。
当然，在第三实施例中，可以获得与通过本发明第一实施例所获得的效果相同的效果。
另外，中继板51a和51b的内部结构可以如图4、图6或图7所示。中继板的主表面可以如图8至图12所示。
[第六实施例]
接下来讨论本发明的第六实施例。在以下的说明中，与图1至图32所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图33为具有本发明第六实施例的中继板的半导体器件的局部放大俯视图。在图33中，省略了密封树脂9的图示。
在本发明的第五实施例中，在半导体器件中的中继板上设置多个第二半导体芯片，该半导体器件具有在布线板上设置半导体芯片的结构。
而在本发明的第六实施例中，应用了第二和第五实施例的结构。换句话说，在第一半导体芯片上设置多个中继板，并且在中继板的一部分上设置多个第二半导体芯片。
参照图33，中继板104-1和104-2以指定的间隙平行设置在第一半导体芯片2上。第二半导体芯片6-1和6-2设置在中继板104-1和104-2的一部分上。
对于这种结构，在本实施例中可获得通过本发明第二实施例所获得的效果和通过本发明第五实施例所获得的效果。此外，中继板104-1和104-2的长边端部从第一半导体芯片2突出。因此，在突出部分处进行导线接合提高了连接的设计自由度。
此外，中继板104-1和104-2的内部结构可以如图4、图6或图7所示。中继板的主表面可以如图8至图12所示。
中继板104-1和104-2的设置方式可以如同本发明的第三实施例。此外，除了多个中继板，也可以使用在本发明第四实施例中所讨论的具有分割的多个导电部分的单个中继板。
[第七实施例]
接下来讨论本发明的第七实施例。在以下的说明中，与图1至图33所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图34为具有本发明第七实施例的中继板的半导体器件的剖视图。图35为图34所示的半导体器件的局部放大视图。在图35中省略了密封树脂9的图示。
参照图34和图35，在本实施例的半导体器件110中，通过粘附剂5A设置在布线板1上的第一半导体芯片102包括多个第一电极焊盘103和多个第二电极焊盘106，所述第一电极焊盘103在第一半导体芯片102主表面的四边的周边部分排列成行，所述第二电极焊盘106设置在主表面的大致中心的位置处和第一电极焊盘103的内部区域。第二电极焊盘106用作提供电源电势的电源电极。
在第一半导体芯片102的主表面未形成第一电极焊盘103和第二电极焊盘106的区域中，中继板105-1和105-2通过粘附剂5B设置在图35所示的第二电极焊盘106的左侧，而中继板105-3通过粘附剂5B设置在图35所示的第二电极焊盘106的右侧。
此外，第二半导体芯片6-1通过粘附剂5C设置在中继板105-1和105-2的一部分处。其主表面小于中继板105-3的主表面的第二半导体芯片6-2通过粘附剂5C设置在中继板105-3上。
中继板105-1至105-3的电极与第一半导体芯片102的电极、中继板105-1和105-2的电极与第二半导体芯片6-1的电极焊盘、中继板105-3与第二半导体芯片6-2的电极、第一半导体芯片102的电极与第二半导体芯片6-1和6-2的电极、第一半导体芯片102的电极与布线板1的电极、第二半导体芯片6-1和6-2的电极与布线板1的电极、以及中继板105-1至105-3与布线板1的电极分别通过接合线7连接。
由于第一半导体芯片102的第二电极焊盘106与连接第二半导体芯片6-1的中继板105-1通过接合线7连接，而且第一半导体芯片102的第二电极焊盘106与连接第二半导体芯片6-2的中继板105-3通过接合线7连接，因此能够容易地避免在第一半导体芯片102中可能出现的电压降(IR降)。
换句话说，在半导体芯片的尺寸如第一半导体芯片102那样大的情况下或者在半导体芯片中的布线复杂的情况下可能会出现电压降。然而，根据本实施例中的结构，能够以短的布线长度来供应电力。因此，可以容易地避免第一半导体芯片102中的电压降，从而能够提高第一半导体芯片102的运行稳定性。
此外，在图35所示的结构中，通过将第二电极焊盘106-1和106-2设定为不同的电势，能够将具有不同电势的电力供应到第一半导体芯片102的内部电路。因此，可以在第一半导体芯片102中形成更复杂的电路。
当然，在第七实施例中，可以获得与通过本发明第一实施例所获得的效果相同的效果。
此外，中继板105-1和105-2的内部结构可以如图4、图6或图7所示。中继板的主表面可以具有图8至图12所示的结构。
中继板105-1和105-2的设置方式可以如本发明的第三实施例。此外，除了多个中继板，也可以采用如本发明第四实施例中讨论的具有分割的多个导电部分的单个中继板。
[第八实施例]
接下来，讨论本发明的第八实施例。在以下的说明中，与图1至图35所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图36为具有本发明第八实施例的中继板的半导体器件的俯视图。图37为图36所示的半导体器件的俯视图。图37-(A)为图36中沿线X-X’截取的剖视图。图37-(B)为图36中沿线Y-Y’截取的剖视图。在图36中省略了图37中所示的密封树脂9的图示。
参照图36和图37，在半导体器件150中，第一半导体芯片2通过粘附剂5A粘附并固定在布线板1上。中继板151和152通过粘附剂5B以指定的间隙平行地粘附并固定在第一半导体芯片2上。此外，第二半导体芯片155通过粘附剂5C粘附并固定在中继板151和152上。
在这种结构下，中继板151和152在X-X’方向上的长度(参见图36)比第一半导体芯片2和第二半导体芯片155在X-X’方向上的长度短，如图37-(A)所示。另一方面，中继板151和152在Y-Y’方向上的长度(参见图36)比第一半导体芯片2和第二半导体芯片155在Y-Y’方向上的长度长，如图37-(B)所示。
因此，如图37-(B)所示，中继板151和152在Y-Y’方向上的端部附近通过接合线7连接至布线板1和第二半导体芯片155。
另一方面，如图37-(A)所示，中继板151和152在第一半导体芯片2与第二半导体芯片155之间形成间隙S。
更具体地，将设置在第一半导体芯片2与第二半导体芯片155之间的中继板151和152定位，以使其不与位于图37-(A)所示的第一半导体芯片2在X-X’方向上的端部附近的电极焊盘重叠。第二半导体芯片155以指定的间隙设置在第一半导体芯片2的上方，以与位于第一半导体芯片2在X-X’方向上的端部附近的电极焊盘重叠。
在这种结构下，如图37-(A)所示，第二半导体芯片155与布线板1通过接合线7连接。第一半导体芯片2与布线板1通过接合线7连接。
这样，中继板151和152使第一半导体芯片2与第二半导体芯片155之间形成间隙S。因此，第一半导体芯片2和布线板1可以不通过与位于接合线7上方的第二半导体芯片155接触的接合线7而连接。
当然，在第八实施例中，可获得与通过本发明第一实施例所获得的效果相同的效果。
此外，中继板151和152的内部结构可以如图4、图6或图7所示。中继板的主表面可具有图8至图12所示的结构。
中继板151和152的设置方式可以如本发明的第三实施例。此外，除了多个中继板，也可以采用如本发明第四实施例中讨论的具有分割的多个导电部分的单个中继板。
[第九实施例]
接下来，讨论本发明的第九实施例。在以下的说明中，与图1至图37所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图38为具有本发明第九实施例的中继板的半导体器件200的剖视图。图39为图38所示的半导体器件的局部放大视图。在图39中省略了图38中所示的密封树脂9的图示。
在上述本发明的实施例中，中继板4设置在第一半导体芯片2与第二半导体芯片6之间。
而在本发明的第九实施例中，第二半导体芯片6设置在第一半导体芯片2上。中继板4设置在第二半导体芯片6上。
换句话说，参照图38和图39，第一半导体芯片2通过粘附剂5A安装在布线板1上。其主表面小于第一半导体芯片2的主表面的第二半导体芯片6通过粘附剂5C粘附并固定在第一半导体芯片2上。中继板4通过粘附剂5B粘附并固定在第二半导体芯片6上。
中继板4和第一半导体芯片2的电极、中继板4和第二半导体芯片6的电极、第一半导体芯片2的电极和第二半导体芯片6的电极、第一半导体芯片2的电极和布线板1的电极、第二半导体芯片6的电极和布线板1的电极、以及中继板4和布线板1的电极分别通过接合线7连接。
第一半导体芯片2、第二半导体芯片6、中继板4以及接合线7通过密封树脂9密封。
在本发明的第九实施例中，作为导电表面的中继板4的整个主表面(上表面)在被密封树脂9密封之前是暴露的。因此，与中继板4设置在第一半导体芯片2和第二半导体芯片6之间的情况相比，在本实施例中，可以使中继板4的主表面上能够进行导线接合的区域变宽。因此，能够提高通过接合线进行连接的设计自由度。特别地，当第一半导体芯片2与第二半导体芯片6的尺寸差异较小时，这种效果很有用。
在本实施例中，如上文所述，作为导电表面的中继板4的暴露的整个主表面(上表面)在被密封树脂9密封之前是暴露的。因此，在界面处可将密封树脂9从中继板4的主表面去除。然而，这一问题可通过如下方式解决：例如，如图8至图12所示，在中继板4的主表面上形成具有指定开口部分的树脂膜，而且仅在开口部分中进行导线接合。
当然，在第九实施例中，可以获得与通过本发明第一实施例所获得的效果相同的效果。
此外，中继板4的内部结构可以如图4、图6或图7所示。
[第十实施例]
接下来，讨论本发明的第十实施例。在以下的说明中，与图1至图39所示的部分相同的部分被标以相同的附图标记，并省略其解释。
图40为具有本发明第十实施例的中继板的半导体器件的剖视图。图41为图40所示的半导体器件的局部放大视图。在图41中省略了图40中所示的密封树脂9的图示。
在上述第一至第八实施例中，中继板4设置在第一半导体芯片2与第二半导体芯片6之间。
而在本发明的第十实施例中，第二半导体芯片6和中继板4以指定的间隙平行地设置在第一半导体芯片2上。
换句话说，参照图40和图41，第一半导体芯片2通过粘附剂5A安装在布线板1上。
其主表面小于第一半导体芯片2的主表面的第二半导体芯片6通过粘附剂5C粘附并固定在第一半导体芯片2上。中继板4通过粘附剂5B与第二半导体芯片6以其间具有指定间隙的方式平行地粘附并固定在第一半导体芯片2上。
中继板4和第一半导体芯片2的电极、中继板4和第二半导体芯片6的电极、第一半导体芯片2的电极和第二半导体芯片6的电极、第一半导体芯片2的电极和布线板1的电极、第二半导体芯片6的电极和布线板1的电极、以及中继板4和布线板1的电极分别通过接合线7连接。
第一半导体芯片2、第二半导体芯片6、中继板4以及接合线7通过密封树脂9密封。
因此，在本实施例中应用二级(two-steps)结构，其中第二半导体芯片6和中继板4设置在第一半导体芯片2上。从而，与中继板4设置在第一半导体芯片2与第二半导体芯片6之间的三级(three-steps)结构相比，可以使半导体器件300更薄。
当然，在第十实施例中，可以获得与通过本发明第一实施例所获得的效果相同的效果。
此外，中继板4的内部结构可以如图4、图6或图7所示。中继板的主表面可具有图8至图12所示的结构。
同时，在第一至第四实施例中讨论了将中继板设置在芯片堆叠式半导体器件中的实例，该半导体器件的结构为：半导体芯片堆叠在引线框的管芯焊盘上，并且半导体芯片的电极焊盘和引线框的内引线或多个半导体芯片的电极通过接合线连接。
然而，中继板也可以设置在这种芯片堆叠式半导体器件中，该半导体器件的结构为：半导体芯片堆叠在布线板上，并且半导体芯片的电极焊盘和布线板上的接合焊盘或者多个半导体芯片的电极通过接合线连接。
在第五至第十实施例中讨论了中继板设置在芯片堆叠式半导体器件中的实例，该半导体器件的结构为：半导体芯片堆叠在布线板上，并且半导体芯片的电极焊盘和布线板上的接合焊盘或者多个半导体芯片的电极通过接合线连接。
然而，中继板也可以设置在这种芯片堆叠式半导体器件中，该半导体器件的结构为：半导体芯片堆叠在引线框的管芯焊盘上，并且半导体芯片的电极焊盘和引线框的内引线或多个半导体芯片的电极通过接合线连接。
2.本发明的半导体器件的制造方法的实施例
接下来，参照图42至图45讨论本发明的半导体器件和中继板的制造方法的实施例。
图42至图45为用于解释本发明的半导体器件和中继板的制造方法的实施例的第一至第四视图。
如图42-(A)所示，第一半导体芯片2通过粘附剂5A粘附并固定在引线框的管芯焊盘(管芯台)上。
接下来，如图42-(B)所示，中继板4通过粘附剂5B粘附并固定在第一半导体芯片2上。在这种情况下，如在本发明第三实施例中讨论的那样，在多个中继板51a和51b通过共用的膜状粘附剂5D以一定的间隙独立地并平行地粘附并固定在第一半导体芯片2上的情况下，应用图44所示的工艺。
如图44-(A)所示，中继板4通过膜状粘附剂5D粘附在切割片400上。这种粘附可通过在大约50至100℃下加热来进行。
接下来，如图44-(B)所示，通过用图44-(B)中未示出的刀片的切割，来切割中继板4和粘附剂5D。在这种情况下，通过使切割深度不同，可在一部分处仅切割中继板4，而在另一部分处切割中继板4和粘附剂5D。在图44-(B)所示的实例中，两个中继板51a和51b粘附在单一粘附剂5D上。
此外，在图44-(B)所示的工艺中，通过在所有的部分处切割中继板4和粘附剂5D，可实现本发明的第二实施例，其中每个中继板4独立地粘附在粘附剂5D上。
另外，在图44-(B)所示的工艺中，通过不完全切割中继板4，而仅切割中继板4的导电部分32(和绝缘层37)可实现本发明的第四实施例，其中沟槽76形成在导电部分32和绝缘层37中，从而将单个中继板划分为两个部分。
此外，如上所述，可通过用刀片切割、激光加工、蚀刻工艺等切割中继板4等。
特别地，通过激光加工，如图19和图29所示，可容易地以折线的形式形成沟槽91，从而使划分的两个区域的主表面(导电表面)具有基本为L状的外形。此外，通过激光加工，如图20和图30所示，可容易地以曲线的形式形成沟槽96，从而使划分的两个区域的主表面(导电表面)具有基本为弯曲的部分。
接下来，如图45-(C)所示，通过使用诸如推针401之类的推进装置(jig)将粘附在粘附剂5D上的两个中继板51a和51b作为一组同时向上推起，以通过接合工具402进行粘附。
接下来，如图45-(D)所示，中继板51a和51b通过挤压粘附并固定在第一半导体芯片2的指定部分上。在这种情况下，当挤压的压力取决于诸如粘附剂5D的粘性、附着力之类的特性时，挤压的压力可以为例如约0.02至0.5MPa。此外，第一半导体芯片2、中继板51a和51b、或者第一半导体芯片2以及中继板51a和51b可在例如约50至200℃下进行加热。
接下来，将粘附剂5C粘附在第二半导体芯片6上，如图42-(C)所示。当在图42-(C)所示的实例中采用单个第二半导体芯片6时，多个第二半导体芯片6可通过以下讨论的工艺设置在中继板4上，从而能够实现本发明的第五实施例。
接下来，如图42-(D)所示，第二半导体芯片6通过粘附剂5C粘附并固定在中继板4上。在这种情况下，在像本发明第二和第三实施例那样设置多个中继板或者像本发明第四实施例那样使单个中继板具有两个分割的导电区域的情况下，第二半导体芯片6设置在多个导电区域的各自的部分上。
接下来，如图43-(E)所示，中继板4与第一半导体芯片2的电极、中继板4与第二半导体芯片6的电极、第一半导体芯片2的电极与第二半导体芯片6的电极、以及第一半导体芯片2的电极与引线框20的内引线22分别通过接合线7连接。
接下来，如图43-(F)所示，第一半导体芯片2、第二半导体芯片6、中继板4、引线框的管芯焊盘21和内引线22、以及接合线7通过密封树脂9密封。
最后，切割并弯折外引线23，从而完成半导体器件，如图43-(G)所示。
这样，根据本发明的半导体器件和中继板的制造方法的实施例，在44-(B)、图45-(C)以及图45-(D)所示的工艺中，多个中继板或具有两个分割的导电区域的单个中继板可同时设置在第一半导体芯片上。因此，能够提高半导体器件的生产率，从而能够降低半导体器件的制造成本。
此外，通过图44-(B)、图45-(C)以及图45-(D)所示的工艺，多个中继板或者具有两个分割的导电区域的单个中继板可由粘附在单一粘附剂上的单个中继板制成。因此，能够提高多个中继板或者具有两个分割的导电区域的单个中继板的相对位置的精度，从而能够提高制造收益。
同时，在上述实例中，讨论了具有中继板设置在芯片堆叠式半导体器件中的结构的芯片堆叠式半导体器件的制造方法的实施例，该芯片堆叠式半导体器件的结构为：半导体芯片堆叠在引线框的管芯焊盘上，并且半导体芯片的电极焊盘和引线框的内引线或多个半导体芯片的电极通过接合线连接。
然而，本发明也可应用于这种芯片堆叠式半导体器件的制造方法，该芯片堆叠式半导体器件的结构为：半导体芯片堆叠在布线板上，并且半导体芯片的电极焊盘和布线板上的接合焊盘或者多个半导体芯片的电极通过接合线连接。在这种情况下，上述引线框的管芯焊盘相应于布线板，而上述引线框的内引线相应于布线板上的结合焊盘。
本发明并不限于这些实施例，并且在不脱离本发明的范围的情况下，可进行改变和修改。
本专利申请是以2005年12月8日申请的日本在先专利申请No.2005-354986为基础的，在此通过参考援引其全部内容。

Claims (2)

1.一种具有中继板的半导体器件的制造方法，该制造方法包括如下步骤：
a)将膜状粘附剂粘附到中继板上；
b)在第一部分处仅切割该中继板，而在第二部分处切割该中继板和粘附到该中继板上的粘附剂，从而形成多个分割的粘附在共用的单一膜状粘附剂上的中继板；以及
c)将多个分割的、粘附在共用的单一膜状粘附剂上的中继板同时设置在单一半导体元件上。
2.如权利要求1所述的具有中继板的半导体器件的制造方法，
其中，通过使用激光加工来实现仅切割该中继板的步骤。
CN200810169908XA 2005-12-08 2006-04-06 具有中继板的半导体器件的制造方法 Expired - Fee Related CN101373719B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-354986 2005-12-08
JP2005354986 2005-12-08
JP2005354986A JP4707548B2 (ja) 2005-12-08 2005-12-08 半導体装置、及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB200610073868XA Division CN100521193C (zh) 2005-12-08 2006-04-06 设置在半导体器件中的中继板和半导体器件

Publications (2)

Publication Number Publication Date
CN101373719A CN101373719A (zh) 2009-02-25
CN101373719B true CN101373719B (zh) 2011-11-23

Family

ID=38130943

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB200610073868XA Expired - Fee Related CN100521193C (zh) 2005-12-08 2006-04-06 设置在半导体器件中的中继板和半导体器件
CN200810169908XA Expired - Fee Related CN101373719B (zh) 2005-12-08 2006-04-06 具有中继板的半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB200610073868XA Expired - Fee Related CN100521193C (zh) 2005-12-08 2006-04-06 设置在半导体器件中的中继板和半导体器件

Country Status (5)

Country Link
US (1) US7973404B2 (zh)
JP (1) JP4707548B2 (zh)
KR (1) KR100878931B1 (zh)
CN (2) CN100521193C (zh)
TW (1) TWI314761B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872356B2 (en) * 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
KR101413220B1 (ko) * 2007-10-02 2014-06-30 삼성전자주식회사 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
CN101740552B (zh) * 2008-11-25 2012-05-23 南茂科技股份有限公司 多芯片封装结构及其制造方法
JP5404083B2 (ja) * 2009-02-10 2014-01-29 株式会社東芝 半導体装置
WO2010131679A1 (ja) 2009-05-14 2010-11-18 ローム株式会社 半導体装置
JP5315268B2 (ja) 2010-03-10 2013-10-16 ルネサスエレクトロニクス株式会社 電子装置
KR101331980B1 (ko) * 2012-02-06 2013-11-25 한국과학기술원 광섬유 광기반 균형 광세기 탐지법을 이용한 광신호와 전자신호 간 위상 탐지기 및 위상 탐지 방법
US10026714B2 (en) * 2014-02-14 2018-07-17 Nxp Usa, Inc. Integrated circuit device
JP2021145084A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 半導体装置
JP2022035627A (ja) * 2020-08-21 2022-03-04 新光電気工業株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
JPH0456262A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
KR100340862B1 (ko) 1998-06-29 2002-09-25 주식회사 하이닉스반도체 스택패키지및그의제조방법
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4780844B2 (ja) 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4091838B2 (ja) * 2001-03-30 2008-05-28 富士通株式会社 半導体装置
JP3681690B2 (ja) * 2002-02-01 2005-08-10 松下電器産業株式会社 半導体装置
JP2004031649A (ja) * 2002-06-26 2004-01-29 Sony Corp 半導体装置およびその製造方法
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4615189B2 (ja) 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP4065264B2 (ja) 2004-01-29 2008-03-19 日本特殊陶業株式会社 中継基板付き基板及びその製造方法
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip

Also Published As

Publication number Publication date
CN1979847A (zh) 2007-06-13
CN101373719A (zh) 2009-02-25
KR20070061018A (ko) 2007-06-13
JP2007158244A (ja) 2007-06-21
JP4707548B2 (ja) 2011-06-22
TW200723422A (en) 2007-06-16
TWI314761B (en) 2009-09-11
KR100878931B1 (ko) 2009-01-19
US20070132102A1 (en) 2007-06-14
US7973404B2 (en) 2011-07-05
CN100521193C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101373719B (zh) 具有中继板的半导体器件的制造方法
US10672750B2 (en) Semiconductor device
CN100561737C (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
CN100536119C (zh) 半导体器件及其制造方法
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
KR970003914B1 (ko) 반도체 메모리 모듈
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
CN101414603B (zh) 层叠半导体封装及其制造方法
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
US20080258277A1 (en) Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same
JP2002208656A (ja) 半導体装置
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US8853708B2 (en) Stacked multi-die packages with impedance control
CN1937194A (zh) 制作叠层小片封装的方法
US6177719B1 (en) Chip scale package of semiconductor
US6242283B1 (en) Wafer level packaging process of semiconductor
CN109817769B (zh) 一种新型led芯片封装制作方法
KR100379600B1 (ko) 듀얼 칩 패키지의 제조 방법
JP2001250836A (ja) 半導体装置およびその製造方法
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
US6768211B2 (en) Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
TW536764B (en) Method for multi-chip package and structure thereof
JP5233339B2 (ja) 半導体装置及び半導体装置の製造方法
JP4356196B2 (ja) 半導体装置組立体
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090327

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20090327

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20190406

CF01 Termination of patent right due to non-payment of annual fee