JPH11163253A - 半導体チップの実装構造、半導体装置および半導体装置の製造方法 - Google Patents
半導体チップの実装構造、半導体装置および半導体装置の製造方法Info
- Publication number
- JPH11163253A JPH11163253A JP9331596A JP33159697A JPH11163253A JP H11163253 A JPH11163253 A JP H11163253A JP 9331596 A JP9331596 A JP 9331596A JP 33159697 A JP33159697 A JP 33159697A JP H11163253 A JPH11163253 A JP H11163253A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- heat
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 モールド樹脂４と剥離しない半導体チップ２
Ａ〜２Ｃの実装構造、その半導体チップ２Ａ〜２Ｃを有
する半導体装置Ｂを提供する。 【解決手段】 半導体装置Ｂは、半導体チップ２Ａ〜２
Ｃおよび耐熱性フィルム２Ｄが重ねられ、モールド樹脂
４で覆われたものである。耐熱性フィルム２Ｄは、半導
体チップ２Ｃ、モールド樹脂４の両方に高い接着性を持
っている。モールド樹脂４と半導体チップ２Ｃとは、耐
熱性フィルム２Ｄを介してしっかり接着しているので、
モールド樹脂４が半導体チップ２Ｃから剥離するような
ことはない。このためモールド樹脂４が剥離して、剥離
面からクラックが発生するのを防止することができる。
Ａ〜２Ｃの実装構造、その半導体チップ２Ａ〜２Ｃを有
する半導体装置Ｂを提供する。 【解決手段】 半導体装置Ｂは、半導体チップ２Ａ〜２
Ｃおよび耐熱性フィルム２Ｄが重ねられ、モールド樹脂
４で覆われたものである。耐熱性フィルム２Ｄは、半導
体チップ２Ｃ、モールド樹脂４の両方に高い接着性を持
っている。モールド樹脂４と半導体チップ２Ｃとは、耐
熱性フィルム２Ｄを介してしっかり接着しているので、
モールド樹脂４が半導体チップ２Ｃから剥離するような
ことはない。このためモールド樹脂４が剥離して、剥離
面からクラックが発生するのを防止することができる。
Description
【０００１】
【発明の属する技術分野】本願発明は、複数の半導体チ
ップをそれらの厚み方向に積み重ねたいわゆるチップ・
オン・チップと称される構造を用い、複数の半導体チッ
プを基板等に対して適切に実装するための技術に関す
る。
ップをそれらの厚み方向に積み重ねたいわゆるチップ・
オン・チップと称される構造を用い、複数の半導体チッ
プを基板等に対して適切に実装するための技術に関す
る。
【０００２】
【従来の技術】周知のとおり、複数の半導体チップを用
いて電子回路や半導体装置を製造する場合には、半導体
チップの実装密度を高めることによって、電子回路や半
導体装置全体の小型化を図ることが強く要請されること
がある。小型化を図るために複数の半導体チップを基板
上に平面的に配列しただけでは、その実装密度を高める
には一定の限界がある。また、複数の半導体チップをワ
ンチップ化することは、半導体チップの製造作業が煩雑
化するために、その製造コストが著しく高価となる。
いて電子回路や半導体装置を製造する場合には、半導体
チップの実装密度を高めることによって、電子回路や半
導体装置全体の小型化を図ることが強く要請されること
がある。小型化を図るために複数の半導体チップを基板
上に平面的に配列しただけでは、その実装密度を高める
には一定の限界がある。また、複数の半導体チップをワ
ンチップ化することは、半導体チップの製造作業が煩雑
化するために、その製造コストが著しく高価となる。
【０００３】このため、従来では、特開平２─７４０４
６号公報等に記載されている、チップ・オン・チップと
称される構造を用いることで、半導体装置等の小型化を
図っている。チップ・オン・チップとは、例えば図５に
示されるように、複数の半導体チップ９ａ〜９ｃを上下
に積み重ねた状態で基板９０の表面に実装する構造であ
る。この構造によれば、基板表面における半導体チップ
の占有面積が小さくなり、半導体チップの実装密度を高
めるうえで有利となる。
６号公報等に記載されている、チップ・オン・チップと
称される構造を用いることで、半導体装置等の小型化を
図っている。チップ・オン・チップとは、例えば図５に
示されるように、複数の半導体チップ９ａ〜９ｃを上下
に積み重ねた状態で基板９０の表面に実装する構造であ
る。この構造によれば、基板表面における半導体チップ
の占有面積が小さくなり、半導体チップの実装密度を高
めるうえで有利となる。
【０００４】チップ・オン・チップ構造の半導体チップ
をモールド樹脂でパッケージすることによって、種々の
半導体装置が得られる。図６は、チップ・オン・チップ
構造の半導体チップを有する半導体装置の一例を示す図
である。同図に示されるように、３つの半導体チップ２
Ａ〜２ＣやワイヤＷのボンディング箇所等は、モールド
樹脂４によって覆われている。
をモールド樹脂でパッケージすることによって、種々の
半導体装置が得られる。図６は、チップ・オン・チップ
構造の半導体チップを有する半導体装置の一例を示す図
である。同図に示されるように、３つの半導体チップ２
Ａ〜２ＣやワイヤＷのボンディング箇所等は、モールド
樹脂４によって覆われている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記チ
ップ・オン・チップ構造の半導体チップを有する半導体
装置には、次のような現象が生じることがあった。
ップ・オン・チップ構造の半導体チップを有する半導体
装置には、次のような現象が生じることがあった。
【０００６】モールド樹脂には、機械的強度の高いエポ
キシ樹脂が用いられている。しかしながら、エポキシ樹
脂と、半導体チップの代表的な材料であるシリコンとの
密着性は大変低いので、半導体チップがモールド樹脂か
ら剥離することがある。図６に示される半導体装置のよ
うに、半導体チップ２Ｃの上部を覆うモールド樹脂４の
厚みが薄いときには、半導体装置に外部から応力が加わ
ったとき、モールド樹脂４の剥離面３５にクラック４０
が発生してしまうことがあった。モールド樹脂４で半導
体装置を成形する前、成形型内で半導体チップ２Ａ〜２
Ｃの位置を微調節することでモールド樹脂４の厚みを一
定以上に保つことも考慮したが、半導体チップ２Ａ〜２
Ｃが非常に小さいので、微調節は困難であった。
キシ樹脂が用いられている。しかしながら、エポキシ樹
脂と、半導体チップの代表的な材料であるシリコンとの
密着性は大変低いので、半導体チップがモールド樹脂か
ら剥離することがある。図６に示される半導体装置のよ
うに、半導体チップ２Ｃの上部を覆うモールド樹脂４の
厚みが薄いときには、半導体装置に外部から応力が加わ
ったとき、モールド樹脂４の剥離面３５にクラック４０
が発生してしまうことがあった。モールド樹脂４で半導
体装置を成形する前、成形型内で半導体チップ２Ａ〜２
Ｃの位置を微調節することでモールド樹脂４の厚みを一
定以上に保つことも考慮したが、半導体チップ２Ａ〜２
Ｃが非常に小さいので、微調節は困難であった。
【０００７】本願発明は、このような事情のもとで考え
出されたものであって、モールド樹脂と剥離しない半導
体チップの実装構造、その半導体チップを有する半導体
装置を提供することをその課題としている。
出されたものであって、モールド樹脂と剥離しない半導
体チップの実装構造、その半導体チップを有する半導体
装置を提供することをその課題としている。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【０００９】本願発明の第１の側面によって提供される
半導体チップの実装構造は、複数の半導体チップがそれ
らの厚み方向に重ねられている半導体チップの実装構造
であって、上記半導体チップの表面の一部または全部
に、耐熱性樹脂からなるフィルムまたはシートが接着し
ていることに特徴づけられる。
半導体チップの実装構造は、複数の半導体チップがそれ
らの厚み方向に重ねられている半導体チップの実装構造
であって、上記半導体チップの表面の一部または全部
に、耐熱性樹脂からなるフィルムまたはシートが接着し
ていることに特徴づけられる。
【００１０】本願発明においては、耐熱性樹脂からなる
フィルムやシートが半導体チップの表面に接着してい
る。この耐熱性樹脂からなるフィルムは、上記半導体チ
ップをモールド樹脂で覆って半導体装置を製造するとき
に、モールド樹脂と半導体チップとの剥離を防止するも
のである。剥離が防止されることによって、モールド樹
脂の厚みが薄い部分に多少の圧力が加えられても、クラ
ックが発生することはない。
フィルムやシートが半導体チップの表面に接着してい
る。この耐熱性樹脂からなるフィルムは、上記半導体チ
ップをモールド樹脂で覆って半導体装置を製造するとき
に、モールド樹脂と半導体チップとの剥離を防止するも
のである。剥離が防止されることによって、モールド樹
脂の厚みが薄い部分に多少の圧力が加えられても、クラ
ックが発生することはない。
【００１１】本願発明の実施の形態では、上記耐熱性樹
脂は、ポリイミドが好ましい。ポリイミドは、半導体チ
ップの代表的材料であるシリコンと接着性がよく、代表
的なモールド樹脂であるエポキシ樹脂とも接着性がよい
ものである。従って、半導体チップがモールド樹脂で覆
われたとき、ポリイミドは、モールド樹脂および半導体
チップにしっかり接着しており、両者が剥離するのを防
止することができる。
脂は、ポリイミドが好ましい。ポリイミドは、半導体チ
ップの代表的材料であるシリコンと接着性がよく、代表
的なモールド樹脂であるエポキシ樹脂とも接着性がよい
ものである。従って、半導体チップがモールド樹脂で覆
われたとき、ポリイミドは、モールド樹脂および半導体
チップにしっかり接着しており、両者が剥離するのを防
止することができる。
【００１２】本願発明の第２の側面によって提供される
半導体装置は、上記に記載されている半導体チップの実
装構造を有する半導体装置であって、上記半導体チップ
はモールド樹脂によって覆われており、この半導体チッ
プの表面の一部または全部に接着している耐熱性樹脂か
らなるフィルムまたはシートは、上記モールド樹脂にも
接着していることに特徴づけられる。
半導体装置は、上記に記載されている半導体チップの実
装構造を有する半導体装置であって、上記半導体チップ
はモールド樹脂によって覆われており、この半導体チッ
プの表面の一部または全部に接着している耐熱性樹脂か
らなるフィルムまたはシートは、上記モールド樹脂にも
接着していることに特徴づけられる。
【００１３】本願発明では、耐熱性樹脂からなるフィル
ムまたはシートは、半導体チップの表面に接着してお
り、さらに、モールド樹脂にも接着している。すでに述
べたように、この耐熱性樹脂フィルムは、モールド樹脂
が半導体チップから剥離することを防止する。モールド
樹脂は、耐熱性樹脂からなるフィルムを介して半導体チ
ップにしっかり接着しているので、外部から多少の応力
が加えられてもクラックが発生することはない。従っ
て、本願発明の半導体装置は、長期に渡って高品質を維
持することができる。
ムまたはシートは、半導体チップの表面に接着してお
り、さらに、モールド樹脂にも接着している。すでに述
べたように、この耐熱性樹脂フィルムは、モールド樹脂
が半導体チップから剥離することを防止する。モールド
樹脂は、耐熱性樹脂からなるフィルムを介して半導体チ
ップにしっかり接着しているので、外部から多少の応力
が加えられてもクラックが発生することはない。従っ
て、本願発明の半導体装置は、長期に渡って高品質を維
持することができる。
【００１４】本願発明の実施形態では、上記モールド樹
脂は、エポキシ樹脂であることが望ましい。エポキシ樹
脂は、強度的に優れた熱硬化性樹脂なので、半導体チッ
プをモールドするのに最適である。
脂は、エポキシ樹脂であることが望ましい。エポキシ樹
脂は、強度的に優れた熱硬化性樹脂なので、半導体チッ
プをモールドするのに最適である。
【００１５】本願発明の第３の側面によって提供される
半導体装置の製造方法は、複数の半導体チップをそれら
の厚み方向に重ねて半導体装置中間品とし、上記半導体
チップの表面の一部または全部に、耐熱性樹脂からなる
フィルムまたはシートを予め接着してから、半導体装置
中間品をモールド樹脂で覆ってパッケージすることに特
徴づけられる。
半導体装置の製造方法は、複数の半導体チップをそれら
の厚み方向に重ねて半導体装置中間品とし、上記半導体
チップの表面の一部または全部に、耐熱性樹脂からなる
フィルムまたはシートを予め接着してから、半導体装置
中間品をモールド樹脂で覆ってパッケージすることに特
徴づけられる。
【００１６】本願発明において、耐熱性樹脂からなるフ
ィルムまたはシートは、接着剤なしでも半導体チップの
表面に接着することができる。耐熱性樹脂からなるフィ
ルムを半導体チップの上にのせてから、熱を加えるだけ
で仮の接着が完了する。その後、モールド樹脂によるパ
ッケージによって、耐熱性樹脂からなるフィルムは、モ
ールド樹脂と半導体チップとに完全に接着する。このよ
うに、本願発明では、モールド樹脂にクラックが発生し
ないようにするために半導体装置中間品の位置を微調節
して、モールド樹脂の厚みを一定以上に保つことを考慮
する必要はない。
ィルムまたはシートは、接着剤なしでも半導体チップの
表面に接着することができる。耐熱性樹脂からなるフィ
ルムを半導体チップの上にのせてから、熱を加えるだけ
で仮の接着が完了する。その後、モールド樹脂によるパ
ッケージによって、耐熱性樹脂からなるフィルムは、モ
ールド樹脂と半導体チップとに完全に接着する。このよ
うに、本願発明では、モールド樹脂にクラックが発生し
ないようにするために半導体装置中間品の位置を微調節
して、モールド樹脂の厚みを一定以上に保つことを考慮
する必要はない。
【００１７】このように、本願発明では、モールド樹脂
と半導体チップとが、耐熱性フィルムを介して接着され
ている。この耐熱性フィルムの接着性は、モールド樹脂
に対しても、半導体チップに対しても良好である。この
ためモールド樹脂は、耐熱性フィルムを介して半導体チ
ップとしっかり接着されるので、半導体チップから剥離
することはない。モールド樹脂の厚みが薄い部分に応力
が加えられても、モールド樹脂と半導体チップとは耐熱
性フィルムを介して接着しているので、クラックが発生
することはない。従って、本願発明に係る半導体装置
は、長期に渡って品質を高く維持することができる。
と半導体チップとが、耐熱性フィルムを介して接着され
ている。この耐熱性フィルムの接着性は、モールド樹脂
に対しても、半導体チップに対しても良好である。この
ためモールド樹脂は、耐熱性フィルムを介して半導体チ
ップとしっかり接着されるので、半導体チップから剥離
することはない。モールド樹脂の厚みが薄い部分に応力
が加えられても、モールド樹脂と半導体チップとは耐熱
性フィルムを介して接着しているので、クラックが発生
することはない。従って、本願発明に係る半導体装置
は、長期に渡って品質を高く維持することができる。
【００１８】上記耐熱性フィルムは、接着剤なしでも半
導体チップに接着する。このため、半導体チップをモー
ルドー樹脂で覆う直前に、この耐熱性フィルムを単に半
導体チップに圧着してやれば良く、半導体装置を効率よ
く製造することができる。
導体チップに接着する。このため、半導体チップをモー
ルドー樹脂で覆う直前に、この耐熱性フィルムを単に半
導体チップに圧着してやれば良く、半導体装置を効率よ
く製造することができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して説明する。
て、添付図面を参照して説明する。
【００２０】図１は、本願発明に係る半導体チップの実
施構造を有する半導体装置中間品Ａの一実施例を示す要
部断面図である。図２は、図１に示す半導体装置中間品
Ａの分解斜視図である。
施構造を有する半導体装置中間品Ａの一実施例を示す要
部断面図である。図２は、図１に示す半導体装置中間品
Ａの分解斜視図である。
【００２１】図１に示される半導体装置中間品Ａは、３
つの半導体チップ２Ａ，２Ｂ，２Ｃ、耐熱性フィルム２
Ｄのそれぞれを、それらの厚み方向である上下方向に重
ねた状態で基板１に接合し、かつそれら３つの半導体チ
ップ２Ａ，２Ｂ，２Ｃのそれぞれに複数本のワイヤＷを
介して、上記基板１の導電配線部１０に接続した構造を
有している。本実施形態では、上記半導体チップ２Ａ，
２Ｂ，２Ｃのうち、最下層の半導体チップ２Ａを第１の
半導体チップ、中間層の半導体チップ２Ｂを第２の半導
体チップ、最上層の半導体チップ２Ｃを第３の半導体チ
ップと称している。
つの半導体チップ２Ａ，２Ｂ，２Ｃ、耐熱性フィルム２
Ｄのそれぞれを、それらの厚み方向である上下方向に重
ねた状態で基板１に接合し、かつそれら３つの半導体チ
ップ２Ａ，２Ｂ，２Ｃのそれぞれに複数本のワイヤＷを
介して、上記基板１の導電配線部１０に接続した構造を
有している。本実施形態では、上記半導体チップ２Ａ，
２Ｂ，２Ｃのうち、最下層の半導体チップ２Ａを第１の
半導体チップ、中間層の半導体チップ２Ｂを第２の半導
体チップ、最上層の半導体チップ２Ｃを第３の半導体チ
ップと称している。
【００２２】上記基板１は、薄肉の長尺帯状に形成され
た合成樹脂を基材とするフィルム状の基板である。基板
１の長手方向に延びる両側端部には、図２に示されるよ
うに、小径の孔１１が一定ピッチ間隔で多数設けられて
いる。孔１１は、基板１を所定の移送経路に沿って移送
するのに利用される。さらに、上記基板１には、この基
板１の厚み方向に貫通した開口孔１２が複数設けられて
いる。これら複数の開口孔１２は、一定間隔Ｌａを隔て
て、隣り合う２つの開口孔１２，１２が基板１の長手方
向に適当な間隔で複数並ぶように設けられている。上記
各組の開口孔１２，１２の間には、それらの各組の開口
孔１２，１２を仕切る帯状の補助片部１３が形成されて
いる。この補助片部１３は、第１の半導体チップ２Ａや
第２の半導体チップ２Ｂを基板１に接着するのに利用さ
れる。各開口孔１２は、例えば基板１に打ち抜きプレス
加工を施すことによって形成されるものである。第３の
半導体チップ２Ｃの表面には、耐熱性フィルム２Ｄが接
着される。
た合成樹脂を基材とするフィルム状の基板である。基板
１の長手方向に延びる両側端部には、図２に示されるよ
うに、小径の孔１１が一定ピッチ間隔で多数設けられて
いる。孔１１は、基板１を所定の移送経路に沿って移送
するのに利用される。さらに、上記基板１には、この基
板１の厚み方向に貫通した開口孔１２が複数設けられて
いる。これら複数の開口孔１２は、一定間隔Ｌａを隔て
て、隣り合う２つの開口孔１２，１２が基板１の長手方
向に適当な間隔で複数並ぶように設けられている。上記
各組の開口孔１２，１２の間には、それらの各組の開口
孔１２，１２を仕切る帯状の補助片部１３が形成されて
いる。この補助片部１３は、第１の半導体チップ２Ａや
第２の半導体チップ２Ｂを基板１に接着するのに利用さ
れる。各開口孔１２は、例えば基板１に打ち抜きプレス
加工を施すことによって形成されるものである。第３の
半導体チップ２Ｃの表面には、耐熱性フィルム２Ｄが接
着される。
【００２３】上記基板１の表面のうち、開口孔１２，１
２の両側方の２箇所の領域のそれぞれには、図１に示さ
れるように、導電配線部１０が設けられている。これら
導電配線部１０は、例えば銅箔等によって形成されてい
るが、それらの各一端には、ワイヤボンディング用のパ
ッド部１８が設けられている。符号１４で示される孔
は、後述する半導体装置を製造する工程において所定の
ハンダホールを導電配線部１０に導通させるためのスル
ーホールとして利用される孔である。
２の両側方の２箇所の領域のそれぞれには、図１に示さ
れるように、導電配線部１０が設けられている。これら
導電配線部１０は、例えば銅箔等によって形成されてい
るが、それらの各一端には、ワイヤボンディング用のパ
ッド部１８が設けられている。符号１４で示される孔
は、後述する半導体装置を製造する工程において所定の
ハンダホールを導電配線部１０に導通させるためのスル
ーホールとして利用される孔である。
【００２４】上記半導体チップ２Ａ〜２Ｃのそれぞれ
は、例えばＬＳＩチップやその他ＩＣチップとして構成
されたものであり、シリコンチップ上に所望の電子回路
を集積させて一体的に造り込んだものである。図１に示
されるように、第１の半導体チップ２Ａは、その主面２
０Ａが上向きとなる姿勢とされ、その主面２０Ａの一部
が接着剤層３０を介して上記補助部１３の下面に接着さ
れることにより基板１の下面側に実装されている。主面
２０Ａには、ワイヤボンディング用の電極２１が設けら
れているが、これら複数の電極２１は開口孔１２に対向
しており、その上方が基板１によって覆われない状態と
なっている。このため、上記複数の電極２１に対して
は、その上方からワイヤＷの一端部をボンディング可能
である。電極２１は、ワイヤボンディングに適するパッ
ド電極として形成されており、例えばアルミ製の電極と
されている。ただし、ワイヤＷとの導電接続性を良好に
するために、表面に金メッキが施されているのが好まし
い。これは、他の半導体チップ２Ｂ，２Ｃの電極２２，
２３についても同様である。
は、例えばＬＳＩチップやその他ＩＣチップとして構成
されたものであり、シリコンチップ上に所望の電子回路
を集積させて一体的に造り込んだものである。図１に示
されるように、第１の半導体チップ２Ａは、その主面２
０Ａが上向きとなる姿勢とされ、その主面２０Ａの一部
が接着剤層３０を介して上記補助部１３の下面に接着さ
れることにより基板１の下面側に実装されている。主面
２０Ａには、ワイヤボンディング用の電極２１が設けら
れているが、これら複数の電極２１は開口孔１２に対向
しており、その上方が基板１によって覆われない状態と
なっている。このため、上記複数の電極２１に対して
は、その上方からワイヤＷの一端部をボンディング可能
である。電極２１は、ワイヤボンディングに適するパッ
ド電極として形成されており、例えばアルミ製の電極と
されている。ただし、ワイヤＷとの導電接続性を良好に
するために、表面に金メッキが施されているのが好まし
い。これは、他の半導体チップ２Ｂ，２Ｃの電極２２，
２３についても同様である。
【００２５】第２の半導体チップ２Ｂは、電極２２が形
成されている主面２０Ｂが上向きとなる姿勢とされてお
り、その裏面が接着剤層３１を介して上記補助片部１３
の上面に接着されている。この第２の半導体チップ２Ｂ
は、第１の半導体チップ２Ａよりもその横幅が小さいも
のであり、第１の半導体チップ２Ａの電極２１の上方を
覆わない位置に配置されている。
成されている主面２０Ｂが上向きとなる姿勢とされてお
り、その裏面が接着剤層３１を介して上記補助片部１３
の上面に接着されている。この第２の半導体チップ２Ｂ
は、第１の半導体チップ２Ａよりもその横幅が小さいも
のであり、第１の半導体チップ２Ａの電極２１の上方を
覆わない位置に配置されている。
【００２６】第３の半導体チップ２Ｃは、電極２３が形
成されている主面２０Ｃが上向きとなる姿勢とされてお
り、その裏面が接着剤層３２を介して第２の半導体チッ
プ２Ｂの略中央部に接着されている。この第３の半導体
チップ２Ｃは、半導体チップ２Ｂよりもその横幅が小さ
いものであり、第２の半導体チップ２Ｂの電極２２の上
方を覆わない位置に配置されている。
成されている主面２０Ｃが上向きとなる姿勢とされてお
り、その裏面が接着剤層３２を介して第２の半導体チッ
プ２Ｂの略中央部に接着されている。この第３の半導体
チップ２Ｃは、半導体チップ２Ｂよりもその横幅が小さ
いものであり、第２の半導体チップ２Ｂの電極２２の上
方を覆わない位置に配置されている。
【００２７】耐熱性フィルム２Ｄは、第３の半導体チッ
プ２Ｃと略同じ大きさであり、半導体チップ２Ｃの表面
に接着している。耐熱性フィルム２Ｄと半導体チップ２
Ｃとは、接着剤層を介することなく、直接接着してい
る。先ず、耐熱性フィルム２Ｄと半導体チップ２Ｃとに
熱をかけることによって両者２Ｃ，２Ｄを仮圧着し、後
に半導体装置を製造する際、モールド樹脂で半導体装置
を成形してやれば、耐熱性フィルム２Ｄは半導体チップ
２Ｃに完全に接着することになる。
プ２Ｃと略同じ大きさであり、半導体チップ２Ｃの表面
に接着している。耐熱性フィルム２Ｄと半導体チップ２
Ｃとは、接着剤層を介することなく、直接接着してい
る。先ず、耐熱性フィルム２Ｄと半導体チップ２Ｃとに
熱をかけることによって両者２Ｃ，２Ｄを仮圧着し、後
に半導体装置を製造する際、モールド樹脂で半導体装置
を成形してやれば、耐熱性フィルム２Ｄは半導体チップ
２Ｃに完全に接着することになる。
【００２８】半導体チップ２Ａ〜２Ｃを基板１に接着す
る作業は、基板１を一定経路でその長手方向に移送させ
ながら、まず、その補助部片１３の上下両面に接着剤を
塗布する。その後、チップマウント装置を用いて半導体
チップ２Ａを補助部片１３の下面に接触させ、接着剤層
３１を介して接着させる。半導体チップ２Ｂ，２Ｃにつ
いては、予めこれら２つの半導体チップ２Ｂ，２Ｃどう
しを接着剤層３２を介して接着させておいてから、これ
らをひとつに纏めて、補助部片１３の上面にチップマウ
ント装置を用いて載置すればよい。半導体チップ２Ｂと
半導体チップ２Ｃとを予め接着させておけば、基板１へ
の半導体チップ２Ｂ，２Ｃの投入作業を同時に行うこと
ができ、その投入作業工程数を少なくできる。半導体チ
ップ２Ａ〜２Ｃの接着が完了したら、耐熱性フィルム２
Ｄを半導体チップ２Ｃの表面に載置する。その後、熱を
加えることによって、耐熱性フィルム２Ｄは、半導体チ
ップ２Ｃに接着される。
る作業は、基板１を一定経路でその長手方向に移送させ
ながら、まず、その補助部片１３の上下両面に接着剤を
塗布する。その後、チップマウント装置を用いて半導体
チップ２Ａを補助部片１３の下面に接触させ、接着剤層
３１を介して接着させる。半導体チップ２Ｂ，２Ｃにつ
いては、予めこれら２つの半導体チップ２Ｂ，２Ｃどう
しを接着剤層３２を介して接着させておいてから、これ
らをひとつに纏めて、補助部片１３の上面にチップマウ
ント装置を用いて載置すればよい。半導体チップ２Ｂと
半導体チップ２Ｃとを予め接着させておけば、基板１へ
の半導体チップ２Ｂ，２Ｃの投入作業を同時に行うこと
ができ、その投入作業工程数を少なくできる。半導体チ
ップ２Ａ〜２Ｃの接着が完了したら、耐熱性フィルム２
Ｄを半導体チップ２Ｃの表面に載置する。その後、熱を
加えることによって、耐熱性フィルム２Ｄは、半導体チ
ップ２Ｃに接着される。
【００２９】図３は、図１に示された半導体装置中間品
Ａを利用して製造された半導体装置Ｂの一実施例を示す
断面図である。図４は、その製造工程の一実施例を示す
断面図である。
Ａを利用して製造された半導体装置Ｂの一実施例を示す
断面図である。図４は、その製造工程の一実施例を示す
断面図である。
【００３０】図３に示す半導体装置Ｂを製造するには、
先ず、図４に示すように、半導体チップ２Ａ〜２Ｃおよ
び耐熱性フィルム２ＤやワイヤＷのボンディング箇所等
をモールド樹脂４によって覆う樹脂パッケージ作業を行
う。この樹脂パッケージ作業は、例えばトランスファ成
形によって行うことができる。モールド樹脂４として
は、例えば熱硬化性樹脂であるエポキシ樹脂を利用する
ことができる。パッケージ作業終了後は、基板１に設け
られている孔１４の下面開口部にハンダボール５′を接
着剤を用いて接着させた後に、このハンダボール５′を
加熱溶融させてから再硬化させる。ハンダボール５′を
溶融させると、その一部が上記孔１４内に流入して導電
配線部１０と導通することになり、溶融後はそのハンダ
自体の表面張力により再度ボール状となる。ボール状に
なった半田は、図３に示されるように、導電配線部１０
と導通する突起状の端子５となる。端子５を形成した後
には、基板１を適当な長さに切断する。
先ず、図４に示すように、半導体チップ２Ａ〜２Ｃおよ
び耐熱性フィルム２ＤやワイヤＷのボンディング箇所等
をモールド樹脂４によって覆う樹脂パッケージ作業を行
う。この樹脂パッケージ作業は、例えばトランスファ成
形によって行うことができる。モールド樹脂４として
は、例えば熱硬化性樹脂であるエポキシ樹脂を利用する
ことができる。パッケージ作業終了後は、基板１に設け
られている孔１４の下面開口部にハンダボール５′を接
着剤を用いて接着させた後に、このハンダボール５′を
加熱溶融させてから再硬化させる。ハンダボール５′を
溶融させると、その一部が上記孔１４内に流入して導電
配線部１０と導通することになり、溶融後はそのハンダ
自体の表面張力により再度ボール状となる。ボール状に
なった半田は、図３に示されるように、導電配線部１０
と導通する突起状の端子５となる。端子５を形成した後
には、基板１を適当な長さに切断する。
【００３１】このような一連の製造工程によれば、図３
に示すように、半導体チップ２Ａ〜２Ｃおよび耐熱性フ
ィルム２Ｄが重ねられた樹脂パッケージ型の半導体装置
Ｂが提供される。耐熱性フィルム２Ｄは、半導体チップ
２Ｃ、モールド樹脂４の両方に高い接着性を持つもので
ある。モールド樹脂４と半導体チップ２Ｃとは、耐熱性
フィルム２Ｄを介してしっかり接着しているので、モー
ルド樹脂４が半導体チップ２Ｃから剥離するようなこと
はない。このためモールド樹脂４が剥離して、その剥離
面からクラックが発生するのを防止することができる。
に示すように、半導体チップ２Ａ〜２Ｃおよび耐熱性フ
ィルム２Ｄが重ねられた樹脂パッケージ型の半導体装置
Ｂが提供される。耐熱性フィルム２Ｄは、半導体チップ
２Ｃ、モールド樹脂４の両方に高い接着性を持つもので
ある。モールド樹脂４と半導体チップ２Ｃとは、耐熱性
フィルム２Ｄを介してしっかり接着しているので、モー
ルド樹脂４が半導体チップ２Ｃから剥離するようなこと
はない。このためモールド樹脂４が剥離して、その剥離
面からクラックが発生するのを防止することができる。
【００３２】上記耐熱性フィルム２Ｄには、ポリイミド
フィルムがよく利用される。ポリイミドは耐熱性に優れ
ているだけではなく、代表的なモールド樹脂４であるエ
ポキシ樹脂、半導体チップ２Ａ〜２Ｃの代表的な材料で
あるシリコンとの接着性に優れている。但し、耐熱性樹
脂はポリイミドに限定する必要はなく、エポキシ樹脂お
よびシリコンとの接着性に優れていれば、他の耐熱性樹
脂に置き換えることは可能である。
フィルムがよく利用される。ポリイミドは耐熱性に優れ
ているだけではなく、代表的なモールド樹脂４であるエ
ポキシ樹脂、半導体チップ２Ａ〜２Ｃの代表的な材料で
あるシリコンとの接着性に優れている。但し、耐熱性樹
脂はポリイミドに限定する必要はなく、エポキシ樹脂お
よびシリコンとの接着性に優れていれば、他の耐熱性樹
脂に置き換えることは可能である。
【００３３】耐熱性フィルム２Ｄの代わりに、耐熱性シ
ートや耐熱性の皮膜を使用してもよい。エポキシ樹脂お
よびシリコンとの接着性に優れているものであれば、形
態にとらわれる必要はない。
ートや耐熱性の皮膜を使用してもよい。エポキシ樹脂お
よびシリコンとの接着性に優れているものであれば、形
態にとらわれる必要はない。
【００３４】上記実施例では、モールド樹脂４をエポキ
シ樹脂としているが、他の熱硬化性樹脂に置き換えるこ
とは可能である。モールド樹脂４は、強度的に優れたも
のであって、耐熱性フィルム２Ｄとの接着性に優れてい
れば他の熱硬化性樹脂であっても差し支えない。
シ樹脂としているが、他の熱硬化性樹脂に置き換えるこ
とは可能である。モールド樹脂４は、強度的に優れたも
のであって、耐熱性フィルム２Ｄとの接着性に優れてい
れば他の熱硬化性樹脂であっても差し支えない。
【００３５】次に、耐熱性フィルム２Ｄ、モールド樹脂
４および半導体チップ２Ｃの接着性を確認し、モールド
樹脂４にクラックが発生するか否かを調査するために、
上記操作に従って実際に半導体装置Ｂを製造した。以下
にその実施例を説明する。
４および半導体チップ２Ｃの接着性を確認し、モールド
樹脂４にクラックが発生するか否かを調査するために、
上記操作に従って実際に半導体装置Ｂを製造した。以下
にその実施例を説明する。
【００３６】〔実施例〕モールド樹脂４をエポキシ樹
脂、耐熱性フィルム２Ｄをポリイミドフィルムとし、シ
リコン材からなる半導体チップ２Ａ〜２Ｃを用い、上記
操作に従い半導体装置Ｂを製造した。耐熱性フィルム２
Ｄ上部のモールド樹脂４の厚みは薄いものであったが、
モールド樹脂４は耐熱性フィルム２Ｄを介して半導体チ
ップ２Ｃとしっかり接着していた。モールド樹脂４に
は、クラックは発生してはいなかった。
脂、耐熱性フィルム２Ｄをポリイミドフィルムとし、シ
リコン材からなる半導体チップ２Ａ〜２Ｃを用い、上記
操作に従い半導体装置Ｂを製造した。耐熱性フィルム２
Ｄ上部のモールド樹脂４の厚みは薄いものであったが、
モールド樹脂４は耐熱性フィルム２Ｄを介して半導体チ
ップ２Ｃとしっかり接着していた。モールド樹脂４に
は、クラックは発生してはいなかった。
【００３７】〔比較例〕これに対して、耐熱性フィルム
２Ｄであるポリイミドフィルムを用いず、その他の条件
を実施例と同一にして半導体装置Ｂを製造した。半導体
チップ２Ｃとモールド樹脂４とは剥離しており、モール
ド樹脂４の剥離面からクラックが発生していた。
２Ｄであるポリイミドフィルムを用いず、その他の条件
を実施例と同一にして半導体装置Ｂを製造した。半導体
チップ２Ｃとモールド樹脂４とは剥離しており、モール
ド樹脂４の剥離面からクラックが発生していた。
【００３８】以上の結果から、半導体チップ２Ｃとモー
ルド樹脂４とを接着する際に、耐熱性フィルム２Ｄであ
るポリイミドフィルムを介してやれば、両者は剥離せ
ず、モールド樹脂４にクラックが発生するのを防止でき
ることが確認された。
ルド樹脂４とを接着する際に、耐熱性フィルム２Ｄであ
るポリイミドフィルムを介してやれば、両者は剥離せ
ず、モールド樹脂４にクラックが発生するのを防止でき
ることが確認された。
【００３９】以上、本願発明の実施例を説明したが、本
願発明はこれらに限定されずに、種々変形することが可
能である。
願発明はこれらに限定されずに、種々変形することが可
能である。
【００４０】上記実施例では、耐熱性フィルム２Ｄを半
導体チップ２Ｃのみに接着しているが、他の半導体チッ
プ２Ａ，２Ｂに接着しても構わない。耐熱性フィルム２
Ｄを半導体チップ２Ａ，２Ｂにも接着することによっ
て、接着モールド樹脂４の剥離をより完全に防止するこ
とができる。
導体チップ２Ｃのみに接着しているが、他の半導体チッ
プ２Ａ，２Ｂに接着しても構わない。耐熱性フィルム２
Ｄを半導体チップ２Ａ，２Ｂにも接着することによっ
て、接着モールド樹脂４の剥離をより完全に防止するこ
とができる。
【００４１】このように、本願発明は、特許請求の範囲
に含まれる限度内で種々の変形を施すことも可能であ
り、その中には各構成要素を均等物で置換したものも含
まれる。
に含まれる限度内で種々の変形を施すことも可能であ
り、その中には各構成要素を均等物で置換したものも含
まれる。
【図１】本願発明に係る半導体チップの実装構造を有す
る半導体装置中間品の一実施例を示す要部断面図であ
る。
る半導体装置中間品の一実施例を示す要部断面図であ
る。
【図２】図１に示される半導体装置中間品の分解斜視図
である。
である。
【図３】図１に示された半導体装置中間品を利用して製
造された半導体装置の一実施例を示す断面図である。
造された半導体装置の一実施例を示す断面図である。
【図４】図３に示される半導体装置の製造工程の一実施
例を示す断面図である。
例を示す断面図である。
【図５】従来の半導体チップの実装構造の一例を示す説
明図である。
明図である。
【図６】従来の半導体装置の一例を示す断面図である。
１ 基板 ２Ａ 第１の半導体チップ ２Ｂ 第２の半導体チップ ２Ｃ 第３の半導体チップ ２Ｄ 耐熱性フィルム １０ 導電配線部 １８ パッド部 ２１ 電極 ２２ 電極 ２３ 電極 Ｗ ワイヤ Ａ 半導体装置中間品 Ｂ 半導体装置
Claims (5)
- 【請求項１】 複数の半導体チップがそれらの厚み方向
に重ねられている半導体チップの実装構造であって、上
記半導体チップの表面の一部または全部に、耐熱性樹脂
からなるフィルムまたはシートが接着していることを特
徴とする、半導体チップの実装構造。 - 【請求項２】 上記耐熱性樹脂は、ポリイミドであるこ
とを特徴とする、請求項１に記載の半導体チップの実装
構造。 - 【請求項３】 請求項１または２に記載の半導体チップ
の実装構造を有する半導体装置であって、 上記半導体チップはモールド樹脂によって覆われてお
り、この半導体チップの表面の一部または全部に接着し
ている耐熱性樹脂からなるフィルムまたはシートは、上
記モールド樹脂にも接着していることを特徴とする、半
導体装置。 - 【請求項４】 上記モールド樹脂は、エポキシ樹脂であ
ることを特徴とする、請求項３に記載の半導体装置。 - 【請求項５】 複数の半導体チップをそれらの厚み方向
に重ねて半導体装置中間品とし、上記半導体チップの表
面の一部または全部に、耐熱性樹脂からなるフィルムま
たはシートを予め接着してから、半導体装置中間品をモ
ールド樹脂で覆ってパッケージすることを特徴とする、
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9331596A JPH11163253A (ja) | 1997-12-02 | 1997-12-02 | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9331596A JPH11163253A (ja) | 1997-12-02 | 1997-12-02 | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163253A true JPH11163253A (ja) | 1999-06-18 |
Family
ID=18245426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9331596A Pending JPH11163253A (ja) | 1997-12-02 | 1997-12-02 | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662567A2 (en) * | 2004-11-30 | 2006-05-31 | STMicroelectronics Asia Pacific Pte Ltd. | Simplified multichip packaging and package design |
| JP2007288189A (ja) * | 2006-04-17 | 2007-11-01 | Stats Chippac Ltd | マルチチップパッケージシステム |
| JP2008205143A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体装置とそれを用いた半導体モジュール |
-
1997
- 1997-12-02 JP JP9331596A patent/JPH11163253A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662567A2 (en) * | 2004-11-30 | 2006-05-31 | STMicroelectronics Asia Pacific Pte Ltd. | Simplified multichip packaging and package design |
| EP1662567A3 (en) * | 2004-11-30 | 2009-09-16 | STMicroelectronics Asia Pacific Pte Ltd. | Simplified multichip packaging and package design |
| US7816182B2 (en) | 2004-11-30 | 2010-10-19 | Stmicroelectronics Asia Pacific Pte. Ltd. | Simplified multichip packaging and package design |
| JP2007288189A (ja) * | 2006-04-17 | 2007-11-01 | Stats Chippac Ltd | マルチチップパッケージシステム |
| KR101364729B1 (ko) * | 2006-04-17 | 2014-02-20 | 스태츠 칩팩 엘티디 | 멀티칩 패키지 시스템 |
| JP2008205143A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体装置とそれを用いた半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39603E1 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
| US6271056B1 (en) | Stacked semiconductor package and method of fabrication | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US6469370B1 (en) | Semiconductor device and method of production of the semiconductor device | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| EP0513521B1 (en) | Method of forming a planarized thin film surface covered wire bonded semiconductor package | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8900993B2 (en) | Semiconductor device sealed in a resin section and method for manufacturing the same | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JPH1065096A (ja) | 積層型半導体パッケージ及びその製造方法 | |
| US5757068A (en) | Carrier film with peripheral slits | |
| US6955944B2 (en) | Fabrication method for a semiconductor CSP type package | |
| US8193643B2 (en) | Semiconductor device and method for fabricating the same | |
| US10943857B2 (en) | Substrate with multi-layer resin structure and semiconductor device including the substrate | |
| US20050263482A1 (en) | Method of manufacturing circuit device | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3165959B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| JP3476383B2 (ja) | 半導体積層パッケージ | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPH11163253A (ja) | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 | |
| JP4218337B2 (ja) | 半導体装置の製造方法 | |
| JPH11121496A (ja) | 半導体チップの実装構造および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041004 |
|
| A521 | Written amendment |
Effective date: 20041202 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20050328 Free format text: JAPANESE INTERMEDIATE CODE: A02 |