JP3165959B2 - 半導体チップの実装構造および半導体装置 - Google Patents
半導体チップの実装構造および半導体装置Info
- Publication number
- JP3165959B2 JP3165959B2 JP27270297A JP27270297A JP3165959B2 JP 3165959 B2 JP3165959 B2 JP 3165959B2 JP 27270297 A JP27270297 A JP 27270297A JP 27270297 A JP27270297 A JP 27270297A JP 3165959 B2 JP3165959 B2 JP 3165959B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- support member
- terminal
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【技術分野】本願発明は、複数の半導体チップを上下厚
み方向に積み重ねた状態で所望の基板などに実装するこ
とにより半導体チップの実装密度を高めるための技術、
すなわちいわゆるチップ・オン・チップと称される構造
を採用することによって、複数の半導体チップを高密度
に実装するための技術に関する。
み方向に積み重ねた状態で所望の基板などに実装するこ
とにより半導体チップの実装密度を高めるための技術、
すなわちいわゆるチップ・オン・チップと称される構造
を採用することによって、複数の半導体チップを高密度
に実装するための技術に関する。
【０００２】
【従来の技術】周知のとおり、複数の半導体チップを用
いて所望の電子回路や半導体装置を製造する場合、半導
体チップの実装密度を高めることによって、電子回路や
半導体装置全体の小型化を図ることが強く要請される場
合が多い。この場合、複数の半導体チップを基板上に平
面的に配列しただけでは、その実装密度を高める上で一
定の限界がある。また、複数の半導体チップをワンチッ
プ化することは、半導体チップの製造作業が煩雑化する
ために、その製造コストは著しく高価となる。このた
め、従来では、半導体チップの実装密度を高める手段と
して、たとえば特開平２−７４０４６号公報に記載され
ているいわゆるチップ・オン・チップと称される構造を
採用した手段がある。この手段は、本願の図１７に示す
ように、たとえば２つの半導体チップ９ａ，９ｂを基板
９０に実装する場合に、これら２つの半導体チップ９
ａ，９ｂを上下に積み重ねる手段である。また、上記基
板９０には、有底状の凹部９１が形成されており、この
凹部９１の底面部に下側の半導体チップ９ａが実装され
ている。
いて所望の電子回路や半導体装置を製造する場合、半導
体チップの実装密度を高めることによって、電子回路や
半導体装置全体の小型化を図ることが強く要請される場
合が多い。この場合、複数の半導体チップを基板上に平
面的に配列しただけでは、その実装密度を高める上で一
定の限界がある。また、複数の半導体チップをワンチッ
プ化することは、半導体チップの製造作業が煩雑化する
ために、その製造コストは著しく高価となる。このた
め、従来では、半導体チップの実装密度を高める手段と
して、たとえば特開平２−７４０４６号公報に記載され
ているいわゆるチップ・オン・チップと称される構造を
採用した手段がある。この手段は、本願の図１７に示す
ように、たとえば２つの半導体チップ９ａ，９ｂを基板
９０に実装する場合に、これら２つの半導体チップ９
ａ，９ｂを上下に積み重ねる手段である。また、上記基
板９０には、有底状の凹部９１が形成されており、この
凹部９１の底面部に下側の半導体チップ９ａが実装され
ている。
【０００３】上述したいわゆるチップ・オン・チップの
構造を採用する場合には、２つの半導体チップ９ａ，９
ｂのそれぞれの端子９２，９３を基板９０の端子９４に
対して適切に導電接続できるようにすることが要請され
る。一般に、２つの端子間を金線などのワイヤを用いて
導電接続する場合には、それら２つの端子間の高低差が
小さいほど、端子に対するワイヤの密着性を高めること
ができ、接続不良を少なくすることができる。また、一
般的なワイヤボンダーのキャピラリの上下方向の最大移
動ストロークは、基準高さから±３００μｍ程度のスト
ローク範囲内に設定されているのが通例である。したが
って、上記図１７に示した構造においては、ワイヤボン
ダーを用いたワイヤ接続作業を適切に行う観点からする
と、上側の半導体チップ９ｂの端子９３と基板９０の端
子９４との高低差Ｈ１をできる限り小さくすることが要
請される。また、チップ・オン・チップの構造を採用し
た場合には、半導体チップを上下に重ねた部分の全体の
厚みができる限り大きくならないようにすることも要請
される。
構造を採用する場合には、２つの半導体チップ９ａ，９
ｂのそれぞれの端子９２，９３を基板９０の端子９４に
対して適切に導電接続できるようにすることが要請され
る。一般に、２つの端子間を金線などのワイヤを用いて
導電接続する場合には、それら２つの端子間の高低差が
小さいほど、端子に対するワイヤの密着性を高めること
ができ、接続不良を少なくすることができる。また、一
般的なワイヤボンダーのキャピラリの上下方向の最大移
動ストロークは、基準高さから±３００μｍ程度のスト
ローク範囲内に設定されているのが通例である。したが
って、上記図１７に示した構造においては、ワイヤボン
ダーを用いたワイヤ接続作業を適切に行う観点からする
と、上側の半導体チップ９ｂの端子９３と基板９０の端
子９４との高低差Ｈ１をできる限り小さくすることが要
請される。また、チップ・オン・チップの構造を採用し
た場合には、半導体チップを上下に重ねた部分の全体の
厚みができる限り大きくならないようにすることも要請
される。
【０００４】そこで、上記図１７に示す構造を考察して
みると、上記構造では、基板９０に形成した凹部９１内
に下側の半導体チップ９ａを配置させている。このた
め、上記構造では、図１８に示すように、基板９０ａの
フラットな上面に２つの半導体チップ９ｃ，９ｄを実装
した場合と比較すると、上記凹部９１の深さ寸法Ｓだ
け、全体の厚みを薄くすることができる利点が得られ
る。また、上側の半導体チップ９ｂの端子９３と基板９
０の端子９４との高低差Ｈ１についても、図１８に示す
構造の高さＨ２よりも小さくすることができる。
みると、上記構造では、基板９０に形成した凹部９１内
に下側の半導体チップ９ａを配置させている。このた
め、上記構造では、図１８に示すように、基板９０ａの
フラットな上面に２つの半導体チップ９ｃ，９ｄを実装
した場合と比較すると、上記凹部９１の深さ寸法Ｓだ
け、全体の厚みを薄くすることができる利点が得られ
る。また、上側の半導体チップ９ｂの端子９３と基板９
０の端子９４との高低差Ｈ１についても、図１８に示す
構造の高さＨ２よりも小さくすることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の手段では、次のような不具合を生じていた。
来の手段では、次のような不具合を生じていた。
【０００６】第１に、上記従来の手段では、基板９０の
凹部９１の底面部分に下側の半導体チップ９ａを実装す
る手段であるために、基板９０には有底状の凹部９１を
形成する必要があり、その凹部９１の形成作業が煩雑な
ものとなっていた。より具体的には、上記凹部９１は、
その底部が閉じている必要があるために、貫通孔とは異
なり、打ち抜きプレスなどによって簡単に形成すること
は困難であり、たとえば貫通孔を形成した後にその貫通
孔の底部開口部を塞ぐ処理を施したり、あるいは基板表
面にマスクを施してからその基板にエッチング処理を施
すといった面倒な作業を行う必要がある。その結果、従
来では、基板９０の加工コストが嵩み、半導体チップを
用いて構成される半導体装置や電子回路などの製造コス
トが高価となる不具合があった。
凹部９１の底面部分に下側の半導体チップ９ａを実装す
る手段であるために、基板９０には有底状の凹部９１を
形成する必要があり、その凹部９１の形成作業が煩雑な
ものとなっていた。より具体的には、上記凹部９１は、
その底部が閉じている必要があるために、貫通孔とは異
なり、打ち抜きプレスなどによって簡単に形成すること
は困難であり、たとえば貫通孔を形成した後にその貫通
孔の底部開口部を塞ぐ処理を施したり、あるいは基板表
面にマスクを施してからその基板にエッチング処理を施
すといった面倒な作業を行う必要がある。その結果、従
来では、基板９０の加工コストが嵩み、半導体チップを
用いて構成される半導体装置や電子回路などの製造コス
トが高価となる不具合があった。
【０００７】第２に、上記従来の手段では、２つの半導
体チップ９ａ，９ｂの実装箇所の全体の厚み寸法は、こ
れら２つの半導体チップ９ａ，９ｂの厚みを合計した値
ではなく、常に、その値に凹部９１の底部の肉厚ｔを加
えた値となる。したがって、従来では、半導体チップの
実装箇所の全体の厚みを小さくする上で、未だ改善の余
地があった。
体チップ９ａ，９ｂの実装箇所の全体の厚み寸法は、こ
れら２つの半導体チップ９ａ，９ｂの厚みを合計した値
ではなく、常に、その値に凹部９１の底部の肉厚ｔを加
えた値となる。したがって、従来では、半導体チップの
実装箇所の全体の厚みを小さくする上で、未だ改善の余
地があった。
【０００８】第３に、上記従来の手段では、基板９０の
肉厚が薄い場合には、必然的に凹部９１の深さは浅くな
ってしまう。しかも、その深さ寸法は基板９０の肉厚よ
りも小さくならざるを得ない。したがって、従来では、
基板９０の厚みがある程度薄くなると、もはや凹部９１
を形成することによって、２つの半導体チップ９ａ，９
ｂの高さを基板９０に対して充分に低くすることは期待
できなくなる。その結果、従来では、たとえば基板９０
として薄肉の部材を用いた場合には、上側の半導体チッ
プ９ｂの端子９３の高さを低くできず、その端子９３と
基板９０の端子９４とを適切にワイヤ接続することが困
難となる場合があった。このような不具合は、２つの半
導体チップ９ａ，９ｂとは別体の半導体チップを、上側
の半導体チップ９ｂの上にさらに重ねて実装し、その最
上部分に位置する半導体チップを基板の端子にワイヤ接
続するような場合には、より顕著となっていた。
肉厚が薄い場合には、必然的に凹部９１の深さは浅くな
ってしまう。しかも、その深さ寸法は基板９０の肉厚よ
りも小さくならざるを得ない。したがって、従来では、
基板９０の厚みがある程度薄くなると、もはや凹部９１
を形成することによって、２つの半導体チップ９ａ，９
ｂの高さを基板９０に対して充分に低くすることは期待
できなくなる。その結果、従来では、たとえば基板９０
として薄肉の部材を用いた場合には、上側の半導体チッ
プ９ｂの端子９３の高さを低くできず、その端子９３と
基板９０の端子９４とを適切にワイヤ接続することが困
難となる場合があった。このような不具合は、２つの半
導体チップ９ａ，９ｂとは別体の半導体チップを、上側
の半導体チップ９ｂの上にさらに重ねて実装し、その最
上部分に位置する半導体チップを基板の端子にワイヤ接
続するような場合には、より顕著となっていた。
【０００９】本願発明は、このような事情のもとで考え
出されたものであって、いわゆるチップ・オン・チップ
の構造を採用して半導体チップの高密度実装を図る場合
に、基板などの半導体チップを支持するための支持部材
に面倒な加工を施す必要性をなくして、全体の薄型化や
半導体チップの導電接続作業の適正化などが適切に図れ
るようにすることをその課題としている。
出されたものであって、いわゆるチップ・オン・チップ
の構造を採用して半導体チップの高密度実装を図る場合
に、基板などの半導体チップを支持するための支持部材
に面倒な加工を施す必要性をなくして、全体の薄型化や
半導体チップの導電接続作業の適正化などが適切に図れ
るようにすることをその課題としている。
【００１０】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１１】本願発明の第１の側面によって提供される
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、第１の半導体チップの上に第２の半導体チップを重
ねた状態で所望の支持部材に実装されている、半導体チ
ップの実装構造であって、上記第１の半導体チップは、
その主面が上向きとされて上記支持部材の下面側に配置
されているとともに、上記支持部材には、上記第１の半
導体チップの端子の上方がこの支持部材によって覆われ
ないようにこの支持部材の厚み方向に貫通した開口孔が
設けられており、かつ上記第２の半導体チップは、その
主面が上向きとされて上記第１の半導体チップの端子を
覆わないように配されていることを特徴としている。
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、第１の半導体チップの上に第２の半導体チップを重
ねた状態で所望の支持部材に実装されている、半導体チ
ップの実装構造であって、上記第１の半導体チップは、
その主面が上向きとされて上記支持部材の下面側に配置
されているとともに、上記支持部材には、上記第１の半
導体チップの端子の上方がこの支持部材によって覆われ
ないようにこの支持部材の厚み方向に貫通した開口孔が
設けられており、かつ上記第２の半導体チップは、その
主面が上向きとされて上記第１の半導体チップの端子を
覆わないように配されていることを特徴としている。
【００１２】上記第１の半導体チップと上記第２の半導
体チップとのそれぞれの端子は、上記支持部材の上面に
設けられている端子とワイヤ接続されている構成とする
ことができる。
体チップとのそれぞれの端子は、上記支持部材の上面に
設けられている端子とワイヤ接続されている構成とする
ことができる。
【００１３】このような構成によれば、第１の半導体チ
ップは、支持部材の下面側に配置されているものの、こ
の第１の半導体チップの端子の上方が、支持部材や第２
の半導体チップによって覆われないようにできる。した
がって、第１の半導体チップを支持部材の下面側に配置
させたからといって、これに原因して第１の半導体チッ
プと支持部材に設けられている端子との導通接続が困難
になるといった不具合を回避することができ、第１の半
導体チップや第２の半導体チップに対する電気的な接続
を適切に図ることができる。
ップは、支持部材の下面側に配置されているものの、こ
の第１の半導体チップの端子の上方が、支持部材や第２
の半導体チップによって覆われないようにできる。した
がって、第１の半導体チップを支持部材の下面側に配置
させたからといって、これに原因して第１の半導体チッ
プと支持部材に設けられている端子との導通接続が困難
になるといった不具合を回避することができ、第１の半
導体チップや第２の半導体チップに対する電気的な接続
を適切に図ることができる。
【００１４】本願発明では、第１の半導体チップを支持
部材の下面側に配置しているために、この第１の半導体
チップの下方には支持部材が存在しない構造にすること
ができ、第１の半導体チップや第２の半導体チップの実
装箇所の全体の厚みを小さくすることができる。すなわ
ち、支持部材の有底状の凹部の底面部分に半導体チップ
を実装していた従来の手段では、その支持部材の底面部
分の厚み分だけ半導体チップの実装箇所の全体の厚みが
常に大きくなっていたが、本願発明ではそのようなこと
を回避することができる。したがって、全体の厚みを小
さくする上で、従来よりも有利となる。
部材の下面側に配置しているために、この第１の半導体
チップの下方には支持部材が存在しない構造にすること
ができ、第１の半導体チップや第２の半導体チップの実
装箇所の全体の厚みを小さくすることができる。すなわ
ち、支持部材の有底状の凹部の底面部分に半導体チップ
を実装していた従来の手段では、その支持部材の底面部
分の厚み分だけ半導体チップの実装箇所の全体の厚みが
常に大きくなっていたが、本願発明ではそのようなこと
を回避することができる。したがって、全体の厚みを小
さくする上で、従来よりも有利となる。
【００１５】本願発明では、第１の半導体チップを支持
部材の上面よりも低い位置へ確実に配置することが可能
となり、従来とは異なり、支持部材の肉厚が薄くなった
場合に第１の半導体チップや第２の半導体チップの高さ
を低くすることが困難になるといったことを生じないよ
うにすることができる。したがって、本願発明では、第
２の半導体チップの端子と支持部材の上面に設けられて
いる端子との高低差を小さくすることができる。その結
果、それらの端子をワイヤボンディング作業を採用して
結線接続するような場合には、その作業を適切に行うこ
とができる。
部材の上面よりも低い位置へ確実に配置することが可能
となり、従来とは異なり、支持部材の肉厚が薄くなった
場合に第１の半導体チップや第２の半導体チップの高さ
を低くすることが困難になるといったことを生じないよ
うにすることができる。したがって、本願発明では、第
２の半導体チップの端子と支持部材の上面に設けられて
いる端子との高低差を小さくすることができる。その結
果、それらの端子をワイヤボンディング作業を採用して
結線接続するような場合には、その作業を適切に行うこ
とができる。
【００１６】支持部材の開口孔は、従来の有底状の凹部
とは異なり、支持部材の厚み方向に貫通している。した
がって、この開口孔は、たとえば支持部材に打ち抜きプ
レス加工を施すといった簡単な作業工程によって非常に
簡易に、かつ迅速に形成することができる。その結果、
従来と比較すると、支持部材の加工作業が簡単になる分
だけ、その加工コストを下げることができ、全体の製造
コストを低減化することもできる。
とは異なり、支持部材の厚み方向に貫通している。した
がって、この開口孔は、たとえば支持部材に打ち抜きプ
レス加工を施すといった簡単な作業工程によって非常に
簡易に、かつ迅速に形成することができる。その結果、
従来と比較すると、支持部材の加工作業が簡単になる分
だけ、その加工コストを下げることができ、全体の製造
コストを低減化することもできる。
【００１７】上記支持部材としては、薄肉の合成樹脂製
フィルムに導電配線部を形成しているフィルム状の基
板、金属製のリードフレーム、または表面に導電配線部
を形成している板状の基板を用いることができる。
フィルムに導電配線部を形成しているフィルム状の基
板、金属製のリードフレーム、または表面に導電配線部
を形成している板状の基板を用いることができる。
【００１８】また、上記第２の半導体チップの上には、
この第２の半導体チップと上記第１の半導体チップとは
別体の１または複数の他の半導体チップがさらに重ねて
設けられている構成とすることもできる。
この第２の半導体チップと上記第１の半導体チップとは
別体の１または複数の他の半導体チップがさらに重ねて
設けられている構成とすることもできる。
【００１９】本願発明の第２の側面によって提供される
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、第１の半導体チップの上に第２の半導体チップを重
ねた状態で所望の支持部材に実装されている、半導体チ
ップの実装構造であって、上記第１の半導体チップは、
その主面が上向きとされて上記支持部材の下面側に配置
されているとともに、上記支持部材には、上記第１の半
導体チップの端子の上方がこの支持部材によって覆われ
ないようにこの支持部材の厚み方向に貫通した開口孔が
設けられており、かつ上記第２の半導体チップは、その
主面が下向きにされてその端子が上記第１の半導体チッ
プの端子に導通接続されていることを特徴としている。
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、第１の半導体チップの上に第２の半導体チップを重
ねた状態で所望の支持部材に実装されている、半導体チ
ップの実装構造であって、上記第１の半導体チップは、
その主面が上向きとされて上記支持部材の下面側に配置
されているとともに、上記支持部材には、上記第１の半
導体チップの端子の上方がこの支持部材によって覆われ
ないようにこの支持部材の厚み方向に貫通した開口孔が
設けられており、かつ上記第２の半導体チップは、その
主面が下向きにされてその端子が上記第１の半導体チッ
プの端子に導通接続されていることを特徴としている。
【００２０】上記第１の半導体チップと第２の半導体チ
ップとのいずれか一方は、上記支持部材に設けられてい
る端子と電気的に接続されている構成とすることができ
る。
ップとのいずれか一方は、上記支持部材に設けられてい
る端子と電気的に接続されている構成とすることができ
る。
【００２１】このような構成によれば、第１の半導体チ
ップと第２の半導体チップとのいずれか一方のみを支持
部材の端子に接続すればよく、第１の半導体チップと第
２の半導体チップとのそれぞれを支持部材の端子に個別
に接続させる必要がなくなる。したがって、それらの接
続作業を容易にすることができる。
ップと第２の半導体チップとのいずれか一方のみを支持
部材の端子に接続すればよく、第１の半導体チップと第
２の半導体チップとのそれぞれを支持部材の端子に個別
に接続させる必要がなくなる。したがって、それらの接
続作業を容易にすることができる。
【００２２】本願発明の好ましい実施の形態において
は、上記支持部材の端子は、上記支持部材の開口孔の縁
部からこの開口孔の内側方向に突出するタブ状の端子で
あり、かつ上記第１の半導体チップと第２の半導体チッ
プとのいずれか一方には、上記タブ状の端子に電気的に
導通して接続される端子が設けられている構成とするこ
とができる。
は、上記支持部材の端子は、上記支持部材の開口孔の縁
部からこの開口孔の内側方向に突出するタブ状の端子で
あり、かつ上記第１の半導体チップと第２の半導体チッ
プとのいずれか一方には、上記タブ状の端子に電気的に
導通して接続される端子が設けられている構成とするこ
とができる。
【００２３】このような構成によれば、第１の半導体チ
ップと第２の半導体チップとのいずれか一方についての
所定の導通接続を簡単に行うことが可能となる。
ップと第２の半導体チップとのいずれか一方についての
所定の導通接続を簡単に行うことが可能となる。
【００２４】本願発明の他の好ましい実施の形態におい
ては、上記第１の半導体チップと第２の半導体チップと
は、上記開口孔の外周縁をその上下から挟むようにして
その外周縁の下面と上面とにそれぞれ接着されている。
ては、上記第１の半導体チップと第２の半導体チップと
は、上記開口孔の外周縁をその上下から挟むようにして
その外周縁の下面と上面とにそれぞれ接着されている。
【００２５】このような構成によれば、第１の半導体チ
ップや第２の半導体チップの双方を支持部材に対して確
実かつ強固に接着することが可能となる。
ップや第２の半導体チップの双方を支持部材に対して確
実かつ強固に接着することが可能となる。
【００２６】本願発明の他の好ましい実施の形態におい
ては、上記第１の半導体チップと第２の半導体チップと
は互いに接合されており、かつそれらのいずれか一方の
みが上記支持部材に接着されている。
ては、上記第１の半導体チップと第２の半導体チップと
は互いに接合されており、かつそれらのいずれか一方の
みが上記支持部材に接着されている。
【００２７】このような構成によれば、第１の半導体チ
ップと第２の半導体チップとのいずれか一方のみが支持
部材に接着されているに過ぎないものの、それら第１の
半導体チップと第２の半導体チップとは互いに接合され
ているために、これら２つの半導体チップの双方を支持
部材に対して適切に実装しておくことができる。上記構
成では、第１の半導体チップと第２の半導体チップとの
いずれか一方のみを支持部材に接着させればよいから、
それらの双方を支持部材に接着させる手段と比較する
と、支持部材に対する半導体チップの実装作業を簡略化
することができ、半導体チップの実装作業の効率を高め
ることが可能となる。
ップと第２の半導体チップとのいずれか一方のみが支持
部材に接着されているに過ぎないものの、それら第１の
半導体チップと第２の半導体チップとは互いに接合され
ているために、これら２つの半導体チップの双方を支持
部材に対して適切に実装しておくことができる。上記構
成では、第１の半導体チップと第２の半導体チップとの
いずれか一方のみを支持部材に接着させればよいから、
それらの双方を支持部材に接着させる手段と比較する
と、支持部材に対する半導体チップの実装作業を簡略化
することができ、半導体チップの実装作業の効率を高め
ることが可能となる。
【００２８】本願発明の第３の側面によって提供される
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、その第１の半導体チップの上に第２の半導体チップ
を重ねた状態で所望の支持部材に実装されている、半導
体チップの実装構造であって、上記第１の半導体チップ
は、その主面が上向きとされて上記支持部材の下面側に
配置されているとともに、上記支持部材には、上記第１
の半導体チップの端子の上方がこの支持部材によって覆
われないようにこの支持部材の厚み方向に貫通した複数
の開口孔が設けられていることにより、これら複数の開
口孔どうしの間を仕切る補助片部が形成されており、か
つ上記第１の半導体チップと第２の半導体チップとは、
上記補助片部をその上下から挟むようにしてこの補助片
部の下面と上面とにそれぞれ接着されていることを特徴
としている。
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、その第１の半導体チップの上に第２の半導体チップ
を重ねた状態で所望の支持部材に実装されている、半導
体チップの実装構造であって、上記第１の半導体チップ
は、その主面が上向きとされて上記支持部材の下面側に
配置されているとともに、上記支持部材には、上記第１
の半導体チップの端子の上方がこの支持部材によって覆
われないようにこの支持部材の厚み方向に貫通した複数
の開口孔が設けられていることにより、これら複数の開
口孔どうしの間を仕切る補助片部が形成されており、か
つ上記第１の半導体チップと第２の半導体チップとは、
上記補助片部をその上下から挟むようにしてこの補助片
部の下面と上面とにそれぞれ接着されていることを特徴
としている。
【００２９】本願発明の第４の側面によって提供される
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、その第１の半導体チップの上に第２の半導体チップ
を重ねた状態で所望の支持部材に実装されている、半導
体チップの実装構造であって、上記第１の半導体チップ
は、その主面が上向きとされて上記支持部材の下面側に
配置されており、上記支持部材には、上記第１の半導体
チップの端子の上方がこの支持部材によって覆われない
ようにこの支持部材の厚み方向に貫通した開口孔が設け
られているとともに、この開口孔の周縁部の一部分から
この開口孔の内側方向へ延びる補助片部が形成されてお
り、かつ上記第１の半導体チップと第２の半導体チップ
とは、上記補助片部をその上下から挟むようにしてこの
補助片部の下面と上面とにそれぞれ接着されていること
を特徴としている。
半導体チップの実装構造は、端子を備えた主面をそれぞ
れ有する第１の半導体チップおよび第２の半導体チップ
が、その第１の半導体チップの上に第２の半導体チップ
を重ねた状態で所望の支持部材に実装されている、半導
体チップの実装構造であって、上記第１の半導体チップ
は、その主面が上向きとされて上記支持部材の下面側に
配置されており、上記支持部材には、上記第１の半導体
チップの端子の上方がこの支持部材によって覆われない
ようにこの支持部材の厚み方向に貫通した開口孔が設け
られているとともに、この開口孔の周縁部の一部分から
この開口孔の内側方向へ延びる補助片部が形成されてお
り、かつ上記第１の半導体チップと第２の半導体チップ
とは、上記補助片部をその上下から挟むようにしてこの
補助片部の下面と上面とにそれぞれ接着されていること
を特徴としている。
【００３０】このような構成によれば、第１の半導体チ
ップや第２の半導体チップを支持部材の補助片部に対し
てその上下から挟み付けたかたちで接着することができ
るために、それら第１の半導体チップや第２の半導体チ
ップを支持部材に対して確実かつ強固に接着することが
可能となる。したがって、支持部材に対する第１の半導
体チップや第２の半導体チップの接合強度を高める上で
好ましい。
ップや第２の半導体チップを支持部材の補助片部に対し
てその上下から挟み付けたかたちで接着することができ
るために、それら第１の半導体チップや第２の半導体チ
ップを支持部材に対して確実かつ強固に接着することが
可能となる。したがって、支持部材に対する第１の半導
体チップや第２の半導体チップの接合強度を高める上で
好ましい。
【００３１】本願発明の第５の側面によれば、半導体装
置が提供される。この半導体装置は、本願発明の第１な
いし第４のいずれかの側面によって提供される半導体チ
ップの実装構造を有していることに特徴づけられる。
置が提供される。この半導体装置は、本願発明の第１な
いし第４のいずれかの側面によって提供される半導体チ
ップの実装構造を有していることに特徴づけられる。
【００３２】このような半導体装置では、本願発明の第
１ないし第４の側面によって得られるのと同様な効果が
期待でき、半導体装置の製造コストの低減化や、全体の
薄型化を図ることができる。
１ないし第４の側面によって得られるのと同様な効果が
期待でき、半導体装置の製造コストの低減化や、全体の
薄型化を図ることができる。
【００３３】本願発明の好ましい実施の形態では、少な
くとも上記複数の半導体チップのそれぞれの主面とその
周辺部分とがモールド樹脂によって覆われている構成と
することができる。
くとも上記複数の半導体チップのそれぞれの主面とその
周辺部分とがモールド樹脂によって覆われている構成と
することができる。
【００３４】このような構成によれば、モールド樹脂に
よって各半導体チップの主面やその周辺部分に位置する
配線部分などの保護が適切に図られた半導体装置が得ら
れる。
よって各半導体チップの主面やその周辺部分に位置する
配線部分などの保護が適切に図られた半導体装置が得ら
れる。
【００３５】本願発明の他の好ましい実施の形態では、
上記支持部材は、薄肉の合成樹脂製フィルムに導電配線
部を形成しているフィルム状の基板であり、かつこの基
板の下面部には、上記複数の半導体チップの各端子と電
気的に導通するハンダボールからなる突起状の端子が設
けられている構成とすることができる。
上記支持部材は、薄肉の合成樹脂製フィルムに導電配線
部を形成しているフィルム状の基板であり、かつこの基
板の下面部には、上記複数の半導体チップの各端子と電
気的に導通するハンダボールからなる突起状の端子が設
けられている構成とすることができる。
【００３６】このような構成によれば、上記突起状の端
子を構成するハンダボールを加熱し、リフローさせれ
ば、このハンダボールを介して半導体装置を所望の位置
に面実装することが可能となる。すなわち、上記構成に
よれば、支持部材としてフィルム状の基板を用いている
にもかかわらず、金属製のリードフレームを用いて作製
された半導体装置と同様に、ハンダリフローによって所
望の位置へ面実装可能な半導体装置を提供することがで
きる。このため、面実装タイプの半導体装置を製造する
場合において、比較的高価なリードフレームを用いる手
段に代えて、フィルム状の基板を用いることにより、半
導体装置の製造コストを低減することができる。
子を構成するハンダボールを加熱し、リフローさせれ
ば、このハンダボールを介して半導体装置を所望の位置
に面実装することが可能となる。すなわち、上記構成に
よれば、支持部材としてフィルム状の基板を用いている
にもかかわらず、金属製のリードフレームを用いて作製
された半導体装置と同様に、ハンダリフローによって所
望の位置へ面実装可能な半導体装置を提供することがで
きる。このため、面実装タイプの半導体装置を製造する
場合において、比較的高価なリードフレームを用いる手
段に代えて、フィルム状の基板を用いることにより、半
導体装置の製造コストを低減することができる。
【００３７】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
形態について、図面を参照しつつ具体的に説明する。
【００３８】図１は、本願発明に係る半導体チップの実
装構造を有する半導体装置中間品の一例を示す要部斜視
図である。図２は、図１のII−II拡大断面図である。
装構造を有する半導体装置中間品の一例を示す要部斜視
図である。図２は、図１のII−II拡大断面図である。
【００３９】図１および図２に示す半導体装置中間品Ａ
は、２つの半導体チップ２Ａ，２Ｂを、それらの厚み方
向である上下方向に重ねた状態で基板１に実装し、かつ
それら２つの半導体チップ２Ａ，２Ｂを金線などのワイ
ヤＷを介して上記基板１の導電配線部１０に導電接続し
た構造を有している。本実施形態では、上記半導体チッ
プ２Ａ，２Ｂのうち、下側の半導体チップ２Ａを第１の
半導体チップとし、上側の半導体チップ２Ｂを第２の半
導体チップとする。
は、２つの半導体チップ２Ａ，２Ｂを、それらの厚み方
向である上下方向に重ねた状態で基板１に実装し、かつ
それら２つの半導体チップ２Ａ，２Ｂを金線などのワイ
ヤＷを介して上記基板１の導電配線部１０に導電接続し
た構造を有している。本実施形態では、上記半導体チッ
プ２Ａ，２Ｂのうち、下側の半導体チップ２Ａを第１の
半導体チップとし、上側の半導体チップ２Ｂを第２の半
導体チップとする。
【００４０】上記基板１は、薄肉の長尺帯状に形成され
たポリイミドなどの合成樹脂製フィルムを基材とするフ
ィルム状の基板であり、その長手方向に延びる両側縁部
には、この基板１を所定の移送経路に沿って移送するの
に利用される小径の孔１１が一定ピッチ間隔で多数設け
られている。この基板１の表面には、銅箔が付着される
などして複数のワイヤボンディング用のパッド部を備え
た導電配線部１０（図１では便宜上省略）が設けられて
いる。
たポリイミドなどの合成樹脂製フィルムを基材とするフ
ィルム状の基板であり、その長手方向に延びる両側縁部
には、この基板１を所定の移送経路に沿って移送するの
に利用される小径の孔１１が一定ピッチ間隔で多数設け
られている。この基板１の表面には、銅箔が付着される
などして複数のワイヤボンディング用のパッド部を備え
た導電配線部１０（図１では便宜上省略）が設けられて
いる。
【００４１】上記基板１には、この基板１の厚み方向に
貫通した平面視略矩形状の開口孔１２が複数設けられて
いる。これら複数の開口孔１２は、一定間隔Ｌａを隔て
て隣り合う２つの開口孔１２，１２どうしが１組とされ
て、それらの開口孔１２，１２が上記基板１の長手方向
に適当な間隔で複数組並ぶように設けられている（図３
参照）。本実施形態では、上記各組の開口孔１２，１２
の間を仕切る帯状部分が、補助片部１３とされている。
図２において、符号１４で示す穴は、後述する半導体装
置を製造する工程において所定のハンダボールを導電配
線部１０に導通させるためのスルーホールとして利用さ
れる穴である。
貫通した平面視略矩形状の開口孔１２が複数設けられて
いる。これら複数の開口孔１２は、一定間隔Ｌａを隔て
て隣り合う２つの開口孔１２，１２どうしが１組とされ
て、それらの開口孔１２，１２が上記基板１の長手方向
に適当な間隔で複数組並ぶように設けられている（図３
参照）。本実施形態では、上記各組の開口孔１２，１２
の間を仕切る帯状部分が、補助片部１３とされている。
図２において、符号１４で示す穴は、後述する半導体装
置を製造する工程において所定のハンダボールを導電配
線部１０に導通させるためのスルーホールとして利用さ
れる穴である。
【００４２】上記第１の半導体チップ２Ａおよび第２の
半導体チップ２Ｂは、たとえばＬＳＩチップやその他の
ＩＣチップとして構成されたものであり、シリコンチッ
プ上に所望の電子回路を集積させて一体的に造り込んだ
ものである。上記第１の半導体チップ２Ａの一側面は、
複数の端子２１を備えた主面２０Ａとされており、また
同様に、上記第２の半導体チップ２Ｂの一側面も、複数
の端子２２を備えた主面２０Ｂとされている。上記複数
の端子２１，２２のそれぞれは、ワイヤボンディング用
の比較的平坦なパッド部として構成されており、その材
質はたとえばアルミ製であるが、好ましくは、ワイヤＷ
との導電接続を良好にするための手段としてその表面に
金メッキが施されている。
半導体チップ２Ｂは、たとえばＬＳＩチップやその他の
ＩＣチップとして構成されたものであり、シリコンチッ
プ上に所望の電子回路を集積させて一体的に造り込んだ
ものである。上記第１の半導体チップ２Ａの一側面は、
複数の端子２１を備えた主面２０Ａとされており、また
同様に、上記第２の半導体チップ２Ｂの一側面も、複数
の端子２２を備えた主面２０Ｂとされている。上記複数
の端子２１，２２のそれぞれは、ワイヤボンディング用
の比較的平坦なパッド部として構成されており、その材
質はたとえばアルミ製であるが、好ましくは、ワイヤＷ
との導電接続を良好にするための手段としてその表面に
金メッキが施されている。
【００４３】上記第１の半導体チップ２Ａは、その主面
２０Ａが上向きとなる姿勢に設定された上で、上記基板
１の下面側に実装されている。これに対し、上記第２の
半導体チップ２Ｂは、その主面２０Ｂが上向きとなる姿
勢に設定された上で、上記基板１の上面側に実装されて
いる。より具体的には、上記第１の半導体チップ２Ａの
主面２０Ａのうち、端子２１形成されていない幅方向中
央部分は、基板１の補助片部１３の下面に対して接着剤
層３０を介して接着されており、これにより上記第１の
半導体チップ２Ａの複数の端子２１のそれぞれは、２つ
の開口孔１２，１２の下方または下部に配置されてい
る。一方、上記第２の半導体チップ２Ｂは、その主面２
０Ｂとは反対側の面が、上記補助片部１３の上面に対し
て接着剤層３１を介して接着されている。この第２の半
導体チップ２Ｂは、その横幅が第１の半導体チップ２Ａ
の横幅よりも小さいものであり、第１の半導体チップ２
Ａの複数の端子２１の上方を覆わない位置に配されてい
る。
２０Ａが上向きとなる姿勢に設定された上で、上記基板
１の下面側に実装されている。これに対し、上記第２の
半導体チップ２Ｂは、その主面２０Ｂが上向きとなる姿
勢に設定された上で、上記基板１の上面側に実装されて
いる。より具体的には、上記第１の半導体チップ２Ａの
主面２０Ａのうち、端子２１形成されていない幅方向中
央部分は、基板１の補助片部１３の下面に対して接着剤
層３０を介して接着されており、これにより上記第１の
半導体チップ２Ａの複数の端子２１のそれぞれは、２つ
の開口孔１２，１２の下方または下部に配置されてい
る。一方、上記第２の半導体チップ２Ｂは、その主面２
０Ｂとは反対側の面が、上記補助片部１３の上面に対し
て接着剤層３１を介して接着されている。この第２の半
導体チップ２Ｂは、その横幅が第１の半導体チップ２Ａ
の横幅よりも小さいものであり、第１の半導体チップ２
Ａの複数の端子２１の上方を覆わない位置に配されてい
る。
【００４４】上記半導体装置中間品Ａは、次のような半
導体チップの実装方法によって得ることができる。
導体チップの実装方法によって得ることができる。
【００４５】まず、図３に示すように、基板１として
は、予め複数の開口孔１２が設けられたものを用いる。
ただし、この基板１への各開口孔１２の形成作業は、基
板１を移送してこの基板１に２つの半導体チップ２Ａ，
２Ｂを実装する作業工程の前段において行うことが可能
である。上記各開口孔１２は、貫通孔であるから、たと
えば基板１を打ち抜くプレス加工によって簡単に形成す
ることができる。次いで、上記基板１の移送経路におい
て、その補助片部１３の上下両面に接着剤を塗布した後
には、チップマウント装置を用いて第２の半導体チップ
２Ｂを上記補助片部１３の上面に載置する。また、第１
の半導体チップ２Ａについては、上記補助片部１３の下
面に対してその下方から接触させて接着させる。これに
より、図４に示すように、２つの半導体チップ２Ａ，２
Ｂを互いに重ねた状態に基板１に接着することができ
る。
は、予め複数の開口孔１２が設けられたものを用いる。
ただし、この基板１への各開口孔１２の形成作業は、基
板１を移送してこの基板１に２つの半導体チップ２Ａ，
２Ｂを実装する作業工程の前段において行うことが可能
である。上記各開口孔１２は、貫通孔であるから、たと
えば基板１を打ち抜くプレス加工によって簡単に形成す
ることができる。次いで、上記基板１の移送経路におい
て、その補助片部１３の上下両面に接着剤を塗布した後
には、チップマウント装置を用いて第２の半導体チップ
２Ｂを上記補助片部１３の上面に載置する。また、第１
の半導体チップ２Ａについては、上記補助片部１３の下
面に対してその下方から接触させて接着させる。これに
より、図４に示すように、２つの半導体チップ２Ａ，２
Ｂを互いに重ねた状態に基板１に接着することができ
る。
【００４６】上記構造では、第１の半導体チップ２Ａが
基板１の下面側に配置されているものの、その複数の端
子２１は全て開口孔１２の下方に位置しており、それら
の上方が基板１によって覆われていない開放状態となっ
ている。したがって、図２に示すように、第１の半導体
チップ２Ａの各端子２１と基板１の導電配線部１０とを
ワイヤＷを介して適切に導電接続することができる。上
記各端子２１は、基板１の上面よりも僅かな寸法だけ下
方に位置する高さであるため、上記各端子２１と導電配
線部１０とを接続するワイヤＷのボンディング作業は、
通常のワイヤボンダーを用いて適切に行うことができ
る。
基板１の下面側に配置されているものの、その複数の端
子２１は全て開口孔１２の下方に位置しており、それら
の上方が基板１によって覆われていない開放状態となっ
ている。したがって、図２に示すように、第１の半導体
チップ２Ａの各端子２１と基板１の導電配線部１０とを
ワイヤＷを介して適切に導電接続することができる。上
記各端子２１は、基板１の上面よりも僅かな寸法だけ下
方に位置する高さであるため、上記各端子２１と導電配
線部１０とを接続するワイヤＷのボンディング作業は、
通常のワイヤボンダーを用いて適切に行うことができ
る。
【００４７】一方、第２の半導体チップ２Ｂは、上記第
１の半導体チップ２Ａよりも上側に配置されているもの
の、この第２の半導体チップ２Ｂは実質的には基板１の
上面に実装されている。したがって、基板１の上面から
第２の半導体チップ２Ｂの端子２２までの高さ寸法は、
この第２の半導体チップ２Ｂの厚み寸法と略同一であ
り、小さな寸法に設定することができる。その結果、第
２の半導体チップ２Ｂの各端子２２と導電配線部１０と
をワイヤＷを用いて結線する作業についても、通常のワ
イヤボンダーを用いて適切に行うことができる。
１の半導体チップ２Ａよりも上側に配置されているもの
の、この第２の半導体チップ２Ｂは実質的には基板１の
上面に実装されている。したがって、基板１の上面から
第２の半導体チップ２Ｂの端子２２までの高さ寸法は、
この第２の半導体チップ２Ｂの厚み寸法と略同一であ
り、小さな寸法に設定することができる。その結果、第
２の半導体チップ２Ｂの各端子２２と導電配線部１０と
をワイヤＷを用いて結線する作業についても、通常のワ
イヤボンダーを用いて適切に行うことができる。
【００４８】とくに、上記構造では、基板１に対するワ
イヤボンディング位置が、２つの半導体チップ２Ａ，２
Ｂの各端子２１，２２のそれぞれの高さの中間の高さと
なっているために、基板１へのワイヤボンディング位置
を基準高さとすると、２つの半導体チップ２Ａ，２Ｂの
いずれの端子２１，２２もその基準高さからさほど大き
く偏った高さにならないようにすることができる。この
ため、２つの半導体チップ２Ａ，２Ｂの端子２１，２２
に対してワイヤボンディング作業を行うときにワイヤボ
ンダーのキャピラリが大きく斜めに傾くことを回避する
ことができ、端子２１，２２の接合面に対して垂直に近
い角度でキャピラリを押しつけることによって、導電接
続性の良好なワイヤボンディングが行えることとなる。
イヤボンディング位置が、２つの半導体チップ２Ａ，２
Ｂの各端子２１，２２のそれぞれの高さの中間の高さと
なっているために、基板１へのワイヤボンディング位置
を基準高さとすると、２つの半導体チップ２Ａ，２Ｂの
いずれの端子２１，２２もその基準高さからさほど大き
く偏った高さにならないようにすることができる。この
ため、２つの半導体チップ２Ａ，２Ｂの端子２１，２２
に対してワイヤボンディング作業を行うときにワイヤボ
ンダーのキャピラリが大きく斜めに傾くことを回避する
ことができ、端子２１，２２の接合面に対して垂直に近
い角度でキャピラリを押しつけることによって、導電接
続性の良好なワイヤボンディングが行えることとなる。
【００４９】また、上記構造では、２つの半導体チップ
２Ａ，２Ｂの実装部分の全体の厚みは、これら２つの半
導体チップ２Ａ，２Ｂのトータルの厚みに基板１の厚み
を加えた寸法と略同一である。したがって、上記基板１
の厚みが小さい場合には、全体の厚みを小さくするのに
最適となる。さらに、上記２つの半導体チップ２Ａ，２
Ｂは、基板１の補助片部１３をその上下方向から挟み付
けたかたちでこの補助片部１３に接着されているため
に、基板１に対するそれらの接着強度を高くすることも
できる。
２Ａ，２Ｂの実装部分の全体の厚みは、これら２つの半
導体チップ２Ａ，２Ｂのトータルの厚みに基板１の厚み
を加えた寸法と略同一である。したがって、上記基板１
の厚みが小さい場合には、全体の厚みを小さくするのに
最適となる。さらに、上記２つの半導体チップ２Ａ，２
Ｂは、基板１の補助片部１３をその上下方向から挟み付
けたかたちでこの補助片部１３に接着されているため
に、基板１に対するそれらの接着強度を高くすることも
できる。
【００５０】さらに、本実施形態では、基板１の導電配
線部１０に対する複数本のワイヤＷのボンディング作業
は、それらのボンディング位置が平面視千鳥状の配列と
なるように施されている。より具体的には、図２によく
表れているように、第１の半導体チップ２Ａの端子２１
に一端が接続されたワイヤＷ（Ｗ１）の導電配線部１０
に対するボンディング位置Ｎ１と、第２の半導体チップ
２Ｂの端子２２に一端が接続されたワイヤＷ（Ｗ２）の
導電配線部１０に対するボンディング位置Ｎ２とは、そ
れらワイヤＷが延びる方向に適当な寸法Ｌだけ互いに位
置ずれしており、一方のボンディング位置Ｎ２は他方の
ボンディング位置Ｎ１よりも半導体チップ２Ａ，２Ｂか
ら遠ざかった位置となっている。
線部１０に対する複数本のワイヤＷのボンディング作業
は、それらのボンディング位置が平面視千鳥状の配列と
なるように施されている。より具体的には、図２によく
表れているように、第１の半導体チップ２Ａの端子２１
に一端が接続されたワイヤＷ（Ｗ１）の導電配線部１０
に対するボンディング位置Ｎ１と、第２の半導体チップ
２Ｂの端子２２に一端が接続されたワイヤＷ（Ｗ２）の
導電配線部１０に対するボンディング位置Ｎ２とは、そ
れらワイヤＷが延びる方向に適当な寸法Ｌだけ互いに位
置ずれしており、一方のボンディング位置Ｎ２は他方の
ボンディング位置Ｎ１よりも半導体チップ２Ａ，２Ｂか
ら遠ざかった位置となっている。
【００５１】複数本のワイヤＷをこのようにボンディン
グすれば、導電配線部１０におけるワイヤＷのボンディ
ングピッチ間隔を実質的に広げることができ、導電配線
部１０において互いに隣り合うワイヤＷのボンディング
部分どうしが不当に導通し、短絡するといったことを防
止する上で好ましいものとなる。また、図２に示す側面
視方向から見た構造において、２種類のワイヤＷ１，Ｗ
２どうしが互いに重なった状態となることもない。この
ため、上記ワイヤＷどうしが互いに接触して不当に導通
するといったことを解消する上でも、好都合となる。
グすれば、導電配線部１０におけるワイヤＷのボンディ
ングピッチ間隔を実質的に広げることができ、導電配線
部１０において互いに隣り合うワイヤＷのボンディング
部分どうしが不当に導通し、短絡するといったことを防
止する上で好ましいものとなる。また、図２に示す側面
視方向から見た構造において、２種類のワイヤＷ１，Ｗ
２どうしが互いに重なった状態となることもない。この
ため、上記ワイヤＷどうしが互いに接触して不当に導通
するといったことを解消する上でも、好都合となる。
【００５２】チップ・オン・チップ構造を採用して複数
の半導体チップを基板の導電配線部にワイヤ接続する場
合には、微細なピッチ間隔で多数本のワイヤボンディン
グを行わなければならない場合があるが、本実施形態に
おいて採用されている上述のワイヤ接続構造は、それら
多数本のワイヤどうしの不当な導通接触を防止する上で
有利である。また、ワイヤどうしが互いに接触しても、
これらのワイヤ間に電気的な短絡が生じないように、た
とえば表面全体をポリエチレンなどの絶縁材料によって
被覆したワイヤを用いるような手段を採用してもよい。
の半導体チップを基板の導電配線部にワイヤ接続する場
合には、微細なピッチ間隔で多数本のワイヤボンディン
グを行わなければならない場合があるが、本実施形態に
おいて採用されている上述のワイヤ接続構造は、それら
多数本のワイヤどうしの不当な導通接触を防止する上で
有利である。また、ワイヤどうしが互いに接触しても、
これらのワイヤ間に電気的な短絡が生じないように、た
とえば表面全体をポリエチレンなどの絶縁材料によって
被覆したワイヤを用いるような手段を採用してもよい。
【００５３】次に、上記半導体装置中間品Ａから完成品
としての半導体装置を製造する方法およびその半導体装
置の構成の一例について説明する。
としての半導体装置を製造する方法およびその半導体装
置の構成の一例について説明する。
【００５４】図５は、上記半導体装置中間品Ａから半導
体装置を製造する作業工程を示す要部断面図である。図
６は、上記半導体装置中間品から製造された完成品とし
ての半導体装置Ｂの構成の一例を示す要部断面図であ
る。
体装置を製造する作業工程を示す要部断面図である。図
６は、上記半導体装置中間品から製造された完成品とし
ての半導体装置Ｂの構成の一例を示す要部断面図であ
る。
【００５５】上記半導体装置中間品Ａから半導体装置Ｂ
を製造するには、まず図５に示すように、２つの半導体
チップ２Ａ，２Ｂの実装箇所とその周辺部分とをモール
ド樹脂４によって覆う樹脂パッケージ作業を行う。この
樹脂パッケージ作業は、たとえばトランスファ成形法を
用いて、長尺状の基板１を樹脂成形用の金型の配置箇所
に対してその長手方向に移送させながら順次連続的に行
うことができる。モールド樹脂４としては、たとえば熱
硬化性のエポキシ樹脂を用いることができる。この樹脂
パッケージ作業により、２つの半導体チップ２Ａ，２Ｂ
の主面２０Ａ，２０Ｂ、ワイヤＷ、ワイヤＷのボンディ
ング位置、およびその周辺部分を樹脂封止することがで
き、保護できることとなる。
を製造するには、まず図５に示すように、２つの半導体
チップ２Ａ，２Ｂの実装箇所とその周辺部分とをモール
ド樹脂４によって覆う樹脂パッケージ作業を行う。この
樹脂パッケージ作業は、たとえばトランスファ成形法を
用いて、長尺状の基板１を樹脂成形用の金型の配置箇所
に対してその長手方向に移送させながら順次連続的に行
うことができる。モールド樹脂４としては、たとえば熱
硬化性のエポキシ樹脂を用いることができる。この樹脂
パッケージ作業により、２つの半導体チップ２Ａ，２Ｂ
の主面２０Ａ，２０Ｂ、ワイヤＷ、ワイヤＷのボンディ
ング位置、およびその周辺部分を樹脂封止することがで
き、保護できることとなる。
【００５６】次いで、図５の仮想線に示すように、複数
のハンダボール５'を基板１の下面側に設けられている
複数の穴１４の開口部分にそれぞれ接着させる。ハンダ
ボール５'の接着は、たとえば適当な接着剤を用いて行
えばよい。なお、上記複数の穴１４の上方には、基板１
の導電配線部１０が位置している。上記複数のハンダボ
ール５'の接着作業が終了した後には、その半導体装置
中間品を加熱炉内に搬入することによって上記複数のハ
ンダボール５'を一旦溶融させてから再硬化させる。こ
のようなハンダボール５'の加熱作業およびその硬化作
業は、基板１のハンダボール５'の接着面を下向きにし
たまま行うことが可能である。
のハンダボール５'を基板１の下面側に設けられている
複数の穴１４の開口部分にそれぞれ接着させる。ハンダ
ボール５'の接着は、たとえば適当な接着剤を用いて行
えばよい。なお、上記複数の穴１４の上方には、基板１
の導電配線部１０が位置している。上記複数のハンダボ
ール５'の接着作業が終了した後には、その半導体装置
中間品を加熱炉内に搬入することによって上記複数のハ
ンダボール５'を一旦溶融させてから再硬化させる。こ
のようなハンダボール５'の加熱作業およびその硬化作
業は、基板１のハンダボール５'の接着面を下向きにし
たまま行うことが可能である。
【００５７】上記作業を行うと、図６に示すように、上
記複数のハンダボール５'によって複数の突起状の端子
５が形成されることとなる。これらの端子５は、上記各
ハンダボール５'が加熱溶融したときにその一部が上記
各穴１４内に流入することによって、その上部が基板１
の導電配線部１０に導通している。また、その全体の形
状は、ハンダの表面張力によって略ボール状に固まった
形状となっており、その下端先端部は第１の半導体チッ
プ２Ａの下面よりも適当な寸法Ｌ１だけ下方へ突出して
いる。このような端子５の形成作業が終了した後には、
長尺状の基板１を上記端子５の両側方の適当な位置Ｎ
３，Ｎ３において切断する。これにより、長尺状の基板
１から個々の半導体装置Ｂを順次切断分離し、多数の半
導体装置Ｂを連続して製造することができる。
記複数のハンダボール５'によって複数の突起状の端子
５が形成されることとなる。これらの端子５は、上記各
ハンダボール５'が加熱溶融したときにその一部が上記
各穴１４内に流入することによって、その上部が基板１
の導電配線部１０に導通している。また、その全体の形
状は、ハンダの表面張力によって略ボール状に固まった
形状となっており、その下端先端部は第１の半導体チッ
プ２Ａの下面よりも適当な寸法Ｌ１だけ下方へ突出して
いる。このような端子５の形成作業が終了した後には、
長尺状の基板１を上記端子５の両側方の適当な位置Ｎ
３，Ｎ３において切断する。これにより、長尺状の基板
１から個々の半導体装置Ｂを順次切断分離し、多数の半
導体装置Ｂを連続して製造することができる。
【００５８】上記半導体装置Ｂを、たとえば所望の回路
基板に実装して用いる場合には、ハンダリフロー法によ
る面実装が簡単に行えることとなる。すなわち、上記半
導体装置Ｂの複数の端子５は、ハンダ製であるため、こ
の半導体装置Ｂを所望の回路基板上に載置した後に、こ
の回路基板を加熱炉内に搬入して上記端子５を加熱溶融
させると、この端子５が回路基板上の端子と適切に導通
接続することとなり、半導体装置Ｂの面実装作業が簡単
かつ確実に行えることとなる。
基板に実装して用いる場合には、ハンダリフロー法によ
る面実装が簡単に行えることとなる。すなわち、上記半
導体装置Ｂの複数の端子５は、ハンダ製であるため、こ
の半導体装置Ｂを所望の回路基板上に載置した後に、こ
の回路基板を加熱炉内に搬入して上記端子５を加熱溶融
させると、この端子５が回路基板上の端子と適切に導通
接続することとなり、半導体装置Ｂの面実装作業が簡単
かつ確実に行えることとなる。
【００５９】図７は、本願発明に係る半導体チップの実
装構造を有する半導体装置中間品の他の例を示す要部断
面図である。なお、図７以降の各図においては、先の実
施形態と同一部分は、同一符号で示し、その詳細な説明
は省略する。
装構造を有する半導体装置中間品の他の例を示す要部断
面図である。なお、図７以降の各図においては、先の実
施形態と同一部分は、同一符号で示し、その詳細な説明
は省略する。
【００６０】同図に示す半導体装置中間品Ａａは、第１
の半導体チップ２Ｃと第２の半導体チップ２Ｄとが、基
板１Ａの導電配線部１０Ａに対してワイヤ接続されてお
らず、いわゆるタブ方式によって接続されている。より
具体的には、第２の半導体チップ２Ｄは、その主面２０
Ｄが下向きとなる姿勢に設定された上で、接着剤層３１
を介して上記基板１Ａの補助片部１３の上面に接着され
ている。上記主面２０Ｄに設けられた複数の端子２２Ａ
は、下向きに突出したバンプ状の端子である。これに対
し、第１の半導体チップ２Ｃは、接着剤層３０を介して
上記補助片部１３の下面に接着されており、その上向き
状の主面２０Ｃに、バンプ状の第１端子２３と第２端子
２４とをそれぞれ複数有している。上記第１端子２３は
第２の半導体チップ２Ｄの端子２２Ａと導通接続されて
おり、また上記第２端子２４は、基板１Ａのタブ状の端
子１５に導通接続されている。上記タブ状の端子１５
は、基板１Ａの表面に設けられた導電配線部１０Ａに繋
がった比較的厚肉でかつ硬質の銅などの導電部材を、開
口孔１２の内側方向へ片もち梁状に突出させて構成され
たものである。上記タブ状の端子１５と第２端子２４と
の導通接続、および第１端子２３と端子２２Ａとの導通
接続は、それらの端子間に異方性導電フィルム、あるい
は異方性導電接着剤を介在させてから、その接続対象部
分を加熱しつつそれらの端子どうしを互いに加圧接触さ
せることによって簡単に行うことができる。なお、異方
性導電接着剤または異方性導電フィルムとは、絶縁材料
の内部に導電性を有する粒子を拡散させた接着剤または
フィルムであって、バンプ状の端子などによって圧力が
加えられた部分間のみに導電性をもたせることができる
ように構成されたものである。
の半導体チップ２Ｃと第２の半導体チップ２Ｄとが、基
板１Ａの導電配線部１０Ａに対してワイヤ接続されてお
らず、いわゆるタブ方式によって接続されている。より
具体的には、第２の半導体チップ２Ｄは、その主面２０
Ｄが下向きとなる姿勢に設定された上で、接着剤層３１
を介して上記基板１Ａの補助片部１３の上面に接着され
ている。上記主面２０Ｄに設けられた複数の端子２２Ａ
は、下向きに突出したバンプ状の端子である。これに対
し、第１の半導体チップ２Ｃは、接着剤層３０を介して
上記補助片部１３の下面に接着されており、その上向き
状の主面２０Ｃに、バンプ状の第１端子２３と第２端子
２４とをそれぞれ複数有している。上記第１端子２３は
第２の半導体チップ２Ｄの端子２２Ａと導通接続されて
おり、また上記第２端子２４は、基板１Ａのタブ状の端
子１５に導通接続されている。上記タブ状の端子１５
は、基板１Ａの表面に設けられた導電配線部１０Ａに繋
がった比較的厚肉でかつ硬質の銅などの導電部材を、開
口孔１２の内側方向へ片もち梁状に突出させて構成され
たものである。上記タブ状の端子１５と第２端子２４と
の導通接続、および第１端子２３と端子２２Ａとの導通
接続は、それらの端子間に異方性導電フィルム、あるい
は異方性導電接着剤を介在させてから、その接続対象部
分を加熱しつつそれらの端子どうしを互いに加圧接触さ
せることによって簡単に行うことができる。なお、異方
性導電接着剤または異方性導電フィルムとは、絶縁材料
の内部に導電性を有する粒子を拡散させた接着剤または
フィルムであって、バンプ状の端子などによって圧力が
加えられた部分間のみに導電性をもたせることができる
ように構成されたものである。
【００６１】上記構成の半導体装置中間品Ａａでは、第
１の半導体チップ２Ｃが第２端子２４を介して基板１Ａ
に接続されているのに加え、第２の半導体チップ２Ｄに
ついては、端子２２Ａ、第１端子２３、第１の半導体チ
ップ２Ｃの内部の配線部、および第２端子２４を介して
タブ状の端子１５に対して電気的に接続されている。本
願発明は、先の図１および図２に示した実施形態から理
解されるように、半導体チップへのワイヤ接続を簡易に
できるという好ましい効果が得られるが、本願発明に係
る半導体チップの実装構造では、必ずしも半導体チップ
をワイヤ接続する必要はなく、上記半導体中間品Ａａの
ようにワイヤを用いることなく、半導体チップを基板の
所定位置に導電接続してもよい。なお、上記半導体装置
中間品Ａａのように、第１の半導体チップ２Ｃと第２の
半導体チップ２Ｄとを互いに電気的に接続すれば、一方
の第１の半導体チップ２Ｃのみを基板１Ａに対して電気
的に接続すればよいこととなって、２つの半導体チップ
２Ｃ，２Ｄの双方を基板１Ａに対して直接接続する必要
がなくなるため、基板１Ａに対して半導体チップを電気
的に接続する作業を集約して効率良く行うことが可能と
なる。
１の半導体チップ２Ｃが第２端子２４を介して基板１Ａ
に接続されているのに加え、第２の半導体チップ２Ｄに
ついては、端子２２Ａ、第１端子２３、第１の半導体チ
ップ２Ｃの内部の配線部、および第２端子２４を介して
タブ状の端子１５に対して電気的に接続されている。本
願発明は、先の図１および図２に示した実施形態から理
解されるように、半導体チップへのワイヤ接続を簡易に
できるという好ましい効果が得られるが、本願発明に係
る半導体チップの実装構造では、必ずしも半導体チップ
をワイヤ接続する必要はなく、上記半導体中間品Ａａの
ようにワイヤを用いることなく、半導体チップを基板の
所定位置に導電接続してもよい。なお、上記半導体装置
中間品Ａａのように、第１の半導体チップ２Ｃと第２の
半導体チップ２Ｄとを互いに電気的に接続すれば、一方
の第１の半導体チップ２Ｃのみを基板１Ａに対して電気
的に接続すればよいこととなって、２つの半導体チップ
２Ｃ，２Ｄの双方を基板１Ａに対して直接接続する必要
がなくなるため、基板１Ａに対して半導体チップを電気
的に接続する作業を集約して効率良く行うことが可能と
なる。
【００６２】図８は、本願発明に係る半導体チップの実
装構造の他の例を示す分解斜視図である。
装構造の他の例を示す分解斜視図である。
【００６３】同図に示す構成では、フィルム状の基板１
Ｂに、平面視略Ｈ状の開口形状を有する開口孔１２Ａを
設けることにより、上記基板１Ｂには、その開口孔１２
の周縁部の一部分からこの開口孔１２Ａの内側方向へ延
びる一対の補助片部１３Ａ，１３Ａを形成している。こ
れら一対の補助片部１３Ａ，１３Ａは、先の図３に示さ
れた補助片部１３をその長手方向中間部分において２つ
の領域に分断したのと同様な構成となっている。
Ｂに、平面視略Ｈ状の開口形状を有する開口孔１２Ａを
設けることにより、上記基板１Ｂには、その開口孔１２
の周縁部の一部分からこの開口孔１２Ａの内側方向へ延
びる一対の補助片部１３Ａ，１３Ａを形成している。こ
れら一対の補助片部１３Ａ，１３Ａは、先の図３に示さ
れた補助片部１３をその長手方向中間部分において２つ
の領域に分断したのと同様な構成となっている。
【００６４】上記基板１Ｂに第１の半導体チップ２Ａや
第２の半導体チップ２Ｂを実装する場合には、上記補助
片部１３Ａ，１３Ａをその上下から挟み付けるように、
上記補助片部１３Ａ，１３Ａの下面および上面に対して
第１の半導体チップ２Ａと第２の半導体チップ２Ｂとを
それぞれ接着することができる。したがって、上記基板
１Ｂを用いた場合にも、先の図１および図２に示した実
施形態と同様に、２つの半導体チップ２Ａ，２Ｂのそれ
ぞれを基板に対して確実かつ強固に接着することができ
る。上記補助片部１３Ａ，１３Ａを形成する開口孔１２
Ａは、たとえば平面視Ｈ状の打ち抜き刃を有する工具を
用いるなどして、やはり打ち抜きプレス加工などの作業
工程によって基板１Ｂに容易に形成することが可能であ
る。このように、本願発明でいう補助片部の具体的な形
成方法や形状などは限定されるものではない。むろん、
上記一対の補助片部１３Ａ，１３Ａのうち、一方を除去
するなどして、開口孔１２Ａ内に一つの補助片部１３Ａ
のみが突出した状態に設けられるようにしてもよく、補
助片部の具体的な数も問わない。
第２の半導体チップ２Ｂを実装する場合には、上記補助
片部１３Ａ，１３Ａをその上下から挟み付けるように、
上記補助片部１３Ａ，１３Ａの下面および上面に対して
第１の半導体チップ２Ａと第２の半導体チップ２Ｂとを
それぞれ接着することができる。したがって、上記基板
１Ｂを用いた場合にも、先の図１および図２に示した実
施形態と同様に、２つの半導体チップ２Ａ，２Ｂのそれ
ぞれを基板に対して確実かつ強固に接着することができ
る。上記補助片部１３Ａ，１３Ａを形成する開口孔１２
Ａは、たとえば平面視Ｈ状の打ち抜き刃を有する工具を
用いるなどして、やはり打ち抜きプレス加工などの作業
工程によって基板１Ｂに容易に形成することが可能であ
る。このように、本願発明でいう補助片部の具体的な形
成方法や形状などは限定されるものではない。むろん、
上記一対の補助片部１３Ａ，１３Ａのうち、一方を除去
するなどして、開口孔１２Ａ内に一つの補助片部１３Ａ
のみが突出した状態に設けられるようにしてもよく、補
助片部の具体的な数も問わない。
【００６５】図９は、本願発明に係る半導体チップの実
装構造に用いられる基板の他の例を示す要部斜視図であ
る。図１０は、図９に示す基板を用いて構成された半導
体チップの実装構造の一例を示す要部断面図である。
装構造に用いられる基板の他の例を示す要部斜視図であ
る。図１０は、図９に示す基板を用いて構成された半導
体チップの実装構造の一例を示す要部断面図である。
【００６６】図９に示す基板１Ｃは、たとえば平面視略
矩形状の開口孔１２Ｃを複数箇所設けたものであり、こ
の基板１Ｃには、先の各実施形態で設けられていた補助
片部１３または補助片部１３Ａに相当する手段は設けら
れていない。図１０に示す半導体チップの実装構造で
は、上記基板１Ｃの開口孔１２Ｃの周縁部をその上下か
ら挟み付けるように、この開口孔１２Ｃの周縁部の下面
に第１の半導体チップ２Ｅを接着剤層３０Ｃを介して接
着するとともに、上記周縁部の上面に第２の半導体チッ
プ２Ｆを接着剤層３１Ｃを介して接着している。このよ
うに、本願発明では、先に説明した補助片部に相当する
手段を基板に設けない場合であっても、２つの半導体チ
ップ２Ｅ，２Ｆによって基板１Ｃの一部を挟み付けるよ
うにしてそれら２つの半導体チップ２Ｅ，２Ｆの基板１
Ｃに対する接着を確実に行うことが可能である。なお、
図１０に示す構造では、第１の半導体チップ２Ｅと第２
の半導体チップ２Ｆとがバンプ状の端子２３，２２Ａを
介して互いに接続されているとともに、第２の半導体チ
ップ２Ｆが他のバンプ状の端子２４Ｃを介して基板１Ｃ
の所定位置に接続されており、上記２つの半導体チップ
２Ｅ，２Ｆのそれぞれはワイヤボンディング手段を用い
ることなく、基板１Ｃの所定位置との電気的接続が図ら
れている。上記接着剤層３１Ｃをたとえば異方性導電性
接着剤を用いた構成とすれば、第２の半導体チップ２Ｆ
を基板１Ｃに接着する作業と、端子２４Ｃを基板１Ｃの
所定位置に導通接続する作業とが同時に行えることとな
る。
矩形状の開口孔１２Ｃを複数箇所設けたものであり、こ
の基板１Ｃには、先の各実施形態で設けられていた補助
片部１３または補助片部１３Ａに相当する手段は設けら
れていない。図１０に示す半導体チップの実装構造で
は、上記基板１Ｃの開口孔１２Ｃの周縁部をその上下か
ら挟み付けるように、この開口孔１２Ｃの周縁部の下面
に第１の半導体チップ２Ｅを接着剤層３０Ｃを介して接
着するとともに、上記周縁部の上面に第２の半導体チッ
プ２Ｆを接着剤層３１Ｃを介して接着している。このよ
うに、本願発明では、先に説明した補助片部に相当する
手段を基板に設けない場合であっても、２つの半導体チ
ップ２Ｅ，２Ｆによって基板１Ｃの一部を挟み付けるよ
うにしてそれら２つの半導体チップ２Ｅ，２Ｆの基板１
Ｃに対する接着を確実に行うことが可能である。なお、
図１０に示す構造では、第１の半導体チップ２Ｅと第２
の半導体チップ２Ｆとがバンプ状の端子２３，２２Ａを
介して互いに接続されているとともに、第２の半導体チ
ップ２Ｆが他のバンプ状の端子２４Ｃを介して基板１Ｃ
の所定位置に接続されており、上記２つの半導体チップ
２Ｅ，２Ｆのそれぞれはワイヤボンディング手段を用い
ることなく、基板１Ｃの所定位置との電気的接続が図ら
れている。上記接着剤層３１Ｃをたとえば異方性導電性
接着剤を用いた構成とすれば、第２の半導体チップ２Ｆ
を基板１Ｃに接着する作業と、端子２４Ｃを基板１Ｃの
所定位置に導通接続する作業とが同時に行えることとな
る。
【００６７】図１１は、本願発明に係る半導体チップの
実装構造の他の例を示す要部断面図である。
実装構造の他の例を示す要部断面図である。
【００６８】図１１に示す構造では、基板１Ｃの開口孔
１２Ｃの外周縁の下面に第１の半導体チップ２Ｇが接着
剤層３２を介して接着されており、この第１の半導体チ
ップ２Ｇの端子２１は上記開口孔１２Ｃに対面してい
る。一方、第２の半導体チップ２Ｈは、その主面２０Ｈ
が上向きとされて、その下面部が上記第１の半導体チッ
プ２Ｇの主面２０Ｈに接着剤層３３を介して接着されて
いる。上記２つの半導体チップ２Ｇ，２Ｈの複数の端子
２１，２２は、ワイヤＷを介して基板１Ｃの上面の所定
位置に導通接続されている。この図１１に示す構造で
は、第２の半導体チップ２Ｈは、基板１Ｃに対して直接
的には接着されていない構造となっているが、この第２
の半導体チップ２Ｈは、基板１Ｃに対して適切に接着さ
れた第１の半導体チップ２Ｇに接着されていることによ
り、上記基板１Ｃに対して適切に位置決め固定された状
態に実装されている。
１２Ｃの外周縁の下面に第１の半導体チップ２Ｇが接着
剤層３２を介して接着されており、この第１の半導体チ
ップ２Ｇの端子２１は上記開口孔１２Ｃに対面してい
る。一方、第２の半導体チップ２Ｈは、その主面２０Ｈ
が上向きとされて、その下面部が上記第１の半導体チッ
プ２Ｇの主面２０Ｈに接着剤層３３を介して接着されて
いる。上記２つの半導体チップ２Ｇ，２Ｈの複数の端子
２１，２２は、ワイヤＷを介して基板１Ｃの上面の所定
位置に導通接続されている。この図１１に示す構造で
は、第２の半導体チップ２Ｈは、基板１Ｃに対して直接
的には接着されていない構造となっているが、この第２
の半導体チップ２Ｈは、基板１Ｃに対して適切に接着さ
れた第１の半導体チップ２Ｇに接着されていることによ
り、上記基板１Ｃに対して適切に位置決め固定された状
態に実装されている。
【００６９】このように、本願発明では、必ずしも２つ
の半導体チップのそれぞれを基板に直接実装する必要は
なく、いずれか一方の半導体チップを基板に実装した上
で、他方の半導体チップをその一方の半導体チップに接
合した構造としてもよい。
の半導体チップのそれぞれを基板に直接実装する必要は
なく、いずれか一方の半導体チップを基板に実装した上
で、他方の半導体チップをその一方の半導体チップに接
合した構造としてもよい。
【００７０】図１２および図１３は、本願発明に係る半
導体チップの実装構造の他の例をそれぞれ示す要部断面
図である。
導体チップの実装構造の他の例をそれぞれ示す要部断面
図である。
【００７１】これらの図に示す構造は、いずれも計３つ
の半導体チップを上下に積み重ねるように実装した構造
となっている。具体的には、図１２に示す構造では、先
の図１および図２に示した半導体チップの実装構造にお
いて、その第２の半導体チップ２Ｂの主面２０Ｂ上に第
３の半導体チップ２Ｋをさらに接着し、この第３の半導
体チップ２Ｋの端子２５をワイヤＷを介して基板１の導
電配線部１０のパッド状の端子に導電接続している。ま
た、図１３に示す構造では、第１の半導体チップ２Ｌを
基板１の補助片部１３の下面に接着剤層３５を介して接
着するとともに、第２の半導体チップ２Ｍを上記補助片
部１３の上面に接着剤層３６を介して接着することによ
って、それらのバンプ状の端子２６，２６ａどうしを互
いに導通接続する一方、上記第２の半導体チップ２Ｍの
上面には第３の半導体チップ２Ｎを接着している。この
第３の半導体チップ２Ｎの端子２５ａと上記第１の半導
体チップ２Ｌの端子２５ｂとは、ワイヤＷを介して基板
１の導電配線部１０のパッド状の端子に導電接続されて
いる。
の半導体チップを上下に積み重ねるように実装した構造
となっている。具体的には、図１２に示す構造では、先
の図１および図２に示した半導体チップの実装構造にお
いて、その第２の半導体チップ２Ｂの主面２０Ｂ上に第
３の半導体チップ２Ｋをさらに接着し、この第３の半導
体チップ２Ｋの端子２５をワイヤＷを介して基板１の導
電配線部１０のパッド状の端子に導電接続している。ま
た、図１３に示す構造では、第１の半導体チップ２Ｌを
基板１の補助片部１３の下面に接着剤層３５を介して接
着するとともに、第２の半導体チップ２Ｍを上記補助片
部１３の上面に接着剤層３６を介して接着することによ
って、それらのバンプ状の端子２６，２６ａどうしを互
いに導通接続する一方、上記第２の半導体チップ２Ｍの
上面には第３の半導体チップ２Ｎを接着している。この
第３の半導体チップ２Ｎの端子２５ａと上記第１の半導
体チップ２Ｌの端子２５ｂとは、ワイヤＷを介して基板
１の導電配線部１０のパッド状の端子に導電接続されて
いる。
【００７２】上記した各構造によれば、計３つの半導体
チップを上下に積み重ねるように実装しているために、
それらの半導体チップの集積密度を一層高めることが可
能である。また、図１２に示す構造から明らかなよう
に、計３つの半導体チップ２Ａ，２Ｂ，２Ｋのそれぞれ
をワイヤＷを用いて基板１の所定位置に導電接続する場
合には、ワイヤＷの数が一層多くなり、それら多数本の
ワイヤＷの配線密度が高くなる。したがって、このよう
な場合には、同図に示すように、基板１上におけるワイ
ヤＷのボンディング位置をワイヤＷが延びる方向に位置
ずれさせて、各端子２１，２２，２５のそれぞれに一端
が繋がった３種類のワイヤＷ（Ｗ１，Ｗ２，Ｗ３）が側
面視において互いに交差しないようにすることが好まし
い。
チップを上下に積み重ねるように実装しているために、
それらの半導体チップの集積密度を一層高めることが可
能である。また、図１２に示す構造から明らかなよう
に、計３つの半導体チップ２Ａ，２Ｂ，２Ｋのそれぞれ
をワイヤＷを用いて基板１の所定位置に導電接続する場
合には、ワイヤＷの数が一層多くなり、それら多数本の
ワイヤＷの配線密度が高くなる。したがって、このよう
な場合には、同図に示すように、基板１上におけるワイ
ヤＷのボンディング位置をワイヤＷが延びる方向に位置
ずれさせて、各端子２１，２２，２５のそれぞれに一端
が繋がった３種類のワイヤＷ（Ｗ１，Ｗ２，Ｗ３）が側
面視において互いに交差しないようにすることが好まし
い。
【００７３】このように、本願発明では、２つの半導体
チップを上下に重ねて実装する場合に限らず、３つの半
導体チップを上下に重ねて実装する場合にも適用するこ
とができ、さらには４つの半導体チップ、あるいはそれ
以上の個数の半導体チップを上下に積み重ねた状態に実
装する場合にも適用することが可能である。本願発明で
は、要は、少なくとも２以上の半導体チップが上下に重
ねられた構造とされていればよく、その半導体チップの
具体的な数は問わない。また、本願発明では、第１の半
導体チップや第２の半導体チップに加えて、第３の半導
体チップをこれらに重ねて実装する場合に、この第３の
半導体チップを第２の半導体チップの下側に位置する第
１の半導体チップのさらに下面側に配置させるようにし
てもかまわない。
チップを上下に重ねて実装する場合に限らず、３つの半
導体チップを上下に重ねて実装する場合にも適用するこ
とができ、さらには４つの半導体チップ、あるいはそれ
以上の個数の半導体チップを上下に積み重ねた状態に実
装する場合にも適用することが可能である。本願発明で
は、要は、少なくとも２以上の半導体チップが上下に重
ねられた構造とされていればよく、その半導体チップの
具体的な数は問わない。また、本願発明では、第１の半
導体チップや第２の半導体チップに加えて、第３の半導
体チップをこれらに重ねて実装する場合に、この第３の
半導体チップを第２の半導体チップの下側に位置する第
１の半導体チップのさらに下面側に配置させるようにし
てもかまわない。
【００７４】図１４は、本願発明に係る半導体チップの
実装構造に適用されるリードフレームの一例を示す要部
平面図である。図１５は、図１４に示すリードフレーム
を用いて構成された半導体チップの実装構造の一例を示
す要部平面図である。図１６は、リードフレームを用い
て製造された半導体装置の一例を示す要部断面図であ
る。
実装構造に適用されるリードフレームの一例を示す要部
平面図である。図１５は、図１４に示すリードフレーム
を用いて構成された半導体チップの実装構造の一例を示
す要部平面図である。図１６は、リードフレームを用い
て製造された半導体装置の一例を示す要部断面図であ
る。
【００７５】図１４に示すリードフレーム６は、たとえ
ば銅などの金属板に打ち抜きプレス加工を施して形成さ
れた長尺状の部材であり、従来において半導体装置の製
造に用いられているリードフレームと基本的な構成は共
通している。すなわち、このリードフレーム６は、半導
体チップを搭載させるためのダイパッド６０をその長手
方向に一定間隔で複数箇所形成したものであり、このダ
イパッド６０を支持するサポートリード６１、上記ダイ
パッド６０から離反して設けられた複数本の内部リード
６２、およびこれら複数本の内部リード６２とタイバー
６３介して繋がった複数本の外部リード６４を具備して
いる。ただし、このリードフレーム６は、ダイパッド６
０に２つの開口孔１２Ｂ，１２Ｂを形成しており、これ
ら開口孔１２Ｂ，１２Ｂの間に補助片部６５を形成して
いる。
ば銅などの金属板に打ち抜きプレス加工を施して形成さ
れた長尺状の部材であり、従来において半導体装置の製
造に用いられているリードフレームと基本的な構成は共
通している。すなわち、このリードフレーム６は、半導
体チップを搭載させるためのダイパッド６０をその長手
方向に一定間隔で複数箇所形成したものであり、このダ
イパッド６０を支持するサポートリード６１、上記ダイ
パッド６０から離反して設けられた複数本の内部リード
６２、およびこれら複数本の内部リード６２とタイバー
６３介して繋がった複数本の外部リード６４を具備して
いる。ただし、このリードフレーム６は、ダイパッド６
０に２つの開口孔１２Ｂ，１２Ｂを形成しており、これ
ら開口孔１２Ｂ，１２Ｂの間に補助片部６５を形成して
いる。
【００７６】図１５に示す半導体チップの実装構造で
は、上記リードフレーム６の補助片部６５をその上下か
ら挟み付けるように、第１の半導体チップ２Ａと第２の
半導体チップ２Ｂとを上記補助片部６５の下面と上面と
のそれぞれに接着している。ただし、第１の半導体チッ
プ２Ａの上向きの主面に設けられている複数の端子２１
は、開口孔１２Ｂの下部または下方に位置し、その上方
が開放状態にある。したがって、第１の半導体チップ２
Ａについては、その端子２１をワイヤＷを介して内部リ
ード６２に適切に接続することができる。むろん、第２
の半導体チップ２Ｂの主面に設けられている複数の端子
２２も、ワイヤＷを介して内部リード６２に接続するこ
とができる。
は、上記リードフレーム６の補助片部６５をその上下か
ら挟み付けるように、第１の半導体チップ２Ａと第２の
半導体チップ２Ｂとを上記補助片部６５の下面と上面と
のそれぞれに接着している。ただし、第１の半導体チッ
プ２Ａの上向きの主面に設けられている複数の端子２１
は、開口孔１２Ｂの下部または下方に位置し、その上方
が開放状態にある。したがって、第１の半導体チップ２
Ａについては、その端子２１をワイヤＷを介して内部リ
ード６２に適切に接続することができる。むろん、第２
の半導体チップ２Ｂの主面に設けられている複数の端子
２２も、ワイヤＷを介して内部リード６２に接続するこ
とができる。
【００７７】図１６に示す半導体装置Ｂａは、上記図１
５に示した構造の２つの半導体チップ２Ａ，２Ｂやその
周辺部分をモールド樹脂４ａによって覆う樹脂パッケー
ジ作業を行った後に、リードフレーム６のフォーミング
加工を施すことによって得られる。このような樹脂パッ
ケージ作業やリードフレームのフォーミング加工作業
は、従来のリードフレームを用いた半導体装置の製造工
程における加工作業と同様であり、その詳細な説明は便
宜上省略するが、上記モールド樹脂４ａによって半導体
チップ２Ａ，２Ｂの主面や、ワイヤＷなどの導電配線部
分が適切に保護される。また、外部リード６４が半導体
装置Ｂａのハンダ付け用の端子としての役割を果たし、
所望の部位への面実装などを適切に行うことができる。
５に示した構造の２つの半導体チップ２Ａ，２Ｂやその
周辺部分をモールド樹脂４ａによって覆う樹脂パッケー
ジ作業を行った後に、リードフレーム６のフォーミング
加工を施すことによって得られる。このような樹脂パッ
ケージ作業やリードフレームのフォーミング加工作業
は、従来のリードフレームを用いた半導体装置の製造工
程における加工作業と同様であり、その詳細な説明は便
宜上省略するが、上記モールド樹脂４ａによって半導体
チップ２Ａ，２Ｂの主面や、ワイヤＷなどの導電配線部
分が適切に保護される。また、外部リード６４が半導体
装置Ｂａのハンダ付け用の端子としての役割を果たし、
所望の部位への面実装などを適切に行うことができる。
【００７８】このように、本願発明では、複数の半導体
チップが実装される支持部材としては、合成樹脂製の薄
肉のフィルム状の基板を用いる場合に限らず、金属製の
リードフレームを用いてもかまわない。さらに、本願発
明では、リードフレームに代えて、たとえば表面に導電
配線部を形成したセラミック製の板状の基板、あるいは
エポキシ樹脂などの合成樹脂製の板状の基板などを支持
部材として用いてもかまわない。本願発明にいう支持部
材の具体的な種類などは限定されるものではない。
チップが実装される支持部材としては、合成樹脂製の薄
肉のフィルム状の基板を用いる場合に限らず、金属製の
リードフレームを用いてもかまわない。さらに、本願発
明では、リードフレームに代えて、たとえば表面に導電
配線部を形成したセラミック製の板状の基板、あるいは
エポキシ樹脂などの合成樹脂製の板状の基板などを支持
部材として用いてもかまわない。本願発明にいう支持部
材の具体的な種類などは限定されるものではない。
【００７９】本願発明は、上述した各実施形態の内容に
限定されるものではない。本願発明でいう半導体チップ
の具体的な種類も勿論問わず、たとえば強誘電体メモリ
（ferroelectrics-RAM）などの各種のメモリ素子をはじ
めとして、その他の種々のＩＣチップやＬＳＩチップな
どの半導体チップを適用することができる。
限定されるものではない。本願発明でいう半導体チップ
の具体的な種類も勿論問わず、たとえば強誘電体メモリ
（ferroelectrics-RAM）などの各種のメモリ素子をはじ
めとして、その他の種々のＩＣチップやＬＳＩチップな
どの半導体チップを適用することができる。
【図１】本願発明に係る半導体チップの実装構造を有す
る半導体装置中間品の一例を示す要部斜視図である。
る半導体装置中間品の一例を示す要部斜視図である。
【図２】図１のII−II拡大断面図である。
【図３】図１および図２に示す半導体装置中間品を製造
する工程を示す要部斜視図である。
する工程を示す要部斜視図である。
【図４】図１および図２に示す半導体装置中間品を製造
する工程を示す要部斜視図である。
する工程を示す要部斜視図である。
【図５】図１および図２に示す半導体装置中間品から半
導体装置を製造する作業工程を示す要部断面図である。
導体装置を製造する作業工程を示す要部断面図である。
【図６】図１および図２に示す半導体装置中間品から製
造された半導体装置の構成の一例を示す要部断面図であ
る。
造された半導体装置の構成の一例を示す要部断面図であ
る。
【図７】本願発明に係る半導体チップの実装構造を有す
る半導体装置中間品の他の例を示す要部断面図である。
る半導体装置中間品の他の例を示す要部断面図である。
【図８】本願発明に係る半導体チップの実装構造の他の
例を示す分解斜視図である。
例を示す分解斜視図である。
【図９】本願発明に係る半導体チップの実装構造に用い
られる基板の他の例を示す要部斜視図である。
られる基板の他の例を示す要部斜視図である。
【図１０】図９に示す基板を用いて構成された半導体チ
ップの実装構造の一例を示す要部断面図である。
ップの実装構造の一例を示す要部断面図である。
【図１１】本願発明に係る半導体チップの実装構造の他
の例を示す要部断面図である。
の例を示す要部断面図である。
【図１２】本願発明に係る半導体チップの実装構造の他
の例を示す要部断面図である。
の例を示す要部断面図である。
【図１３】本願発明に係る半導体チップの実装構造の他
の例を示す要部断面図である。
の例を示す要部断面図である。
【図１２】本願発明に係る半導体チップの実装構造の他
の例を示す要部断面図である。
の例を示す要部断面図である。
【図１３】本願発明に係る半導体チップの実装構造の他
の例を示す要部断面図である。
の例を示す要部断面図である。
【図１４】本願発明に係る半導体チップの実装構造に適
用されるリードフレームの一例を示す要部平面図であ
る。
用されるリードフレームの一例を示す要部平面図であ
る。
【図１５】図１４に示すリードフレームを用いて構成さ
れた半導体チップの実装構造の一例を示す要部平面図で
ある。
れた半導体チップの実装構造の一例を示す要部平面図で
ある。
【図１６】リードフレームを用いて製造された半導体装
置の一例を示す要部断面図である。
置の一例を示す要部断面図である。
【図１７】従来の半導体チップの実装構造の一例を示す
要部断面図である。
要部断面図である。
【図１８】従来の半導体チップの実装構造の他の例を示
す要部断面図である。
す要部断面図である。
１，１Ａ〜１Ｃ 基板（支持部材） ２Ａ，２Ｃ，２Ｅ，２Ｇ，２Ｌ， 第１の半導体チップ ２Ｂ，２Ｄ，２Ｆ，２Ｈ，２Ｍ， 第２の半導体チップ ２Ｋ，２Ｎ 第３の半導体チップ ６ リードフレーム（支持部材） １０，１０Ａ 導電配線部 １２，１２Ａ〜１２Ｃ 開口孔 １３，１３Ａ 補助片部 １５ 端子 ２０Ａ，２０Ｂ 主面 ２１ 端子 ２２，２２Ａ 端子 ２３ 端子 ２５ 端子 ２６，２６ａ 端子 ６５ 補助片部 Ｗ ワイヤ Ａ，Ａａ 半導体装置中間品 Ｂ，Ｂａ 半導体装置
Claims (14)
- 【請求項１】 端子を備えた主面をそれぞれ有する第１
の半導体チップおよび第２の半導体チップが、第１の半
導体チップの上に第２の半導体チップを重ねた状態で所
望の支持部材に実装されている、半導体チップの実装構
造であって、 上記第１の半導体チップは、その主面が上向きとされて
上記支持部材の下面側に配置されているとともに、 上記支持部材には、上記第１の半導体チップの端子の上
方がこの支持部材によって覆われないようにこの支持部
材の厚み方向に貫通した開口孔が設けられており、か
つ、 上記第２の半導体チップは、その主面が上向きとされて
上記第１の半導体チップの端子を覆わないように配され
ている ことを特徴とする、半導体チップの実装構造。 - 【請求項２】 上記第１の半導体チップと上記第２の半
導体チップとのそれぞれの端子は、上記支持部材の上面
に設けられている端子とワイヤ接続されている、請求項
１に記載の半導体チップの実装構造。 - 【請求項３】 端子を備えた主面をそれぞれ有する第１
の半導体チップおよび第２の半導体チップが、第１の半
導体チップの上に第２の半導体チップを重ねた状態で所
望の支持部材に実装されている、半導体チップの実装構
造であって、 上記第１の半導体チップは、その主面が上向きとされて
上記支持部材の下面側に配置されているとともに、 上記支持部材には、上記第１の半導体チップの端子の上
方がこの支持部材によって覆われないようにこの支持部
材の厚み方向に貫通した開口孔が設けられており、か
つ、 上記第２の半導体チップは、その主面が下向きにされて
その端子が上記第１の半導体チップの端子に導通接続さ
れていることを特徴とする、半導体チップの実装構造。 - 【請求項４】 上記第１の半導体チップと第２の半導体
チップとのいずれか一 方は、上記支持部材に設けられて
いる端子と電気的に接続されている、請求項３に記載の
半導体チップの実装構造。 - 【請求項５】 上記支持部材の端子は、上記支持部材の
開口孔の縁部からこの開口孔の内側方向に突出するタブ
状の端子であり、かつ上記第１の半導体チップと第２の
半導体チップとのいずれか一方には、上記タブ状の端子
に電気的に導通して接続される端子が設けられている、
請求項４に記載の半導体チップの実装構造。 - 【請求項６】 上記第１の半導体チップと第２の半導体
チップとは、上記開口孔の外周縁をその上下から挟むよ
うにしてその外周縁の下面と上面とにそれぞれ接着され
ている、請求項１または３に記載の半導体チップの実装
構造。 - 【請求項７】 上記第１の半導体チップと第２の半導体
チップとは互いに接合されており、かつそれらのいずれ
か一方のみが上記支持部材に接着されている、請求項１
または３に記載の半導体チップの実装構造。 - 【請求項８】 端子を備えた主面をそれぞれ有する第１
の半導体チップおよび第２の半導体チップが、第１の半
導体チップの上に第２の半導体チップを重ねた状態で所
望の支持部材に実装されている、半導体チップの実装構
造であって、 上記第１の半導体チップは、その主面が上向きとされて
上記支持部材の下面側に配置されているとともに、 上記支持部材には、上記第１の半導体チップの端子の上
方がこの支持部材によって覆われないようにこの支持部
材の厚み方向に貫通した複数の開口孔が設けられている
ことにより、 これら複数の開口孔どうしの間を仕切る補
助片部が形成されており、かつ、 上記第１の半導体チップと第２の半導体チップとは、上
記補助片部をその上下から挟むようにしてこの補助片部
の下面と上面とにそれぞれ接着されていることを特徴と
する、半導体チップの実装構造。 - 【請求項９】 端子を備えた主面をそれぞれ有する第１
の半導体チップおよび第２の半導体チップが、第１の半
導体チップの上に第２の半導体チップを重ねた状態で所
望の支持部材に実装されている、半導体チップの実装構
造であって、 上記第１の半導体チップは、その主面が上向きとされて
上記支持部材の下面側 に配置されており、 上記支持部材には、上記第１の半導体チップの端子の上
方がこの支持部材によって覆われないようにこの支持部
材の厚み方向に貫通した開口孔が設けられているととも
に、この 開口孔の周縁部の一部分からこの開口孔の内側
方向へ延びる補助片部が形成されており、かつ、 上記第１の半導体チップと第２の半導体チップとは、上
記補助片部をその上下から挟むようにしてこの補助片部
の下面と上面とにそれぞれ接着されていることを特徴と
する、半導体チップの実装構造。 - 【請求項１０】 上記支持部材は、薄肉の合成樹脂製フ
ィルムに導電配線部を形成しているフィルム状の基板、
金属製のリードフレーム、または表面に導電配線部を形
成している板状の基板である、請求項１ないし９のいず
れかに記載の半導体チップの実装構造。 - 【請求項１１】 上記第２の半導体チップの上には、こ
の第２の半導体チップと上記第１の半導体チップとは別
体の１または複数の他の半導体チップがさらに重ねて設
けられている、請求項１ないし１０のいずれかに記載の
半導体チップの実装構造。 - 【請求項１２】 請求項１ないし１１のいずれかに記載
の半導体チップの実装構造を有していることを特徴とす
る、半導体装置。 - 【請求項１３】 少なくとも上記複数の半導体チップの
それぞれの主面とその周辺部分とがモールド樹脂によっ
て覆われている、請求項１２に記載の半導体装置。 - 【請求項１４】 上記支持部材はフィルム状の基板であ
り、かつこの基板の下面部には、上記複数の半導体チッ
プの各端子と電気的に導通するハンダボールからなる突
起状の端子が設けられている、請求項１３に記載の半導
体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27270297A JP3165959B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体チップの実装構造および半導体装置 |
| US09/166,260 US6441495B1 (en) | 1997-10-06 | 1998-10-05 | Semiconductor device of stacked chips |
| US10/122,982 US6861760B2 (en) | 1997-10-06 | 2002-04-11 | Semiconductor device with stacked-semiconductor chips and support plate |
| US11/032,840 US7242100B2 (en) | 1997-10-06 | 2005-01-10 | Method for manufacturing semiconductor device with plural semiconductor chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27270297A JP3165959B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体チップの実装構造および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111758A JPH11111758A (ja) | 1999-04-23 |
| JP3165959B2 true JP3165959B2 (ja) | 2001-05-14 |
Family
ID=17517606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27270297A Expired - Fee Related JP3165959B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体チップの実装構造および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165959B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11961831B2 (en) | 2021-08-20 | 2024-04-16 | Advanced Semiconductor Engineering, Inc. | Electronic package, semiconductor package structure, and method for manufacturing the semiconductor package structure |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3633559B2 (ja) | 1999-10-01 | 2005-03-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2002076252A (ja) | 2000-08-31 | 2002-03-15 | Nec Kyushu Ltd | 半導体装置 |
| KR100415281B1 (ko) | 2001-06-29 | 2004-01-16 | 삼성전자주식회사 | 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지 |
| CN100464412C (zh) * | 2003-07-28 | 2009-02-25 | 旺宏电子股份有限公司 | 芯片封装结构 |
| US7816182B2 (en) * | 2004-11-30 | 2010-10-19 | Stmicroelectronics Asia Pacific Pte. Ltd. | Simplified multichip packaging and package design |
| US20070241441A1 (en) * | 2006-04-17 | 2007-10-18 | Stats Chippac Ltd. | Multichip package system |
| JP2008041999A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2012195459A (ja) * | 2011-03-16 | 2012-10-11 | Sharp Corp | ワイヤーボンディング方法、及び、半導体装置 |
| JP5620437B2 (ja) * | 2012-05-18 | 2014-11-05 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
1997
- 1997-10-06 JP JP27270297A patent/JP3165959B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11961831B2 (en) | 2021-08-20 | 2024-04-16 | Advanced Semiconductor Engineering, Inc. | Electronic package, semiconductor package structure, and method for manufacturing the semiconductor package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111758A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| US7242100B2 (en) | Method for manufacturing semiconductor device with plural semiconductor chips | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US6486544B1 (en) | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| KR20000076778A (ko) | 반도체장치 및 그의 제조방법 | |
| JP2002110898A (ja) | 半導体装置 | |
| KR20060063654A (ko) | 칩 내장 기판의 제조 방법 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| US20050116322A1 (en) | Circuit module | |
| JP3165959B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| JPH0558657B2 (ja) | ||
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| US20030057569A1 (en) | Semiconductor device | |
| JPH11135537A (ja) | 半導体チップの実装構造および半導体装置 | |
| JP2009141229A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |