JP5620437B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5620437B2 JP5620437B2 JP2012114808A JP2012114808A JP5620437B2 JP 5620437 B2 JP5620437 B2 JP 5620437B2 JP 2012114808 A JP2012114808 A JP 2012114808A JP 2012114808 A JP2012114808 A JP 2012114808A JP 5620437 B2 JP5620437 B2 JP 5620437B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- die pad
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
半導体装置は、第1の電極パッドを有し且つ開口部において第1の電極パッドが第2主面側に露出するように部材搭載領域に搭載された部材と、半導体チップ搭載領域に搭載され且つ表面に第2の電極パッドを有する半導体チップと、第1の電極パッドと第2の電極パッドを直接接続するボンディングワイヤと、を含む。
(1)半導体装置の構成例
図1及び図2を参照して、この発明のリードフレームを具えた半導体装置の構成例につき説明する。
次に、図3及び図4を参照して、この半導体装置の製造方法の実施の形態例につき説明する。
(1)半導体装置の構成例
図5を参照して、この半導体装置の第2の実施の形態の構成例につき説明する。
次に、図6を参照して、図5に示した半導体装置の製造方法の実施の形態につき説明する。
図7を参照して、上述した第2の実施の形態の半導体装置の変形例につき説明する。
次に、図8を参照して、この例の半導体装置の製造方法につき説明する。
20:リードフレーム
21:基材
22:デバイスホール
24:ダイパッド
24a:第1主面
24b:第2主面
24aa:基板搭載領域
25:ダイパッド側半導体チップ搭載領域
26:開口部
27:接着領域
28:リード
29:支持リード
30:基板
30a:第1主表面
30b:第2主表面
30aa:基板側半導体チップ搭載領域
32:半導体チップ接続用第1電極パッド
34:半導体チップ接続用第2電極パッド
36:リード接続用電極パッド
40A:第1半導体チップ
40Aa、40Ba、40Ca、40Da、70Aa、70Ba、70Ca、70Da:表面
40Ab、40Bb、40Cb、40Db、70Ab、70Bb、70Cb、70Db:裏面
42A、42B、42C、42D:チップ電極パッド
40B:第2半導体チップ
40C:第3半導体チップ
40D:第4半導体チップ
50A:第1ボンディングワイヤ
50B:第2ボンディングワイヤ
50C:第3ボンディングワイヤ
50D:第4ボンディングワイヤ
50E:第5ボンディングワイヤ
60:封止部
70A:第1スペーサ基板
70B:第2スペーサ基板
70C:第3スペーサ基板
70D:第4スペーサ基板
Claims (5)
- 部材搭載領域が設けられている第1主面及び当該第1主面に対向しており、半導体チップ搭載領域が設けられている第2主面を有していて、前記部材搭載領域内であってかつ前記半導体チップ搭載領域外に、前記第1主面及び前記第2主面間を貫通して設けられている1つ又は2つ以上の開口部を備えたダイパッドを有するリードフレームと、
第1の電極パッドを有し、前記開口部において前記第1の電極パッドが前記第2主面側に露出するように前記部材搭載領域に搭載された部材と、
前記半導体チップ搭載領域に搭載され、且つ表面に第2の電極パッドを有する半導体チップと、
前記第1の電極パッドと前記第2の電極パッドを直接接続するボンディングワイヤと、を含む半導体装置。 - 前記開口部は、前記部材搭載領域に搭載される部材に設けられている前記第1の電極パッドを露出させる最低限の面積及び個数として設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記ダイパッドは、前記第1の電極パッドを露出できる最低限の広さまで、前記開口部の面積を縮小させてあり、前記面積の縮小分だけ前記半導体チップ搭載領域の面積を拡張して、前記ダイパッドの全面積に対する前記半導体チップ搭載領域の割合を大きくしてあることを特徴とする請求項1に記載の半導体装置。
- 前記リードフレームは、一端が前記ダイパッドの端縁に向かう方向に延在し、当該ダイパッドを囲んで設けられている複数のリードをさらに有していることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記ダイパッドは、ベースに設けられているデバイスホール内に支持リードにより吊られており、
前記複数のリードは、一端が前記ダイパッドの端縁に向かう方向に前記デバイスホール内に突出し、かつ他端側が前記ベース上を延在して設けられていることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012114808A JP5620437B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012114808A JP5620437B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007145651A Division JP5036409B2 (ja) | 2007-05-31 | 2007-05-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012178607A JP2012178607A (ja) | 2012-09-13 |
JP5620437B2 true JP5620437B2 (ja) | 2014-11-05 |
Family
ID=46980191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012114808A Active JP5620437B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5620437B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5814965B2 (ja) * | 2013-03-15 | 2015-11-17 | 株式会社東芝 | 半導体装置 |
CN117038623A (zh) * | 2023-08-18 | 2023-11-10 | 上海纳矽微电子有限公司 | 用于将芯片打线至框架的载具组件和芯片打线方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3014176B2 (ja) * | 1991-07-10 | 2000-02-28 | 新光電気工業株式会社 | リードフレーム及び半導体装置 |
JP3165959B2 (ja) * | 1997-10-06 | 2001-05-14 | ローム株式会社 | 半導体チップの実装構造および半導体装置 |
JP2003209217A (ja) * | 2002-01-15 | 2003-07-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2006114832A (ja) * | 2004-10-18 | 2006-04-27 | Sharp Corp | 面実装型半導体素子 |
KR101037246B1 (ko) * | 2004-10-18 | 2011-05-26 | 스태츠 칩팩, 엘티디. | 멀티 칩 리드 프레임 패키지 |
-
2012
- 2012-05-18 JP JP2012114808A patent/JP5620437B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012178607A (ja) | 2012-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032623B2 (ja) | 半導体記憶装置 | |
KR100441532B1 (ko) | 반도체장치 | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
JP5036409B2 (ja) | 半導体装置及びその製造方法 | |
EP2852974B1 (en) | Method of making a substrate-less stackable package with wire-bond interconnect | |
US8159055B2 (en) | Semiconductor device, lead-frame product used for the same and method for manufacturing the same | |
JP6125332B2 (ja) | 半導体装置 | |
US7638861B2 (en) | Flip chip MLP with conductive ink | |
JP2009295959A (ja) | 半導体装置及びその製造方法 | |
JP2012104790A (ja) | 半導体装置 | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5620437B2 (ja) | 半導体装置 | |
JP2012015554A (ja) | 半導体装置の製造方法、および積層型半導体装置の製造方法 | |
JP4600130B2 (ja) | 半導体装置およびその製造方法 | |
WO2014103855A1 (ja) | 半導体装置およびその製造方法 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP3275874B2 (ja) | 半導体装置及びスティフナー | |
US20160190045A1 (en) | Semiconductor device and method of making the same | |
JP2012209604A (ja) | 半導体装置 | |
JP2003273287A (ja) | 半導体装置 | |
KR20060006397A (ko) | 반도체 패키지 | |
KR20030008450A (ko) | 볼 그리드 어레이형 적층 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5620437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |