JP3014176B2 - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JP3014176B2 JP3014176B2 JP19569891A JP19569891A JP3014176B2 JP 3014176 B2 JP3014176 B2 JP 3014176B2 JP 19569891 A JP19569891 A JP 19569891A JP 19569891 A JP19569891 A JP 19569891A JP 3014176 B2 JP3014176 B2 JP 3014176B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor chip
- stage
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はリードフレームおよび半
導体装置に関し、より詳細にはフレームの両面にそれぞ
れ半導体チップを搭載するタイプのリードフレーム及び
半導体装置に関する。
導体装置に関し、より詳細にはフレームの両面にそれぞ
れ半導体チップを搭載するタイプのリードフレーム及び
半導体装置に関する。
【０００２】
【従来の技術】半導体チップを搭載する半導体装置は、
通常、１つのパッケージに１つの半導体チップを搭載す
るが、実装効率を向上させるため１つのパッケージに複
数個の半導体チップを搭載する製品がある。たとえば、
複数個の半導体チップを一平面内に配置したハイブリッ
ドタイプのもの、リードフレームのステージの両面にそ
れぞれ半導体チップを搭載したものなどがある。ステー
ジの両面に半導体チップを搭載した製品は、１つのパッ
ケージに２個の半導体チップを搭載することで、２倍の
容量を有する半導体装置を得ることが容易に可能にな
る。
通常、１つのパッケージに１つの半導体チップを搭載す
るが、実装効率を向上させるため１つのパッケージに複
数個の半導体チップを搭載する製品がある。たとえば、
複数個の半導体チップを一平面内に配置したハイブリッ
ドタイプのもの、リードフレームのステージの両面にそ
れぞれ半導体チップを搭載したものなどがある。ステー
ジの両面に半導体チップを搭載した製品は、１つのパッ
ケージに２個の半導体チップを搭載することで、２倍の
容量を有する半導体装置を得ることが容易に可能にな
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ようにリードフレームのステージの両面に半導体チップ
を搭載する場合は、半導体チップに接続するリード本数
が必然的に増大するから、リードフレームに形成するリ
ードの形成が困難になるという問題点が生じる。こと
に、最近では半導体チップが高集積化し、インナーリー
ドがきわめて高密度に形成されるようになっているか
ら、微細パターンを有するリードフレームでさらにリー
ド本数を増やすことは非常に困難となる。そこで、本発
明は上記問題点を解消すべくなされたものであり、その
目的とするところは、高密度でインナーリードが形成さ
れるリードフレームでも接続用のインナーリードを確保
することができ、１つのパッケージに複数個の半導体チ
ップを搭載可能とするリードフレーム及び半導体装置を
提供しようとするものである。
ようにリードフレームのステージの両面に半導体チップ
を搭載する場合は、半導体チップに接続するリード本数
が必然的に増大するから、リードフレームに形成するリ
ードの形成が困難になるという問題点が生じる。こと
に、最近では半導体チップが高集積化し、インナーリー
ドがきわめて高密度に形成されるようになっているか
ら、微細パターンを有するリードフレームでさらにリー
ド本数を増やすことは非常に困難となる。そこで、本発
明は上記問題点を解消すべくなされたものであり、その
目的とするところは、高密度でインナーリードが形成さ
れるリードフレームでも接続用のインナーリードを確保
することができ、１つのパッケージに複数個の半導体チ
ップを搭載可能とするリードフレーム及び半導体装置を
提供しようとするものである。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、リードフレーム
の両面に半導体チップを搭載するリードフレームにおい
て、該リードフレームが、半導体チップの搭載位置に近
接するにしたがってインナーリードの配置スペースが徐
々に狭くなるように形成されたリードフレームであっ
て、前記リードフレームの一方の面に搭載された半導体
チップとワイヤボンディングによって電気的に接続され
るインナーリードとして、前記半導体チップの搭載位置
の近傍に先端が位置する前進リードが形成されていると
共に、前記リードフレームの他方の面に搭載された半導
体チップと電気的に接続されるインナーリードとして、
前記前進リードの先端よりもリードの先端位置を後退さ
せた後退リードが形成されており、かつ前記リードフレ
ームの他方の面に、少なくとも前記前進リードの先端部
分を含んで包囲された範囲にわたり、前記リードフレー
ムの他方の面に搭載される半導体チップと前記後退リー
ドとの間を電気的に接続する中継導体パターンを備えた
中継導体テープが張設されていることを特徴とする。ま
た、ステージの両面に半導体チップを搭載するリードフ
レームにおいて、該リードフレームが、前記ステージに
近接するにしたがってインナーリードの配置スペースが
徐々に狭くなるように形成されたリードフレームであっ
て、前記ステージの一方の面に搭載された半導体チップ
とワイヤボンディングによって電気的に接続されるイン
ナーリードとして、前記ステージの周縁近傍に先端が位
置する前進リードが形成されていると共に、前記ステー
ジの他方の面に搭載された半導体チップと電気的に接続
されるインナーリードとして、前記前進リードの先端よ
りもリードの先端位置を後退させた後退リードが形成さ
れており、かつ前記ステージの他方の面の周縁と少なく
とも前記前進リードの先端部分を含んで包囲された範囲
との間に、前記ステージの他方の面に搭載される半導体
チップと前記後退リードとの間を電気的に接続する中継
導体パターンを備えた中継導体テープが張設されている
ことを特徴とする。さらに、ステージの両面に半導体チ
ップを搭載するリードフレームにおいて、該リードフレ
ームが、前記ステージに近接するにしたがってインナー
リードの配置スペースが徐々に狭くなるように形成され
たリードフレームであって、前記ステージの一方の面に
搭載された半導体チップとワイヤボンディングによって
電気的に接続されるインナーリードとして、前記ステー
ジの周縁近傍に先端が位置する前進リードが形成されて
いると共に、前記ステージの他方の面に搭載された半導
体チップと電気的に接続されるインナーリードとして、
前記前進リードの先端よりもリードの先端位置を後退さ
せた後退リードが形成されており、かつ前記ステージの
他方の面に、少なくとも前記前進リードの先端部分を含
んで包囲された範囲にわたり、前記ステージの他方の面
に搭載される半導体チップと前記後退リードとの間を電
気的に接続する中継導体パターンを備えた中継導体テー
プが張設されていることを特徴とする。また、半導体装
置において、前記リードフレームの両面のそれぞれに半
導体チップが搭載され、かつ前記リードフレームの一方
の面に搭載された半導体チップと前記前進リードとをワ
イヤボンディングによって電気的に接続されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと前記後退リードとが前記中継導体テープに形成
された中継導体パターンを介して電気的に接続されてい
ることを特徴とする。
するため次の構成を備える。すなわち、リードフレーム
の両面に半導体チップを搭載するリードフレームにおい
て、該リードフレームが、半導体チップの搭載位置に近
接するにしたがってインナーリードの配置スペースが徐
々に狭くなるように形成されたリードフレームであっ
て、前記リードフレームの一方の面に搭載された半導体
チップとワイヤボンディングによって電気的に接続され
るインナーリードとして、前記半導体チップの搭載位置
の近傍に先端が位置する前進リードが形成されていると
共に、前記リードフレームの他方の面に搭載された半導
体チップと電気的に接続されるインナーリードとして、
前記前進リードの先端よりもリードの先端位置を後退さ
せた後退リードが形成されており、かつ前記リードフレ
ームの他方の面に、少なくとも前記前進リードの先端部
分を含んで包囲された範囲にわたり、前記リードフレー
ムの他方の面に搭載される半導体チップと前記後退リー
ドとの間を電気的に接続する中継導体パターンを備えた
中継導体テープが張設されていることを特徴とする。ま
た、ステージの両面に半導体チップを搭載するリードフ
レームにおいて、該リードフレームが、前記ステージに
近接するにしたがってインナーリードの配置スペースが
徐々に狭くなるように形成されたリードフレームであっ
て、前記ステージの一方の面に搭載された半導体チップ
とワイヤボンディングによって電気的に接続されるイン
ナーリードとして、前記ステージの周縁近傍に先端が位
置する前進リードが形成されていると共に、前記ステー
ジの他方の面に搭載された半導体チップと電気的に接続
されるインナーリードとして、前記前進リードの先端よ
りもリードの先端位置を後退させた後退リードが形成さ
れており、かつ前記ステージの他方の面の周縁と少なく
とも前記前進リードの先端部分を含んで包囲された範囲
との間に、前記ステージの他方の面に搭載される半導体
チップと前記後退リードとの間を電気的に接続する中継
導体パターンを備えた中継導体テープが張設されている
ことを特徴とする。さらに、ステージの両面に半導体チ
ップを搭載するリードフレームにおいて、該リードフレ
ームが、前記ステージに近接するにしたがってインナー
リードの配置スペースが徐々に狭くなるように形成され
たリードフレームであって、前記ステージの一方の面に
搭載された半導体チップとワイヤボンディングによって
電気的に接続されるインナーリードとして、前記ステー
ジの周縁近傍に先端が位置する前進リードが形成されて
いると共に、前記ステージの他方の面に搭載された半導
体チップと電気的に接続されるインナーリードとして、
前記前進リードの先端よりもリードの先端位置を後退さ
せた後退リードが形成されており、かつ前記ステージの
他方の面に、少なくとも前記前進リードの先端部分を含
んで包囲された範囲にわたり、前記ステージの他方の面
に搭載される半導体チップと前記後退リードとの間を電
気的に接続する中継導体パターンを備えた中継導体テー
プが張設されていることを特徴とする。また、半導体装
置において、前記リードフレームの両面のそれぞれに半
導体チップが搭載され、かつ前記リードフレームの一方
の面に搭載された半導体チップと前記前進リードとをワ
イヤボンディングによって電気的に接続されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと前記後退リードとが前記中継導体テープに形成
された中継導体パターンを介して電気的に接続されてい
ることを特徴とする。
【０００５】
【作用】本発明に係るリードフレームは、半導体チップ
の搭載位置に近接するにしたがってインナーリードの配
置スペースが徐々に狭くなるように形成されたリードフ
レームであって、両面に半導体チップが搭載されるリー
ドフレームである。このため、半導体チップの搭載位置
から離間するほどリ−ドの配置スペースが広くなる。 か
かるリードフレームの一方の面に搭載された半導体チッ
プとワイヤボンディングによって電気的に接続されるイ
ンナーリードとして、前記半導体チップの搭載位置の近
傍に先端が位置する前進リードが形成されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと接続されるインナーリードとして、前記前進リ
ードの先端よりもリードの先端位置を後退させた後退リ
ードが形成されている。 このようなリードフレームで
は、後退リードを配置する配置スペースを確保すべく、
後退リードの先端を半導体チップの搭載位置から離間し
て配置することによって、リード本数を効果的に増やす
ことができ、リードフレームの両面に搭載する半導体チ
ップと電気的に接続するリード本数を確保することがで
きる。 また、リードフレームの一方の面に搭載された半
導体チップと前進リードとはワイヤボンディングによっ
て電気的に接続され、リードフレームの他方の面に搭載
された半導体チップと後退リードとは、前進リードの先
端部分を含んで包囲された範囲にわたって張設された中
継導体テープに形成された中継導体パターンを介して電
気的に接続される。このため、前進リードの先端と半導
体チップとの距離よりも長い後退リードの先端と半導体
チップとの間を直接ワイヤボンディングすることなく中
継導体パターンを介して電気的に接続できる。
の搭載位置に近接するにしたがってインナーリードの配
置スペースが徐々に狭くなるように形成されたリードフ
レームであって、両面に半導体チップが搭載されるリー
ドフレームである。このため、半導体チップの搭載位置
から離間するほどリ−ドの配置スペースが広くなる。 か
かるリードフレームの一方の面に搭載された半導体チッ
プとワイヤボンディングによって電気的に接続されるイ
ンナーリードとして、前記半導体チップの搭載位置の近
傍に先端が位置する前進リードが形成されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと接続されるインナーリードとして、前記前進リ
ードの先端よりもリードの先端位置を後退させた後退リ
ードが形成されている。 このようなリードフレームで
は、後退リードを配置する配置スペースを確保すべく、
後退リードの先端を半導体チップの搭載位置から離間し
て配置することによって、リード本数を効果的に増やす
ことができ、リードフレームの両面に搭載する半導体チ
ップと電気的に接続するリード本数を確保することがで
きる。 また、リードフレームの一方の面に搭載された半
導体チップと前進リードとはワイヤボンディングによっ
て電気的に接続され、リードフレームの他方の面に搭載
された半導体チップと後退リードとは、前進リードの先
端部分を含んで包囲された範囲にわたって張設された中
継導体テープに形成された中継導体パターンを介して電
気的に接続される。このため、前進リードの先端と半導
体チップとの距離よりも長い後退リードの先端と半導体
チップとの間を直接ワイヤボンディングすることなく中
継導体パターンを介して電気的に接続できる。
【０００６】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係るリードフレ
ーム１０に半導体チップ１２、１４を搭載した実施例を
示す。本実施例のリードフレーム１０は半導体チップを
搭載するステージを有しないタイプのもので、中継導体
テープ１６をインナーリードの下面に張設して半導体チ
ップを支持するよう構成している。図２はリードフレー
ム１０に形成したインナーリードのパターンとインナー
リードに中継導体テープ１６を接合した平面配置を示
す。インナーリードは、図２に示すように、半導体チッ
プ１２の外縁に接近する位置まで先端を延出させた前進
リード１０ａと、前進リード１０ａよりも先端位置を後
退させた後退リード１０ｂとからなる。
づいて詳細に説明する。図１は本発明に係るリードフレ
ーム１０に半導体チップ１２、１４を搭載した実施例を
示す。本実施例のリードフレーム１０は半導体チップを
搭載するステージを有しないタイプのもので、中継導体
テープ１６をインナーリードの下面に張設して半導体チ
ップを支持するよう構成している。図２はリードフレー
ム１０に形成したインナーリードのパターンとインナー
リードに中継導体テープ１６を接合した平面配置を示
す。インナーリードは、図２に示すように、半導体チッ
プ１２の外縁に接近する位置まで先端を延出させた前進
リード１０ａと、前進リード１０ａよりも先端位置を後
退させた後退リード１０ｂとからなる。
【０００７】前進リード１０ａの先端位置は従来のリー
ドフレームに設けるインナーリードと同様でワイヤボン
ディングに要する間隔をあけて設定する。一方、後退リ
ード１０ｂはリード配置のためのスペースを確保するた
めリード先端を半導体チップの搭載位置から離して設定
する。インナーリードの配置スペースは半導体チップの
搭載位置に接近するにつれて徐々に狭くなってくる。こ
のためインナーリードは先細形状に形成して、リード間
のスペースをとっているが、インナーリードはその先端
側できわめて高密度になる。上記の後退リード１０ｂは
前進リード１０ａよりも後退した位置でリードの延出を
止めているから、リードの配置で余裕のある部分を利用
することができ、すべてのインナーリードを半導体チッ
プの外縁まで延出させた場合にくらべ、より多数本のリ
ードを形成することができる。
ドフレームに設けるインナーリードと同様でワイヤボン
ディングに要する間隔をあけて設定する。一方、後退リ
ード１０ｂはリード配置のためのスペースを確保するた
めリード先端を半導体チップの搭載位置から離して設定
する。インナーリードの配置スペースは半導体チップの
搭載位置に接近するにつれて徐々に狭くなってくる。こ
のためインナーリードは先細形状に形成して、リード間
のスペースをとっているが、インナーリードはその先端
側できわめて高密度になる。上記の後退リード１０ｂは
前進リード１０ａよりも後退した位置でリードの延出を
止めているから、リードの配置で余裕のある部分を利用
することができ、すべてのインナーリードを半導体チッ
プの外縁まで延出させた場合にくらべ、より多数本のリ
ードを形成することができる。
【０００８】図２に示す実施例では、前進リード１０ａ
と後退リード１０ｂとを１つおきに配置しているが、必
ずしも１つおきに配置しなければならないものではな
い。インナーリードの配置に応じて適宜配置でパターン
を設定すればよい。前記中継導体テープ１６は図２に示
すように、インナーリードのうち前進リード１０ａの下
面に接合してリードフレームに支持し、後退リード１０
ｂと中継導体テープ１６の外縁との間には若干の間隔を
設ける。この間隔は実施例では中継導体テープ１６と後
退リード１０ｂの先端間をワイヤボンディングによって
接続するためである。後退リード１０ｂに対するワイヤ
ボンディング位置を先端位置よりも若干後退した位置に
設定する場合には、中継導体テープ１６の外縁が後退リ
ード１０ｂにかかるようにすることもできる。また、こ
の実施例では中継導体テープ１６と後退リード１０ｂと
の間をワイヤボンディングによって接続しているが、Ｔ
ＡＢテープなどを接続する場合と同様に中継導体テープ
１６と後退リード１０ｂとを直接接続する場合は、後退
リード１０ｂの先端位置まで中継導体テープ１６の外縁
部がかかるようにして中継導体テープ１６をリードフレ
ーム１０に接合する。
と後退リード１０ｂとを１つおきに配置しているが、必
ずしも１つおきに配置しなければならないものではな
い。インナーリードの配置に応じて適宜配置でパターン
を設定すればよい。前記中継導体テープ１６は図２に示
すように、インナーリードのうち前進リード１０ａの下
面に接合してリードフレームに支持し、後退リード１０
ｂと中継導体テープ１６の外縁との間には若干の間隔を
設ける。この間隔は実施例では中継導体テープ１６と後
退リード１０ｂの先端間をワイヤボンディングによって
接続するためである。後退リード１０ｂに対するワイヤ
ボンディング位置を先端位置よりも若干後退した位置に
設定する場合には、中継導体テープ１６の外縁が後退リ
ード１０ｂにかかるようにすることもできる。また、こ
の実施例では中継導体テープ１６と後退リード１０ｂと
の間をワイヤボンディングによって接続しているが、Ｔ
ＡＢテープなどを接続する場合と同様に中継導体テープ
１６と後退リード１０ｂとを直接接続する場合は、後退
リード１０ｂの先端位置まで中継導体テープ１６の外縁
部がかかるようにして中継導体テープ１６をリードフレ
ーム１０に接合する。
【０００９】図１に示すように、半導体チップ１２は中
継導体テープ１６の上面に接合して支持し、ワイヤボン
ディングによって前進リード１０ａに接続する。１８が
ボンディングワイヤである。一方、半導体チップ１４は
中継導体テープ１６の下面で半導体チップ１２の反対側
に接合し、ワイヤボンディングによって後退リードとの
間の電気的接続をとる。中継導体テープ１６の表面には
中継導体パターン１６ａが形成されており、半導体チッ
プ１４と中継導体パターン１６ａとの間および中継導体
パターン１６ａと後退リード１０ｂとの間をそれぞれワ
イヤボンディングによって接続する。後退リード１０ａ
はその先端位置を下げることによって、配置スペースを
確保して形成したものであり、中継導体パターン１６ａ
はこの後退リード１０ｂと半導体チップ１４との間を中
継する役目を受け持っている。なお、インナーリードと
半導体チップ１２、１４とを接続する場合、電源リード
やアースリードについてそれぞれの半導体チップ１２、
１４に共通にリードを接続してもかまわない。
継導体テープ１６の上面に接合して支持し、ワイヤボン
ディングによって前進リード１０ａに接続する。１８が
ボンディングワイヤである。一方、半導体チップ１４は
中継導体テープ１６の下面で半導体チップ１２の反対側
に接合し、ワイヤボンディングによって後退リードとの
間の電気的接続をとる。中継導体テープ１６の表面には
中継導体パターン１６ａが形成されており、半導体チッ
プ１４と中継導体パターン１６ａとの間および中継導体
パターン１６ａと後退リード１０ｂとの間をそれぞれワ
イヤボンディングによって接続する。後退リード１０ａ
はその先端位置を下げることによって、配置スペースを
確保して形成したものであり、中継導体パターン１６ａ
はこの後退リード１０ｂと半導体チップ１４との間を中
継する役目を受け持っている。なお、インナーリードと
半導体チップ１２、１４とを接続する場合、電源リード
やアースリードについてそれぞれの半導体チップ１２、
１４に共通にリードを接続してもかまわない。
【００１０】中継導体パターン１６ａと後退リード１０
ｂとを直接接続する場合は、この間のワイヤボンディン
グを省略することができる。中継導体テープ１６はＴＡ
Ｂテープと同様に電気的絶縁性を有するフィルムに導体
パターンを形成したものである。中継導体テープ１６を
後退リード１０ｂに直接接続する場合は、ビアを介して
中継導体パターン１６ａと後退リード１０ｂとの電気的
接続をとればよい。ビア端と後退リード１０ｂとはバン
プあるいは導電性樹脂等によって接続する。
ｂとを直接接続する場合は、この間のワイヤボンディン
グを省略することができる。中継導体テープ１６はＴＡ
Ｂテープと同様に電気的絶縁性を有するフィルムに導体
パターンを形成したものである。中継導体テープ１６を
後退リード１０ｂに直接接続する場合は、ビアを介して
中継導体パターン１６ａと後退リード１０ｂとの電気的
接続をとればよい。ビア端と後退リード１０ｂとはバン
プあるいは導電性樹脂等によって接続する。
【００１１】上記のようにして半導体チップ１２および
半導体チップ１４をリードフレーム１０に搭載した後、
半導体チップ１２、１４を樹脂封止して半導体装置を得
る。この半導体装置は２つの半導体チップを搭載するこ
とで、従来の容量の半導体チップを使用して２倍の容量
を有する半導体装置を得ることができる。また、２つの
半導体チップを搭載することによる多ピン化に備えて、
上記のように前進リード１０ａと後退リード１０ｂとで
インナーリードを構成することによって、インナーリー
ドの配置スペースを有効に利用してリード本数の増加に
備えることが可能になる。
半導体チップ１４をリードフレーム１０に搭載した後、
半導体チップ１２、１４を樹脂封止して半導体装置を得
る。この半導体装置は２つの半導体チップを搭載するこ
とで、従来の容量の半導体チップを使用して２倍の容量
を有する半導体装置を得ることができる。また、２つの
半導体チップを搭載することによる多ピン化に備えて、
上記のように前進リード１０ａと後退リード１０ｂとで
インナーリードを構成することによって、インナーリー
ドの配置スペースを有効に利用してリード本数の増加に
備えることが可能になる。
【００１２】図３はステージ２０を有するリードフレー
ムについての実施例である。この実施例においても、リ
ードフレーム１０のインナーリードを前進リードと後退
リードにわけて形成することは上記例と同様である。図
３に示す実施例では半導体チップ１４と後退リードとの
間を接続する中継導体テープ２２を矩形の枠体状に形成
し、ステージ２０と後退リード１０ｂとの間に中継導体
テープ２２を設けている。図４はこの実施例の平面配置
を示す。中継導体テープ１６と後退リード１０ｂとの間
はワイヤボンディングによらずに直接接続しているので
中継導体テープ１６の外縁は後退リード１０ｂの先端ま
で及んでいる。中継導体テープ２２の表面に形成した中
継導体パターン２２ａと後退リード１０ｂとの間はビア
２４によって電気的接続をとる。
ムについての実施例である。この実施例においても、リ
ードフレーム１０のインナーリードを前進リードと後退
リードにわけて形成することは上記例と同様である。図
３に示す実施例では半導体チップ１４と後退リードとの
間を接続する中継導体テープ２２を矩形の枠体状に形成
し、ステージ２０と後退リード１０ｂとの間に中継導体
テープ２２を設けている。図４はこの実施例の平面配置
を示す。中継導体テープ１６と後退リード１０ｂとの間
はワイヤボンディングによらずに直接接続しているので
中継導体テープ１６の外縁は後退リード１０ｂの先端ま
で及んでいる。中継導体テープ２２の表面に形成した中
継導体パターン２２ａと後退リード１０ｂとの間はビア
２４によって電気的接続をとる。
【００１３】図５に示す実施例はステージ２０を有する
リードフレーム１０で、ステージ２０の下面を含めて後
退リードが囲む範囲内全体に中継導体テープ１６を張設
した実施例である。図３に示す実施例では半導体チップ
１２および半導体チップ１４はステージ２０の上下面に
接合したが、本実施例では半導体チップ１２はステージ
２０の上面に、半導体チップ１４は中継導体テープ１６
の下面に接合している。半導体チップ１２は前進リード
との間でワイヤボンディングによって接続し、半導体チ
ップ１４は中継導体テープ１６に設けた中継導体パター
ン１６ａを介して後退リードに接続する。
リードフレーム１０で、ステージ２０の下面を含めて後
退リードが囲む範囲内全体に中継導体テープ１６を張設
した実施例である。図３に示す実施例では半導体チップ
１２および半導体チップ１４はステージ２０の上下面に
接合したが、本実施例では半導体チップ１２はステージ
２０の上面に、半導体チップ１４は中継導体テープ１６
の下面に接合している。半導体チップ１２は前進リード
との間でワイヤボンディングによって接続し、半導体チ
ップ１４は中継導体テープ１６に設けた中継導体パター
ン１６ａを介して後退リードに接続する。
【００１４】なお、図３に示すように中継導体テープ１
６と後退リード１０ｂとの接続方法はワイヤボンディン
グ法によらずに直接接続によることも可能であり、また
半導体チップ１４と中継導体テープ１６との間の接続も
バンプによる直接接続も可能である。また、上記実施例
では半導体チップ１２と前進リード１０ａとはいずれも
ワイヤボンディング法によって接続しているが、もちろ
ん他の接続方法、たとえばＴＡＢテープを利用する方法
等を利用することも可能で、前進リード１０ａと半導体
チップ１２との間で中継導体テープを利用することも可
能である。
６と後退リード１０ｂとの接続方法はワイヤボンディン
グ法によらずに直接接続によることも可能であり、また
半導体チップ１４と中継導体テープ１６との間の接続も
バンプによる直接接続も可能である。また、上記実施例
では半導体チップ１２と前進リード１０ａとはいずれも
ワイヤボンディング法によって接続しているが、もちろ
ん他の接続方法、たとえばＴＡＢテープを利用する方法
等を利用することも可能で、前進リード１０ａと半導体
チップ１２との間で中継導体テープを利用することも可
能である。
【００１５】
【発明の効果】本発明に係るリードフレーム及び半導体
装置によれば、上述したように、フレームの両面に半導
体チップを搭載することにより、半導体装置の実装効率
を向上させることができ、複数の半導体チップを搭載す
る際のリード本数の増大の問題を効果的に解消すること
ができる等の著効を奏する。
装置によれば、上述したように、フレームの両面に半導
体チップを搭載することにより、半導体装置の実装効率
を向上させることができ、複数の半導体チップを搭載す
る際のリード本数の増大の問題を効果的に解消すること
ができる等の著効を奏する。
【図面の簡単な説明】
【図１】リードフレームに半導体チップを搭載した状態
の説明図である。
の説明図である。
【図２】インナーリードの平面配置を示す説明図であ
る。
る。
【図３】リードフレームに半導体チップを搭載した他の
実施例の説明図である。
実施例の説明図である。
【図４】他の実施例のインナーリードの平面配置示す説
明図である。
明図である。
【図５】リードフレームに半導体チップを搭載したさら
に他の実施例の説明図である。
に他の実施例の説明図である。
１０ リードフレーム １２、１４ 半導体チップ １６、２２ 中継導体テープ １６ａ、２２ａ 中継導体パターン ２０ ステージ
Claims (6)
- 【請求項１】 リードフレームの両面に半導体チップを
搭載するリードフレームにおいて、該リードフレームが、半導体チップの搭載位置に近接す
るにしたがってインナーリードの配置スペースが徐々に
狭くなるように形成されたリードフレームであって、 前記リードフレームの一方の面に搭載された半導体チッ
プとワイヤボンディングによって電気的に接続されるイ
ンナーリードとして、前記半導体チップの搭載位置の近
傍に先端が位置する前進リードが形成されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと電気的に接続されるインナーリードとして、前
記前進リードの先端よりもリードの先端位置を後退させ
た後退リードが形成されており、 かつ前記リードフレームの他方の面 に、少なくとも前記
前進リードの先端部分を含んで包囲された範囲にわた
り、前記リードフレームの他方の面に搭載される半導体
チップと前記後退リードとの間を電気的に接続する中継
導体パターンを備えた中継導体テープが張設されている
ことを特徴とするリードフレーム。 - 【請求項２】 ステージの両面に半導体チップを搭載す
るリードフレームにおいて、該リードフレームが、前記ステージに近接するにしたが
ってインナーリードの配置スペースが徐々に狭くなるよ
うに形成されたリードフレームであって、 前記ステージの一方の面に搭載された半導体チップとワ
イヤボンディングによって電気的に接続されるインナー
リードとして、前記ステージの周縁近傍に先端が位置す
る前進リードが形成されていると共に、前記ステージの
他方の面に搭載された半導体チップと電気的に接続され
るインナーリードとして、前記前進リードの先端よりも
リードの先端位置を後退させた後退リードが形成されて
おり、 かつ前記ステージの他方の面の周縁と 少なくとも前記前
進リードの先端部分を含んで包囲された範囲との間に、
前記ステージの他方の面に搭載される半導体チップと前
記後退リードとの間を電気的に接続する中継導体パター
ンを備えた中継導体テープが張設されていることを特徴
とするリードフレーム。 - 【請求項３】 ステージの両面に半導体チップを搭載す
るリードフレームにおいて、該リードフレームが、前記ステージに近接するにしたが
ってインナーリードの配置スペースが徐々に狭くなるよ
うに形成されたリードフレームであって、 前記ステージの一方の面に搭載された半導体チップとワ
イヤボンディングによって電気的に接続されるインナー
リードとして、前記ステージの周縁近傍に先端が位置す
る前進リードが形成されていると共に、前記ステージの
他方の面に搭載された半導体チップと電気的に接続され
るインナーリードとして、前記前進リードの先端よりも
リードの先端位置を後退させた後退リードが形成されて
おり、 かつ前記ステージの他方の面に、 少なくとも前記前進リ
ードの先端部分を含んで包囲された範囲にわたり、前記
ステージの他方の面に搭載される半導体チップと前記後
退リードとの間を電気的に接続する中継導体パターンを
備えた中継導体テープが張設されていることを特徴とす
るリードフレーム。 - 【請求項４】 後退リードと中継導体パターンとの電気
的な接続が、ビアによってなされている請求項１〜３の
いずれか一項記載のリードフレーム。 - 【請求項５】 請求項１、２または３記載のリードフレ
ームの両面のそれぞれに半導体チップが搭載され、 かつ前記リードフレームの一方の面に搭載された半導体
チップと前記前進リードとをワイヤボンディングによっ
て電気的に接続されていると共に、 前記リードフレームの他方の面に搭載された半導体チッ
プと前記後退リードとが前記中継導体テープに形成され
た中継導体パターンを介して電気的に接続されているこ
とを特徴とする半導体装置。 - 【請求項６】 後退リードと中継導体パターンとが、ビ
アによって電気的に接続されている請求項５記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19569891A JP3014176B2 (ja) | 1991-07-10 | 1991-07-10 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19569891A JP3014176B2 (ja) | 1991-07-10 | 1991-07-10 | リードフレーム及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521697A JPH0521697A (ja) | 1993-01-29 |
| JP3014176B2 true JP3014176B2 (ja) | 2000-02-28 |
Family
ID=16345508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19569891A Expired - Lifetime JP3014176B2 (ja) | 1991-07-10 | 1991-07-10 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014176B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615475A (en) * | 1995-01-30 | 1997-04-01 | Staktek Corporation | Method of manufacturing an integrated package having a pair of die on a common lead frame |
| US6576992B1 (en) | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
| JP4764196B2 (ja) * | 2006-02-14 | 2011-08-31 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP5620437B2 (ja) * | 2012-05-18 | 2014-11-05 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP6587815B2 (ja) | 2015-03-09 | 2019-10-09 | 日本特殊陶業株式会社 | センサ制御装置およびセンサ制御システム |
-
1991
- 1991-07-10 JP JP19569891A patent/JP3014176B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521697A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753598B2 (en) | Transverse hybrid LOC package | |
| CN101814480B (zh) | 一种芯片封装结构及其封装方法 | |
| US7763967B2 (en) | Semiconductor device with surface mounting terminals | |
| KR100269281B1 (ko) | 반도체장치 | |
| US6667560B2 (en) | Board on chip ball grid array | |
| US6265762B1 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| JP3014176B2 (ja) | リードフレーム及び半導体装置 | |
| US5220196A (en) | Semiconductor device | |
| CN1114948C (zh) | 芯片上引线及标准常规引线的组合结构的半导体芯片封装 | |
| CN100353532C (zh) | 半导体装置 | |
| US20010050419A1 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
| JP3010924B2 (ja) | 半導体装置 | |
| JPH04154155A (ja) | 半導体装置 | |
| JP4015118B2 (ja) | 半導体装置 | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH02181958A (ja) | 半導体装置 | |
| JPH08222683A (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| JPH10144860A (ja) | 半導体装置及びその製造方法 | |
| JPS6245159A (ja) | 半導体装置 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPS61283137A (ja) | 半導体装置 | |
| JPH06120291A (ja) | ゲートアレイｌｓｉ | |
| JPH1027821A (ja) | 半導体装置 | |
| JPH0645499A (ja) | 半導体装置 |