JP3014176B2 - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JP3014176B2
JP3014176B2 JP19569891A JP19569891A JP3014176B2 JP 3014176 B2 JP3014176 B2 JP 3014176B2 JP 19569891 A JP19569891 A JP 19569891A JP 19569891 A JP19569891 A JP 19569891A JP 3014176 B2 JP3014176 B2 JP 3014176B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor chip
stage
mounted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19569891A
Other languages
English (en)
Other versions
JPH0521697A (ja
Inventor
浩一 村田
Original Assignee
新光電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電気工業株式会社 filed Critical 新光電気工業株式会社
Priority to JP19569891A priority Critical patent/JP3014176B2/ja
Publication of JPH0521697A publication Critical patent/JPH0521697A/ja
Application granted granted Critical
Publication of JP3014176B2 publication Critical patent/JP3014176B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明はリードフレームおよび半
導体装置に関し、より詳細にはフレームの両面にそれぞ
れ半導体チップを搭載するタイプのリードフレーム及び
半導体装置に関する。

【0002】

【従来の技術】半導体チップを搭載する半導体装置は、
通常、1つのパッケージに1つの半導体チップを搭載す
るが、実装効率を向上させるため1つのパッケージに複
数個の半導体チップを搭載する製品がある。たとえば、
複数個の半導体チップを一平面内に配置したハイブリッ
ドタイプのもの、リードフレームのステージの両面にそ
れぞれ半導体チップを搭載したものなどがある。ステー
ジの両面に半導体チップを搭載した製品は、1つのパッ
ケージに2個の半導体チップを搭載することで、2倍の
容量を有する半導体装置を得ることが容易に可能にな
る。

【0003】

【発明が解決しようとする課題】しかしながら、上記の
ようにリードフレームのステージの両面に半導体チップ
を搭載する場合は、半導体チップに接続するリード本数
が必然的に増大するから、リードフレームに形成するリ
ードの形成が困難になるという問題点が生じる。こと
に、最近では半導体チップが高集積化し、インナーリー
ドがきわめて高密度に形成されるようになっているか
ら、微細パターンを有するリードフレームでさらにリー
ド本数を増やすことは非常に困難となる。そこで、本発
明は上記問題点を解消すべくなされたものであり、その
目的とするところは、高密度でインナーリードが形成さ
れるリードフレームでも接続用のインナーリードを確保
することができ、1つのパッケージに複数個の半導体チ
ップを搭載可能とするリードフレーム及び半導体装置を
提供しようとするものである。

【0004】

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、リードフレーム
の両面に半導体チップを搭載するリードフレームにおい
て、該リードフレームが、半導体チップの搭載位置に近
接するにしたがってインナーリードの配置スペースが徐
々に狭くなるように形成されたリードフレームであっ
て、前記リードフレームの一方の面に搭載された半導体
チップとワイヤボンディングによって電気的に接続され
るインナーリードとして、前記半導体チップの搭載位置
の近傍に先端が位置する前進リードが形成されていると
共に、前記リードフレームの他方の面に搭載された半導
体チップと電気的に接続されるインナーリードとして、
前記前進リードの先端よりもリードの先端位置を後退さ
せた後退リードが形成されており、かつ前記リードフレ
ームの他方の面に、少なくとも前記前進リードの先端部
分を含んで包囲された範囲にわたり、前記リードフレー
ムの他方の面に搭載される半導体チップと前記後退リー
ドとの間を電気的に接続する中継導体パターンを備えた
中継導体テープ張設されていることを特徴とする。ま
た、ステージの両面に半導体チップを搭載するリードフ
レームにおいて、該リードフレームが、前記ステージに
近接するにしたがってインナーリードの配置スペースが
徐々に狭くなるように形成されたリードフレームであっ
て、前記ステージの一方の面に搭載された半導体チップ
とワイヤボンディングによって電気的に接続されるイン
ナーリードとして、前記ステージの周縁近傍に先端が位
置する前進リードが形成されていると共に、前記ステー
ジの他方の面に搭載された半導体チップと電気的に接続
されるインナーリードとして、前記前進リードの先端よ
りもリードの先端位置を後退させた後退リードが形成さ
れており、かつ前記ステージの他方の面の周縁と少なく
とも前記前進リードの先端部分を含んで包囲された範囲
との間に、前記ステージの他方の面に搭載される半導体
チップと前記後退リードとの間を電気的に接続する中継
導体パターンを備えた中継導体テープ張設されている
ことを特徴とする。さらに、ステージの両面に半導体チ
ップを搭載するリードフレームにおいて、該リードフレ
ームが、前記ステージに近接するにしたがってインナー
リードの配置スペースが徐々に狭くなるように形成され
たリードフレームであって、前記ステージの一方の面に
搭載された半導体チップとワイヤボンディングによって
電気的に接続されるインナーリードとして、前記ステー
ジの周縁近傍に先端が位置する前進リードが形成されて
いると共に、前記ステージの他方の面に搭載された半導
体チップと電気的に接続されるインナーリードとして、
前記前進リードの先端よりもリードの先端位置を後退さ
せた後退リードが形成されており、かつ前記ステージの
他方の面に、少なくとも前記前進リードの先端部分を含
んで包囲された範囲にわたり、前記ステージの他方の面
に搭載される半導体チップと前記後退リードとの間を電
気的に接続する中継導体パターンを備えた中継導体テー
張設されていることを特徴とする。また、半導体装
置において、前記リードフレームの両面のそれぞれに半
導体チップが搭載され、かつ前記リードフレームの一方
の面に搭載された半導体チップと前記前進リードとをワ
イヤボンディングによって電気的に接続されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと前記後退リードとが前記中継導体テープに形成
された中継導体パターンを介して電気的に接続されてい
ることを特徴とする

【0005】

【作用】本発明に係るリードフレームは、半導体チップ
の搭載位置に近接するにしたがってインナーリードの配
置スペースが徐々に狭くなるように形成されたリードフ
レームであって、両面に半導体チップが搭載されるリー
ドフレームである。このため、半導体チップの搭載位置
から離間するほどリ−ドの配置スペースが広くなる。
かるリードフレームの一方の面に搭載された半導体チッ
プとワイヤボンディングによって電気的に接続されるイ
ンナーリードとして、前記半導体チップの搭載位置の近
傍に先端が位置する前進リードが形成されていると共
に、前記リードフレームの他方の面に搭載された半導体
チップと接続されるインナーリードとして、前記前進リ
ードの先端よりもリードの先端位置を後退させた後退リ
ードが形成されている。 このようなリードフレームで
は、後退リードを配置する配置スペースを確保すべく、
後退リードの先端を半導体チップの搭載位置から離間し
て配置することによって、リード本数を効果的に増やす
ことができ、リードフレームの両面に搭載する半導体チ
ップと電気的に接続するリード本数を確保することがで
きる。 また、リードフレームの一方の面に搭載された半
導体チップと前進リードとはワイヤボンディングによっ
て電気的に接続され、リードフレームの他方の面に搭載
された半導体チップと後退リードとは、前進リードの先
端部分を含んで包囲された範囲にわたって張設された中
継導体テープに形成された中継導体パターンを介して電
気的に接続される。このため、前進リードの先端と半導
体チップとの距離よりも長い後退リードの先端と半導体
チップとの間を直接ワイヤボンディングすることなく中
継導体パターンを介して電気的に接続できる。

【0006】

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係るリードフレ
ーム10に半導体チップ12、14を搭載した実施例を
示す。本実施例のリードフレーム10は半導体チップを
搭載するステージを有しないタイプのもので、中継導体
テープ16をインナーリードの下面に張設して半導体チ
ップを支持するよう構成している。図2はリードフレー
ム10に形成したインナーリードのパターンとインナー
リードに中継導体テープ16を接合した平面配置を示
す。インナーリードは、図2に示すように、半導体チッ
プ12の外縁に接近する位置まで先端を延出させた前進
リード10aと、前進リード10aよりも先端位置を後
退させた後退リード10bとからなる。

【0007】前進リード10aの先端位置は従来のリー
ドフレームに設けるインナーリードと同様でワイヤボン
ディングに要する間隔をあけて設定する。一方、後退リ
ード10bはリード配置のためのスペースを確保するた
めリード先端を半導体チップの搭載位置から離して設定
する。インナーリードの配置スペースは半導体チップの
搭載位置に接近するにつれて徐々に狭くなってくる。こ
のためインナーリードは先細形状に形成して、リード間
のスペースをとっているが、インナーリードはその先端
側できわめて高密度になる。上記の後退リード10bは
前進リード10aよりも後退した位置でリードの延出を
止めているから、リードの配置で余裕のある部分を利用
することができ、すべてのインナーリードを半導体チッ
プの外縁まで延出させた場合にくらべ、より多数本のリ
ードを形成することができる。

【0008】図2に示す実施例では、前進リード10a
と後退リード10bとを1つおきに配置しているが、必
ずしも1つおきに配置しなければならないものではな
い。インナーリードの配置に応じて適宜配置でパターン
を設定すればよい。前記中継導体テープ16は図2に示
すように、インナーリードのうち前進リード10aの下
面に接合してリードフレームに支持し、後退リード10
bと中継導体テープ16の外縁との間には若干の間隔を
設ける。この間隔は実施例では中継導体テープ16と後
退リード10bの先端間をワイヤボンディングによって
接続するためである。後退リード10bに対するワイヤ
ボンディング位置を先端位置よりも若干後退した位置に
設定する場合には、中継導体テープ16の外縁が後退リ
ード10bにかかるようにすることもできる。また、こ
の実施例では中継導体テープ16と後退リード10bと
の間をワイヤボンディングによって接続しているが、T
ABテープなどを接続する場合と同様に中継導体テープ
16と後退リード10bとを直接接続する場合は、後退
リード10bの先端位置まで中継導体テープ16の外縁
部がかかるようにして中継導体テープ16をリードフレ
ーム10に接合する。

【0009】図1に示すように、半導体チップ12は中
継導体テープ16の上面に接合して支持し、ワイヤボン
ディングによって前進リード10aに接続する。18が
ボンディングワイヤである。一方、半導体チップ14は
中継導体テープ16の下面で半導体チップ12の反対側
に接合し、ワイヤボンディングによって後退リードとの
間の電気的接続をとる。中継導体テープ16の表面には
中継導体パターン16aが形成されており、半導体チッ
プ14と中継導体パターン16aとの間および中継導体
パターン16aと後退リード10bとの間をそれぞれワ
イヤボンディングによって接続する。後退リード10a
はその先端位置を下げることによって、配置スペースを
確保して形成したものであり、中継導体パターン16a
はこの後退リード10bと半導体チップ14との間を中
継する役目を受け持っている。なお、インナーリードと
半導体チップ12、14とを接続する場合、電源リード
やアースリードについてそれぞれの半導体チップ12、
14に共通にリードを接続してもかまわない。

【0010】中継導体パターン16aと後退リード10
bとを直接接続する場合は、この間のワイヤボンディン
グを省略することができる。中継導体テープ16はTA
Bテープと同様に電気的絶縁性を有するフィルムに導体
パターンを形成したものである。中継導体テープ16を
後退リード10bに直接接続する場合は、ビアを介して
中継導体パターン16aと後退リード10bとの電気的
接続をとればよい。ビア端と後退リード10bとはバン
プあるいは導電性樹脂等によって接続する。

【0011】上記のようにして半導体チップ12および
半導体チップ14をリードフレーム10に搭載した後、
半導体チップ12、14を樹脂封止して半導体装置を得
る。この半導体装置は2つの半導体チップを搭載するこ
とで、従来の容量の半導体チップを使用して2倍の容量
を有する半導体装置を得ることができる。また、2つの
半導体チップを搭載することによる多ピン化に備えて、
上記のように前進リード10aと後退リード10bとで
インナーリードを構成することによって、インナーリー
ドの配置スペースを有効に利用してリード本数の増加に
備えることが可能になる。

【0012】図3はステージ20を有するリードフレー
ムについての実施例である。この実施例においても、リ
ードフレーム10のインナーリードを前進リードと後退
リードにわけて形成することは上記例と同様である。図
3に示す実施例では半導体チップ14と後退リードとの
間を接続する中継導体テープ22を矩形の枠体状に形成
し、ステージ20と後退リード10bとの間に中継導体
テープ22を設けている。図4はこの実施例の平面配置
を示す。中継導体テープ16と後退リード10bとの間
はワイヤボンディングによらずに直接接続しているので
中継導体テープ16の外縁は後退リード10bの先端ま
で及んでいる。中継導体テープ22の表面に形成した中
継導体パターン22aと後退リード10bとの間はビア
24によって電気的接続をとる。

【0013】図5に示す実施例はステージ20を有する
リードフレーム10で、ステージ20の下面を含めて後
退リードが囲む範囲内全体に中継導体テープ16を張設
した実施例である。図3に示す実施例では半導体チップ
12および半導体チップ14はステージ20の上下面に
接合したが、本実施例では半導体チップ12はステージ
20の上面に、半導体チップ14は中継導体テープ16
の下面に接合している。半導体チップ12は前進リード
との間でワイヤボンディングによって接続し、半導体チ
ップ14は中継導体テープ16に設けた中継導体パター
ン16aを介して後退リードに接続する。

【0014】なお、図3に示すように中継導体テープ1
6と後退リード10bとの接続方法はワイヤボンディン
グ法によらずに直接接続によることも可能であり、また
半導体チップ14と中継導体テープ16との間の接続も
バンプによる直接接続も可能である。また、上記実施例
では半導体チップ12と前進リード10aとはいずれも
ワイヤボンディング法によって接続しているが、もちろ
ん他の接続方法、たとえばTABテープを利用する方法
等を利用することも可能で、前進リード10aと半導体
チップ12との間で中継導体テープを利用することも可
能である。

【0015】

【発明の効果】本発明に係るリードフレーム及び半導体
装置によれば、上述したように、フレームの両面に半導
体チップを搭載することにより、半導体装置の実装効率
を向上させることができ、複数の半導体チップを搭載す
る際のリード本数の増大の問題を効果的に解消すること
ができる等の著効を奏する。

【図面の簡単な説明】

【図1】リードフレームに半導体チップを搭載した状態
の説明図である。

【図2】インナーリードの平面配置を示す説明図であ
る。

【図3】リードフレームに半導体チップを搭載した他の
実施例の説明図である。

【図4】他の実施例のインナーリードの平面配置示す説
明図である。

【図5】リードフレームに半導体チップを搭載したさら
に他の実施例の説明図である。

【符号の説明】

10 リードフレーム 12、14 半導体チップ 16、22 中継導体テープ 16a、22a 中継導体パターン 20 ステージ

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 リードフレームの両面に半導体チップを
    搭載するリードフレームにおいて、該リードフレームが、半導体チップの搭載位置に近接す
    るにしたがってインナーリードの配置スペースが徐々に
    狭くなるように形成されたリードフレームであって、 前記リードフレームの一方の面に搭載された半導体チッ
    プとワイヤボンディングによって電気的に接続されるイ
    ンナーリードとして、前記半導体チップの搭載位置の近
    傍に先端が位置する前進リードが形成されていると共
    に、前記リードフレームの他方の面に搭載された半導体
    チップと電気的に接続されるインナーリードとして、前
    記前進リードの先端よりもリードの先端位置を後退させ
    た後退リードが形成されており、 かつ前記リードフレームの他方の面 に、少なくとも前記
    前進リードの先端部分を含んで包囲された範囲にわた
    り、前記リードフレームの他方の面に搭載される半導体
    チップと前記後退リードとの間を電気的に接続する中継
    導体パターンを備えた中継導体テープ張設されている
    ことを特徴とするリードフレーム。
  2. 【請求項2】 ステージの両面に半導体チップを搭載す
    るリードフレームにおいて、該リードフレームが、前記ステージに近接するにしたが
    ってインナーリードの配置スペースが徐々に狭くなるよ
    うに形成されたリードフレームであって、 前記ステージの一方の面に搭載された半導体チップとワ
    イヤボンディングによって電気的に接続されるインナー
    リードとして、前記ステージの周縁近傍に先端が位置す
    る前進リードが形成されていると共に、前記ステージの
    他方の面に搭載された半導体チップと電気的に接続され
    るインナーリードとして、前記前進リードの先端よりも
    リードの先端位置を後退させた後退リードが形成されて
    おり、 かつ前記ステージの他方の面の周縁と 少なくとも前記前
    進リードの先端部分を含んで包囲された範囲との間に、
    前記ステージの他方の面に搭載される半導体チップと前
    記後退リードとの間を電気的に接続する中継導体パター
    ンを備えた中継導体テープ張設されていることを特徴
    とするリードフレーム。
  3. 【請求項3】 ステージの両面に半導体チップを搭載す
    るリードフレームにおいて、該リードフレームが、前記ステージに近接するにしたが
    ってインナーリードの配置スペースが徐々に狭くなるよ
    うに形成されたリードフレームであって、 前記ステージの一方の面に搭載された半導体チップとワ
    イヤボンディングによって電気的に接続されるインナー
    リードとして、前記ステージの周縁近傍に先端が位置す
    る前進リードが形成されていると共に、前記ステージの
    他方の面に搭載された半導体チップと電気的に接続され
    るインナーリードとして、前記前進リードの先端よりも
    リードの先端位置を後退させた後退リードが形成されて
    おり、 かつ前記ステージの他方の面に、 少なくとも前記前進リ
    ードの先端部分を含んで包囲された範囲にわたり、前記
    ステージの他方の面に搭載される半導体チップと前記後
    退リードとの間を電気的に接続する中継導体パターンを
    備えた中継導体テープ張設されていることを特徴とす
    るリードフレーム。
  4. 【請求項4】 後退リードと中継導体パターンとの電気
    的な接続が、ビアによってなされている請求項1〜3の
    いずれか一項記載のリードフレーム
  5. 【請求項5】 請求項1、2または3記載のリードフレ
    ームの両面のそれぞれに半導体チップが搭載され、 かつ前記リードフレームの一方の面に搭載された半導体
    チップと前記前進リードとをワイヤボンディングによっ
    て電気的に接続されていると共に、 前記リードフレームの他方の面に搭載された半導体チッ
    プと前記後退リードとが前記中継導体テープに形成され
    た中継導体パターンを介して電気的に接続されているこ
    とを特徴とする半導体装置。
  6. 【請求項6】 後退リードと中継導体パターンとが、ビ
    アによって電気的に接続されている請求項5記載の半導
    体装置。
JP19569891A 1991-07-10 1991-07-10 リードフレーム及び半導体装置 Expired - Lifetime JP3014176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19569891A JP3014176B2 (ja) 1991-07-10 1991-07-10 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19569891A JP3014176B2 (ja) 1991-07-10 1991-07-10 リードフレーム及び半導体装置

Publications (2)

Publication Number Publication Date
JPH0521697A JPH0521697A (ja) 1993-01-29
JP3014176B2 true JP3014176B2 (ja) 2000-02-28

Family

ID=16345508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19569891A Expired - Lifetime JP3014176B2 (ja) 1991-07-10 1991-07-10 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP3014176B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
JP4764196B2 (ja) * 2006-02-14 2011-08-31 Okiセミコンダクタ宮崎株式会社 半導体装置の製造方法
JP5620437B2 (ja) * 2012-05-18 2014-11-05 ラピスセミコンダクタ株式会社 半導体装置
JP6587815B2 (ja) 2015-03-09 2019-10-09 日本特殊陶業株式会社 センサ制御装置およびセンサ制御システム

Also Published As

Publication number Publication date
JPH0521697A (ja) 1993-01-29

Similar Documents

Publication Publication Date Title
US6406943B2 (en) Transverse hybrid LOC package
JP4592122B2 (ja) パッケージ層の数を削減したフリップチップ・パッケージ
US4680613A (en) Low impedance package for integrated circuit die
US4791473A (en) Plastic package for high frequency semiconductor devices
US4994936A (en) Molded integrated circuit package incorporating decoupling capacitor
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US6008532A (en) Integrated circuit package having bond fingers with alternate bonding areas
US6410990B2 (en) Integrated circuit device having C4 and wire bond connections
US4021838A (en) Semiconductor integrated circuit devices
KR950008238B1 (ko) 겹친 금속배선을 갖는 반도체 패키지 및 그 방법
US5734198A (en) Multi-layer lead frame for a semiconductor device
JP2997746B2 (ja) 印刷回路基板
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
US4107728A (en) Package for push-pull semiconductor devices
US3958195A (en) R.f. transistor package having an isolated common lead
EP0810655A2 (en) A package for a semiconductor device
US5384488A (en) Configuration and method for positioning semiconductor device bond pads using additional process layers
WO1996013855A1 (en) A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
FR2609841A1 (fr) Dispositif de circuit integre a semi-conducteurs
JPH0612782B2 (ja) 集積回路実装構造体
EP0590986A1 (en) Lead-on-chip inner lead bonding lead frame, bonding method and apparatus
US5498901A (en) Lead frame having layered conductive planes
US4612564A (en) Plastic integrated circuit package
TW504823B (en) COF-use tape carrier and COF-structured semiconductor device using the same
JPH06151685A (ja) Mcp半導体装置