JP4764196B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4764196B2 JP4764196B2 JP2006036159A JP2006036159A JP4764196B2 JP 4764196 B2 JP4764196 B2 JP 4764196B2 JP 2006036159 A JP2006036159 A JP 2006036159A JP 2006036159 A JP2006036159 A JP 2006036159A JP 4764196 B2 JP4764196 B2 JP 4764196B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor
- chip
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の実施例1を示す半導体チップ積層型の半導体装置の概略の断面図である。
図5(a)、(b)は、図1の半導体装置の製造方法例を示す製造工程図である。実施例1の半導体装置は、例えば、次のような製造工程により製造される。
本実施例1では、次の(1)〜(3)のような効果がある。
図6は、本発明の実施例2を示す半導体チップ積層型の半導体装置の概略の断面図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
本実施例2では、実施例1とほぼ同様の効果がある上に、半導体チップ30−1,30−2と接続を行う配線基板20Aの面が片面になることにより、配線基板20Aの構造が簡単になり、配線基板20Aの低価格化が可能になる。なお、実施例1の配線基板20を用いて、図6と同様のワイヤボンディング工程を行っても良い。
なお、本発明は、実施例1、2に限定されず、種々の変形や利用形態が可能である。この変形や利用形態としては、例えば、次(i)、(ii)のようなものがある。
11 ダイパッド
12,13 外部端子
20,20A 配線基板
30−1〜30−4 半導体チップ
40−1,40−2 スペーサ
50 保護チップ
60,61 ワイヤ
70 樹脂封止部材
Claims (4)
- 表面の所定の辺に沿って電極パッドが形成された第1の半導体チップと、
前記第1の半導体チップと同様の構成を有する第2、第3及び第4の半導体チップと、
表面及び裏面の所定の辺にそって又は裏面の所定の辺に沿って電極部が形成された配線基板と、
ダイパッド及びこの近傍に配置された外部端子と、
を有する半導体装置の製造方法であって、
前記配線基板の端部を突出するように前記ダイパッドの裏面に前記配線基板の表面を固定する工程と、
前記第1の半導体チップの裏面を前記ダイパッドの表面に固定する工程と、
前記第1の半導体チップの前記電極パッドを露出させるように前記第1の半導体チップの表面に第1のスペーサの裏面を固定する工程と、
前記第1の半導体チップの前記電極パッドをワイヤにより前記電極部又は前記外部端子に接続する工程と、
前記第2の半導体チップの裏面を前記第1のスペーサの表面に固定する工程と、
前記第2の半導体チップの前記電極パッドを露出させるように前記第2の半導体チップの表面に保護チップを固定する工程と、
前記第2の半導体チップの前記電極パッドをワイヤにより前記電極部又は前記外部端子に接続する工程と、
前記配線基板の前記電極部を露出させるように前記配線基板の裏面に前記第3の半導体チップの裏面を固定する工程と、
前記第3の半導体チップの前記電極パッドを露出させるように前記第3の半導体チップの表面に第2のスペーサの裏面を固定する工程と、
前記第3の半導体チップの前記電極パッドをワイヤにより前記電極部に接続する工程と、
前記第4の半導体チップの裏面を前記第2のスペーサの表面に固定する工程と、
前記電極部をワイヤにより前記外部端子に接続すると共に、前記第4の半導体チップの前記電極パッドをワイヤにより前記電極部に接続する工程と、
前記外部端子の一部が露出するように、前記第1、第2、第3、第4の半導体チップ、前記ダイパッド、前記配線基板、前記第1、第2のスペーサ、前記保護チップ、及び前記外部端子を樹脂で封止する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の導体装置の製造方法において、
前記第3の半導体チップの前記電極パッドをワイヤにより前記電極部に接続する工程の際に、
前記電極部をワイヤにより前記外部端子に接続する工程を行うようにしたことを特徴とする半導体装置の製造方法。 - 前記保護チップ、及び前記第1、第2のスペーサは、非導電性シリコン又は絶縁性シートで形成されていることを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記ダイパッドに前記配線基板を固定する工程では、
絶縁性のエポキシ系樹脂又は絶縁性のフィルムを使用して、前記ダイパッドに前記配線基板を接着することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036159A JP4764196B2 (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036159A JP4764196B2 (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220708A JP2007220708A (ja) | 2007-08-30 |
JP4764196B2 true JP4764196B2 (ja) | 2011-08-31 |
Family
ID=38497699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036159A Active JP4764196B2 (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4764196B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245260A (ja) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | 半導体素子 |
JP3014176B2 (ja) * | 1991-07-10 | 2000-02-28 | 新光電気工業株式会社 | リードフレーム及び半導体装置 |
JP3007023B2 (ja) * | 1995-05-30 | 2000-02-07 | シャープ株式会社 | 半導体集積回路およびその製造方法 |
JP3545200B2 (ja) * | 1997-04-17 | 2004-07-21 | シャープ株式会社 | 半導体装置 |
JP2000077595A (ja) * | 1998-08-27 | 2000-03-14 | Sharp Corp | リードフレーム及び半導体集積回路装置 |
JP2001007277A (ja) * | 1999-06-17 | 2001-01-12 | Mitsubishi Electric Corp | マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法 |
JP3250992B2 (ja) * | 1999-09-16 | 2002-01-28 | サンポ・セミコンダクター・コーオペレイション | 積層チップパッケージ |
JP3798597B2 (ja) * | 1999-11-30 | 2006-07-19 | 富士通株式会社 | 半導体装置 |
JP3468206B2 (ja) * | 2000-06-14 | 2003-11-17 | 松下電器産業株式会社 | 半導体装置 |
JP4033780B2 (ja) * | 2003-02-10 | 2008-01-16 | 沖電気工業株式会社 | 半導体装置とその製造方法 |
JP4175138B2 (ja) * | 2003-02-21 | 2008-11-05 | 日本電気株式会社 | 半導体装置 |
KR100524974B1 (ko) * | 2003-07-01 | 2005-10-31 | 삼성전자주식회사 | 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법 |
JP4675616B2 (ja) * | 2004-12-08 | 2011-04-27 | Okiセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
-
2006
- 2006-02-14 JP JP2006036159A patent/JP4764196B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007220708A (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
KR100441532B1 (ko) | 반도체장치 | |
JP5032623B2 (ja) | 半導体記憶装置 | |
US7298033B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
KR101019793B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5840479B2 (ja) | 半導体装置およびその製造方法 | |
US9508687B2 (en) | Low cost hybrid high density package | |
US9129826B2 (en) | Epoxy bump for overhang die | |
JP2002222914A (ja) | 半導体装置及びその製造方法 | |
TW201705429A (zh) | 堆疊封裝以及製造該堆疊封裝的方法 | |
JP2006303079A (ja) | 積層型半導体装置及びその製造方法 | |
JP2008198909A (ja) | 半導体パッケージ | |
JP4764196B2 (ja) | 半導体装置の製造方法 | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP4455158B2 (ja) | 半導体装置 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP3495566B2 (ja) | 半導体装置 | |
KR20080084075A (ko) | 적층 반도체 패키지 | |
WO2017087502A1 (en) | Stiffened wires for offset bva | |
KR20080061963A (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR100910223B1 (ko) | 적층 반도체 패키지 | |
KR101019705B1 (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 | |
CN115020387A (zh) | 芯片堆叠封装结构及芯片堆叠封装方法 | |
JP2010212605A (ja) | 半導体装置及びその製造方法 | |
KR101116731B1 (ko) | 듀얼 다이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4764196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |