JP2001007277A - マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法 - Google Patents

マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法

Info

Publication number
JP2001007277A
JP2001007277A JP11171357A JP17135799A JP2001007277A JP 2001007277 A JP2001007277 A JP 2001007277A JP 11171357 A JP11171357 A JP 11171357A JP 17135799 A JP17135799 A JP 17135799A JP 2001007277 A JP2001007277 A JP 2001007277A
Authority
JP
Japan
Prior art keywords
chip
bonding
signal position
pad
position conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11171357A
Other languages
English (en)
Inventor
Hiroki Arisumi
宏樹 有住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11171357A priority Critical patent/JP2001007277A/ja
Publication of JP2001007277A publication Critical patent/JP2001007277A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 リードフレームとチップとの接続関係を自由
に設計できる構成とし、特性や機能の異なる複数のＩＣ
チップの混載を可能にするマルチチップパッケージおよ
びマルチチップパッケージのアセンブリ方法を得るこ
と。 【解決手段】 チップ１５ａおよび１５ｂのボンディン
グパッドのそれぞれと電気的に接続されるチップ用ボン
ディングパッドと、内部に配線された導線を介してチッ
プ用ボンディングパッドのそれぞれと一対一に対応して
電気的に接続されるリードフレーム用ボンディングパッ
ドと、を設けた信号位置変換部１３を備え、リードフレ
ーム用ボンディングパッドとリードフレーム１１のリー
ドとをワイヤ１４によって電気的に接続し、かつ信号位
置変換部１３をダイパッド１２に対して固定配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のＩＣチップ
を包むマルチチップパッケージ（ＭＣＰ）およびＩＣ製
造工程におけるマルチチップパッケージのアセンブリ方
法に関し、特に多種多様なＩＣチップを同一のパッケー
ジとして提供できるマルチチップパッケージおよびその
マルチチップパッケージのアセンブリ方法に関するもの
である。
【０００２】
【従来の技術】近年の軽薄短小および低消費電力を実現
する電子デバイスの要求にともない、その電子デバイス
の主要を担うＩＣチップの小型化が進んでいる。現状に
おいて実際に流通しているＩＣチップ（ベアチップ）の
サイズは、上記した要求を十分に満たすものであり、電
子デバイスのサイズは、このＩＣチップのサイズよりも
むしろＩＣチップを包むパッケージ（以下、単にパッケ
ージと称する）のサイズによって決まる。
【０００３】元来、半導体デバイスの機能は、半導体自
身、すなわちＩＣチップが握っており、パッケージはＩ
Ｃチップの機能を最大限に引き出す役割を担う。また、
顧客の要求するものはＩＣチップではなく、パッケージ
を含めた半導体デバイスとしての機能である。よって、
顧客に対して最適なパッケージ形態を与えることがＣＳ
（顧客満足度）の向上につながり、その基準は半導体デ
バイスの機能、品質およびコストであると考えられてい
る。
【０００４】また、半導体メーカ側においては、ベアチ
ップやフリップチップとして半導体デバイスを供給する
よりも、ＤＩＰ（Dual Inline Package）、ＰＧＡ（Pin
Grid Array）およびＱＦＰ（Quad Flat Package）等の
パッケージ形態によって供給する方が、テスト工程にお
けるハンドリングが容易となり、コストの低下を図るこ
とが可能となる。
【０００５】さらに、一つのパッケージに複数のＩＣチ
ップを包装することによって、電子デバイス全体のＩＣ
チップ実装密度を高めたマルチチップパッケージが実用
化されている。このマルチチップパッケージは、有機基
板やセラミック基板等からなる同一の基板上に複数のベ
アチップまたはフリップチップを平面状に実装した平面
実装型と、ポリイミドやシリコン酸化物等で層状に形成
された配線を絶縁した多層基板の上下面にそれぞれベア
チップまたはフリップチップを実装した垂直実装型と、
に大きく分類される。
【０００６】特に、垂直実装型のマルチチップパッケー
ジとして、二つ以上の記憶素子をスタック実装したスタ
ックチップパッケージ（ＳＣＰ）が知られており、記憶
素子の高密度実装を可能としている。図１２は、このよ
うな垂直実装型のマルチチップパッケージのチップ積載
方向における断面図である。図１２において、従来のマ
ルチチップパッケージ１００は、リードフレーム１０
１、リードフレーム１０１のダイパッド（アイランド）
１０２、ダイパッド１０２の上面にダイボンディングさ
れたチップ１０５ａおよびダイパッド１０２の下面にダ
イボンディングされたチップ１０５ｂから構成され、エ
ポキシ樹脂等のモールド樹脂１１０でこれらの構成要素
をモールディングした構造となっている。
【０００７】また、チップ１０５ａには、チップの機能
を発現させるための信号入出力部において複数のボンデ
ィングパッド１０７ａが設けられており、各ボンディン
グパッド１０７ａとリードフレーム１０１の各リードと
が一対一に対応して金線等のワイヤ１０６ａで電気的に
接続されることにより、パッケージ外部との信号または
電源の入出力を可能としている。
【０００８】一方、ダイパッド１０２の下面にダイボン
ディングされたチップ１０５ｂにおいても同様に、ワイ
ヤ１０６ｂによってリードフレーム１０１と電気的に接
続されるボンディングパッド１０７ｂが設けられてい
る。
【０００９】図１３は、図１２におけるダイパッド、リ
ードフレームおよびボンディングパッドの一部分を拡大
した上面図である。図中、点線は上面からは見えない裏
面部分のボンディングパッドまたはワイヤを示してい
る。図１３に示すように、リードフレーム１０１の一つ
の任意のリードは、そのリードに対向した位置にあるボ
ンディングパッド１０７ａまたは１０７ｂの一つにワイ
ヤ１０６ａまたは１０６ｂを介して接続される。
【００１０】このリードフレーム１０１とボンディング
パッド１０７ａまたは１０７ｂと電気的接続をなすワイ
ヤ１０６ａまたは１０６ｂは、ノイズの混入、信号伝達
速度、材料コスト、配線構造等の問題から短い方が好ま
しく、図示するように、長くても、ボンディングパッド
とそのボンディングパッドの対向位置にあるリードに隣
接したリードとの間の距離程度である。
【００１１】よって、金線等のワイヤ１０６ａまたは１
０６ｂを用いて、リードフレーム１０１とボンディング
パッド１０７ａまたは１０７ｂとの接続関係を自由に設
計することは困難であった。これは、ダイパッド１０２
上にボンディングしようとするチップ１０５ａまたは１
０５ｂの構造を制限することになり、特に、従来では、
記憶素子のように互いに同様な入出力をおこなうチップ
以外は一つのパッケージとして包装することは困難とな
っていた。
【００１２】そこで、この問題を改善するための方策と
して、たとえば特開平８―１８１２７５号公報に開示の
「半導体デバイスのパッケージ方法および半導体デバイ
スのパッケージ」によれば、上面および下面に配置させ
る各チップのボンディングパッドを、ソルダバンプを介
して導線により互いに電気的に接続するインタフェース
ボードを備え、このインタフェースボード内部の導線に
さらに電気的に接続されたインタフェース上のワイヤボ
ンドパッドとリードフレームとをワイヤボンディングす
ることにより、各チップのボンディングパッドとリード
フレームとの接続を達成し、上記したインタフェース内
部の導線の接続を考慮することによって、これら電気接
続の自由度を向上させている。
【００１３】
【発明が解決しようとする課題】しかしながら、上記し
た特開平８―１８１２７５号公報に開示の「半導体デバ
イスのパッケージ方法および半導体デバイスのパッケー
ジ」においては、上下面に配置したチップのボンディン
グパッド間が、インタフェースボード内部の導線により
電気的に接続された形態を想定しており、パッドパター
ンが異なるチップに対応できるにしても、同一パッケー
ジ内に混載可能なチップは、記憶素子のように同機能を
有した複数のチップのみである。
【００１４】よって、アナログ信号処理用チップとデジ
タル信号処理用チップやＳＲＡＭとフラッシュメモリ
等、特性や機能が異なるチップを同一のパッケージに混
載して、それぞれ独立の機能を発現させることができな
いという問題があった。
【００１５】さらに、上記した「半導体デバイスのパッ
ケージ方法および半導体デバイスのパッケージ」では、
チップをインタフェースボードに接続する際、フリップ
チップのようにソルダバンプを使用しているので、ワイ
ヤボンディングする必要のあるチップをパッケージ内に
混載することはできなかった。
【００１６】この発明は上記問題点を解決するためにな
されたもので、リードフレームとチップとの接続関係を
自由に設計できる構成とし、特性や機能の異なる複数の
ＩＣチップの混載と、ワイヤボンディングを必要とする
チップの混載とを可能にするマルチチップパッケージお
よびマルチチップパッケージのアセンブリ方法を得るこ
とを目的とする。
【００１７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかるマルチチップパ
ッケージにあっては、複数のチップを同一のパッケージ
として混載するマルチチップパッケージにおいて、ダイ
パッドを備えたリードフレームと、前記複数のチップの
ボンディングパッドのそれぞれと電気的に接続される複
数の第１のボンディングパッドと、内部に配線された導
線を介して前記第１のボンディングパッドのそれぞれと
一対一に対応して電気的に接続される複数の第２のボン
ディングパッドと、を設け、前記第２のボンディングパ
ッドのそれぞれと前記リードフレームのリードとがワイ
ヤボンディングによって電気的に接続されるとともに、
前記ダイパッドに対して固定配置される信号位置変換部
と、を備えたことを特徴とする。
【００１８】この発明によれば、複数のチップのボンデ
ィングパッドのそれぞれと電気的に接続される複数の第
１のボンディングパッドと、内部に配線された導線を介
して前記第１のボンディングパッドのそれぞれと一対一
に対応して電気的に接続される複数の第２のボンディン
グパッドと、を設けた信号位置変換部を備え、第２のボ
ンディングパッドのそれぞれと前記リードフレームのリ
ードとがワイヤボンディングによって電気的に接続さ
れ、かつその信号位置変換部がダイパッドに対して固定
配置されるので、複数のチップの各ボンディングパッド
とリードフレームの各リードとの接続関係を信号位置変
換部の内部の導線により自由に設定することができる。
【００１９】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記信号位置変換部は、層間絶縁膜と導
電膜とが交互に配置されて構成される多層配線構造であ
ることを特徴とする。
【００２０】この発明によれば、信号位置変換部が、半
導体デバイスの配線構造において多く用いられている層
間絶縁膜と導電膜との交互配置により構成された多層配
線構造とするので、第１のボンディングパッドと第２の
ボンディングパッドとの接続を３次元的にレイアウトす
ることができる。
【００２１】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記第２のボンディングパッドは、前記
信号位置変換部の上面または下面の一方にのみ設けられ
ていることを特徴とする。
【００２２】この発明によれば、第２のボンディングパ
ッドが、信号位置変換部の上面または下面の一方にのみ
設けられるので、混載した複数のチップのボンディング
パッドからの配線を一領域に集約することができる。
【００２３】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記複数のチップの少なくとも一つは、
前記チップのボンディングパッドと前記第１のボンディ
ングパッドとの電気的な接続においてワイヤボンディン
グを必要とするチップであることを特徴とする。
【００２４】この発明によれば、混載させる複数のチッ
プの少なくとも一つを、ワイヤボンディングを必要とす
るチップであるので、ワイヤボンディングが必要なチッ
プのみ、ワイヤボンディングを必要としないフリップチ
ップのようなチップのみ、またはこれらが複合された複
数のチップを、同一のパッケージに混載することができ
る。
【００２５】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記第１のボンディングパッドは、前記
信号位置変換部の上面に設けられた上面チップ用ボンデ
ィングパッドと、前記信号位置変換部の下面に設けられ
た下面チップ用ボンディングパッドと、から構成され、
前記複数のチップは、前記上面チップ用ボンディングパ
ッドに電気的に接続された上部チップと、前記下面チッ
プ用ボンディングパッドに電気的に接続された下部チッ
プと、を含んでいることを特徴とする。
【００２６】この発明によれば、第１のボンディングパ
ッドが、信号位置変換部の上面に設けられた上面チップ
用ボンディングパッドと、信号位置変換部の下面に設け
られた下面チップ用ボンディングパッドと、から構成さ
れ、混載させる複数のチップには、上面チップ用ボンデ
ィングパッドに電気的に接続された上部チップと、下面
チップ用ボンディングパッドに電気的に接続された下部
チップと、が含まれるので、信号位置変換部を挟んだ垂
直実装型のマルチチップパッケージを実現することがで
きる。
【００２７】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記ダイパッドは、前記下部チップが収
まる大きさの開口部を設け、前記信号位置変換部は、前
記開口部に前記下部チップを収めた状態で、前記ダイパ
ッドに直接に接着されることを特徴とする。
【００２８】この発明によれば、ダイパッドに、下部チ
ップが収まる大きさの開口部が設けられ、信号位置変換
部は、この開口部に下部チップを収めた状態でダイパッ
ドに直接に接着されるので、このダイパッドを備えたリ
ードフレームと信号位置変換部との距離を小さくするこ
とができる。
【００２９】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記開口部は、少なくとも前記下部チッ
プの厚みと等しい深さを有するブラインドホールである
ことを特徴とする。
【００３０】この発明によれば、開口部が、少なくとも
下部チップの厚みと等しい深さを有するブラインドホー
ルであるので、開口部形成に要する加工時間を最小限に
抑えることができる。
【００３１】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記開口部は、スルーホールであること
を特徴とする。
【００３２】この発明によれば、開口部が、スルーホー
ルであるので、下部チップの厚みを問うことなく簡易な
工程により開口を形成することができる。
【００３３】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記下部チップは、当該下部チップのボ
ンディングパッドにソルダバンプを設けて前記下面チッ
プ用ボンディングパッドと電気的に接続されるフリップ
チップであり、前記信号位置変換部は、前記フリップチ
ップの面上が前記ダイパッドに直接に接着されることで
固定配置されることを特徴とする。
【００３４】この発明によれば、下部チップが、ボンデ
ィングパッドにソルダバンプを設けて使用されるフリッ
プチップであり、このフリップチップの面上をダイパッ
ドに直接に接着することにより信号位置変換部を固定配
置するので、信号位置変換部を固定するのに、ダイパッ
ドに対して特別な加工を必要としない。
【００３５】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記ダイパッドは、前記リードフレーム
に対して、少なくとも前記フリップチップの厚みの段差
を下方に向けて設けた位置に配置されたことを特徴とす
る。
【００３６】この発明によれば、ダイパッドが、リード
フレームに対して、少なくとも下部チップであるフリッ
プチップの厚みに等しい段差を下方に向けて設けた位置
に配置されるので、このダイパッドを備えたリードフレ
ームと信号位置変換部との距離を小さくすることができ
る。
【００３７】つぎの発明にかかるマルチチップパッケー
ジにあっては、複数のチップを同一のパッケージとして
混載するマルチチップパッケージにおいて、ダイパッド
を備えたリードフレームと、前記複数のチップのボンデ
ィングパッドのそれぞれと電気的に接続される複数の第
１のボンディングパッドと、内部に配線された導線を介
して前記第１のボンディングパッドのそれぞれと一対一
に対応して電気的に接続される複数の第２のボンディン
グパッドと、を設け、前記第２のボンディングパッドの
それぞれと前記リードフレームのリードとがワイヤボン
ディングによって電気的に接続されるとともに、前記ダ
イパッドの上面および下面においてそれぞれ固定配置さ
れる第１および第２の信号位置変換部と、を備えたこと
を特徴とする。
【００３８】この発明によれば、複数のチップのボンデ
ィングパッドのそれぞれと電気的に接続される複数の第
１のボンディングパッドと、内部に配線された導線を介
して第１のボンディングパッドのそれぞれと一対一に対
応して電気的に接続される複数の第２のボンディングパ
ッドと、を設けた第１および第２の信号位置変換部を備
え、第２のボンディングパッドのそれぞれと前記リード
フレームのリードとがワイヤボンディングによって電気
的に接続され、かつこれら第１および第２の信号位置変
換部がダイパッドの上面および下面においてそれぞれ固
定配置されるので、複数のチップの各ボンディングパッ
ドとリードフレームの各リードとの接続関係を信号位置
変換部の内部の導線により自由に設定することができる
とともに、リードフレームに対して対称な位置に各チッ
プを配置することができる。
【００３９】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記第１および第２の信号位置変換部
は、層間絶縁膜と導電膜とが交互に配置されて構成され
る多層配線構造であることを特徴とする。
【００４０】この発明によれば、信号位置変換部が、半
導体デバイスの配線構造において多く用いられている層
間絶縁膜と導電膜との交互配置により構成された多層配
線構造とするので、第１のボンディングパッドと第２の
ボンディングパッドとの接続を３次元的にレイアウトす
ることができる。
【００４１】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記第２のボンディングパッドは、前記
第１および第２の信号位置変換部の一方にのみ設けら
れ、前記ダイパッドは、前記第１および第２の信号位置
変換部の他方の前記第１のボンディングパッドと、前記
第２のボンディングパッドとを電気的に接続するための
スルーホールを設けていることを特徴とする。
【００４２】この発明によれば、第２のボンディングパ
ッドが、第１および第２の信号位置変換部の一方にのみ
設けられ、ダイパッドにおいて、第１および第２の信号
位置変換部の他方の第１のボンディングパッドと第２の
ボンディングパッドとを電気的に接続するためのスルー
ホールが設けられているので、混載した複数のチップの
ボンディングパッドからの配線を一領域に集約すること
ができる。
【００４３】つぎの発明にかかるマルチチップパッケー
ジにあっては、前記ダイパッドは、ＧＮＤプレーンであ
ることを特徴とする。
【００４４】この発明によれば、ダイパッドがＧＮＤプ
レーンとして用いられるので、チップにおけるＧＮＤラ
インをダイパッドから得ることができる。
【００４５】つぎの発明にかかるマルチチップパッケー
ジのアセンブリ方法にあっては、複数のチップを同一の
パッケージとして混載するマルチチップパッケージのア
センブリ方法において、複数の第１のボンディングパッ
ドと、内部に配線された導線を介して前記第１のボンデ
ィングパッドのそれぞれと一対一に対応して電気的に接
続される複数の第２のボンディングパッドと、を設けた
信号位置変換部の上面および／または下面に前記複数の
チップを接着するチップボンディング工程と、前記第１
のボンディングパッドと前記複数のチップのボンディン
グパッドとを電気的に接続する第１のパッドボンディン
グ工程と、リードフレームのダイパッドに対して前記信
号位置変換部を固定配置するマウント工程と、前記第２
のボンディングパッドと前記リードフレームの各リード
とを電気的に接続する第２のパッドボンディング工程
と、を含んだことを特徴とする。
【００４６】この発明によれば、チップボンディング工
程によって、複数の第１のボンディングパッドとこの第
１のボンディングパッドのそれぞれと一対一に対応して
内部に配線された導線により電気的に接続される複数の
第２のボンディングパッドと、を設けた信号位置変換部
の上面および／または下面に、複数のチップを接着し、
第１のパッドボンディング工程によって、第１のボンデ
ィングパッドと複数のチップのボンディングパッドとを
電気的に接続し、マウント工程によって、リードフレー
ムのダイパッドに対して信号位置変換部を固定配置し、
第２のパッドボンディング工程によって、第２のボンデ
ィングパッドとリードフレームの各リードとを電気的に
接続するので、複数のチップの各ボンディングパッドと
リードフレームの各リードとの接続関係を信号位置変換
部の内部の導線により自由に設定することができるパッ
ケージを得ることができる。
【００４７】つぎの発明にかかるマルチチップパッケー
ジのアセンブリ方法にあっては、複数のチップを同一の
パッケージとして混載するマルチチップパッケージのア
センブリ方法において、複数の第１のボンディングパッ
ドと、内部に配線された導線を介して前記第１のボンデ
ィングパッドのそれぞれと一対一に対応して電気的に接
続される複数の第２のボンディングパッドと、を設けた
第１および第２の信号位置変換部の各上面に前記複数の
チップを接着するチップボンディング工程と、前記第１
の信号位置変換部に接着されたチップのボンディングパ
ッドと当該第１の信号位置変換部の第１のボンディング
パッドとを電気的に接続するとともに、前記第２の信号
位置変換部に接着されたチップのボンディングパッドと
当該第２の信号位置変換部の第１のボンディングパッド
とを電気的に接続する第１のパッドボンディング工程
と、リードフレームのダイパッドの上面に前記第１の信
号位置変換部を直接に接着するとともに、当該ダイパッ
ドの下面に前記第２の信号位置変換部を直接に接着する
マウント工程と、前記第２のボンディングパッドと前記
リードフレームの各リードとを電気的に接続する第２の
パッドボンディング工程と、を含んだことを特徴とす
る。
【００４８】この発明によれば、チップボンディング工
程によって、複数の第１のボンディングパッドと、内部
に配線された導線を介して第１のボンディングパッドの
それぞれと一対一に対応して電気的に接続される複数の
第２のボンディングパッドと、を設けた第１および第２
の信号位置変換部の各上面に複数のチップを接着し、第
１のパッドボンディング工程によって、第１の信号位置
変換部に接着されたチップのボンディングパッドとその
第１の信号位置変換部の第１のボンディングパッドとを
電気的に接続するとともに、第２の信号位置変換部に接
着されたチップのボンディングパッドとその第２の信号
位置変換部の第１のボンディングパッドとを電気的に接
続し、マウント工程によって、リードフレームのダイパ
ッドの上面に第１の信号位置変換部を直接に接着すると
ともに、そのダイパッドの下面に第２の信号位置変換部
を直接に接着し、第２のパッドボンディング工程によっ
て、第２のボンディングパッドとリードフレームの各リ
ードとを電気的に接続するので、複数のチップの各ボン
ディングパッドとリードフレームの各リードとの接続関
係を信号位置変換部の内部の導線により自由に設定する
ことができるとともに、リードフレームに対して対称な
位置に各チップを配置することができるパッケージを得
ることができる。
【００４９】
【発明の実施の形態】以下に、この発明にかかるマルチ
チップパッケージおよびマルチチップパッケージのアセ
ンブリ方法の実施の形態を図面に基づいて詳細に説明す
る。なお、この実施の形態によりこの発明が限定される
ものではない。
【００５０】実施の形態１．まず、実施の形態１にかか
るマルチチップパッケージおよびマルチチップパッケー
ジのアセンブリ方法について説明する。図１は、実施の
形態１にかかるマルチチップパッケージのチップ積載方
向における断面図である。
【００５１】図１において、実施の形態１にかかるマル
チチップパッケージ１０は、リードフレーム１１、リー
ドフレーム１１のダイパッド（アイランド）１２、ダイ
パッド１２の上面にダイボンディングされた信号位置変
換部１３、信号位置変換部１３の上面にダイボンディン
グされたチップ１５ａおよび信号位置変換部１３の下面
にダイボンディングされたチップ１５ｂを備えて構成さ
れ、エポキシ樹脂等のモールド樹脂２０でこれらの構成
要素をモールディングした構造となっている。
【００５２】また、チップ１５ａおよび１５ｂは、後述
するように、チップの機能を発現させるための信号入出
力部において複数のボンディングパッドを設け、ワイヤ
ボンディングによる電気接続を可能とするものである。
特に、チップ１５ａとチップ１５ｂとは、アナログ信号
処理用チップとデジタル信号処理用チップやＳＲＡＭと
フラッシュメモリ等のように、互いに特性や機能が異な
るチップでもよく、また、そのボンディングパッドのレ
イアウトも同一である必要はない。
【００５３】そして、信号位置変換部１３には、チップ
１５ａを上面に取り付けた状態において上記したチップ
１５ａの各ボンディングパッドにワイヤ１６ａを介して
電気接続されるボンディングパッド（以下、上面チップ
用ボンディングパッドと称する）が、チップ１５ａの各
ボンディングパッドに一対一に対応するように並置して
設けられている。
【００５４】また、信号位置変換部１３は、その下面に
おいても同様に、チップ１５ｂを取り付けた状態におい
てチップ１５ｂの各ボンディングパッドにワイヤ１６ｂ
を介して電気接続されるボンディングパッド（以下、下
面チップ用ボンディングパッドと称する）が、チップ１
５ｂの各ボンディングパッドに一対一に対応するように
並置して設けられている。
【００５５】さらに、この信号位置変換部１３の上面に
は、リードフレーム１１の各リードに一対一に対応して
ワイヤボンディングされるためのボンディングパッド
（以下、リードフレーム用ボンディングパッドと称す
る）が設けられており、ワイヤ１４によって電気接続さ
れる。このような構造を有する信号位置変換部１３は、
その内部において、上記した上面チップ用ボンディング
パッドおよび下面チップ用ボンディングパッドの各ボン
ディングパッドが上記したリードフレーム用ボンディン
グパッドの任意の一つに接続されるように導線を配線し
ている。
【００５６】すなわち、チップ１５ａおよび１５ｂの各
ボンディングパッドは、信号位置変換部１３の上面チッ
プ用ボンディングパッドまたは下面チップ用ボンディン
グパッドの各ボンディングパッドと、その内部の導線
と、リードフレーム用ボンディングパッドとを介するこ
とにより、リードフレームとの電気接続を可能としてい
る。
【００５７】図２は、実施の形態１にかかるマルチチッ
プパッケージの組み立て概観を示す斜視図である。な
お、図２においては、理解を容易にするため、チップ１
５ａおよびチップ１５ｂについて、それぞれ一部のボン
ディングパッド１７ａおよび１７ｂのみを示しており、
特に、これらボンディングパッド１７ａおよび１７ｂが
信号位置変換部１３を挟んで回転対称となるように配置
された場合を示している。同様に、信号位置変換部１３
のリードフレーム用ボンディングパッド１９およびリー
ドフレーム１１についても一部のみを示している。
【００５８】図２に示すように、信号位置変換部１３の
上面にダイボンドされるチップ１５ａは、ボンディング
パッド１７ａのそれぞれと、ワイヤ１６ａと、信号位置
変換部１３の上面チップ用ボンディングパッド１８ａと
を介してワイヤボンドされる。一方、信号位置変換部１
３の下面にダイボンドされるチップ１５ｂも同様に、ボ
ンディングパッド１７ｂのそれぞれと、ワイヤ１６ｂ
と、信号位置変換部１３の下面チップ用ボンディングパ
ッド１８ｂとを介してワイヤボンドされる。
【００５９】ここで、信号位置変換部１３の下面にはチ
ップ１５ｂが取り付けられているため、信号位置変換部
１３をリードフレーム１１のダイパッド上に取り付ける
には、このチップ１５ｂをダイパッド上にダイボンドす
ることになる。通常のダイパッドは、リードフレーム１
１と同一平面上に形成されるため、上記したように、ダ
イバッド上にチップ１５ｂをダイボンドすると、そのチ
ップ１５ｂの厚み分だけ、信号位置変換部１３のリード
フレーム用ボンディングパッド１９とリードフレーム１
１との距離が長くなってしまう。
【００６０】このことは、リードフレーム用ボンディン
グパッド１９とリードフレーム１１とをワイヤボンディ
ングするワイヤ１４の長さを多く必要とすることを意味
し、上述したようにノイズの混入、信号伝達速度、材料
コスト、配線構造等の問題から好ましくない。
【００６１】そこで、マルチチップパッケージ１０にお
いては、信号位置変換部１３の下面に取り付けられたチ
ップ１５ｂの大きさおよび厚み以上の開口を形成したダ
イパッド１２を用い、チップ１５ｂがこの開口内に収ま
るように信号位置変換部１３をダイパッド１２上に取り
付けることで、上記した問題を解決している。
【００６２】すなわち、信号位置変換部１３は、その下
面においてチップ１５ｂが取り付けられていない部分
と、ダイパッド１２の開口を除く表面部分が接触し、そ
の接触した部分においてダイボンディングを可能とする
構造となる。
【００６３】なお、信号位置変換部１３に形成される開
口は、チップ１５ｂがワイヤ１６ｂによってワイヤボン
ドされた状態で収まる大きさおよび深さであれば、ブラ
インドホールでもよいが、開口の形成工程やモールディ
ングの密封度を考慮すると、スルーホールである方がよ
り好ましい。
【００６４】つぎに、信号位置変換部１３について説明
する。図３は、信号位置変換部１３の構造について説明
するための上面図であり、特に、チップ１５ａの積載方
向から見た上面図を示している。また、図４は、信号位
置変換部１３の構造について説明するための断面図であ
る。
【００６５】まず、図３に示す信号位置変換部１３は、
理解を容易にするため、その内部に配線される導電膜２
１ａ、２１ｂ、２１ｃおよび２１ｄを示しているが、実
際には、図４において後述するように、多層配線構造を
有しており、その層数において許される範囲だけの３次
元配線を可能とするものである。
【００６６】図３に示すように、チップ１５ａのボンデ
ィングパッド１７ａ−１、１７ａ−２、１７ａ−３およ
び１７ａ−４は、これらボンディングパッドにそれぞれ
並置した信号位置変換部１３の上面チップ用ボンディン
グパッド１８ａ−１、１８ａ−２、１８ａ−３および１
８ａ−４とワイヤボンドされる。
【００６７】そして、信号位置変換部１３は、たとえ
ば、図示するように、その内部の多層構造において、上
面チップ用ボンディングパッド１８ａ−１とリードフレ
ーム用ボンディングパッド１９−４とを導電膜２１ｂに
よって電気接続されている。同様に、上面チップ用ボン
ディングパッド１８ａ−２、１８ａ−３および１８ａ−
４は、それぞれリードフレーム用ボンディングパッド１
９−１、１９−６および１９−５と、それぞれ導電膜２
１ａ、２１ｄおよび２１ｃによって電気接続される。
【００６８】なお、図示していないが、信号位置変換部
１３の下面に取り付けられたチップ１５ｂのボンディン
グパッド１７ｂのそれぞれについても同様に、信号位置
変換部１３の内部の導電膜によって、リードフレーム１
１に導かれる。
【００６９】信号位置変換部１３の多層構造は、たとえ
ば図４に示すように、層間絶縁膜とメタル層（図中、第
１〜４メタル層）とが交互に積層して形成され、ボンデ
ィングパッド１８ａとリードフレーム用ボンディングパ
ッド１９とが、タングステンＣＶＤ等の埋め込み技術に
よって形成されるビアホール（via hole）またはコンタ
クトホール２３と導電膜２４とを介して電気接続され
る。
【００７０】よって、これら複数のメタル層とそのメタ
ル層形成領域とを考慮して、適宜設計することにより、
上面チップ用ボンディングパッド１８ａまたは下面チッ
プ用ボンディングパッド１８ｂとリードフレーム用ボン
ディングパッド１９との接続関係を自由に設定すること
が可能となり、このパッケージに混載するチップの仕様
に応じて変更することができる。
【００７１】つぎに、上述したマルチチップパッケージ
１０のアセンブリ方法について説明する。図５は、実施
の形態１にかかるマルチチップパッケージのアセンブリ
方法における各工程を示すフローチャートである。図５
においてまず、マルチチップパッケージ１０の製造工程
における前工程が終了しているものとする。
【００７２】この前工程とは、マルチチップパッケージ
１０に混載する各チップ（チップ１５ａや１５ｂ）を製
造する工程であり、より詳しくは、シリコンウェハの鏡
面研磨工程、シリコン酸化膜作成工程、シリコン窒化膜
作成工程、回路パターニング工程（フォトリソグラフ
ィ、エッチング、レジスト剥離、洗浄等を多層構造とな
るように適宜繰り返す）をおこなうことでチップをウェ
ハとして供給可能な状態とし、つづいてＧ／Ｗ工程によ
ってそのウェハ上のチップの良品・不良品が検査される
までの工程を示す。
【００７３】そして、この前工程が終了した後、ウェハ
から上記したＧ／Ｗ工程において良品と判定されたチッ
プを個別に切り分けるダイシングがおこなわれる（ステ
ップＳ１０１）。このステップＳ１０１においては、同
一のパッケージ内に混載する複数種のチップがそれぞれ
形成されたウェハからのダイシングを含んでいる。
【００７４】また、信号位置変換部１３の作成（ステッ
プＳ１０２）やリードフレーム１１の作成（ステップＳ
１０５）は、上記した前工程およびダイシングと同様な
工程によって完了しているものとする。信号位置変換部
１３は、チップの回路パターン作成工程においておこな
われている多層配線形成工程によって作成することがで
き、リードフレーム１１の作成も同様にフォトリソグラ
フィ工程によって作成することができる。ただし、リー
ドフレーム１１の作成においては、そのダイパッド１２
に、上述したような開口を形成する工程がさらに必要と
なる。
【００７５】チップのダイシングが終了した後、すなわ
ち同一パッケージ内に混載する各チップが用意された後
は、ステップＳ１０２においてあらかじめ作成された信
号位置変換部１３の上下面に、それらチップを図２に示
したようにダイボンドする（ステップＳ１０３）。
【００７６】つぎに、ダイボンドされたチップ、たとえ
ば図２に示すチップ１５ａおよび１５ｂの各ボンディン
グパッドと、それらに並置した位置にある信号位置変換
部１３の上面チップ用ボンディングパッド１８ａまたは
下面チップ用ボンディングパッド１８ｂと、を金線等の
ワイヤ１６ａまたは１６ｂを用いてワイヤボンドする
（ステップＳ１０４）。
【００７７】そして、上下面にそれぞれチップ１５ａお
よび１５ｂを取り付けてワイヤボンドされた状態の信号
位置変換部１３を、ステップＳ１０５においてあらかじ
め作成されたリードフレーム１１のダイパッド１２の上
面に、図２に示したようにダイボンドする（ステップＳ
１０６）。
【００７８】ステップＳ１０６におけるダイボンディン
グは、上述したように、ダイパッド１２の開口周辺上
に、通常の半導体チップのマウント工程と同様に、たと
えば銀ペースト等の接着樹脂をスポット状に載せ、ここ
に信号位置変換部１３のチップ１５ｂが取り付けられて
いない下面部分を軽く押し付けることによりおこなう。
【００７９】信号位置変換部１３をダイパッド１２上に
ダイボンドした後は、信号位置変換部１３のリードフレ
ーム用ボンディングパッド１９のそれぞれと、それらに
並置した位置にあるリードフレーム１１のリードと、を
金線等のワイヤ１４を用いてワイヤボンドする（ステッ
プＳ１０７）。
【００８０】この後、上記した信号位置変換部１３と一
体となったリードフレーム１１を、たとえば、金型成型
機にセットし、温度を上げて液状化したエポキシ樹脂等
のモールド樹脂を圧送して流し込むことにより、モール
ドする（ステップＳ１０８）。最後に、リードフレーム
１１の余分な樹脂やバリを取り、必要であるならばリー
ドをメッキする（ステップＳ１０９）。
【００８１】以上のステップによって実施の形態１にか
かるマルチチップパッケージ１０を得ることができる。
特に、このマルチチップパッケージ１０は、ＤＩＰ、Ｐ
ＧＡおよびＱＦＰ等の種々のパッケージ形態によって提
供することが可能である。
【００８２】なお、以上に説明したマルチチップパッケ
ージ１０は、垂直実装型の形態をとるものであるが、平
面実装型のマルチチップパッケージに対しても、上述し
た信号位置変換部１３を備えることで同様な効果を得る
ことができる。この場合、信号位置変換部１３の下面に
取り付けられるチップ１５ｂがチップ１５ａと同一平面
上に配置されることになり、ダイパッド１２に開口を形
成する必要もない。
【００８３】また、信号位置変換部１３の上下面に取り
付けるチップは、ワイヤボンディングを必要とするチッ
プのみでなく、ソルダバンプを介して取り付け可能なフ
リップチップであってもよい。この場合、信号位置変換
部１３の上面チップ用ボンディングパッド１８ａまたは
下面チップ用ボンディングパッド１８ｂは、フリップチ
ップのソルダバンプの配列に対応するように形成され
る。ワイヤボンディングを必要とするチップとフリップ
チップとを混載することも可能である。
【００８４】以上に説明したとおり、実施の形態１にか
かるマルチチップパッケージおよびマルチチップパッケ
ージのアセンブリ方法によれば、複数のチップを信号位
置変換部１３に取り付け、この信号位置変換部１３の内
部に配線された導線によって、複数のチップの各ボンデ
ィングパッドとリードフレームの各リードとを自由に対
応付けて電気接続することが可能となり、これにより、
互いに特性や機能が異なる複数のチップを混載して同一
のパッケージとして提供することができる。
【００８５】また、実施の形態１にかかるマルチチップ
パッケージ１０を垂直実装型のマルチパッケージに適用
する場合には、信号位置変換部１３を取り付けるダイパ
ッド１２に、信号位置変換部１３の下面に取り付けられ
たチップ１５ｂがワイヤボンディングされた状態で格納
可能な開口を形成するので、信号位置変換部１３とダイ
パッド１２とを直接にダイボンドすることが可能とな
り、これにより信号位置変換部１３のリードフレーム用
ボンディングパッド１９と、ダイパッド１２と略同一平
面にあるリードフレーム１１の各リードと、の間を電気
接続するワイヤ１４の距離が長くなることを避けること
ができる。
【００８６】さらに、信号位置変換部１３の上面チップ
用ボンディングパッド１８ａまたは下面チップ用ボンデ
ィングパッド１８ｂのレイアウトを適宜変更することに
より、混載するチップの形態を、ワイヤボンディングを
必要とするチップのみ、ソルダバンプを介して接続され
るフリップチップのみ、またはこれらを複合した形態と
することができる。
【００８７】実施の形態２．つぎに、実施の形態２にか
かるマルチチップパッケージおよびマルチチップパッケ
ージのアセンブリ方法について説明する。図６は、実施
の形態２にかかるマルチチップパッケージのチップ積載
方向における断面図である。なお、図６において、図１
と共通する部分には同一符号を付して、その説明を省略
する。
【００８８】図６に示す実施の形態２にかかるマルチチ
ップパッケージ３０は、垂直実装型のマルチチップパッ
ケージにおいて、信号位置変換部１３の下面に取り付け
るチップ３５ｂをフリップチップの形態とし、このチッ
プ３５ｂをダイパッド３２上にダイボンドするとととも
に、信号位置変換部１３のリードフレーム用ボンディン
グパッド１９とリードフレーム１１との距離を小さくす
るべく、ダイパッド３２がリードフレーム１１のリード
よりも下方に位置するように、ダイパッド３２とリード
フレーム１１のリードとの間に段差を設けた点が、実施
の形態１にかかるマルチチップパッケージ１０と異な
る。なお、ダイパッド３２に開口は形成されていない。
【００８９】実施の形態１にかかるマルチチップパッケ
ージ１０では、ダイパッド１２に開口を形成し、信号位
置変換部１３の周辺部とダイパッド１２とをダイボンド
したが、この方法だとダイパッド１２の面積は、信号位
置変換部１３の下面に取り付けるチップ１５ｂの面積と
そのチップ１５ｂを下面チップ用ボンディングパッド１
８ｂにワイヤボンディングするためのワイヤ領域および
信号位置変換部１３の周辺部におけるボンディング面積
を考慮した大きさとしなければならず、信号位置変換部
１３の面積もまた同様に、ボンディング領域を確保する
ための面積を考慮した大きさにする必要がある。
【００９０】そこで、実施の形態２にかかるマルチチッ
プパッケージ３０では、図６に示すように、信号位置変
換部１３の下面に取り付けられたチップ３５ｂを、ワイ
ヤ領域を必要としないフリップチップの形態とし、この
チップ３５ｂをダイパッド３２上に直接にボンドするこ
とで、ダイパッド３２の面積をチップ３５ｂにおけるボ
ンディング領域、すなわちチップ３５ｂの面積と同程度
まで小さくすることができ、これにより信号位置変換部
１３の面積もまた無用に大きくする必要がなくなる。
【００９１】なお、信号位置変換部１３の上面に取り付
けられるチップ１５ａは、ワイヤボンディングを必要と
するチップでもよいが、このチップ１５ａもまたチップ
１５ｂと同様なフリップチップの形態によるチップとす
ることで、ソルダバンプとリフローされる上面チップ用
ボンディングパッドをチップ１５ａの面積内に収めるこ
とができ、信号位置変換部１３の大きさをさらに小さく
することができる。
【００９２】図７は、実施の形態２にかかるマルチチッ
プパッケージの組み立て概観を示す斜視図である。な
お、図７において、図２と共通する部分には同一符号を
付して、その説明を省略する。また、図７においては、
理解を容易にするため、チップ１５ａについては一部の
ボンディングパッド１７ａのみを示しており、信号位置
変換部１３のリードフレーム用ボンディングパッド１９
およびリードフレーム１１についても一部のみを示して
いる。ただし、チップ３５ｂには、ボンディングパッド
に相当する各位置にソルダバンプ３７ｂが設けられてい
る。
【００９３】信号位置変換部１３の下面には、チップ３
５ｂにソルダバンプが設けられたボンディングパッドの
レイアウトに対応するように、下面チップ用ボンディン
グパッド（図示していない）が設けられており、チップ
３５ｂは、リフロー等によってソルダバンプ３７ｂを介
してこの下面チップ用ボンディングパッドに電気接続さ
れる。
【００９４】ここで、信号位置変換部１３の下面にはチ
ップ３５ｂが取り付けられているため、信号位置変換部
１３をリードフレーム１１のダイパッド上に取り付ける
には、このチップ３５ｂをダイパッド上にダイボンドす
ることになる。ただし、ダイバッド上にチップ３５ｂを
ダイボンドすると、上述したように、そのチップ３５ｂ
の厚み分だけ、信号位置変換部１３のリードフレーム用
ボンディングパッド１９とリードフレーム１１との距離
が長くなり、リードフレーム用ボンディングパッド１９
とリードフレーム１１とをワイヤボンドするワイヤ１４
の長さを多く必要としてしまう。
【００９５】そこで、マルチチップパッケージ３０にお
いては、ダイパッド３２とリードフレーム１１との間
に、チップ３５ｂをこのダイパッド３２に取り付けた状
態で信号位置変換部１３のリードフレーム用ボンディン
グパッド１９とリードフレーム１１との距離が小さくな
るように、信号位置変換部１３の下面に取り付けられた
チップ１５ｂの大きさおよび厚み以上の段差を設けてい
る。
【００９６】つぎに、上述したマルチチップパッケージ
３０のアセンブリ方法について説明する。図８は、実施
の形態２にかかるマルチチップパッケージのアセンブリ
方法における各工程を示すフローチャートである。図８
においてまず、マルチチップパッケージ３０の製造工程
における前工程が終了しているものとする。
【００９７】この前工程とは、実施の形態１において説
明したものと同様の工程を示す。また、信号位置変換部
１３の作成（ステップＳ２０２）やリードフレーム１１
の作成（ステップＳ２０６）は、それぞれ図５のステッ
プＳ１０２およびステップＳ１０５に相当する工程であ
り、これら信号位置変換部１３およびリードフレーム１
１はあらかじめ作成されているものとする。ただし、リ
ードフレーム１１の作成においては、そのダイパッド３
２とリードとの間に上記したような段差を設ける工程が
さらに必要となる。
【００９８】前工程が終了した後は、図５のステップＳ
１０１と同様なダイシングがおこなわれる（ステップＳ
２０１）。このステップＳ２０１によって同一パッケー
ジ内に混載する各チップ（チップ１５ａ、チップ３５
ｂ）が用意された後は、まず、信号位置変換部１３の下
面に取り付けるフリップチップ形態のチップ３５ｂのボ
ンディングパッドにソルダバンプを設ける（ステップＳ
２０３）。
【００９９】そして、図７に示したように、ステップＳ
２０２においてあらかじめ作成された信号位置変換部１
３の上面にチップ１５ａをダイボンドし、下面にチップ
３５ｂをワイヤレスボンド（リフローによるボンディン
グ）する（ステップＳ２０４）。
【０１００】チップ３５ｂについては、リフローによる
ボンディングにより信号位置変換部１３への固定と電気
接続とが同時におこなわれているので、ダイボンドされ
たチップ１５ａの各ボンディングパッドと、それらに並
置した位置にある信号位置変換部１３の上面チップ用ボ
ンディングパッド１８ａと、を金線等のワイヤ１６ａを
用いてワイヤボンドする（ステップＳ２０５）。
【０１０１】そして、図７に示したように、信号位置変
換部１３の下面に取り付けられたチップ３５ｂを、ステ
ップＳ２０６においてあらかじめ作成されたリードフレ
ーム１１のダイパッド３２上にダイボンドする（ステッ
プＳ２０７）。
【０１０２】つづく信号位置変換部１３のリードフレー
ム用ボンディングパッド１９とリードフレーム１１のリ
ードとのワイヤボンディング工程（ステップＳ２０
８）、モールディング工程（ステップＳ２０９）および
バリ取り工程（ステップＳ２０９）は、それぞれ図５に
示したステップＳ１０７、ステップＳ１０８およびステ
ップＳ１０９と同様であるので、ここではそれらの説明
を省略する。
【０１０３】よって、以上のステップにより実施の形態
２にかかるマルチチップパッケージ３０を得ることがで
きる。このマルチチップパッケージ３０もまた、ＤＩ
Ｐ、ＰＧＡおよびＱＦＰ等の種々のパッケージ形態によ
って提供することが可能である。
【０１０４】以上に説明したとおり、実施の形態２にか
かるマルチチップパッケージおよびマルチチップパッケ
ージのアセンブリ方法によれば、複数のチップを信号位
置変換部１３に取り付け、この信号位置変換部１３の内
部に配線された導線によって、複数のチップの各ボンデ
ィングパッドとリードフレームの各リードとを自由に対
応付けて電気接続することが可能となり、これにより、
互いに特性や機能が異なる複数のチップを混載して同一
の垂直実装型のマルチパッケージとして提供することが
できる。
【０１０５】また、信号位置変換部１３の下面に、ワイ
ヤボンディングを必要としないフリップチップの形態で
あるチップ３５ｂを取り付けているので、チップ３５ｂ
をリードフレーム１１のダイパッド３２に直接にダイボ
ンドすることで信号位置変換部１３をリードフレームに
固定することができ、ダイパッド３２の面積をチップ３
５ｂにおけるボンディング領域、すなわちチップ３５ｂ
の面積と同程度まで小さくすることができるとともに、
信号位置変換部１３の面積もまた無用に大きくする必要
もなく、これによりパッケージ全体の大きさを小さくす
ることが可能になる。
【０１０６】また、実施の形態２にかかるマルチチップ
パッケージ３０は、信号位置変換部１３の下面のチップ
３５ｂを取り付けるダイパッド３２とリードフレーム１
１との間に、少なくともチップ３５ｂの厚み程度の段差
を設けているので、信号位置変換部１３のリードフレー
ム用ボンディングパッド１９と、リードフレーム１１の
各リードと、の間を電気接続するワイヤ１４の距離が長
くなることを避けることができる。
【０１０７】さらに、信号位置変換部１３の上面チップ
用ボンディングパッド１８ａのレイアウトを適宜変更す
ることにより、上面に取り付けるチップの形態を、ワイ
ヤボンディングを必要とするチップまたはソルダバンプ
を介して接続されるフリップチップのいずれかを選択す
ることができる。
【０１０８】実施の形態３．つぎに、実施の形態３にか
かるマルチチップパッケージおよびマルチチップパッケ
ージのアセンブリ方法について説明する。図９は、実施
の形態３にかかるマルチチップパッケージのチップ積載
方向における断面図である。なお、図９において、図１
と共通する部分には同一符号を付して、その説明を省略
する。
【０１０９】図９に示す実施の形態３にかかるマルチチ
ップパッケージ４０は、垂直実装型のマルチチップパッ
ケージにおいて、チップ１５ａを取り付けた信号位置変
換部４３ａとチップ１５ｂを取り付けた信号位置変換部
４３ｂの二つの信号位置変換部を、ダイパッド４２の上
下面にそれぞれダイボンドし、ダイパッド４２に対して
上面にある信号位置変換部４３ａのみをリードフレーム
１１にワイヤボンドした点が、実施の形態１にかかるマ
ルチチップパッケージ１０と異なる。なお、信号位置変
換部４３ａおよび４３ｂは、実施の形態１に示した信号
位置変換部１３と同様な構造であり、ダイパッド４２
は、ＧＮＤプレーンとして機能するとともに、下面の信
号位置変換部４３ｂの内部に配線された導線を上面の信
号位置変換部４３ａの内部の導線に電気接続するための
スルーホールが設けられている。
【０１１０】実施の形態２にかかるマルチチップパッケ
ージ３０では、信号位置変換部１３の下面に取り付けら
れたチップ３５ｂをダイパッド３２に直接にダイボンド
することで信号位置変換部１３とダイパッド３２の面積
を小さくすることを可能とするが、この方法だとダイパ
ッド３２と信号位置変換部１３との平坦度を高精度に保
つ必要が生じ、信号位置変換部１３のリードフレーム用
ボンディングパッド１９とリードフレーム１１の各リー
ドとの距離が不均一になるといった問題が生じる可能性
がある。また、信号位置変換部１３のリードフレーム用
ボンディングパッド１９とリードフレーム１１の各リー
ドとの距離が大きくなり、上述したようにダイパッド３
２とリードフレーム１１との間に段差を設けるといった
工夫が必要であった。
【０１１１】そこで、実施の形態３にかかるマルチチッ
プパッケージ４０では、図９に示すように、二つの信号
位置変換部４３ａおよび４３ｂを用意し、信号位置変換
部４３ａの上面にチップ１５ａをダイボンドするととも
に、チップ１５ａと信号位置変換部４３ａとをワイヤボ
ンドした構成の第１のチップ部と、信号位置変換部４３
ｂの上面にチップ１５ｂをダイボンドするとともに、チ
ップ１５ｂと信号位置変換部４３ｂとをワイヤボンドし
た構成の第２のチップ部と、をダイパッド４２の上下面
にそれぞれダイボンドして、第１のチップ部の信号位置
変換部４３ａとリードフレーム１１とをワイヤボンドし
ている。
【０１１２】信号位置変換部４３ａおよび４３ｂは、フ
リップチップのようなチップよりもダイパッド４２の表
面に対して平坦度の高いものを容易に得ることができる
ので、各信号位置変換部４３ａおよび４３ｂとリードフ
レーム１１との間の距離の均衡を保つことができる。な
お、信号位置変換部４３ａおよび４３ｂのそれぞれの上
面に取り付けられるチップは、ワイヤボンディングを必
要とするチップでも、フリップチップの形態によるチッ
プでもよい。
【０１１３】図１０は、実施の形態３にかかるマルチチ
ップパッケージの組み立て概観を示す斜視図である。な
お、図１０において、図２と共通する部分には同一符号
を付して、その説明を省略する。また、図１０において
は、理解を容易にするため、チップ１５ａおよびチップ
１５ｂについて、それぞれ一部のボンディングパッド１
７ａおよび１７ｂのみを示しており、特に、これらボン
ディングパッド１７ａおよび１７ｂが信号位置変換部４
３ａ、ダイパッド４２および信号位置変換部４３ｂを挟
んで回転対称となるように配置された場合を示してい
る。同様に、信号位置変換部４３ａのリードフレーム用
ボンディングパッド４９およびリードフレーム１１につ
いても一部のみを示している。
【０１１４】ここで、リードフレーム１１の各リードと
ワイヤボンディングされるリードフレーム用ボンディン
グパッド４９は、ダイパッド４２の上面にダイボンドさ
れた信号位置変換部４３ａのみに設けられているため、
下面にダイボンドされた信号位置変換部４３ｂの内部に
配線された導線、すなわちチップ１５ｂのボンディング
パッド１７ｂのそれぞれの接続先を、信号位置変換部４
３ａのリードフレーム用ボンディングパッド４９へと導
く必要がある。
【０１１５】そこで、信号位置変換部４３ａにおいてダ
イパッド４２にダイボンドされる側の面に、信号位置変
換部４３ｂのボンディングパッド４８ｂのそれぞれをリ
ードフレーム用ボンディングパッド４９の一つに接続さ
れるように複数のコンタクトホールが設けられている。
ダイパッド４２においても、このコンタクトホールに対
応するように、スルーホールが設けられている。
【０１１６】同様に、信号位置変換部４３ｂにおいても
ダイパッド４２にダイボンドされる側の面に、上記した
信号位置変換部４３ａのコンタクトホールおよびダイパ
ッド４２のスルーホールに対応するように複数のコンタ
クトホールが設けられている。
【０１１７】つぎに、上述したマルチチップパッケージ
４０のアセンブリ方法について説明する。図１１は、実
施の形態３にかかるマルチチップパッケージのアセンブ
リ方法における各工程を示すフローチャートである。図
１１においてはまず、マルチチップパッケージ４０の製
造工程における前工程が終了しているものとする。
【０１１８】この前工程とは、実施の形態３において説
明したものと同様の工程を示す。また、二つの信号位置
変換部４３ａおよび４３ｂの作成（ステップＳ３０２）
やリードフレーム１１の作成（ステップＳ３０５）は、
それぞれ図５のステップＳ１０２およびステップＳ１０
５に相当する工程であり、これら信号位置変換部１３お
よびリードフレーム１１はあらかじめ作成されているも
のとする。ただし、リードフレーム１１の作成において
は、ダイパッド４２に上述したようなスルーホールを作
成する工程（ステップＳ３０６）がさらに必要となる。
【０１１９】前工程が終了した後は、図５のステップＳ
１０１と同様なダイシングがおこなわれる（ステップＳ
３０１）。このステップＳ３０１によって同一パッケー
ジ内に混載する各チップ（チップ１５ａ、チップ１５
ｂ）が用意された後は、図１０に示したように、ステッ
プＳ３０２においてあらかじめ作成された信号位置変換
部４３ａおよび４３ｂの各上面にそれぞれチップ１５ａ
および１５ｂをダイボンドする（ステップＳ３０３）。
【０１２０】そして、信号位置変換部４３ａのボンディ
ングパッド４８ａとチップ１５ａのボンディングパッド
１７ａとのワイヤボンディングをおこない、これら信号
位置変換部４３ａとチップ１５ａから構成される第１の
チップ部を得る。同様に、信号位置変換部４３ｂのボン
ディングパッド４８ｂとチップ１５ｂのボンディングパ
ッド１７ｂとのワイヤボンディングをおこない、これら
信号位置変換部４３ｂとチップ１５ｂから構成される第
２のチップ部を得る（ステップＳ３０４）。
【０１２１】そして、図１０に示したように、第１のチ
ップ部の信号位置変換部４３ａを、ステップＳ３０５お
よびＳ３０６においてあらかじめ作成されたリードフレ
ーム１１のダイパッド４２の上面にダイボンドし、第２
のチップ部の信号位置変換部４３ｂをダイパッド４２の
下面にダイボンドする（ステップＳ３０７）。
【０１２２】つづく第１のチップ部の信号位置変換部４
３ａのリードフレーム用ボンディングパッド４９とリー
ドフレーム１１のリードとのワイヤボンディング工程
（ステップＳ３０８）、モールディング工程（ステップ
Ｓ３０９）およびバリ取り工程（ステップＳ３１０）
は、それぞれ図５に示したステップＳ１０７、ステップ
Ｓ１０８およびステップＳ１０９と同様であるので、こ
こではそれらの説明を省略する。
【０１２３】よって、以上のステップにより実施の形態
３にかかるマルチチップパッケージ４０を得ることがで
きる。このマルチチップパッケージ４０もまた、ＤＩ
Ｐ、ＰＧＡおよびＱＦＰ等の種々のパッケージ形態によ
って提供することが可能である。
【０１２４】なお、上述した説明においては、リードフ
レーム用ボンディングパッド４９は、ダイパッド４２の
上面にダイボンドされた信号位置変換部４３ａのみに設
けられるとしたが、信号位置変換部４３ｂにおいてもリ
ードフレーム用ボンディングパッド４９を設けるように
してもよい。この場合、ダイパッド４２にスルーホール
を設ける必要はない。
【０１２５】以上に説明したとおり、実施の形態３にか
かるマルチチップパッケージおよびマルチチップパッケ
ージのアセンブリ方法によれば、信号位置変換部４３ａ
および４３ｂにそれぞれチップを取り付けた構成である
第１のチップ部および第２のチップ部を作成し、スルー
ホールが形成されたダイパッド４２の上下面に、信号位
置変換部４３ａおよび４３ｂの内部に配線された導線に
よって各チップの各ボンディングパッドとリードフレー
ムの各リードとが対応付けて電気接続されるように、信
号位置変換部４３ａおよび４３ｂをダイボンドしている
ので、互いに特性や機能が異なる複数のチップを混載し
て同一の垂直実装型のマルチパッケージとして提供する
ことができる。
【０１２６】また、平坦度を比較的高くすることのでき
る信号位置変換部４３ａおよび４３ｂを直接にダイパッ
ド４２にダイボンドしているので、各信号位置変換部４
３ａおよび４３ｂとリードフレーム１１との間の距離の
均衡を保つことができ、リードフレーム用ボンディング
パッド４９とリードフレーム１１の各リードとの高精度
なワイヤボンディングをおこなうことができる。
【０１２７】さらに、信号位置変換部１３の上面チップ
用ボンディングパッド１８ａまたは下面チップ用ボンデ
ィングパッド１８ｂのレイアウトを適宜変更することに
より、混載するチップの形態を、ワイヤボンディングを
必要とするチップ、ソルダバンプを介して接続されるフ
リップチップ、またはこれらの複合とすることができ
る。
【０１２８】
【発明の効果】以上、説明したとおり、この発明によれ
ば、複数のチップのボンディングパッドのそれぞれと電
気的に接続される複数の第１のボンディングパッドと、
内部に配線された導線を介して前記第１のボンディング
パッドのそれぞれと一対一に対応して電気的に接続され
る複数の第２のボンディングパッドと、を設けた信号位
置変換部を備え、第２のボンディングパッドのそれぞれ
と前記リードフレームのリードとがワイヤボンディング
によって電気的に接続され、かつその信号位置変換部が
ダイパッドに対して固定配置されるので、複数のチップ
の各ボンディングパッドとリードフレームの各リードと
の接続関係を信号位置変換部の内部の導線により自由に
設定することができ、これにより、互いに特性や機能が
異なる複数のチップを混載して同一のパッケージとして
提供することができる。
【０１２９】つぎの発明によれば、信号位置変換部が、
半導体デバイスの配線構造において多く用いられている
層間絶縁膜と導電膜との交互配置により構成された多層
配線構造とするので、第１のボンディングパッドと第２
のボンディングパッドとの接続を３次元的にレイアウト
することができ、これら接続の自由度を高めることがで
きる。
【０１３０】つぎの発明によれば、第２のボンディング
パッドが、信号位置変換部の上面または下面の一方にの
み設けられるので、混載した複数のチップのボンディン
グパッドからの配線を一領域に集約することができ、リ
ードフレームとの接続を容易におこなうことができる。
【０１３１】つぎの発明によれば、混載させる複数のチ
ップの少なくとも一つを、ワイヤボンディングを必要と
するチップであるので、ワイヤボンディングが必要なチ
ップのみ、ワイヤボンディングを必要としないフリップ
チップのようなチップのみ、またはこれらが複合された
複数のチップを、同一のパッケージに混載することがで
き、特性や機能の違いに応じて異なる種々のチップ形態
に対しても対応することができる。
【０１３２】つぎの発明によれば、第１のボンディング
パッドが、信号位置変換部の上面に設けられた上面チッ
プ用ボンディングパッドと、信号位置変換部の下面に設
けられた下面チップ用ボンディングパッドと、から構成
され、混載させる複数のチップには、上面チップ用ボン
ディングパッドに電気的に接続された上部チップと、下
面チップ用ボンディングパッドに電気的に接続された下
部チップと、が含まれるので、信号位置変換部を挟んだ
垂直実装型のマルチチップパッケージを実現することが
でき、この垂直実装型のマルチチップパッケージに対し
ても、信号位置変換部によってもたらされる効果を享受
できる。
【０１３３】つぎの発明によれば、ダイパッドに、下部
チップが収まる大きさの開口部が設けられ、信号位置変
換部は、この開口部に下部チップを収めた状態でダイパ
ッドに直接に接着されるので、このダイパッドを備えた
リードフレームと信号位置変換部との距離を小さくする
ことができ、これによりこれらの間を電気接続するワイ
ヤの長さを短くすることができる。
【０１３４】つぎの発明によれば、開口部が、少なくと
も下部チップの厚みと等しい深さを有するブラインドホ
ールであるので、開口部形成に要する加工時間を最小限
に抑えることができ、特に厚みの大きなダイパッドに対
して有効となる。
【０１３５】つぎの発明によれば、開口部が、スルーホ
ールであるので、下部チップの厚みを問うことなく簡易
な工程により開口を形成することができ、特に、下部チ
ップがワイヤボンディングを必要とするチップである場
合に、そのワイヤの領域に対する空間を十分に確保する
ことができる。
【０１３６】つぎの発明によれば、下部チップが、ボン
ディングパッドにソルダバンプを設けて使用されるフリ
ップチップであり、このフリップチップの面上をダイパ
ッドに直接に接着することにより信号位置変換部を固定
配置するので、信号位置変換部を固定するのに、ダイパ
ッドに対して特別な加工を必要とせず、迅速に組み立て
ることができ、さらに、ダイパッドの面積を下部チップ
におけるボンディング領域、すなわち下部チップの面積
と同程度まで小さくすることができるとともに、信号位
置変換部の面積もまた無用に大きくする必要もなく、こ
れによりパッケージ全体の大きさを小さくすることが可
能になる。
【０１３７】つぎの発明によれば、ダイパッドが、リー
ドフレームに対して、少なくとも下部チップであるフリ
ップチップの厚みに等しい段差を下方に向けて設けた位
置に配置されるので、このダイパッドを備えたリードフ
レームと信号位置変換部との距離を小さくすることがで
き、これによりこれらの間を電気接続するワイヤの長さ
を短くすることができる。
【０１３８】つぎの発明によれば、複数のチップのボン
ディングパッドのそれぞれと電気的に接続される複数の
第１のボンディングパッドと、内部に配線された導線を
介して第１のボンディングパッドのそれぞれと一対一に
対応して電気的に接続される複数の第２のボンディング
パッドと、を設けた第１および第２の信号位置変換部を
備え、第２のボンディングパッドのそれぞれと前記リー
ドフレームのリードとがワイヤボンディングによって電
気的に接続され、かつこれら第１および第２の信号位置
変換部がダイパッドの上面および下面においてそれぞれ
固定配置されるので、複数のチップの各ボンディングパ
ッドとリードフレームの各リードとの接続関係を信号位
置変換部の内部の導線により自由に設定することができ
るとともに、リードフレームに対して対称な位置に各チ
ップを配置することができ、平坦度を比較的高くするこ
とのできる第１および第２の信号位置変換部をダイパッ
ドに固定配置しているので、各信号位置変換部とリード
フレームとの間の距離の均衡を保つことができ、第２の
ボンディングパッドとリードフレームの各リードとのワ
イヤボンディングを高精度におこなうことができる。
【０１３９】つぎの発明によれば、信号位置変換部が、
半導体デバイスの配線構造において多く用いられている
層間絶縁膜と導電膜との交互配置により構成された多層
配線構造とするので、第１のボンディングパッドと第２
のボンディングパッドとの接続を３次元的にレイアウト
することができ、これら接続の自由度を高めることがで
きる。
【０１４０】つぎの発明によれば、第２のボンディング
パッドが、第１および第２の信号位置変換部の一方にの
み設けられ、ダイパッドにおいて、第１および第２の信
号位置変換部の他方の第１のボンディングパッドと第２
のボンディングパッドとを電気的に接続するためのスル
ーホールが設けられているので、混載した複数のチップ
のボンディングパッドからの配線を一領域に集約するこ
とができ、リードフレームとの接続を容易におこなうこ
とができる。
【０１４１】つぎの発明によれば、ダイパッドがＧＮＤ
プレーンとして用いられるので、チップにおけるＧＮＤ
ラインをダイパッドから得ることができ、配線構造を簡
易化することができる。
【０１４２】つぎの発明によれば、チップボンディング
工程によって、複数の第１のボンディングパッドとこの
第１のボンディングパッドのそれぞれと一対一に対応し
て内部に配線された導線により電気的に接続される複数
の第２のボンディングパッドと、を設けた信号位置変換
部の上面および／または下面に、複数のチップを接着
し、第１のパッドボンディング工程によって、第１のボ
ンディングパッドと複数のチップのボンディングパッド
とを電気的に接続し、マウント工程によって、リードフ
レームのダイパッドに対して信号位置変換部を固定配置
し、第２のパッドボンディング工程によって、第２のボ
ンディングパッドとリードフレームの各リードとを電気
的に接続するので、複数のチップの各ボンディングパッ
ドとリードフレームの各リードとの接続関係を信号位置
変換部の内部の導線により自由に設定することができる
パッケージを得ることができる。
【０１４３】つぎの発明によれば、チップボンディング
工程によって、複数の第１のボンディングパッドと、内
部に配線された導線を介して第１のボンディングパッド
のそれぞれと一対一に対応して電気的に接続される複数
の第２のボンディングパッドと、を設けた第１および第
２の信号位置変換部の各上面に複数のチップを接着し、
第１のパッドボンディング工程によって、第１の信号位
置変換部に接着されたチップのボンディングパッドとそ
の第１の信号位置変換部の第１のボンディングパッドと
を電気的に接続するとともに、第２の信号位置変換部に
接着されたチップのボンディングパッドとその第２の信
号位置変換部の第１のボンディングパッドとを電気的に
接続し、マウント工程によって、リードフレームのダイ
パッドの上面に第１の信号位置変換部を直接に接着する
とともに、そのダイパッドの下面に第２の信号位置変換
部を直接に接着し、第２のパッドボンディング工程によ
って、第２のボンディングパッドとリードフレームの各
リードとを電気的に接続するので、複数のチップの各ボ
ンディングパッドとリードフレームの各リードとの接続
関係を信号位置変換部の内部の導線により自由に設定す
ることができるとともに、リードフレームに対して対称
な位置に各チップを配置することができるパッケージを
得ることができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかるマルチチップパッケー
ジのチップ積載方向を示す断面図である。
【図２】 実施の形態１にかかるマルチチップパッケー
ジの組み立て概観を示す斜視図である。
【図３】 実施の形態１にかかるマルチチップパッケー
ジにおいて信号位置変換部の構造を示す上面図である。
【図４】 実施の形態１にかかるマルチチップパッケー
ジにおいて信号位置変換部の構造を示す断面図である。
【図５】 実施の形態１にかかるマルチチップパッケー
ジのアセンブリ方法における各工程を示すフローチャー
トである。
【図６】 実施の形態２にかかるマルチチップパッケー
ジのチップ積載方向を示す断面図である。
【図７】 実施の形態２にかかるマルチチップパッケー
ジの組み立て概観を示す斜視図である。
【図８】 実施の形態２にかかるマルチチップパッケー
ジのアセンブリ方法における各工程を示すフローチャー
トである。
【図９】 実施の形態３にかかるマルチチップパッケー
ジのチップ積載方向を示す断面図である。
【図１０】 実施の形態３にかかるマルチチップパッケ
ージの組み立て概観を示す斜視図である。
【図１１】 実施の形態３にかかるマルチチップパッケ
ージのアセンブリ方法における各工程を示すフローチャ
ートである。
【図１２】 従来における垂直実装型のマルチチップパ
ッケージのチップ積載方向を示す断面図である。
【図１３】 従来における垂直実装型のマルチチップパ
ッケージにおけるダイパッド、リードフレームおよびボ
ンディングパッドの一部分を拡大して示す上面図であ
る。
【符号の説明】
１０，３０，４０ マルチチップパッケージ、１１ リ
ードフレーム、１２，３２，４２ ダイパッド、１３，
４３ａ，４３ｂ 信号位置変換部、１４ ワイヤ、１５
ａ，１５ｂ，３５ｂ チップ、１６ａ，１６ｂ ワイ
ヤ、１７ａ，１７ｂ，４８ａ，４８ｂ ボンディングパ
ッド、１８ａ 上面チップ用ボンディングパッド、１８
ｂ 下面チップ用ボンディングパッド、１９，４９ リ
ードフレーム用ボンディングパッド、２０ モールド樹
脂、２１ａ，２１ｂ，２１ｃ，２１ｄ，２４ 導電膜、
２３ コンタクトホール、３７ｂ ソルダバンプ。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップを同一のパッケージとして
    混載するマルチチップパッケージにおいて、 ダイパッドを備えたリードフレームと、 前記複数のチップのボンディングパッドのそれぞれと電
    気的に接続される複数の第１のボンディングパッドと、
    内部に配線された導線を介して前記第１のボンディング
    パッドのそれぞれと一対一に対応して電気的に接続され
    る複数の第２のボンディングパッドと、を設け、前記第
    ２のボンディングパッドのそれぞれと前記リードフレー
    ムのリードとがワイヤボンディングによって電気的に接
    続されるとともに、前記ダイパッドに対して固定配置さ
    れる信号位置変換部と、 を備えたことを特徴とするマルチチップパッケージ。
  2. 【請求項２】 前記信号位置変換部は、層間絶縁膜と導
    電膜とが交互に配置されて構成される多層配線構造であ
    ることを特徴とする請求項１に記載のマルチチップパッ
    ケージ。
  3. 【請求項３】 前記第２のボンディングパッドは、前記
    信号位置変換部の上面または下面の一方にのみ設けられ
    ていることを特徴とする請求項１または２に記載のマル
    チチップパッケージ。
  4. 【請求項４】 前記複数のチップの少なくとも一つは、
    前記チップのボンディングパッドと前記第１のボンディ
    ングパッドとの電気的な接続においてワイヤボンディン
    グを必要とするチップであることを特徴とする請求項
    １、２または３に記載のマルチチップパッケージ。
  5. 【請求項５】 前記第１のボンディングパッドは、前記
    信号位置変換部の上面に設けられた上面チップ用ボンデ
    ィングパッドと、前記信号位置変換部の下面に設けられ
    た下面チップ用ボンディングパッドと、から構成され、
    前記複数のチップは、前記上面チップ用ボンディングパ
    ッドに電気的に接続された上部チップと、前記下面チッ
    プ用ボンディングパッドに電気的に接続された下部チッ
    プと、を含んでいることを特徴とする請求項１〜４のい
    ずれか一つに記載のマルチチップパッケージ。
  6. 【請求項６】 前記ダイパッドは、前記下部チップが収
    まる大きさの開口部を設け、前記信号位置変換部は、前
    記開口部に前記下部チップを収めた状態で、前記ダイパ
    ッドに直接に接着されることを特徴とする請求項５に記
    載のマルチチップパッケージ。
  7. 【請求項７】 前記開口部は、少なくとも前記下部チッ
    プの厚みと等しい深さを有するブラインドホールである
    ことを特徴とする請求項６に記載のマルチチップパッケ
    ージ。
  8. 【請求項８】 前記開口部は、スルーホールであること
    を特徴とする請求項６に記載のマルチチップパッケー
    ジ。
  9. 【請求項９】 前記下部チップは、当該下部チップのボ
    ンディングパッドにソルダバンプを設けて前記下面チッ
    プ用ボンディングパッドと電気的に接続されるフリップ
    チップであり、前記信号位置変換部は、前記フリップチ
    ップの面上が前記ダイパッドに直接に接着されることで
    固定配置されることを特徴とする請求項５に記載のマル
    チチップパッケージ。
  10. 【請求項１０】 前記ダイパッドは、前記リードフレー
    ムに対して、少なくとも前記フリップチップの厚みの段
    差を下方に向けて設けた位置に配置されたことを特徴と
    する請求項９に記載のマルチチップパッケージ。
  11. 【請求項１１】 複数のチップを同一のパッケージとし
    て混載するマルチチップパッケージにおいて、 ダイパッドを備えたリードフレームと、 前記複数のチップのボンディングパッドのそれぞれと電
    気的に接続される複数の第１のボンディングパッドと、
    内部に配線された導線を介して前記第１のボンディング
    パッドのそれぞれと一対一に対応して電気的に接続され
    る複数の第２のボンディングパッドと、を設け、前記第
    ２のボンディングパッドのそれぞれと前記リードフレー
    ムのリードとがワイヤボンディングによって電気的に接
    続されるとともに、前記ダイパッドの上面および下面に
    おいてそれぞれ固定配置される第１および第２の信号位
    置変換部と、 を備えたことを特徴とするマルチチップパッケージ。
  12. 【請求項１２】 前記第１および第２の信号位置変換部
    は、層間絶縁膜と導電膜とが交互に配置されて構成され
    る多層配線構造であることを特徴とする請求項１１に記
    載のマルチチップパッケージ。
  13. 【請求項１３】 前記第２のボンディングパッドは、前
    記第１および第２の信号位置変換部の一方にのみ設けら
    れ、前記ダイパッドは、前記第１および第２の信号位置
    変換部の他方の前記第１のボンディングパッドと、前記
    第２のボンディングパッドとを電気的に接続するための
    スルーホールを設けていることを特徴とする請求項１１
    または１２に記載のマルチチップパッケージ。
  14. 【請求項１４】 前記ダイパッドは、ＧＮＤプレーンで
    あることを特徴とする請求項１３に記載のマルチチップ
    パッケージ。
  15. 【請求項１５】 複数のチップを同一のパッケージとし
    て混載するマルチチップパッケージのアセンブリ方法に
    おいて、 複数の第１のボンディングパッドと、内部に配線された
    導線を介して前記第１のボンディングパッドのそれぞれ
    と一対一に対応して電気的に接続される複数の第２のボ
    ンディングパッドと、を設けた信号位置変換部の上面お
    よび／または下面に前記複数のチップを接着するチップ
    ボンディング工程と、 前記第１のボンディングパッドと前記複数のチップのボ
    ンディングパッドとを電気的に接続する第１のパッドボ
    ンディング工程と、 リードフレームのダイパッドに対して前記信号位置変換
    部を固定配置するマウント工程と、 前記第２のボンディングパッドと前記リードフレームの
    各リードとを電気的に接続する第２のパッドボンディン
    グ工程と、 を含んだことを特徴とするマルチチップパッケージのア
    センブリ方法。
  16. 【請求項１６】 複数のチップを同一のパッケージとし
    て混載するマルチチップパッケージのアセンブリ方法に
    おいて、 複数の第１のボンディングパッドと、内部に配線された
    導線を介して前記第１のボンディングパッドのそれぞれ
    と一対一に対応して電気的に接続される複数の第２のボ
    ンディングパッドと、を設けた第１および第２の信号位
    置変換部の各上面に前記複数のチップを接着するチップ
    ボンディング工程と、 前記第１の信号位置変換部に接着されたチップのボンデ
    ィングパッドと当該第１の信号位置変換部の第１のボン
    ディングパッドとを電気的に接続するとともに、前記第
    ２の信号位置変換部に接着されたチップのボンディング
    パッドと当該第２の信号位置変換部の第１のボンディン
    グパッドとを電気的に接続する第１のパッドボンディン
    グ工程と、 リードフレームのダイパッドの上面に前記第１の信号位
    置変換部を直接に接着するとともに、当該ダイパッドの
    下面に前記第２の信号位置変換部を直接に接着するマウ
    ント工程と、 前記第２のボンディングパッドと前記リ
    ードフレームの各リードとを電気的に接続する第２のパ
    ッドボンディング工程と、 を含んだことを特徴とするマルチチップパッケージのア
    センブリ方法。
JP11171357A 1999-06-17 1999-06-17 マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法 Pending JP2001007277A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11171357A JP2001007277A (ja) 1999-06-17 1999-06-17 マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11171357A JP2001007277A (ja) 1999-06-17 1999-06-17 マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法

Publications (1)

Publication Number Publication Date
JP2001007277A true JP2001007277A (ja) 2001-01-12

Family

ID=15921697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11171357A Pending JP2001007277A (ja) 1999-06-17 1999-06-17 マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法

Country Status (1)

Country Link
JP (1) JP2001007277A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812556B2 (en) 2002-04-05 2004-11-02 Oki Electric Industry Co., Ltd. Multi-chip package semiconductor device having plural level interconnections
US6836010B2 (en) 2002-07-24 2004-12-28 Oki Electric Industry Co., Ltd. Semiconductor device include relay chip connecting semiconductor chip pads to external pads
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008300663A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
KR101455749B1 (ko) * 2007-08-23 2014-11-04 삼성전자주식회사 반도체 칩 적층형 패키지 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812556B2 (en) 2002-04-05 2004-11-02 Oki Electric Industry Co., Ltd. Multi-chip package semiconductor device having plural level interconnections
US6836010B2 (en) 2002-07-24 2004-12-28 Oki Electric Industry Co., Ltd. Semiconductor device include relay chip connecting semiconductor chip pads to external pads
JP2007220708A (ja) * 2006-02-14 2007-08-30 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008300663A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
US7705469B2 (en) 2007-05-31 2010-04-27 Oki Semiconductor Co., Ltd. Lead frame, semiconductor device using same and manufacturing method thereof
KR101455749B1 (ko) * 2007-08-23 2014-11-04 삼성전자주식회사 반도체 칩 적층형 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US8120186B2 (en) Integrated circuit and method
TWI483369B (zh) 透過矽通道之橋接互連件
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US7763964B2 (en) Semiconductor device and semiconductor module using the same
KR20020001536A (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JPH0846085A (ja) 半導体装置及びその製造方法
US6294838B1 (en) Multi-chip stacked package
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
US20050116322A1 (en) Circuit module
JP2001156251A (ja) 半導体装置
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
TWI387089B (zh) 多晶片封裝結構及其製造方法
JP2008010705A (ja) チップ埋め込み基板のパッケージ構造
JP4034468B2 (ja) 半導体装置の製造方法
US20070035006A1 (en) Stackable single package and stacked multi-chip assembly
JP2001007277A (ja) マルチチップパッケージおよびマルチチップパッケージのアセンブリ方法
JP2002110902A (ja) 半導体素子及び半導体装置
KR100994209B1 (ko) 반도체 적층 패키지
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JPH11289047A (ja) マルチチップモジュールおよびその製造方法
TWI838125B (zh) 半導體封裝及其製造方法
JP2001118954A (ja) 半導体装置