JP2001118954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001118954A JP2001118954A JP29831899A JP29831899A JP2001118954A JP 2001118954 A JP2001118954 A JP 2001118954A JP 29831899 A JP29831899 A JP 29831899A JP 29831899 A JP29831899 A JP 29831899A JP 2001118954 A JP2001118954 A JP 2001118954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- wiring pattern
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
ことなく任意の個数の半導体チップを積層することが可
能であるとともに、リードタイムの短縮をも達成するこ
との可能な半導体装置を提供することにある。 【解決手段】 本発明に関わる半導体装置1は、一方面
に配線パターン11の形成された基板10と、該基板1
0の一方面に搭載されて配線パターン11と電気的に接
続される半導体チップ2とを有し、少なくとも半導体チ
ップ2と配線パターン11との接続部を樹脂封止して成
り、基板10の縁部10Eをパッケージ(樹脂封止部)3
の外方に突出させるとともに、基板10の縁部10Eに
配線パターン11と接続されるハンダボール4を設けて
いる。
Description
積化に適応した半導体装置に関する。
高集積化に伴って、限られた面積内でICメモリの容積
を向上させるための半導体チップ積層技術の開発が進め
られており、1つのパッケージ内に複数の半導体チップ
を積層して搭載する半導体装置が実用化されている。
Bに複数の半導体チップCa,Cb,Cc,Cdを順次
積層して実装するとともに、基板Aの配線パターンと各
半導体チップCa〜Cdとを、それぞれボンディングワ
イヤW,W…を介して接続し、上記各半導体チップCa
〜CdとボンディングワイヤW,W…とを、パッケージ
Pで樹脂封止することによって構成されている。
上に複数の半導体チップCa〜Cdを搭載した場合で
も、パッケージPの平面サイズはあまり大きくならず、
もって外観の小型化に関して有利なものとなる。
来の半導体装置Aでは、基板Bに複数の半導体チップC
a〜Cdを搭載することによって以下の如き問題が発生
している。
体チップCa〜Cdとは、上述の如くボンディングワイ
ヤW,W…を介して電気的に接続されており、積層する
半導体チップの個数を増加させた場合、それに伴ってボ
ンディングワイヤWの使用本数も増加するため、限られ
た面積の基板A上において、ボンディングワイヤWを接
続させるポイントが確保できなくなってしまう。
増加させる場合には、基板の面積を大きくしなければな
らず、これによってパッケージの平面サイズ、すなわち
半導体装置の外観が大型化することとなる。一例とし
て、パッケージサイズが8mm×8mmの場合、4個以上の
半導体チップを積層すると、基板にボンディングワイヤ
を接続させるポイントが確保できないため、4個以上の
半導体チップを積層する場合には、パッケージサイズを
9mm×9mmに大型化しなければならない。
Bに対して複数の半導体チップCa〜Cdを搭載する工
程や、基板Bと複数の半導体チップCa〜Cdとを接続
するワイヤボンディング工程が繁雑であるため、1つの
半導体装置を製造するのに時間が掛かるばかりでなく、
基板Bに搭載する半導体チップの個数やサイズに合わせ
て、基板Bにおける配線パターンやパッケージの形状を
設計する必要があるため、半導体チップの個数やサイズ
等の仕様が変更される毎に、上述した配線パターン等を
設計しなければならず、これによって製品のリードタイ
ムが長期化する不都合があった。
大形化を伴うことなく任意の個数の半導体チップを積層
することが可能であるとともに、リードタイムの短縮を
も達成することの可能な半導体装置の提供を目的とする
ものである。
く、本発明に関わる半導体装置は、一方面に配線パター
ンの形成された基板と、該基板の一方面に搭載されて配
線パターンと電気的に接続される半導体チップとを有
し、少なくとも半導体チップと配線パターンとの接続部
を樹脂封止して成り、基板の縁部を樹脂封止部の外方に
突出させるとともに、基板の縁部に配線パターンと接続
されるハンダボールを設けている。
いて、本発明を詳細に説明する。図1および図2に示す
如く、本発明に関わる半導体装置1は、半導体チップ2
と該半導体チップ2を搭載する基板10とを具備してい
る。
絶縁材料から形成されており、図3に示すように、一方
面の略中央域は半導体チップ搭載部10Aを構成してい
るとともに、左右の側縁域には半導体チップ搭載部10
aを挟む態様で配線パターン11,11…が形成されて
おり、これら配線パターン11,11…は、Cu(銅)等
の導電性金属から形成され、半導体チップ搭載部10A
から外方に向けて延在している。
0Eは、後述するパッケージ3の外方に突出する態様で
延設されており、これら縁部10Eには後述するハンダ
ボール4,4…の設置される切欠き10a,10a…が
形成されている。
…の縁部には、上記配線パターン11の一部を延設して
成る接続部11a,11a…が設けられている。なお、
上記接続部11aは配線パターン11と一体に形成した
ものでも、あるいは配線パターン11とは別工程で形成
して配線パターン11と接続させたものであっても良
い。
パッド(図示せず)と各配線パターン11とは、それぞれ
ボンディングワイヤW,W…を介して電気的に接続され
ており、上記半導体チップ2、各ボンディングワイヤ
W、および各配線パターン11の基部は、パッケージ3
によって樹脂封止されている。
在する、基板10の縁部10Eにおける切欠き10a,
10a…には、該切欠き10aの縁部および上下面を覆
う態様で、接続部11a,11a…を介して配線パター
ン11,11…と接続されるハンダボール4,4…が形
成されている。
き10a,10a…の形状は、球形状のハンダボール4
を安定して形成する上では、図4に示す如く一方の解放
された半円形状を呈していることが望ましく、また基板
10の縁部10Eに形成し得るハンダボール4の個数を
増大させる上では、狭ピッチでの形成が可能である点か
ら図5に示す如く一方の解放された四角形状であること
が望ましい。
説明すると、先ず図6(a)に示す如く基板10の半導体
チップ搭載部10Aに、Agペースト等の接着剤によっ
て半導体チップ2を接着固定して搭載する。
2の電極パッド(図示せず)と、基板10の各配線パター
ン11とを、Au(金)線等から成るボンディングワイヤ
Wを用いて各々電気的に接続したのち、図5(c)に示す
如くパッケージ3によって半導体チップ2、各ボンディ
ングワイヤW、および各配線パターン11の基部を樹脂
封止する。
0の縁部10Eにおける切欠き10a,10a…に、図
6(d)に示す如く各々ハンダボール4を形成することに
よって、製品としての半導体装置1が完成することとな
る。
装置1を実装する場合には、実装基板100上の所定位
置、具体的には接続端子101,101…上にハンダボ
ール4,4…が位置する態様で、実装基板100上に半
導体装置1を載置する。
層する場合には、図示していない治具を用いて、所定個
数の半導体装置1,1…を互いに位置決めしつつ単純に
積み上げる。
方向に展開する場合には、個々の半導体装置1を、各々
実装基板100に対して位置決めしつつ互いに隣接する
位置態様で配置する。
板100上の所定位置にセットしたのち、図示していな
いリフロー炉を通すことにより、各半導体装置1におけ
るハンダボール4,4…が溶融・凝固して、各半導体装
置1,1…が互いに電気的に接続されるとともに、実装
基板100の接続端子101,101…と電気的に接続
されることとなる。
1によれば、基板10の縁部10E,10Eを、パッケ
ージ3の外方に突出させるとともに、上記縁部10E,
10Eに、配線パターン11,11…と接続されるハン
ダボール4,4…を設けたことにより、実装基板100
に対する載置面積の増大を伴うことなく、所望する複数
個の半導体装置1,1…を積層することができ、また積
層し得る半導体装置の個数に実質的な制限もない。
ば、リフロー炉を通すのみで複数個の半導体装置1,1
…を、一括して電気的に接続させることが可能なので、
大幅なリードタイムの短縮が可能となる。
方向に積層した状態で実装されるのみならず、互いに隣
接させた状態で水平方向へ展開して実装することも可能
なので、実装基板100上における半導体装置の集積度
が大幅に向上する。
は、配線パターン11,11…を一方面にのみ形成し、
かつスルーホールを設けていない極めて簡易な構造であ
るために、半導体装置1の製造に関わるコストを低減す
ることができる。
ば、種類の異なる半導体装置であっても、その外観の形
状やサイズを統一しておくことにより、種類の異なる半
導体装置を混在させて実装(積層/水平方向に展開)す
ることが可能となる。
は、半導体チップ2と基板10上の配線パターン11,
11…とが直接に結合されていないので、実装基板10
0に実装された状態において、半導体チップ2と実装基
板100との間における応力が緩和されることとなる。
ボール4,4…を左右(2方向)に設けた半導体装置1
を例示したが、図8に示した半導体装置1′のように、
ハンダボール4′,4′…を4方向に設けることも勿論
可能である。
における配線パターン11,11…のレイアウトが異な
る以外、上述した半導体装置1と基本的に変わるところ
はないので、半導体装置1における各部の符合に′(ダ
ッシュ)を付すことで詳細な説明は省略する。
チップ2と基板10の配線パターン11とをボンディン
グワイヤWで接続した半導体装置1を例示したが、図9
に示した半導体装置1″のように、半導体チップ2″を
ハンダボール2a″を介して基板10″の配線パターン
11″と接続させる、いわゆるフリップチップ接続を採
用することも可能である。
0″とを、フリップチップ接続することにより、半導体
装置1″における外観の小型化が達成されることとな
る。
ップ2″と基板10″との接続態様、および樹脂封止の
態様が異なる以外、上述した半導体装置1と基本的に変
わるところはないので、半導体装置1の構成要素と同一
の作用を為す要素の符合に、″(ツーダッシュ)を付すこ
とで詳細な説明は省略する。
導体装置は、一方面に配線パターンの形成された基板
と、該基板の一方面に搭載されて配線パターンと電気的
に接続される半導体チップとを有し、少なくとも半導体
チップと配線パターンとの接続部を樹脂封止して成り、
基板の縁部を樹脂封止部の外方に突出させるとともに、
基板の縁部に配線パターンと接続されるハンダボールを
設けている。
面積の増大を伴うことなく、所望する複数個の半導体装
置を積層することができ、また積層し得る半導体装置の
個数に実質的な制限もない。
すのみで複数個の半導体装置を一括して電気的に接続さ
せることが可能なので、従来の半導体装置に比べて大幅
なリードタイムの短縮が可能となる。
よれば、平面サイズの大形化を伴うことなく任意の個数
の半導体チップを積層することが可能であり、かつリー
ドタイムの大幅な短縮をも達成することが可能となる。
示す外観平面図および外観側面図。
板を示す平面図。
における配線パターンを示す要部平面図および要部断面
図。
パターンの変形例を示す要部平面図。
体装置の製造工程を順を追って示す概念的な平面図。
に示す側面図。
他の実施例を示す外観平面図および外観側面図。
他の実施例を示す外観平面図および断面側面図。
Claims (4)
- 【請求項1】 一方面に配線パターンの形成された基板
と、該基板の一方面に搭載され前記配線パターンと電気
的に接続される半導体チップとを有し、少なくとも前記
半導体チップと前記配線パターンとの接続部を樹脂封止
して成る半導体装置であって、 前記基板の縁部を前記樹脂封止部の外方に突出させると
ともに、前記基板の縁部に前記配線パターンと接続され
るハンダボールを設けたことを特徴とする半導体装置。 - 【請求項2】 前記基板の縁部にハンダボールの設置さ
れる切欠きを設けるとともに、前記切欠きの縁部に配線
パターンの一部を設けたことを特徴とする請求項1記載
の半導体装置。 - 【請求項3】 前記基板の切欠きは、一方の解放された
半円形状を呈していることを特徴とする請求項2記載の
半導体装置。 - 【請求項4】 前記基板の切欠きは、一方の解放された
四角形状を呈していることを特徴とする請求項2記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29831899A JP3625714B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29831899A JP3625714B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001118954A true JP2001118954A (ja) | 2001-04-27 |
JP3625714B2 JP3625714B2 (ja) | 2005-03-02 |
Family
ID=17858104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29831899A Expired - Fee Related JP3625714B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3625714B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100657158B1 (ko) * | 2004-12-31 | 2006-12-12 | 동부일렉트로닉스 주식회사 | 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 |
KR100886200B1 (ko) | 2007-11-30 | 2009-02-27 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 그 제조 방법 |
KR100941656B1 (ko) | 2008-05-20 | 2010-02-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
KR100967668B1 (ko) * | 2003-04-11 | 2010-07-07 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제조방법 |
KR101408879B1 (ko) | 2008-06-13 | 2014-06-17 | 삼성전자주식회사 | 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 |
-
1999
- 1999-10-20 JP JP29831899A patent/JP3625714B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967668B1 (ko) * | 2003-04-11 | 2010-07-07 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제조방법 |
KR100657158B1 (ko) * | 2004-12-31 | 2006-12-12 | 동부일렉트로닉스 주식회사 | 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 |
KR100886200B1 (ko) | 2007-11-30 | 2009-02-27 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 그 제조 방법 |
KR100941656B1 (ko) | 2008-05-20 | 2010-02-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
KR101408879B1 (ko) | 2008-06-13 | 2014-06-17 | 삼성전자주식회사 | 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP3625714B2 (ja) | 2005-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621169B2 (en) | Stacked semiconductor device and method of producing the same | |
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
US20100164088A1 (en) | Semiconductor package, manufacturing method thereof and ic chip | |
US20070222050A1 (en) | Stack package utilizing through vias and re-distribution lines | |
JP2004172157A (ja) | 半導体パッケージおよびパッケージスタック半導体装置 | |
JP2009506571A (ja) | インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法 | |
JP2000101016A (ja) | 半導体集積回路装置 | |
JP4538830B2 (ja) | 半導体装置 | |
JP2001156251A (ja) | 半導体装置 | |
US7585700B2 (en) | Ball grid array package stack | |
JP3625714B2 (ja) | 半導体装置 | |
JP3850712B2 (ja) | 積層型半導体装置 | |
JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
TWI838125B (zh) | 半導體封裝及其製造方法 | |
JP2001118978A (ja) | 半導体装置 | |
KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2000183275A (ja) | 半導体装置 | |
TWI447869B (zh) | 晶片堆疊封裝結構及其應用 | |
JP3600138B2 (ja) | 半導体装置 | |
KR100788340B1 (ko) | 반도체 패키지 | |
KR100480908B1 (ko) | 적층 칩 패키지의 제조 방법 | |
KR102549402B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US6433415B2 (en) | Assembly of plurality of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |