KR101408879B1 - 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 - Google Patents

측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 Download PDF

Info

Publication number
KR101408879B1
KR101408879B1 KR1020080055833A KR20080055833A KR101408879B1 KR 101408879 B1 KR101408879 B1 KR 101408879B1 KR 1020080055833 A KR1020080055833 A KR 1020080055833A KR 20080055833 A KR20080055833 A KR 20080055833A KR 101408879 B1 KR101408879 B1 KR 101408879B1
Authority
KR
South Korea
Prior art keywords
chip
bridge
terminal
circuit board
package
Prior art date
Application number
KR1020080055833A
Other languages
English (en)
Other versions
KR20090129752A (ko
Inventor
김동준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080055833A priority Critical patent/KR101408879B1/ko
Publication of KR20090129752A publication Critical patent/KR20090129752A/ko
Application granted granted Critical
Publication of KR101408879B1 publication Critical patent/KR101408879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 측면 돌출단자를 갖는 칩에 관한 것으로서, 상면에 활성면이 형성되는 칩 몸체; 및 상기 활성면과 전기적으로 연결되고, 상기 칩 몸체의 측면에 돌출된 형상으로 형성되는 적어도 하나 이상의 측면 돌출단자;를 포함하여 이루어지는 것을 특징으로 하기 때문에 하나의 패키지에 다수개의 반도체 칩 또는 부품들을 서로 연결시켜서 패키지의 원칩화(원패키지화)가 용이하고, 패키지의 두께를 줄일 수 있는 효과를 갖는다.
측면 돌출단자, 솔더볼, 그라운드 플레인, 칩 수용부, 회로기판

Description

측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지{Chip having side protrusion terminal and package using the chip}
본 발명은 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지에 관한 것으로서, 더욱 상세하게는, 하나의 패키지에 다수개의 반도체 칩 또는 부품들을 서로 연결시켜서 패키지의 원칩화(원패키지화)가 용이하고, 패키지의 두께를 줄일 수 있게 하는 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지에 관한 것이다.
일반적으로 반도체 칩(semiconductor chip)은 반도체 제조 공정에 의해 웨이퍼 상에 형성되고, 개별 공정에 의해 웨이퍼로부터 분리된 후, 패키지 공정에 의해 반도체 패키지(semiconductor package)로 제작된다.
이러한 반도체 패키지는, 통상 하면에 솔더볼이 형성되는 칩 및 상기 칩의 솔더볼과 전기적으로 연결되는 회로기판을 구비하여 이루어지는 구성이다.
따라서, 종래의 반도체 패키지의 전체 두께는, 칩의 두께와, 회로기판의 두께 및 솔더볼의 높이가 포함된다.
한편, 종래의 반도체 패키지는 칩과 칩의 직접적인 연결이 불가능하여 칩과 칩을 전기적으로 서로 연결시키기 위해 회로기판 상에 별도의 도전성 패턴을 형성 하여야 한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 솔더볼을 칩의 측면에 형성하여 패키지의 전체 두께를 줄일 수 있게 하고, 회로기판에 칩 수용부를 형성하여 역시 패키지 전체 두께를 더욱 줄일 수 있게 하며, 칩과 칩의 직접적인 연결을 가능하게 하여 하나의 패키지에 다수개의 반도체 칩 또는 부품들을 서로 연결시켜서 패키지의 원칩화(원패키지화)를 용이하게 할 수 있고, 접지 성능을 향상시키며, 브릿지를 이용하여 칩과 회로기판의 견고한 연결을 가능하게 하는 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 측면 돌출단자를 갖는 칩은, 상면에 활성면이 형성되는 칩 몸체; 및 상기 활성면과 전기적으로 연결되고, 상기 칩 몸체의 측면에 돌출된 형상으로 형성되는 측면 돌출단자;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 측면 돌출단자는, 솔더볼인 것이 바람직하다.
또한, 본 발명에 따르면, 상기 칩 몸체의 하면에 그라운드 플레인(Ground plane)이 설치되는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 측면 돌출단자는, 상기 칩 몸체의 측면에 다수개가 적어도 하나 이상의 열을 이루어 배치되거나, 상기 칩 몸체의 측면에 다수개가 지그재그 배치되는 것도 가능하다.
또한, 본 발명에 따르면, 상기 측면 돌출단자는, 다른 칩의 측면 돌출단자와 접촉되도록 다른 칩의 측면 돌출단자와 대응되는 칩 대응 돌출단자; 및 회로기판의 브릿지 돌출단자와 접촉되도록 회로기판의 브릿지 돌출단자와 대응되는 회로기판 대응 돌출단자;를 포함하여 이루어지는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 측면 돌출단자는, 매립형 도전성 패턴 또는 노출형 도전성 패턴을 통해 상기 활성면과 전기적으로 서로 연결될 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명의 측면 돌출단자를 갖는 칩을 이용한 패키지는, 상면에 활성면이 형성되는 칩 몸체 및 상기 활성면과 전기적으로 연결되고, 상기 칩 몸체의 측면에 돌출된 형상으로 형성되는 측면 돌출단자를 포함하는 칩; 및 상기 칩의 측면 돌출단자와 접촉되어 전기적으로 연결되는 회로기판;을 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 칩의 측면 돌출단자와 상기 회로기판 사이에 브릿지가 설치되는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 브릿지는, 상기 칩의 돌출단자와 대응되는 적어도 하나의 브릿지 돌출단자; 상기 회로기판의 도전성 패턴과 대응되는 적어도 하나의 브릿지 핀; 및 상기 브릿지 돌출단자와 상기 브릿지 핀을 지지하는 브릿지 몸체;를 포함하여 이루어지는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 브릿지 돌출단자는, 상기 칩의 돌출단자와 물림 결합되도록 물림부가 형성될 수 있다.
또한, 본 발명에 따르면, 상기 브릿지 핀은 탄성체이고, 절곡부가 형성되는 것이 가능하다.
또한, 본 발명에 따르면, 상기 회로기판은 상기 칩을 수용하는 칩 수용부가 형성되는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 회로기판은, 상기 칩의 하면에 형성된 그라운드 플레인(Ground plane)과 접촉되어 전기적으로 연결되고 상기 칩을 지지하는 그라운드 기판층; 및 상기 그라운드 기판층의 상방에 적어도 하나 이상 적층되고, 칩 수용부가 형성되도록 관통창이 형성되는 관통 기판층;을 포함하여 이루어지는 것이 바람직하다.
이상에서와 같이 본 발명의 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지에 의하면, 패키지의 전체 두께를 줄여서 자유로운 패키지 설계를 가능하게 하고, 칩과 칩을 직접 연결하여 패키지의 원칩화(원패키지화)를 용이하게 할 수 있으며, 접지 성능을 향상시키고, 칩과 회로기판의 견고한 연결을 가능하게 하는 효과를 갖는 것이다.
이하, 본 발명의 바람직한 일 실시예들에 따른 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지를 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 측면 돌출단자를 갖는 칩을 나타내는 사시도이고, 도 2는 도 1의 평면도이고, 도 3은 도 1의 측면도이고, 도 6은 도 1의 저면도이다.
먼저, 도 1, 도 2, 도 3 및 도 6에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 측면 돌출단자를 갖는 칩(100)은, 칩 몸체(10) 및 측면 돌출단자(20)를 포함하여 이루어지는 구성이다.
여기서, 상기 칩 몸체(10)는, 1개의 상면(10a), 4개의 측면(10b), 1개의 하면(10c)로 이루어지는 얇은 육면체 형상인 것이 가능하다.
또한, 이러한 상기 칩 몸체(10)의 상면(10a)에는 다양한 형태의 도전성 패턴(도시하지 않음)들로 이루어지는 활성면이 형성될 수 있다.
특히, 본 발명의 상기 측면 돌출단자(20)는, 상기 활성면과 전기적으로 연결되는 것으로서, 상기 칩 몸체(10)의 적어도 하나 이상의 측면(10b)에 돌출된 형상으로 형성될 수 있는 것이다.
여기서, 상기 측면 돌출단자(20)는, 반구형태인 솔더볼인 것이 가능하나, 이러한 솔더볼의 형태는 반구형태 이외에도 다양하게 적용될 수 있는 것이다.
또한, 상기 칩 몸체(10)의 하면(10c)에 접지성능을 향상시키기 위한 그라운드 플레인(30)(Ground plane)이 설치되는 것이 가능하다. 이러한 그라운드 플레인(30)은 보다 넓은 면적을 차지하는 것이 접지성능면에서 유리하기 때문에 후술될 본 발명의 측면 돌출단자를 갖는 칩(100)을 이용한 패키지의 그라운드 기판층(41)과 전기적으로 서로 연결될 수 있다.
한편, 도 4는 도 3의 다른 일례를 나타내는 측면도로서, 도 4에 도시된 바와 같이, 상기 측면 돌출단자(20)가 상기 칩 몸체(10)의 측면에 다수개가 적어도 하나 이상의 열(도면에서는 2열)을 이루어 배치되는 것이 가능하다.
또한, 도 5는 도 3의 또 다른 일례를 나타내는 측면도로서, 도 5에 도시된 바와 같이, 상기 측면 돌출단자(20)가 상기 칩 몸체(10)의 측면에 다수개가 지그재그로 엇갈려서 배치되는 것도 가능하다.
이외에도, 상기 측면 돌출단자(20)의 배치 형태 다열을 이루거나 특정 위치에만 배치되는 등 매우 다양하게 적용될 수 있는 것이다.
한편, 도 7은 도 1의 도전성 패턴의 일례를 나타내는 확대 사시도로서, 상기 측면 돌출단자(20)는, 매립형 도전성 패턴(21)을 통해 상기 활성면(10a)과 전기적으로 서로 연결될 수 있다.
이러한 상기 매립형 도전성 패턴(21)은 식각, 이온주입, 확산, 산화막 형성, 도금 등 다양한 패턴 형성 공정을 거쳐서 형성되는 것이 가능하다.
또한, 도 8은 도 1의 도전성 패턴의 다른 일례를 나타내는 확대 사시도로서, 상기 측면 돌출단자(20)는, 노출형 도전성 패턴(22)을 통해 상기 활성면(10a)과 전기적으로 서로 연결될 수 있다.
이러한 상기 노출형 도전성 패턴(22)은, 상술된 식각, 이온주입, 확산, 산화막 형성, 도금 등은 물론, 와이어링, 도전체 접착, 도전체 용접, 인쇄회로 공정 등 다양한 패턴 형성 공정을 거쳐서 형성되는 것이 가능하다.
따라서, 본 발명의 측면 돌출단자를 갖는 칩(100)의 두께는 칩 몸체(10)의 두께와 같기 때문에 측면 돌출단자(20)로 인한 두께의 증가가 없고, 이로 인해 칩(100)의 두께를 최소화할 수 있는 것이다.
한편, 도 9 및 도 14에 도시된 바와 같이, 본 발명의 상기 칩(100)의 측면 돌출단자(20)는, 칩 대응 돌출단자(201) 및 회로기판 대응 돌출단자(202)로 이루어지는 것이 가능하다.
즉, 상기 칩 대응 돌출단자(201)는, 다른 칩의 측면 돌출단자(20)와 접촉되도록 다른 칩의 측면 돌출단자(20)와 대응되는 것이고, 상기 회로기판 대응 돌출단자(202)는, 칩 대응 돌출단자(201) 및 회로기판(40)의 브릿지 돌출단자(50)와 접촉되도록 회로기판(40)의 브릿지 돌출단자(50)와 대응되는 것이다.
따라서, 본 발명의 측면 돌출단자를 갖는 칩(100)은 칩 대응 돌출단자(201)로 인하여 칩 대 칩으로 직접 연결이 가능하여 다양한 종류의 칩들 또는 다양한 종류의 부품들을 하나의 패키지 안에 원칩화(원패키지화)할 수 있는 것이다.
여기서, 상기 도 14에서는 2개의 칩(100)(100)이 직접 접촉된 상태를 예시하였으나, 이외에도, 3개, 4개 등 다수개의 칩들이 서로 직접 접촉되어 하나의 패키지를 형성하는 것도 가능하다.
한편, 도 9는 본 발명의 바람직한 일 실시예에 따른 측면 돌출단자를 갖는 칩을 이용한 패키지를 나타내는 단면도이고, 도 14는 도 9의 측면 돌출단자를 갖는 칩을 이용한 패키지의 사용 상태를 나태는 평면도이다.
도 9 및 도 14에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 측면 돌출단자를 갖는 칩(100)을 이용한 패키지는, 칩(100)과, 회로기판(40) 및 브릿지(500)를 포함하여 이루어지는 구성이다.
여기서, 상기 칩(100)은, 상면에 활성면(10a)이 형성되는 칩 몸체(10) 및 상기 활성면(10a)과 전기적으로 연결되고, 상기 칩 몸체(10)의 측면에 돌출된 형상으 로 형성되는 측면 돌출단자(20)를 포함하는 것이다.
또한, 상기 회로기판(40)은, 상기 칩(100)의 측면 돌출단자(20)와 접촉되어 전기적으로 연결되는 것이다.
또한, 상기 브릿지(500)는, 상기 칩의 측면 돌출단자(20)와 상기 회로기판(40) 사이에 설치되는 것이다.
도 10은 도 9의 브릿지를 나타내는 사시도이고, 도 11은 도 10의 평면도이며, 도 12는 도 10의 측면도이다.
이러한 상기 브릿지(500)는, 브릿지 돌출단자(50)와, 브릿지 핀(51) 및 브릿지 몸체(52)를 포함하여 이루어질 수 있는 구성이다.
여기서, 상기 브릿지 돌출단자(50)는, 상기 칩(100)의 돌출단자(20)와 대응되는 것으로서, 솔더볼이 적용되는 것이 가능하다.
또한, 상기 브릿지 핀(51)은, 도 14의 상기 회로기판(40)의 도전성 패턴(44)과 대응되는 것으로서, 탄성체 재질로 제작되어 절곡부(51a)가 형성되는 것이 가능하다.
또한, 상기 브릿지 몸체(52)는, 상기 브릿지 돌출단자(50)와 상기 브릿지 핀(51)을 지지하는 것이다.
따라서, 도 12에 도시된 바와 같이, 상기 칩(100)의 측면 돌출단자(20)와 서로 접촉될 때, 상기 브릿지 돌출단자(50)는, 탄성 복원력에 의해 상기 측면 돌출단자(20) 방향으로 가압되어 접촉력을 향상시킬 수 있는 것이다.
한편, 도 13은 도 12의 다른 일례를 나타내는 측면도로서, 상기 브릿지 돌출 단자(50)는, 상기 칩(100)의 측면 돌출단자(20)와 물림 결합되도록 물림부(53)가 형성될 수 있다.
따라서, 도 13에 도시된 바와 같이, 상기 칩(100)의 측면 돌출단자(20)는 상기 브릿지 돌출단자(50)의 물림부(53)에 견고하게 물림 결합됨으로써 접촉력을 더욱 향상시킬 수 있는 것이다.
여기서, 이러한 예시된 상기 물림부(53)의 형태는 둥근 오목부 형상이지만, 이외에도 매우 다양한 요철 형상으로 형성될 수 있다.
또한, 상기 브릿지 돌출단자(50) 역시 솔더볼 이외에도 각종 핀이나 판재로 이루어지는 단자 등 다양한 형태의 적용이 가능하다.
한편, 도 9 및 도 14에 도시된 바와 같이, 상기 회로기판(40)은 상기 칩(100)을 수용하는 칩 수용부(600)가 형성되는 것이 바람직하다.
즉, 상기 회로기판(40)은, 그라운드 기판층(41) 및 관통 기판층(42)(43)을 포함하여 이루어질 수 있다.
여기서, 상기 그라운드 기판층(41)은, 도 9에 도시된 바와 같이, 상기 칩(100)의 하면에 형성된 그라운드 플레인(30)(Ground plane)과 접촉되어 전기적으로 연결되고 상기 칩(100)을 지지하는 것이다.
또한, 상기 관통 기판층(42)(43)은, 상기 그라운드 기판층(41)의 상방에 적어도 하나 이상 적층되고, 칩 수용부(600)가 형성되도록 관통창(700)이 형성되는 것이다.
따라서, 상기 칩(100)은 상기 칩 수용부(600)에 삽입되어 패키지 전체 두께 를 최소화할 수 있고, 도 14에 도시된 바와 같이, LCD(L), 배터리(B), 키패드(K), 카메라(C), 안테나(A) 등 각종 부품들을 본 발명의 하나의 패키지에 연결시켜서 원칩화(원패키지화)를 도모할 수 있고, 이러한 본 발명의 측면 돌출단자를 갖는 칩(100) 및 그 칩(100)을 이용한 패키지를 구성하여 제품의 부피를 줄이고, 원가를 절감할 수 있는 것이다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 측면 돌출단자를 갖는 칩을 나타내는 사시도이다.
도 2는 도 1의 평면도이다.
도 3은 도 1의 측면도이다.
도 4는 도 3의 다른 일례를 나타내는 측면도이다.
도 5는 도 3의 또 다른 일례를 나타내는 측면도이다.
도 6은 도 1의 저면도이다.
도 7은 도 1의 도전성 패턴의 일례를 나타내는 확대 사시도이다.
도 8은 도 1의 도전성 패턴의 다른 일례를 나타내는 확대 사시도이다.
도 9는 본 발명의 바람직한 일 실시예에 따른 측면 돌출단자를 갖는 칩을 이용한 패키지를 나타내는 단면도이다.
도 10은 도 9의 브릿지를 나타내는 사시도이다.
도 11은 도 10의 평면도이다.
도 12는 도 10의 측면도이다.
도 13은 도 12의 다른 일례를 나타내는 측면도이다.
도 14는 도 9의 측면 돌출단자를 갖는 칩을 이용한 패키지의 사용 상태를 나태는 평면도이다.
(도면의 주요한 부호에 대한 설명)
10: 칩 몸체 10a: 상면
10b: 측면 10c: 하면
20: 측면 돌출단자 21: 매립형 도전성 패턴
22: 노출형 도전성 패턴 201: 칩 대응 돌출단자
202: 회로기판 대응 돌출단자 30: 그라운드 플레인
40: 회로기판 41: 그라운드 기판층
42, 43: 관통 기판층 44: 도전성 패턴
500: 브릿지 50: 브릿지 돌출단자
51: 브릿지 핀 51a: 절곡부
52: 브릿지 몸체 53: 물림부
100: 칩 600: 칩 수용부
700: 관통창 L; LCD
B; 배터리 K; 키패드
C: 카메라 A: 안테나

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 상면에 활성면이 형성되는 칩 몸체 및 상기 활성면과 전기적으로 연결되고, 상기 칩 몸체의 측면에 돌출된 형상으로 형성되는 측면 돌출단자를 포함하는 복수의 칩; 및
    상기 복수의 칩의 측면 돌출단자와 접촉되어 전기적으로 연결되는 회로기판;
    을 포함하고,
    상기 복수의 칩은 상기 측면 돌출단자를 통해 서로 연결되는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  9. 제 8항에 있어서,
    상기 측면 돌출단자와 상기 회로기판 사이에 설치되는 브릿지;를 더 포함하여 이루어지는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  10. 제 9항에 있어서,
    상기 브릿지는, 상기 측면 돌출단자와 대응되는 적어도 하나의 브릿지 돌출단자;
    회로기판의 도전성 패턴과 대응되는 적어도 하나의 브릿지 핀; 및
    상기 브릿지 돌출단자와 상기 브릿지 핀을 지지하는 브릿지 몸체;
    를 포함하여 이루어지는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  11. 제 10항에 있어서,
    상기 브릿지 돌출단자는, 상기 측면 돌출단자와 물림 결합되도록 물림부가 형성되는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  12. 제 10항에 있어서,
    상기 브릿지 핀은 탄성체인 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  13. 제 10항에 있어서,
    상기 브릿지 핀은 절곡부가 형성되는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  14. 제 8항에 있어서,
    상기 회로기판은 상기 복수의 칩을 수용하는 칩 수용부가 형성되는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  15. 제 14항에 있어서,
    상기 회로기판은,
    상기 칩 수용부가 형성되도록 관통창이 형성되는 관통 기판층;을 포함하여 이루어지는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
  16. 제 14항에 있어서,
    상기 회로기판은,
    상기 복수의 칩의 하면에 형성된 그라운드 플레인(Ground plane)과 접촉되어 전기적으로 연결되고 상기 복수의 칩을 지지하는 그라운드 기판층;을 포함하여 이루어지는 것을 특징으로 하는 측면 돌출단자를 갖는 복수의 칩을 이용한 패키지.
KR1020080055833A 2008-06-13 2008-06-13 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 KR101408879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055833A KR101408879B1 (ko) 2008-06-13 2008-06-13 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055833A KR101408879B1 (ko) 2008-06-13 2008-06-13 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지

Publications (2)

Publication Number Publication Date
KR20090129752A KR20090129752A (ko) 2009-12-17
KR101408879B1 true KR101408879B1 (ko) 2014-06-17

Family

ID=41689648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055833A KR101408879B1 (ko) 2008-06-13 2008-06-13 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지

Country Status (1)

Country Link
KR (1) KR101408879B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP2001118954A (ja) 1999-10-20 2001-04-27 Mitsui High Tec Inc 半導体装置
KR20060079471A (ko) * 2004-12-31 2006-07-06 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP2001118954A (ja) 1999-10-20 2001-04-27 Mitsui High Tec Inc 半導体装置
KR20060079471A (ko) * 2004-12-31 2006-07-06 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090129752A (ko) 2009-12-17

Similar Documents

Publication Publication Date Title
US8227700B2 (en) Chip having side protection terminal and package using the chip
US7050303B2 (en) Semiconductor module with vertically mounted semiconductor chip packages
US9178322B2 (en) Electrical connector having improved shielding members
JP4731883B2 (ja) ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
KR100650767B1 (ko) 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지
KR101409946B1 (ko) 적층형 마이크로전자 패키지
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
US10256214B2 (en) Computer modules with small thicknesses and associated methods of manufacturing
JP4545917B2 (ja) 電子回路モジュールの薄型相互接続構造及び接続方法
US7628615B2 (en) Electrical connector assembly having improved pick up cap
TWI827885B (zh) 電連接器
US20110176285A1 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
US7775808B2 (en) Contact sheet with spiral contactors serving as elastic contactors and connecting device including the same
US8784117B2 (en) Electrical connector with X-type dual spring contacts for lower profile and lattice shielding therewith
JP3668074B2 (ja) 半導体装置およびその製造方法
US9570411B2 (en) Pad structure of a semiconductor device, method of manufacturing the pad structure and semiconductor package including the pad structure
KR101408879B1 (ko) 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지
KR20160141280A (ko) 반도체 패키지
CN110071085B (zh) 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
KR200368243Y1 (ko) 도전강화층이 형성된 집적화된 실리콘 콘택터
KR100246360B1 (ko) 마이크로 비지에이 패키지
JPS6013186Y2 (ja) 電気コネクタ
JP2003124251A5 (ko)
WO2006095724A1 (ja) 中継基板
KR100891538B1 (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6