KR100246360B1 - 마이크로 비지에이 패키지 - Google Patents

마이크로 비지에이 패키지 Download PDF

Info

Publication number
KR100246360B1
KR100246360B1 KR1019970049044A KR19970049044A KR100246360B1 KR 100246360 B1 KR100246360 B1 KR 100246360B1 KR 1019970049044 A KR1019970049044 A KR 1019970049044A KR 19970049044 A KR19970049044 A KR 19970049044A KR 100246360 B1 KR100246360 B1 KR 100246360B1
Authority
KR
South Korea
Prior art keywords
package
substrate
chip
solder ball
attached
Prior art date
Application number
KR1019970049044A
Other languages
English (en)
Other versions
KR19990026753A (ko
Inventor
오성호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970049044A priority Critical patent/KR100246360B1/ko
Publication of KR19990026753A publication Critical patent/KR19990026753A/ko
Application granted granted Critical
Publication of KR100246360B1 publication Critical patent/KR100246360B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

본 발명은 마이크로 비지에이 패키지에 관한 것으로서, 종래 마이크로 비지에이 패키지의 경우 한쪽 면에만 전기적 연결을 위한 솔더 볼이 형성되어 리플로우 방식에 의해 단층으로 실장하는 것만이 가능한 문제점이 있었던 바, 패키지의 상면과 하면에 모두 전기적 연결을 위한 솔더 볼을 형성하고 도전성 밴드가 형성된 연결판으로 패키지의 상면과 하면을 연결한 마이크로 비지에이 패키지를 제공하므로써, 두 개의 보드 사이에 실장하거나, 여러개의 패키지를 적층하여 실장하는 것이 가능하여 실장면적을 줄일 수 있도록 함과 아울러 리플로우에 의해 보드에 솔더 볼을 완전히 부착하는 종래의 실장방법외에 보드에 형성된 확장슬롯에 착탈가능하게 실장하는 것도 가능하여 단품에 문제가 발생하는 등의 경우 유지보수가 용이하도록 한 것이다.

Description

마이크로 비지에이 패키지
본 발명은 마이크로 비지에이 패키지에 관한 것으로서, 상세하게는 적층 실장하는 것이 가능하여 실장면적을 줄일 수 있음과 아울러, 리플로우에 의해 보드에 솔더 볼을 완전히 부착하는 종래의 실장방법은 물론 보드상의 확장슬롯에 끼워 착탈가능하게 실장하는 방법도 가능하여 단품에 문제가 발생하는 등의 경우 유지보수가 용이한 마이크로 비지에이 패키지에 관한 것이다.
마이크로 비지에이(BGA) 패키지는, 칩 패드와 연결되는 패키지의 전기적 연결단자로 솔더 볼을 패키지의 실장면에 배열 부착한 패키지인 비지에이 패키지의 일종이나, 실장면적을 줄이기 위해 칩과 비슷한 크기로 패키지가 만들어진다는 점에서 패키지의 크기가 칩 보다 훨씬 크게 만들어지는 일반적인 비지에이 패키지와 차이점이 있으며, 이에 따라 제조하는 과정도 일반적인 비지에이 패키지와는 차이가 있다.
도 1 은 종래의 마이크로 비지에이 패키지의 구조를 보인 종단면도인바, 이에 도시한 바와 같이, 종래의 마이크로 비지에이 패키지는 칩(1)의 상면에 탄성재(2)가 부착되고, 상기 탄성재(2)의 상측으로는 미세한 전기 회로가 형성된 얇은 필름 형태의 서브스트레이트(3)가 부착되어 있다. 상기 탄성재(2)는 칩(1)의 상부에 서브스트레이트(3)를 바로 결합하는 경우 서브스트레이트(3)와 칩(1)의 열팽창계수의 차이에 의해 패키지에 균열이 발생할 수 있어 이를 방지함과 아울러 칩(1)과 서브스트레이트(3) 간의 절연을 위한 것이다.
또한, 상기 서브스트레이트(3)에 일체로 형성된 인너리드(4)가 칩(1)의 상면에 있는 칩패드(미도시)와 연결되어 있고, 상기 서브스트테이트(3)의 상면에 형성된 솔더 볼 부착단자(3a)에 솔더 볼(5)이 부착되어 있으며, 칩(1)의 하면과 서브스트레이트(3)의 상면을 제외한 주위는 단단하게 굳은 밀봉재(encapsulant)(6)에 의해 봉해져 보호되고 있다.
도시한 바와 같이, 칩(1)의 크기에 비해 패키지의 크기가 그다지 크지 않아 마이크로 비지에이 패키지라 불리우게 되었는데, 이러한 마이크로 비지에이 패키지의 실장은 일반적인 비지에이 패키지와 마찬가지로 패키지가 장착될 보드상의 특정 위치에 솔더 볼(5)이 보드의 회로와 접촉되도록 패키지를 엎어놓고 일정한 열을 가하여 솔더 볼(5)을 녹여 고정시키는 리플로우(reflow) 공정에 의하게 된다.
한편, 상기한 바와 같은 구조로 되는 마이크로 비지에이 패키지를 만들기 위한 공정을 첨부도면에 의해 설명하면 다음과 같다.
먼저, 미세한 전기 회로가 일정한 간격으로 동일하게 형성된 얇은 필름 형태의 테잎, 즉 다수의 서브스트레이트(3)가 일정한 간격으로 배열된 테잎인 탭테잎(TAB Tape)(7)의 각 서브스트레이트(3)의 위치에 탄성재(2)를 부착한 상태에서, 탭테잎(7)을 공정 캐리어(8)에 고정하게 되는데, 도 2a에 공정 캐리어(8)에 탭테잎(7)을 부착하는 사시도와 공정 캐리어(8)에 탭테잎(7)이 고정된 상태의 단면도를 보였다. 여기서 도 2a의 단면도는 편의상 두 개의 탄성재(2) 만이 부착된 상태를 도시한 것으로 실제로는 보다 촘촘한 간격으로 다수개의 탄성재(2)가 부착된 상태에 있게 된다. 이하 공정을 단면도로 설명하며 도시된 단면도는 모두 편의상 두 개의 탄성재(2) 만이 부착된 상태로 도시하기로 한다.
공정 캐리어(8)에 탄성재(2)가 부착된 탭테잎(7)이 고정된 상태에서, 도 2b에 도시한 바와 같이, 탄성재(2)에 칩(1)의 상면을 부착하게 되며, 다음으로는 도 2c에 도시한 바와 같이, 공정 캐리어(8)를 뒤집어서 본딩 툴(9)을 이용하여 탭테잎(7)의 회로와 칩패드(미도시)를 연결하는 공정을 진행하게 되는데, 이는 탭테잎(7)에 일체로 부착 형성된 인너리드(미도시)를 본딩 툴(9)을 이용하여 칩패드(미도시)에 부착하는 것에 의해 이루어지게 된다.
다음으로는, 도 2d에 도시한 바와 같이, 솔더 볼(5)을 부착할 수 있도록 솔더 마스크(10)를 탭테잎(7)의 상면에 부착하게 되며, 그 후, 도 2e에 도시한 바와 같이, 공정 캐리어(8)를 뒤집어 칩(1)의 하면을 제외한 주위를 디스펜싱 시린지(11)를 통하여 분배되는 밀봉재(6)로 봉하게 된다.
도시하지 않았으나, 밀봉재(6)가 굳은 다음에는 솔더 볼(5)을 부착하고, 마지막으로 펀칭이나 블레이딩으로 개개의 패키지로 분리하게 된다.
그런데, 상기한 바와 같은 구조로 되는 종래의 마이크로 비지에이 패키지는 패키지의 상하면중 일면에만 솔더 볼이 형성되어 있어 적층형태의 실장이 불가능하며, 이에 따라 같은 패키지가 여러개 실장될 경우에 넓은 면적을 차지하게 되는 문제점이 있었다.
아울러 리플로우 공정에 의한 실장만이 가능하여 하나의 패키지가 손상된 경우 손상된 패키지 만을 분리하기가 어려운 등 유지보수가 용이하지 않은 문제점도 있었다.
따라서, 상기한 바와 같은 문제점을 인식하여 창출된 본 발명의 목적은 적층형태의 실장을 구현가능하여 실장면적을 줄일수 있으며, 리플로우에 의해 보드에 솔더 볼을 완전히 부착하는 종래의 실장방법은 물론 보드의 확장슬롯에 끼워 착탈가능하게 실장하는 방법도 가능하여 단품에 문제가 발생하는 등의 경우 유지보수가 용이한 마이크로 비지에이 패키지를 제공하고자 하는 것이다.
도 1 은 종래의 마이크로 비지에이 패키지의 구조를 보인 종단면도.
도 2a 내지 도 2e는 종래의 마아크로 비지에이 배키지의 제조공정을 간략히 보인 공정도.
도 3 은 본 발명의 일실시례에 의한 마이크로 비지에이 패키지의 구조를 도시한 단면도.
도 4 는 서로 일체로 형성되어 본 발명에 적용되는 상, 하부 서브스트레이트와 연결판의 구조를 보인 평면도.
도 5 는 서로 일체로 형성되어 본 발명에 적용되는 상, 하부 서브스트레이트와 연결판의 구조를 보인 측면도.
도 6, 7, 8 은 본 발명에 의한 마이크로 비지에이 패키지의 실장예를 도시한 개념도.
(도면의 주요부분에 대한 부호의 설명)
1;칩 2;탄성재
4;인너리드 5;솔더 볼
30;상부 서브스트레이트 31;하부 서브스트레이트
30a,31a;솔더 볼 부착단자 32;연결판
32a;도전성 밴드
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 상면에 회로 패턴과 그 회로 패턴의 전기적 연결단자인 칩패드가 형성된 칩과, 상기 칩의 칩패드를 제외한 중앙부에 부착되는 탄성재와, 상기 탄성재의 상면에 부착되는 것으로서 내부에 미세한 회로가 형성되고 상측면에는 솔더 볼이 부착되는 솔더 볼 부착단자가 형성되며 하측면에는 상기 솔더 볼 부착단자와 칩패드를 연결하는 인너리드가 일체로 형성된 상부 서브스트레이트와, 상기 칩의 하면에 부착되는 것으로서 내부에 미세한 회로가 형성되고 하측면에 솔더 볼이 부착되는 솔더 볼 부착단자가 형성된 하부 서브스트레이트와, 상기 상부 서브스트레이트와 하부 서브스트레이트의 내부 회로를 전기적으로 연결하는 도전수단을 포함하여 구성되는 것을 특징으로 하는 마이크로 비지에이 패키지가 제공된다.
이하, 첨부도면에 도시한 본 발명의 일실시례에 의거하여 본 발명을 상세히 설명한다.
본 발명의 일실시례에 의한 마이크로 비지에이 패키지의 구조를 도시한 단면도인 도 3 에 도시한 바와 같이, 본 발명에 의한 마이크로 비지에이 패키지는 상면에 회로 패턴이 형성되고 그 회로 패턴의 외부적 연결단자인 칩패드(미도시)가 상면 가장자리 부위에 형성된 종래와 동일한 칩(1)이 있고, 그 칩(1)의 상측으로는 칩패드(미도시)를 가리지 않도록 중앙부에 탄성재(2)가 부착되어 있다.
상기 탄성재(2)의 상측으로는 종래의 서브스트레이트(3)와 유사한 상부 서브스트레이트(30)가 부착되어 있는데, 이러한 상부 서브스트레이트(30)의 상측면에는 솔더 볼(5)이 부착되는 솔더 볼 부착단자(30a)가 형성되어 있으며 하측면에는 상기 솔더 볼 부착단자(30a)와 칩패드(미도시) 간을 연결하는 인너리드(4)가 일체로 형성되어 있다.
상기까지의 구성은 실질적으로 종래의 것과 차이가 없으며 지금 부터 종래의 것과 차이가 나게 되는데, 종래 마이크로 비지에이 패키지에서의 칩(1)의 하면은 외부로 노출되는 부분이었으나, 본 발명에서는 상부 서브스트레이트(30)와 유사하게 내부에 회로가 형성된 하부 서브스트레이트(31)가 부착되어 가려져 있고, 이러한 하부 서브스트레이트(31)의 하면에는 솔더 볼(5)이 부착되는 솔더 볼 부착단자(31a)가 형성되어 있다.
그리고, 상기 상부 서브스트레이트(30)와 하부 서브스트레이트(31)에 형성된 각각의 회로는 소정의 도전수단에 의해 연결된 상태에 있게 되는데, 이러한 도전수단은, 상부 서브스트레이트(30) 및 하부 서브스트레이트(31)와 일체로 형성된 판으로서 상부 서브스트레이트(30)와 하부 서브스트레이트(31)의 회로를 연결하는 수개의 도전성 밴드(32a)가 표면을 가로 질러 형성되어 있는 연결판(32)인 것이 바람직하다.
도면상 미설명 부호 6은 밀봉재(encapsulant)를 나타낸 것이다.
도 4 는 일체로 형성된 상, 하부 서브스트레이트와 연결판의 구조를 보인 평면도이고, 도 5 는 일체로 형성된 상, 하부 서브스트레이트와 연결판의 구조를 보인 측면도로서, 도전성 밴드(32a)와 솔더 볼 부착단자(30a,31a)가 표시되어 있으며, 이렇게 상, 하부 서브스트레이트(30,31)와 연결판(32)이 일체로 된 구조는 탭테잎상에 회로를 형성하는 것에 의해 용이하게 가능하다. 즉 본 발명을 위해서는 상부 서브스트레이트(30)와 연결판(32) 및 하부 서브스트레이트(31)를 하나의 서브스트레이트 처럼 탭테잎상에 구성하면 되는 것이다.
상기한 바와 같은 구조로 되는 본 발명에 의한 마이크로 비지에이 패키지를 제조하는 공정은 상부 서브스트레이트(30)를 종래의 서브스트레이트(3)로 보아 동일한 공정을 진행하다가, 솔더 볼(5)을 부착하기 전 공정에서 하부 서브스트레이트(31)를 비전도성 테잎 등을 사용하여 칩(1)의 하면에 부착하고, 굴곡된 연결판(32)의 내부 공간을 밀봉재(6)로 밀봉한 후, 솔더 볼(5)을 상, 하부 서브 스트레이트(30,31)의 솔더 볼 부착단자(30a,31a)에 부착한 후 개개의 패키지로 분리하는 공정을 진행하게 되는 것으로 행하는 것이 바람직하다.
상기한 바와 같은 구조로 되는 본 발명에 의한 마이크로 비지에이 패키지의 작용을 실장형태를 중심으로 하여 설명하면 다음과 같다.
본 발명에 의한 마이크로 비지에이 패키지는 패키지의 상면에만 칩패드와 연결된 전기적 연결단자인 솔더 볼(5)이 형성되어 있는 것이 아니라, 패키지의 하면에도 하부 서브스트레이트(31)의 회로, 연결판(32)의 도전성 밴드(32a) 및 상부 서브스트레이트(30)의 회로를 통해 칩(1)과 전기적으로 연결되어 있는 솔더 볼(5)이 형성되어 있게 된다.
따라서 패키지의 상,하면 중 일면이 실장될 보드를 향하도록 하여 단층으로 전통적인 리플로우 방식에 의해 실장하는 것은 물론, 도 6 에 도시한 바와 같이, 패키지의 상하면의 솔더 볼(5)을 마주보게 하여 리플로우 공정을 거치도록 하므로써 적층형태로 보드(40)에 실장하는 것도 가능하다.
아울러, 도 7 에 도시된 바와 같이, 두 개의 보드(40) 사이에 실장하는 것도 가능하며, 도 8 에 도시한 바와 같이, 보드(40)에 확장슬롯(40a)을 형성하고 상기 연결판(32) 부위를 꽂아서 실장하는 것도 가능하다.
상기한 바와 같이 본 발명에 의한 마이크로 비지에이 패키지는 패키지의 상면과 하면에 모두 전기적 연결을 위한 솔더 볼이 부착되어 있으므로, 두 개의 보드 사이에 실장하거나, 여러개의 패키지를 적층하여 실장하는 것이 가능하여 실장면적을 줄일 수 있는 효과가 있다.
또한, 리플로우에 의해 보드에 솔더 볼을 완전히 부착하는 종래의 실장방법외에 보드에 형성된 확장슬롯에 연결판을 끼워 착탈가능하게 실장하는 것도 가능하여 단품에 문제가 발생하는 등의 경우 유지보수가 용이한 효과가 있다.

Claims (2)

  1. 상면에 회로 패턴과 그 회로 패턴의 전기적 연결단자인 칩패드가 형성된 칩과, 상기 칩의 칩패드를 제외한 중앙부에 부착되는 탄성재와, 상기 탄성재의 상면에 부착되는 것으로서 내부에 미세한 회로가 형성되고 상측면에는 솔더 볼이 부착되는 솔더 볼 부착단자가 형성되며 하측면에는 상기 솔더 볼 부착단자와 칩패드를 연결하는 인너리드가 일체로 형성된 상부 서브스트레이트와, 상기 칩의 하면에 부착되는 것으로서 내부에 미세한 회로가 형성되고 하측면에 솔더 볼이 부착되는 솔더 볼 부착단자가 형성된 하부 서브스트레이트와, 상기 상부 서브스트레이트와 하부 서브스트레이트의 내부 회로를 전기적으로 연결하는 도전수단을 포함하여 구성되는 것을 특징으로 하는 마이크로 비지에이 패키지.
  2. 제 1 항에 있어서, 상기 도전수단은 상부 서브스트레이트 및 하부 서브스트레이트와 일체로 형성된 판으로서 상부 서브스트레이트와 하부 서브스트레이트의 회로를 연결하는 수개의 도전성 밴드가 표면을 가로 질러 형성되어 있는 연결판인 것을 특징으로 하는 마이크로 비지에이 패키지.
KR1019970049044A 1997-09-26 1997-09-26 마이크로 비지에이 패키지 KR100246360B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049044A KR100246360B1 (ko) 1997-09-26 1997-09-26 마이크로 비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049044A KR100246360B1 (ko) 1997-09-26 1997-09-26 마이크로 비지에이 패키지

Publications (2)

Publication Number Publication Date
KR19990026753A KR19990026753A (ko) 1999-04-15
KR100246360B1 true KR100246360B1 (ko) 2000-03-15

Family

ID=19521751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049044A KR100246360B1 (ko) 1997-09-26 1997-09-26 마이크로 비지에이 패키지

Country Status (1)

Country Link
KR (1) KR100246360B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788341B1 (ko) * 2001-05-04 2007-12-27 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지
KR100818077B1 (ko) * 2001-12-29 2008-03-31 주식회사 하이닉스반도체 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
KR100587055B1 (ko) * 2002-09-03 2006-06-07 주식회사 하이닉스반도체 Bga 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 bga 패키지 제조방법
KR100877320B1 (ko) * 2006-03-03 2009-01-09 인터내셔널 비지네스 머신즈 코포레이션 가요성 적층형 칩 어셈블리

Also Published As

Publication number Publication date
KR19990026753A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US9768124B2 (en) Semiconductor package in package
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
JP2976917B2 (ja) 半導体装置
US20140252613A1 (en) Semiconductor device
EP0155044A2 (en) Plastic pin grid array chip carrier
JPH0376582B2 (ko)
US6486537B1 (en) Semiconductor package with warpage resistant substrate
US20010042924A1 (en) Semiconductor package
US5138115A (en) Carrierles surface mounted integrated circuit die
JPH04335555A (ja) 半導体装置用パッケージ
KR100246360B1 (ko) 마이크로 비지에이 패키지
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPS59107551A (ja) 半導体装置
JPH03289162A (ja) 面実装型電子部品
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
JPS60254646A (ja) 半導体装置
KR100710133B1 (ko) 반도체 패키지용 인쇄회로기판
JP2734684B2 (ja) 半導体素子パッケージ
KR200328474Y1 (ko) 볼그리드어레이패키지
KR200278535Y1 (ko) 칩 크기 패키지
JP2993480B2 (ja) 半導体装置
JPH09321218A (ja) 半導体装置およびその製造方法
KR200195142Y1 (ko) 적층가능한 비지에이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee