KR100710133B1 - 반도체 패키지용 인쇄회로기판 - Google Patents

반도체 패키지용 인쇄회로기판 Download PDF

Info

Publication number
KR100710133B1
KR100710133B1 KR1020010025488A KR20010025488A KR100710133B1 KR 100710133 B1 KR100710133 B1 KR 100710133B1 KR 1020010025488 A KR1020010025488 A KR 1020010025488A KR 20010025488 A KR20010025488 A KR 20010025488A KR 100710133 B1 KR100710133 B1 KR 100710133B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
semiconductor chip
conductive
pattern
Prior art date
Application number
KR1020010025488A
Other languages
English (en)
Other versions
KR20020086768A (ko
Inventor
홍영문
박두현
김인태
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010025488A priority Critical patent/KR100710133B1/ko
Publication of KR20020086768A publication Critical patent/KR20020086768A/ko
Application granted granted Critical
Publication of KR100710133B1 publication Critical patent/KR100710133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Elimination Of Static Electricity (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 작업자가 인쇄회로기판을 취급함에 있어서 발생되는 정전기를 예방함으로써 반도체 칩의 집적회로를 보호할 수 있는 정전기 방지용 인쇄회로기판을 제공한다.
본 발명은 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스를 포함하는 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
본 발명은 다른 실시예로서, 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
또한, 본 발명은 또 다른 실시예로서, 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스와; 상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부와; 일단은 도전트레이스에 연결되고 타단은 상기 칩 패드 저면을 가로질러 그라운드 패턴과 연결된 그라운드 트레이스를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
정전기, 도전 트레이스, 슬롯, 그라운드

Description

반도체 패키지용 인쇄회로기판{Printed Circuit Board for Semiconductive Package}
도 1 은 종래 일반적인 BGA 반도체 패키지를 도시한 단면도.
도 2 는 종래 몰딩된 후의 인쇄회로기판을 도시한 평면도
도 3 은 본 발명에 의한 정전기 방지용 인쇄회로기판의 일실시예를 도시한 평면도.
도 4 는 도 3의 인쇄회로기판에서 A-A를 따라 절개한 단면도.
도 5 는 본 발명에 의한 정전기 방지용 인쇄회로기판의 다른 실시예를 도시한 평면도.
도 6 은 본 발명에 의한 정전기 방지용 인쇄회로기판의 또 다른 실시예를 도시한 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
4: 반도체 칩 6: 전도성 와이어
8: 솔더볼 9: 봉지재
22: 도전(구리)패턴 23: 비아 홀
222: 중앙패턴부 224: 외곽패턴
30,300: 도전 트레이스 40: 슬롯
500: 그라운드 트레이스
본 발명은 인쇄회로기판에 관한 것으로써, 보다 상세하게는 반도체 칩을 패키징할 때 정전기 발생을 차단하는 정전기 방지용 인쇄회로기판에 관한 것이다.
일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology,SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic LeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체패키지가 널리 사용되고 있는데, 이러한 종래의 패키지 구조를 도 1을 참조하여 설명하면 다음과 같다.
도 1 은 BGA(Ball Grid Array) 패키지의 단면도를 도시한 것으로써, 도면을 참조하면 인쇄회로기판(2)의 중앙 위치에 반도체 칩(4)이 부착되고, 인쇄회로기판(2)의 구리패턴(22)과 반도체 칩(4)간은 전도성 와이어(6)로 본딩 접속되어 있으며, 상기 반도체 칩(4)과 전도성 와이어(6)를 보호하기 위하여 칩(4)을 포함한 인쇄회로기판(2)의 표면이 에폭시등의 봉지재(9)로 봉지된다. 상기 구리패턴(22)의 표면으로는 전도성 와이어(6)가 접속되는 부위를 제외하고 솔더마스크(24)가 도포되어 외부와 절연된다.
상기 인쇄회로기판(2)의 배면에는 표면의 구리패턴(22)을 통해 비아홀(23)로 접속된 솔더 볼(8)을 부착하여 마더보드(도시 생략함) 등에 패키지를 실장할 때 외부접속단자로 사용한다.
도 2 에 상기 인쇄회로기판의 표면을 보다 상세하게 도시하였다.
도시된 부분은 다수개의 반도체 칩(4)을 실장하는 인쇄회로기판(2)을 도시한 것으로써 개별 패키지 유닛(21)이 구성되어 있으며 각 패키지 유닛(21)의 중앙부는 반도체 칩(4)이 실장된 후 봉지된 몰딩부(9)를 나타낸다. 상기 몰딩부(9) 주변 사방으로는 솔더마스크(24) 저면으로 형성된 구리패턴(22)이 보이고 상기 구리패턴(22)의 각 지점마다 대략 원형의 비아홀(23)이 형성되어 있다.
이와 같이 반도체 패키지를 위한 인쇄회로기판(2)은 그 표면과 배면 뿐 아니라 내부에서도 전기적인 접속이 이루어지고 있기 때문에 패키지 공정 중 작업자의 인체와 접속시 정전기가 발생될 가능성이 있다.
정전기는 사람이나 기구 또는 종이, 플라스틱과 같은 사물로부터 생성된다. 특히 사람의 손에서 생성되는 정전기는 수 암페어에서 약 30 암페어까지이다. 이렇게 사람 또는 기구로부터 생성되는 정전기는 사람이나 기구에 의해 완제품 상태의 인쇄회로기판을 취급할 때, 인쇄회로기판 내에 탑재된 반도체 칩의 집적회로에 영구적인 손상이나 비정상적인 오동작을 일으킬 수 있다.
이러한 정전기에 의한 인쇄회로기판의 손상을 방지하기 위해 일반적인 생산공정에서 작업자가 인쇄회로기판을 취급할 때, 접지선이 달린 밴드를 손목에 착용하고 있다. 그러나 소비자나 이를 취급하는 작업자가 정전기 방지용 밴드를 정확하게 착용한다는 것을 기대하기 어려우며 이로 인하여 정전기가 발생되면 인쇄회로기판에 실장된 반도체 칩(4)의 집적회로가 손상되어 사용할 수 없게 되는 문제가 자주 발생한다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 발명으로써, 작업자가 인쇄회로기판을 취급함에 있어서 발생되는 정전기를 예방함으로써 반도체 칩의 집적회로를 보호할 수 있는 정전기 방지용 인쇄회로기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스를 포함하는 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
본 발명은 다른 실시예로서, 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
또한, 본 발명은 또 다른 실시예로서, 반도체 칩이 안착되기 위한 칩 패드와; 상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와; 상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과; 상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스와; 상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부와; 일단은 도전트레이스에 연결되고 타단은 상기 칩 패드 저면을 가로질러 그라운드 패턴과 연결된 그라운드 트레이스를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판을 제공한다.
본 발명의 구성에 대하여 첨부한 도면을 참조하면서 보다 상세하게 설명한다. 참고로 본 발명의 구성을 설명하기에 앞서, 설명의 중복을 피하기 위하여 종래 기술과 일치하는 부분에 대해서는 종래 도면 부호를 그대로 인용하기로 한다.
도 3 은 본 발명에 의한 정전기 방지용 인쇄회로기판의 바람직한 일실시예를 도시한 평면도이다.
도면에서 보는 바와 같이, 본 발명에 의한 인쇄회로기판(2)은 외관이 대략 직사각형의 박판으로 다수개의 반도체 칩을 실장할 수 있는 패키지 유닛(21)이 대략 3개 내지 7개 정도 구성되어 있다.
도시된 상기 인쇄회로기판(2)의 각 유닛(21)을 보다 자세히 살펴보면, 반도체 칩(도시 생략)이 실장되는 칩 패드부를 포함하여 반도체 칩의 접속패드와 와이어 본딩되는 본드핑거까지 모두 봉지하는 봉지부(9)와, 상기 각각의 본드핑거에서 개별적으로 인출되어 인쇄회로기판(2)의 외곽부까지 연장된 도전패턴(22)과, 상기 도전패턴(22)의 곳곳에 설치되어 상하층의 도전패턴(22)들을 연결하면서 인쇄회로기판(2)의 배면으로 도통시키는 비아홀(23)로 크게 이루어진다.
상기 도전패턴(22)들은 그 표면 및 배면에 도포된 솔더 마스크에 의해 외부로 노출되지 않고 외부와 절연된다. 설명의 편의를 위해 상기 도전패턴(22)은 인쇄회로기판(2) 배면의 비아홀(23)에 볼을 부착되어 몰딩된 후 싱귤레이션 되는 대략 사각형 안에 위치하는 중앙패턴부(222)와 패키징 공정 후반에 싱귤레이션 되어 떨어져나가는 외곽패턴들(224)로 구분한다. 상기 도전패턴(22)은 그 제한을 두지는 아니하나 바람직하게는 구리패턴(22)이 적합하다.
이하 본 발명의 도전패턴을 설명함에 있어 통상적으로 사용되는 구리패턴(22)으로 명기하여 서술하기로 한다.
상기 인쇄회로기판(2)은 상면과 하면에 솔더 마스크(24)가 코팅되어 있으며, 그 중간에 약 12㎛ 두께의 구리패턴(22)이 통상 적어도 3층이상 구성되어 있다. 인쇄회로기판(2)은 2층 이상의 시그날 평면과 그라운드 평면 및 파워 평면으로 이루어지며 각 층과 층 사이에는 절연물질인 BT 수지가 함입되어 있다.
도 3 에 일례로 도시된 실시예에서는 구리패턴(22) 중 외곽패턴(224)들을 도전성 금속 트레이스(30)로 모두 연결하였다. 상기 도전 트레이스(30)는 인쇄회로기판(2)의 전 외곽패턴(224)들을 연결할 뿐 아니라 각각 사각형을 이루는 각 유닛의 외곽패턴들 또한 모두 연결하고 있다.
상기 도전 트레이스(30)는 전도성을 지닌 금속이면 그 제한을 두지 아니하나 바람직하게는 공정의 효율성을 고려하여 구리를 사용함이 적합하다.
상기 도전 트레이스(30)는 인쇄회로기판의 표면에 설치된 구리패턴들만 연결하는 것이 아니라 그라운드 평면이나 파워 평면에 위치한 구리패턴들까지 모두 연결하고 있다.
도 4 는 상기한 바와 같은 구조를 지니는 인쇄회로기판(2)의 개략적인 측단면도로써 도 3의 A-A를 절개한 단면도이다.
도면에서 보는 바와 같이, 상기 인쇄회로기판(2)은 적어도 2층 이상의 시그날 평면(101)을 포함하여 그라운드 평면(102), 파워 평면(103) 등을 구비하고 있으며 각 층마다 구리패턴(22)이 형성되어 있다. 도전 트레이스(30)는 가장 윗면의 구리패턴(22)과 가장 저면의 구리패턴(22)을 연결하면서 소정부에 설치된 비아홀(23)을 통해 각 층의 구리패턴(22)들과 연결되어 있다.
이와 같이 이루어진 인쇄회로기판(2)의 정전기 방지작용에 대하여 설명하면 다음과 같다.
작업자가 인쇄회로기판(2)은 손으로 취급하면서 정전기가 발생하면 발생된 전하들이 어느 특정한 구리패턴(22)을 통해 반도체 칩의 집적회로에 밀집하지 않고 각 구리패턴(22)들을 타고 퍼져나가 외곽패턴의 도전 트레이스(30)에 균일하게 위치하게 된다.
상기 현상의 이유는 모든 구리패턴(22)들이 접속되어 있도록 하므로써, 각각의 전위차를 없애어 정전기가 순간적으로 전체적으로 퍼져나가도록 하는 효과를 얻을 수 있는 것이다.
상기 실시예는 정전기가 발생하였을 때 특정부위에 전하가 집중되어 전압이 상승함에 의한 집적회로의 손상을 방지하는 것이나 O/S(Open Short) 테스트가 불가능한 단점이 있다.
O/S 테스트는 와이어 본딩후 반도체 칩의 특정 접속패드와 본드핑거 및 상기 본드핑거에 연결된 구리패턴의 접속상태를 테스트하는 것으로 다른 패턴이나 본드핑거 등과 쇼트되었는지를 확인하는 것이다.
그러나 현재 반도체 패키지 공정에서 O/S 테스트에서 확인되는 불량은 거의 미미하며 정전기에 의한 손실이 훨씬 커 도 3의 인쇄회로기판(2)과 같이 정전기를 분산시키는 것이 생산성 측면에서 효율적이 된다.
상기 실시예의 방법과 같이 전하를 분산시키는 방법외에 또 다른 방법으로는 정전기가 발생되더라도 반도체 칩에 전달되지 않도록 할 수도 있다.
도 5 는 상기 방법으로 정전기를 차단하는 인쇄회로기판(20)을 도시한 평면도이다.
도 5 를 참조하면, 구리패턴(22) 중 외곽패턴(224)들을 분리시키는 접속차단부, 즉 슬롯(40)이 각 유닛의 사방으로 형성되어 있다. 상기 정전기 방지용 슬롯(40)은 도 3의 도전 트레이스(30)와 유사한 위치에 형성되며, 인쇄회로기판(20)에 각 패키지 유닛(21)이 고정될 수 있도록 외곽패턴(224)만을 절 단하고 모서리부는 절단하지 않는다.
상기와 같이 정전기 방지용 슬롯(40)에 의해 반도체 칩을 정전기로 부터 보호하는 작용은 다음과 같다.
작업자들은 인쇄회로기판(20)을 운반할 때 기판의 패턴들을 보호하기 위해 인쇄회로기판의 측면부에만 손가락이 접촉되도록 한다. 그러므로 정전기가 발생되면 인쇄회로기판의 측면에서 시작하여 구리패턴을 타고 반도체 칩으로 전달되는데 중간에서 구리패턴(22) 중 중앙패턴부(222)과 외곽패턴들(224)를 절단시킴에 의해 발생된 정전기에 의한 전하는 중앙패턴부(222) 또는 반도체 칩으로 이동되지 못하여 반도체 칩에 손상을 입힐 수 없게 된다.
상기 실시예의 인쇄회로기판(20)은 언급한 바와 같이 정전기의 전하 이동경로를 차단하여 효과적으로 정전기에 의한 위험을 방지할 뿐 아니라 도 3의 실시예에서 행할 수 없었던 O/S 테스트도 할 수 있어 신뢰성을 확보할 수 있다.
도 6 은 본 발명에 의한 또 다른 실시예로서, 도 3과 도 5에 도시된 실시예들의 장점을 추려 보완한 인쇄회로기판(200)의 평면도이다.
도 6 을 참조하면 상기 인쇄회로기판(200)은 도 3에 도시된 것과 유사한 도전 트레이스(300)가 외곽패턴(224)측에 트랙형태로 형성되어 있으며, 상기 도전 트레이스(300)는 그라운드 패턴(221)과 접속연결되어 있다. 상기 도전 트레이스의 안쪽, 즉 봉지부에 가까운 측면에는 도 5에 도시된 정전기 방지용 슬롯(40)이 형성되어 있다.
상기 인쇄회로기판(200)의 각 유닛간 인접부 모서리에는 그라운드 패턴(221)이 설치되어 있는바, 패키지 유닛(21)에서 칩 패드 저면을 가로질러 서로 대향하는 모서리를 연결하여 'X' 자형의 크로스된 그라운드 트레이스(500)가 연결되도록 한다. 즉, 상기 그라운드 트레이스(500)은 일단은 도전트레이스(300)에 연결되고 타단은 칩 패드 저면을 가로질러 패키지 유닛(21)의 모서리부에 위치된 그라운드 패턴(221)과 연결되는 것이다.
상기 그라운드 트레이스(500)는 다른 시그널 패턴이나 파워 패턴과는 접속되지 않고 그라운드 패턴(221)에만 접속되도록 한다.
이하, 도 6에 도시된 인쇄회로기판(200)에서 정전기가 방지되는 작용에 대하여 설명한다. 작업자는 도 5 의 실시예에서 설명한 바와 같이, 인쇄회로기판(200)의 측면부를 잡고 핸들링을 하기 때문에 도 6 에 도시된 정전기 방지용 슬롯(40)에 의해 반도체 칩 내부로 전하가 이동되는 것을 방지할 수 있게 된다.
그러나 도 5와 같은 기판을 O/S 테스트하는 과정 또는 핸들링을 잘못하여 중앙패턴부(222)와 접촉에 의해 정전기가 발생하여 반도체 칩 내부로 이동될 수가 있다. 이상과 같이 이동된 전하들은 집적회로에 치명적인 영향을 줄 수 있는데 본 발명에 도시된 실시예에서는 전하가 그라운드 평면의 패턴을 통과하여 그라운드 트레이스(500)로 이동되고, 다시 인쇄회로기판(200)의 외곽에 설치된 도전 트레이스(300)로 분산됨으로써 전하의 집중을 막을 수 있다.
본 실시예는 정전기 방지용 슬롯에 의해 측면부에서 발생하는 정전기의 위험요소를 차단할 수 있고, O/S 테스트를 할 수 있으며 설령 정전기에 의해 반도체 칩 내부로 전하가 모여있더라도 그라운드 패턴 및 그라운드 트레이스를 통해 외곽으로 분산시킬 수 있으므로 정전기에 의한 집적회로의 손상을 방지할 수 있게 된다.
본 발명은 인쇄회로기판의 도전패턴들을 모두 연결한 도전 트레이스로 전위차를 없앰으로써 정전기의 전하를 분산시킬 수 있으며, 작업자가 핸들링시 발생된 정전기가 반도체 칩으로의 이동경로를 차단하는 정전기 방지용 슬롯을 구비함으로써 정전기를 방지하며, 상기 정전기 방지용 슬롯과 도전 트레이스를 동시에 설치하여 O/S 테스트가 가능하면서 용이하게 정전기를 방지하는 인쇄회로기판을 제공한다.

Claims (7)

  1. 반도체 칩이 안착되기 위한 칩 패드와;
    상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와;
    상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과;
    상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스를 포함하는 것을 특징으로 하는 정전기 방지용 인쇄회로기판.
  2. 반도체 칩이 안착되기 위한 칩 패드와,
    상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와;
    상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과;
    상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판.
  3. 반도체 칩이 안착되기 위한 칩 패드와;
    상기 반도체 칩의 접속패드와 접속되기 위해 노출형성된 와이어 본드핑거와;
    상기 와이어 본드핑거에서 외곽까지 연결형성되며 접속단자 역할을 하는 중앙패턴부와 싱귤레이션 공정에서 분리되는 외곽패턴들로 이루어진 도전패턴과;
    상기 외곽패턴들 모두가 상호 접속상태가 되도록 상기 외곽패턴들을 차례로 연결한 도전 트레이스와;
    상기 도전패턴의 중앙패턴부와 외곽패턴들을 분리시키는 접속차단부와;
    일단은 도전트레이스에 연결되고 타단은 상기 칩 패드 저면을 가로질러 그라운드 패턴과 연결된 그라운드 트레이스를 구비한 것을 특징으로 하는 정전기 방지용 인쇄회로기판.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 도전 트레이스는 구리박막인 것을 특징으로 하는 정전기 방지용 인쇄회로기판
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 접속차단부는 장공형의 슬롯인 것을 특징으로 하는 정전기 방지용 인쇄회로기판
  6. 제 3 항에 있어서,
    상기 슬롯은 도전 트레이스보다 반도체 칩에 가깝게 형성된 것을 특징으로 하는 정전기 방지용 인쇄회로기판.
  7. 제 3 항에 있어서,
    상기 그라운드 트레이스는 인쇄회로기판의 모서리에 형성된 그라운드 패턴을 대각방향으로 연결하여 'X'형태로 형성된 것을 특징으로 하는 정전기 방지용 인쇄 회로기판.
KR1020010025488A 2001-05-10 2001-05-10 반도체 패키지용 인쇄회로기판 KR100710133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010025488A KR100710133B1 (ko) 2001-05-10 2001-05-10 반도체 패키지용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010025488A KR100710133B1 (ko) 2001-05-10 2001-05-10 반도체 패키지용 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20020086768A KR20020086768A (ko) 2002-11-20
KR100710133B1 true KR100710133B1 (ko) 2007-04-23

Family

ID=27704400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010025488A KR100710133B1 (ko) 2001-05-10 2001-05-10 반도체 패키지용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100710133B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350379B2 (en) * 2008-09-09 2013-01-08 Lsi Corporation Package with power and ground through via
KR101065963B1 (ko) 2009-07-28 2011-09-19 삼성에스디아이 주식회사 배터리팩 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218706B1 (en) 1996-12-31 2001-04-17 Stmicroelectronics, Inc. Integrated circuit with improved electrostatic discharge protection circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218706B1 (en) 1996-12-31 2001-04-17 Stmicroelectronics, Inc. Integrated circuit with improved electrostatic discharge protection circuitry

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PAJ 11-163247(1999.06.18)
PAJ 59-013354(1984.01.24)

Also Published As

Publication number Publication date
KR20020086768A (ko) 2002-11-20

Similar Documents

Publication Publication Date Title
US8717775B1 (en) Fingerprint sensor package and method
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
TWI316740B (en) Package having exposed integrated circuit device
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100283348B1 (ko) 반도체장치의 제조방법
US20040241908A1 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6486537B1 (en) Semiconductor package with warpage resistant substrate
EP0623954B1 (en) Molded plastic packaging of electronic devices
KR100710133B1 (ko) 반도체 패키지용 인쇄회로기판
KR100642748B1 (ko) 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
KR100246360B1 (ko) 마이크로 비지에이 패키지
EP0036907B1 (en) Multi-lead plug-in type package for circuit element
KR100388289B1 (ko) 볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판
KR100357880B1 (ko) 반도체 패키지용 인쇄회로기판
KR100279252B1 (ko) 세라믹패키지
JPH07249707A (ja) 半導体パッケージ
JP2952286B2 (ja) ベアチップリードレスパッケージ
KR100357879B1 (ko) 반도체 패키지용 인쇄회로기판
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR100357884B1 (ko) 반도체패키지용 회로기판
KR20050053246A (ko) 멀티 칩 패키지
US20190181095A1 (en) Emi shielding for discrete integrated circuit packages
CA2072734A1 (en) Semiconductor device
KR100447226B1 (ko) 칩 삽입형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 12