KR100283348B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100283348B1
KR100283348B1 KR1019980709850A KR19980709850A KR100283348B1 KR 100283348 B1 KR100283348 B1 KR 100283348B1 KR 1019980709850 A KR1019980709850 A KR 1019980709850A KR 19980709850 A KR19980709850 A KR 19980709850A KR 100283348 B1 KR100283348 B1 KR 100283348B1
Authority
KR
South Korea
Prior art keywords
resin
sealing
substrate
substrates
semiconductor chip
Prior art date
Application number
KR1019980709850A
Other languages
English (en)
Other versions
KR20000016277A (ko
Inventor
시게츠구 무라마츠
히로시 미야가와
Original Assignee
모기 준이치
신코 덴키 고교주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 준이치, 신코 덴키 고교주식회사 filed Critical 모기 준이치
Publication of KR20000016277A publication Critical patent/KR20000016277A/ko
Application granted granted Critical
Publication of KR100283348B1 publication Critical patent/KR100283348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은, 기판(20) 상에 장착되며, 수지로 밀봉되고, 그 후에 복수의 반도체장치로 다이(die)화되는 반도체장치의 제조방법에 관한 것이다. 이 방법에 의해서 반도체장치는 높은 신뢰도를 가지고 효율적으로 제조될 수 있다. 이러한 방법은 복수의 단위 기판(20a)에 일치하는 복수의 반도체 칩(12)이 단위 기판(20a)을 구성하는 기판(20) 상에 장착되는 단계와, 밀봉 수지(16)가 기판(20)의 가장자리로부터 칩(12)들을 밀봉하기 위하여 안쪽으로 적용되는 단계와, 수지로 밀봉된 복수의 반도체장치를 제공하기 위하여 수지로 밀봉된 기판(20)이 밀봉 수지(16)와 함께 단위 기판들로 다이화되는 단계를 포함하므로써 특징지워진다.

Description

반도체장치의 제조방법
프린트 기판 등의 수지 기판(resinous board)을 사용한 BGA(Ball Grid Array) 등의 수지 밀봉형(resin encapsulated)의 반도체장치는, 포팅법(potting method) 또는 수지 밀봉 금형을 사용한 수지 밀봉에 의해 반도체 칩을 밀봉화해서 제공된다. 포팅법은 조작이 용이하다는 것과, 다수개 취급용 큰 수지 기판을 사용하여도 제조가능하다는 점에서 유용하다. 한편, 수지 밀봉 금형을 사용한 밀봉법은 사이클 타임이 짧고 양산성이 우수하다는 이점이 있다.
포팅에 의해서 밀봉하는 경우, 종래에는 도 8에 도시한 바와 같이, 기판(10)에 반도체 칩(12)을 다이(die)화하여 부착하고, 와이어 본딩 등에 의해 반도체 칩(12)과 배선 패턴을 전기적으로 접속한 후, 밀봉부분의 주위에 보형성(shape- retention property)을 갖는 수지를 사용해서 댐부(14; dam part)를 형성하고, 댐부(14)의 안쪽에 밀봉 수지(16)를 주입하도록 한다. 이와 같이 본딩법으로 밀봉해서 반도체장치를 제작하는 종래 방법으로는 밀봉부분의 주위에 댐부(14)를 형성하지 않으면 안되기 때문에, 그 만큼 패키지의 크기를 작게할 수 없다는 문제가 있다. 또한 다수개 취급용 큰 수지 기판을 사용해서 반도체장치를 제작할 때에는, 개개의 패키지마다 댐부(14)를 형성하지 않으면 안되기 때문에, 그 만큼 수지 기판으로부터 패키지들이 더 적게 얻어지는 문제도 있다.
또, 다수개 취급용 기판 상에 반도체 칩을 실장하고, 수지밀봉을 실시하며, 각각의 패키지로 분리해서 반도체장치를 얻는 경우는, 도 8에 도시한 바와 같이 기판(10)의 외주측면이 외부에 노출하고, 수지 기판을 사용하는 경우에 기판(10)의 외측면으로부터 습기를 흡수하기 쉽기 때문에 패키지의 신뢰성이 저하한다는 문제도 있었다.
본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 다수개 취급용 큰 회로기판을 사용해서 신뢰성이 높은 반도체장치를 효율적으로 제조하는 방법에 관한 것이다.
도 1a 내지 도 1d는 본 발명에 관한 반도체장치의 제조방법의 일실시예를 도시한 설명도.
도 2, 도 3 및 도 4는 본 발명에 있어서 반도체장치의 제조에 사용하는 다수개 취급용 기판의 다양한 실시예를 설명한 도면.
도 5는 본 발명에 관한 반도체장치의 제조방법으로 얻어진 반도체장치를 도시한 단면도.
도 6은 테이프 및 금형을 사용한 본 발명의 반도체장치의 제조방법의 다른 실시예를 설명한 도면.
도 7은 테이프는 사용하지 않고 금형 만을 사용한 본 발명의 반도체장치의 제조방법의 다른 실시예를 설명한 도면.
도 8은 종래의 제조방법에 의해 얻어진 반도체장치를 도시한 단면도.
본 발명에 관한 반도체장치의 제조방법은, BGA와 같은 반도체 칩을 장착한 기판의 한쪽 표면을 밀봉해서 제조하는 제품의 제조방법에 관한 것이며, 패키지의 소형화를 도모할 수 있고, 다수개 취급용 기판으로부터의 제품의 취급 수를 증가시켜 효율적으로 제조할 수 있으며, 또한 신뢰성이 높은 반도체장치를 얻을 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위하여 다음과 같은 구성을 갖는다.
즉, 기판에 반도체 칩을 장착하고, 반도체 칩을 수지 밀봉하여 이루어지는 반도체장치의 제조방법에 있어서, 복수의 단위 기판이 형성됨과 더불어, 그 단위 기판끼리의 접속부를 제외하고 해당 단위 기판의 외형선을 따르는 슬릿에 의해 분할된 다수개 취급용 기판에 형성된 각 단위 기판에 대응시켜 반도체 칩을 장착하는 공정과, 상기 슬릿으로부터의 밀봉 수지의 유출을 방지하는 테이프를 상기 다수개 취급용 기판의 반도체 칩 장착면의 반대면에 접착하는 공정과, 상기 다수개 취급용 기판의 외부 주위로부터 안쪽의 반도체 칩 장착면에 밀봉 수지를 충전해서 반도체 칩을 수지 밀봉하는 공정과, 수지 밀봉 후의 다수개 취급용 기판을 밀봉 수지와 더불어 단위 기판으로 절단하여 수지 밀봉된 복수의 반도체장치를 얻는 공정을 포함하는 것을 특징으로 한다.
또한, 반도체 칩의 수지 밀봉 공정은 다수개 취급용 기판의 외부 주위에서 밀봉 수지의 흐름을 막기 위해 실시하고, 상기 흐름을 막는 안쪽에 밀봉 수지를 충전해서 실시하는 것을 특징으로 한다.
또한, 반도체 칩의 수지 밀봉 공정은 수지 밀봉 금형으로 상기 다수개 취급용 기판의 외부 주위를 클램프하고, 수지 밀봉 금형의 공동으로 밀봉 수지를 충전해서 실시하는 것을 특징으로 한다.
또한, 기판에 반도체 칩을 장착하고 반도체 칩을 수지 밀봉하여 이루어지는 반도체장치의 제조방법에 있어서, 복수의 단위 기판이 형성됨과 더불어, 그 단위 기판끼리의 접속부를 제외하고 해당 단위 기판의 외형선을 따르는 슬릿에 의해 분할된 다수개 취급용 기판에 형성된 상기 각 단위 기판에 대응시켜 반도체 칩을 장착하는 공정과, 수지 밀봉 금형에 의해 상기 다수개 취급용 기판의 외부 주위를 클램프하고, 반도체 칩 장착면의 반대면을 수지 밀봉 금형에 접촉시키는 동시에, 수지 밀봉 금형의 공동에 밀봉 수지를 충전해서 반도체 칩 장착면에 장착한 반도체 칩을 수지 밀봉하는 공정과, 수지 밀봉 후의 다수개 취급용 기판을 밀봉 수지와 더불어 단위 기판으로 절단하여 수지 밀봉된 복수의 반도체장치를 얻는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 다수개 취급용 기판으로서 수지 기판을 사용하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 관해서 상세히 설명한다.
도 la 내지 도 1d는 포팅법에 의해 BGA를 제조하는 실시예를 나타내는 설명도이다. 참조번호(20)는 반도체장치의 제조에 사용하는 다수개 취급용의 수지 기판이다. 이 수지 기판(20)은, 예를 들면 유리섬유복(glass fiber cloth)으로 강화된 유리강화수지로 이루어진다. 도 1a에 도시한 바와 같이, 수지 기판(20)이 단일 조각으로 분리해서 개개의 반도체장치로 한 경우의 기판의 외형 위치에 맞추어 슬릿(22)이 설치된다. 또한 슬릿(22)의 홈 폭은 슬릿을 형성하는 금형의 두께, 후술하는 단위 기판(20a)의 외측면 상에 형성하는 밀봉 수지에 필요한 두께(t: 도 5) 등을 고려해서 정해진다.
도 2는 수지 기판(20)의 평면도를 도시한다. 상기 슬릿(22)은 단일 조각으로 분리되는 단위 기판(20a)에 인접하는 부근의 위치에서 실질적으로 전체 길이에 걸쳐서 설치된다. 이로 인해서, 인접하는 단위 기판(20a)은 그 코너부(20c: conner section)에서만 서로 연결하는 형태가 된다. 수지 기판(20)에 설치하는 슬릿(22)은 이 실시예의 형상에 한정되는 것이 아니고, 예를 들면 도 3 또는 도 4에 도시한 바와 같이, 슬릿(22)의 중간에 보강용의 리브(20d: rib)를 설치하고 수지 기판(20)의 강성을 높이도록 하는 것도 물론 가능하다. 도 3은 주변 4개소에 그리고 도 4는 주변 2개소에 보강용의 리브를 설치한 실시예를 나타낸다.
수지 기판(20)에는, 에칭 등의 소정의 프로세스에 의해 반도체 칩을 다이화하여 부착하는 다이 패드(die pad), 반도체 칩과 외부 접속 단자를 전기적으로 접속하는 배선 패턴(circuit pattern), 외부 접속 단자를 접합하는 랜드(land) 등이 형성된다. 도면에서는 이것들의 배선 패턴 등은 생략한다.
다음에, 상기 수지 기판(20)의 하부면, 즉 반도체 칩을 장착하는 면과는 반대측의 면에 테이프(24)를 접착한다. 테이프(24)는 수지 기판(20)에 포팅 수지(16)가 흘렀을 때에 슬릿(22)부분으로부터 수지가 유출하지 않도록 하기 위한 것이다. 테이프(24)는 수지 기판(20)에 접착한 후 간단하게 박리 제거할 수 있는 것이면 좋다.
다음에, 수지 기판(20)의 단위 기판(20a)의 각각에 반도체 칩(12)을 장착하고, 반도체 칩(12)과 배선 패턴을 전기적으로 접속한다. 반도체 칩(12)과 배선 패턴과의 전기적 접속은 와이어 본딩, 플립 칩(flip chip) 등에 의해서 행하여진다. 도 1c는 수지 기판(20)에 반도체 칩(12)을 장착해서 와이어 본딩한 상태이다. 또한, 테이프(24)를 접착하는 공정은 수지 기판(20)에 밀봉 수지(16)가 흐르기 전이면 좋고, 반도체 칩(12)을 장착한 후에 행하여도 좋다.
다음에, 수지 기판(20)의 외부 주변에 일정한 보형성을 갖는 수지를 사용해서 밀봉 수지(16)의 유출 방지용의 댐(25)을 형성한다. 도 1d는 댐(26)으로 둘러싸인 수지 밀봉면에 밀봉 수지(16)를 유입한 상태이다. 밀봉 수지(16)는 도면과 같이 슬릿(22)을 설치한 수지 기판(20)의 두께 부분에도 들어간다. 밀봉 수지(16)를 유입할 때는 수지 기판(20)을 수평으로 지지하고, 댐(26)의 안쪽 전체에 균등한 두께로 밀봉 수지(16)가 충전되도록 한다.
댐(26)은 수지 밀봉면에 소정의 두께에서 밀봉 수지(16)가 흐르기 위한 것이며, 댐(26)을 사용하지 않고 수지 기판(20)의 외부 주변을 지그(jig)로 지지하고 포팅하도록 할 수도 있다.
밀봉 수지(16)를 경화시킨 후, 수지 기판(20)의 하부면으로부터 테이프(24)를 박리하고, 수지 기판(20)에 설치한 슬릿(22)의 위치에서 밀봉 수지와 더불어, 수지 기판(20)을 가로 및 세로로 절단함으로써, 한 조각의 반도체장치(30)를 얻는다. 도 1d의 화살표의 위치가 수지 기판(20)의 절단 위치이다.
도 5는 이렇게 하여 얻어진 반도체장치(30)를 도시한다. 반도체장치(30)는 단위 기판(20a)에 반도체 칩(12)이 장착되고, 반도체 칩(12)을 장착한 면이 밀봉 수지(16)에 의해서 밀봉됨과 더불어, 슬릿(22)의 중심선을 따라 절단함으로써, 단위 기판(20a)의 외측면이 밀봉 수지(16)에 의해서 밀봉된 형태로 얻을 수 있다.
반도체장치(30)는 단위 기판(20a)으로 절단한 후, 단자(terminal) 부분에 솔더 볼(32: solder ball)을 접합함으로써 BGA 패키지로서 얻어진다. 솔더 볼(32)의 접합은 한 조각으로 분할하기 이전에 행하여도 된다. 이 경우에 있어서, 반도체 칩(12)을 수지 기판(20)의 각 단위 기판(20a) 상에 장착하기 전에, 솔더 볼(32)의 접합을 행하여도 된다.
반도체장치(30)는 기판 상에 포팅용의 댐부를 설치하지 않고, 밀봉 수지(16)만으로 밀봉된 구성으로 이루어지기 때문에, 기판 크기는 패키지로서 필요한 면적을 확보하는 것만으로 좋고, 이로 인해 유효하게 패키지의 소형화를 도모할 수 있다. 또한, 기판의 외측면 부분(20b)이 밀봉 수지(16)에 의해서 피복되어 외면에 노출하지 않는 구성으로 이루어지기 때문에, 가장 용이하게 습기를 흡수하는 기판의 외측면 부분(20b)으로부터 패키지 내에 수분이 침입하는 것을 방지할 수 있고, 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 실시예의 제조방법에 의하면, 수지 기판(20)에 설치되는 각각의 단위 기판(20a)에는 댐부를 설치하지 않고, 수지 기판(20)의 외부 주변에만 댐(26)을 설치하고 수지 밀봉하므로, 수지 기판(20)에 반도체장치를 구성하는 기판으로서 필요한 면적만을 확보하면 되고, 수지 기판(20)으로부터의 제품의 취급 수를 거의 최대로 할 수 있고, 다수개 취급의 수지 기판(20)을 사용하여 효율적으로 생산할 수 있다.
또한, 본 실시예의 제조방법의 경우는 다수개 취급의 큰 수지 기판(20)이 반도체 칩(12)의 장착과, 테이프(24)의 접착과, 포팅을 실시한 후에 절단되기 때문에, 단일 조각으로 분할한 기판을 대상으로 하지 않고도 작업이 매우 효율적이다.
또한, 단일 조각으로 분할한 기판에 댐을 형성할 때, 또는 포팅에 의해서 수지 밀봉할 때의 수지량(resin amount)은 매 조각마다 공급하기 때문에 엄밀하게 조절할 필요가 있는 데 비해, 큰 수지 기판(20)을 대상으로 할 경우는 댐(26)을 형성하는 경우에도 그리고 댐(26)에 수지를 충전하는 경우도 취급하는 분량이 많아지기 때문에 수지량의 관리가 쉽고 댐(26)의 제작 위치를 제어하기도 쉽다는 이점이 있다.
상기 실시예의 제조방법은 포팅법에 의해 반도체 칩(12)을 수지 밀봉해서 제조하는 방법이지만, 도 6에 도시한 바와 같은 수지 밀봉 금형을 사용해서 수지 밀봉하는 방법에 의해 제조할 수도 있다. 도 6에 도시한 실시예는 상기 실시예와 같이 슬릿(22)을 설치한 수지 기판(20)의 각각의 단위 기판(20a)에 반도체 칩을 장착한 후, 수지 밀봉 금형(40)으로 수지 기판(20)의 외부 주변을 클램프하고, 공동에 밀봉 수지(42)를 충전한 상태를 나타낸다.
이 실시예의 경우도, 수지 밀봉을 완료한 후에, 슬릿(22) 위치에서 밀봉 수지(42)와 더불어 수지 기판(20)을 절단함으로써 단일 조각으로 분리된 반도체장치를 얻을 수 있다. 얻어진 반도체장치는 도 5에 도시한 반도체장치와 같이 기판의 외측면 부분이 밀봉 수지(42)에 의해서 밀봉되어 있다. 이후, 단자부분에 솔더 볼을 접합함으로써 BGA 패키지로서 얻을 수 있다. 솔더 볼의 접합은 다수개 취급 기판을 한 조각으로 분할하기 전에 행하여도 좋다.
또한, 도 6에 도시한 실시예에서는 수지 기판(20)의 하부면에 테이프(24)를 접착하고, 공동에 수지를 충전하였을 때에 수지 기판(20)의 하부면에 밀봉 수지가 흘러 들어가지 않도록 하고 있지만, 도 7에 도시한 실시예와 같이 테이프(24)를 사용하지 않고 금형(40)으로 수지의 유출을 막고 밀봉할 수도 있다.
상기 각 실시예에서는 수지 기판(20)으로서 제품의 기판 형상에 맞추어 슬릿(22)을 설치한 것을 사용하였지만, 슬릿(22)을 설치하지 않고 단지 소정 치수의 단위 기판(20a)을 연결하는 구성으로 한 수지 기판(20)을 사용하여 반도체장치를 제조할 수도 있다. 이 경우는, 수지 기판(20)의 각 단위 기판(20a)마다 반도체 칩(12)을 장착하고, 와이어 본딩 등을 한 후, 상기 실시예와 같이 포팅 또는 수지 밀봉 금형을 사용해서 수지 밀봉하고, 단위 기판(20a)의 배치에 따라서 밀봉 수지와 더불어 수지 기판(20)을 절단함으로써 반도체장치를 얻을 수 있다.
이와 같이 슬릿(22)을 설치하지 않은 다수개 취급용 수지 기판(20)을 사용해서 제조하는 경우에 큰 수지 기판(20)으로부터의 제품의 취급 수를 가장 많게 할 수 있다. 또한, 상술한 실시예와 같은 포팅방법 또는 수지 밀봉 방법을 채용함으로써 효율적으로 제품을 제조할 수 있다.
다수개 취급용 기판에서는 불가피하게 미묘한 휘어짐이 발생한다. 이 경우에 있어서, 기판의 하부면의 밀봉에 테이프를 사용하는 경우는 기판에 휘어짐이 발생하고 있어도 그 휘어짐에 상응하여 테이프를 붙일 수 있다. 따라서, 다수개 취급용 기판의 하부면에 밀착해서 테이프를 접착한 경우는 밀봉 수지의 유출이 발생하지 않는다. 그것에 대해, 금형만으로 다수개 취급용 기판의 하부면을 밀봉하려고 하는 경우는 금형에는 테이프와 같은 유연성이 없기 때문에, 금형을 기판 하부면에 완전하게 밀착할 수가 없다. 따라서, 수지의 유실을 방지한다는 관점에서는 금형만으로 하부면으로부터의 수지의 유실을 방지하는 경우보다는 테이프를 기판의 하부면에 접착한 쪽이 효과가 크다.
또한, 상술한 실시예에서는 수지 기판(20)을 사용해서 반도체장치를 제작하였지만, 반도체장치에서 사용하는 기판은 수지 기판(20)에 한정되는 것이 아니고, 금속 코어를 사용한 기판, 금속기판, 세라믹 기판을 기판으로 하는 반도체장치의 제조에도 마찬가지로 적용할 수 있는 것이다.
본 발명에 관한 반도체장치의 제조방법에 의하면, 상술한 바와 같이, 다수개 취급용 기판으로부터 형성하는 반도체장치의 취급 수를 증가시킬 수 있고, 또 큰 기판 그대로 조작함으로써 유효하게 작업 효율을 향상시킬 수 있다. 또한, 기판의 외부 주변에서만 수지의 흐름을 막고 수지 밀봉함으로써, 기판 상에서 제품부분 이외의 불필요한 부분을 형성할 필요가 없고 패키지를 보다 조밀하게 형성할 수 있다. 또한 슬릿을 설치한 기판을 사용함으로써, 기판의 외측면 부분까지 밀봉할 수 있고, 신뢰성이 높은 제품으로서 제공할 수 있는 등의 현저한 효과를 갖는다. 또한, 슬릿을 설치함으로써 큰 기판을 단위 기판으로 용이하게 절단할 수 있다.

Claims (6)

  1. 기판에 반도체 칩을 장착하고, 반도체 칩을 수지 밀봉해서 이루어지는 반도체장치의 제조방법에 있어서,
    복수의 단위 기판이 형성됨과 더불어, 그 단위 기판끼리의 접속부를 제외하고 해당 단위 기판의 외형선을 따르는 슬릿이 형성된 다수개 취급용 기판에 상기 각 단위 기판에 대응시켜 반도체 칩을 장착하는 공정과,
    상기 슬릿으로부터의 밀봉 수지의 유출을 방지하는 테이프를 상기 다수개 취급용 기판의 반도체 칩 장착면의 반대면에 점착하는 공정과,
    상기 다수개 취급용 기판의 외부 주변모서리로부터 안쪽의 반도체 칩 장착면에 밀봉 수지를 충전해서 반도체 칩을 수지 밀봉하는 공정과,
    수지 밀봉 후의 다수개 취급용 기판을 밀봉 수지와 더불어 단위 기판으로 절단하고 수지 밀봉된 복수의 반도체장치를 얻는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 반도체 칩을 수지 밀봉하는 공정은, 다수개 취급용 기판의 외부 주변모서리에 밀봉 수지의 흐름을 막는 스토퍼를 설치하고, 상기 스토퍼의 안쪽에 밀봉 수지를 충전하므로써 실시되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서, 상기 반도체 칩을 수지 밀봉하는 공정은, 수지 밀봉 금형에 의해 상기 다수개 취급용 기판의 외부 주변모서리를 클램프하고, 수지 밀봉 금형의 공동에 밀봉 수지를 충전하므로써 실시되는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 다수개 취급용 기판으로서 수지 기판을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 기판에 반도체 칩을 장착하고, 반도체 칩을 수지 밀봉해서 이루어지는 반도체장치의 제조방법에 있어서,
    복수의 단위 기판이 형성됨과 더불어, 그 단위 기판끼리의 접속부를 제외하고 상기 단위 기판의 외형선을 따르는 슬릿이 형성된 다수개 취급용 기판에 상기 각 기판에 대응시켜 반도체 칩을 장착하는 공정과,
    수지 밀봉 금형에 의해 상기 다수개 취급용 기판의 외부 주변모서리를 클램프하고, 반도체 칩 장착면의 반대면을 수지 밀봉 금형에 접촉시키는 동시에, 수지 밀봉 금형의 공동에 밀봉 수지를 충전해서 반도체 칩 장착면에 장착한 반도체 칩을 수지 밀봉하는 공정과,
    수지 밀봉 후의 다수개 취급용 기판을 밀봉 수지와 더불어 단위 기판으로 절단하고 수지 밀봉된 복수의 반도체장치를 얻는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 5 항에 있어서, 상기 다수개 취급용 기판으로서 수지 기판을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019980709850A 1997-04-03 1998-04-03 반도체장치의 제조방법 KR100283348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9084907A JPH10284525A (ja) 1997-04-03 1997-04-03 半導体装置の製造方法
JP97-84907 1997-04-03
PCT/JP1998/001546 WO1998044547A1 (fr) 1997-04-03 1998-04-03 Procede de production d'un dispositif a semiconducteur

Publications (2)

Publication Number Publication Date
KR20000016277A KR20000016277A (ko) 2000-03-25
KR100283348B1 true KR100283348B1 (ko) 2001-04-02

Family

ID=13843817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980709850A KR100283348B1 (ko) 1997-04-03 1998-04-03 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US6110755A (ko)
EP (1) EP0923120A4 (ko)
JP (1) JPH10284525A (ko)
KR (1) KR100283348B1 (ko)
WO (1) WO1998044547A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806026B1 (ko) 2006-12-05 2008-02-26 연세대학교 산학협력단 생분해성 약침 및 이의 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073098B2 (ja) 1998-11-18 2008-04-09 三洋電機株式会社 半導体装置の製造方法
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2797977B1 (fr) * 1999-08-25 2004-09-24 Gemplus Card Int Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
JP3827497B2 (ja) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001210755A (ja) * 2000-01-28 2001-08-03 Nec Corp 半導体装置用基板および半導体装置の製造方法
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
US6624005B1 (en) * 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP4656766B2 (ja) * 2001-06-26 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20040245674A1 (en) * 2003-04-11 2004-12-09 Yew Chee Kiang Method for packaging small size memory cards
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
NL1026645C2 (nl) * 2004-07-13 2006-01-16 Fico Bv Drager voor elektronische componenten en werkwijze voor het separeren van segmenten uit zo een drager.
US8116867B2 (en) 2005-08-04 2012-02-14 Cameron Health, Inc. Methods and devices for tachyarrhythmia sensing and high-pass filter bypass
FR2893161B1 (fr) * 2005-11-04 2009-01-23 Oberthur Card Syst Sa Document a microcircuit electronique sans contact et capteur de proximite.
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP5121807B2 (ja) * 2009-11-18 2013-01-16 三洋電機株式会社 半導体装置の製造方法
KR101089962B1 (ko) * 2009-11-27 2011-12-05 삼성전기주식회사 디스플레이용 어레이 기판 및 디스플레이용 기판의 제조 방법
JP5308464B2 (ja) * 2011-01-24 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW201401305A (zh) * 2012-06-25 2014-01-01 Ralec Electronic Corp 微型金屬片電阻的量產方法
JP5587464B2 (ja) * 2013-05-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276414A (ja) * 1991-03-04 1992-10-01 Toshiba Corp Ｉｃカード用基板及びその樹脂封止用金型
CN1117395C (zh) * 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
JPH0888308A (ja) * 1994-09-15 1996-04-02 Toshiba Corp リードフレーム及び半導体装置の製造方法
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
JPH0936151A (ja) * 1995-07-20 1997-02-07 Japan Aviation Electron Ind Ltd 小型樹脂モールド集積回路装置の製造方法およびこの方法により製造された集積回路装置
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806026B1 (ko) 2006-12-05 2008-02-26 연세대학교 산학협력단 생분해성 약침 및 이의 제조방법

Also Published As

Publication number Publication date
JPH10284525A (ja) 1998-10-23
EP0923120A4 (en) 2001-09-12
WO1998044547A1 (fr) 1998-10-08
US6110755A (en) 2000-08-29
EP0923120A1 (en) 1999-06-16
KR20000016277A (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
KR100283348B1 (ko) 반도체장치의 제조방법
US5962810A (en) Integrated circuit package employing a transparent encapsulant
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6389689B2 (en) Method of fabricating semiconductor package
US6395579B2 (en) Controlling packaging encapsulant leakage
KR100472286B1 (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US7339259B2 (en) Semiconductor device
KR100282290B1 (ko) 칩규모패키지및그제조방법
US6281045B1 (en) Semiconductor apparatus, manufacturing method thereof and electronic apparatus
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
KR100319400B1 (ko) 반도체패키지및그제조방법
KR100197878B1 (ko) Bga 반도체 패키지
KR100279252B1 (ko) 세라믹패키지
KR20010042682A (ko) 반도체장치 및 그 제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100762913B1 (ko) 반도체 패키지
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JP3732660B2 (ja) 樹脂封止型半導体装置
KR100328835B1 (ko) 팬아웃 타입 μ-ＢＧＡ용 기판 및 팬아웃 타입 μ-ＢＧＡ 제조 방법
KR19980058592A (ko) Bga 반도체패키지용 pcb
KR100687860B1 (ko) 반도체 패키지의 금형 장치
KR19990059030A (ko) 가요성회로기판을 이용한 볼그리드어레이반도체패키지
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee