JP4656766B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置もしくは半導体モジュールの製造方法に関し、特に、ボール・グリド・アレイ（ＢＧＡ）型パッケージ、ランド・グリッド・アレイ（ＬＧＡ）型パッケージに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、薄いＢＧＡ型パッケージあるいはＬＧＡ型パッケージを用いた半導体装置もしくは半導体モジュールは、薄い配線基板の上面の所定位置に多数個の半導体素子もしくは半導体モジュール（チップ）を搭載し、前記半導体素子もしくは半導体モジュールの外部端子（パッド）と配線端子とをワイヤで電気的に接続し、この状態で前記半導体素子もしくは半導体モジュール、ワイヤ、及び前記外部端子（パッド）と配線端子とが電気的に接続された部分を樹脂でモールド封止し、前記配線基板上の各半導体素子もしくは半導体モジュールをダイシングしてそれぞれを分離し、この分離された各半導体素子もしくは半導体モジュールに金属ボール等の外部装置接続用端子を形成して製造されている。
【０００３】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見いだした。
配線基板として薄い基板あるいはフィルムを用いると、薄い半導体装置もしくは半導体モジュール全体の剛性が低く、かつ、ペレット付け、ワイヤボンディング、樹脂モールド等の組み立て時の熱履歴及び異なる材料の線膨張係数の差により、配線基板（キャリア材）が大きく変形するという問題があった。
また、多数の半導体素子もしくは半導体モジュールを薄い配線基板に搭載すると、前記配線基板の面積が大きくなり、反りを助長するという問題があった。
また、前記薄い配線基板の反りにより、組立時の位置精度が低下し、ボイドによる接着不良（導電不良）、搬送工程におけるトラブルによる不良等が増加して、半導体装置もしくは半導体モジュールの信頼性が低下するという問題があった。
【０００４】
本発明の目的は、薄い配線基板（キャリア材）の反りによる半導体装置の信頼性の低下を防止することが可能な技術を提供することにある。
本発明の他の目的は、配線基板（キャリア材）の反りによる組み立て不良を低減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【０００５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、以下の工程を含むことを特徴とする半導体装置の製造方法である：
（ａ）表面を有し、かつガラス又は金属材からなる支持用平板を準備する工程；
（ｂ）複数の端子を有するチップ搭載領域が複数設けられた上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有する配線基板を準備する工程；
（ｃ）複数のパッドが形成された主面、及び前記主面とは反対側に位置する裏面を有する半導体チップを複数準備する工程；
（ｄ）前記配線基板の前記下面が前記支持用平板の前記表面と対向するように、第１接着材を介して前記支持用平板の前記表面上に前記配線基板を載置する工程；
（ｅ）前記（ｄ）工程の後、前記複数の半導体チップを前記配線基板の前記複数のチップ搭載領域上に、第２接着材を介してそれぞれ搭載する工程；
（ｆ）前記（ｅ）工程の後、前記複数の半導体チップの前記複数のパッドと前記配線基板の前記複数の端子とを、複数の導電性部材を介してそれぞれ電気的に接続する工程；
（ｇ）前記（ｆ）工程の後、前記複数の半導体チップ、前記複数の導電性部材、及び前記配線基板の前記上面を樹脂で封止する工程；
（ｈ）前記（ｇ）工程の後、前記配線基板から前記支持用平板及び前記第１接着材を剥離する工程；
（ｉ）前記（ｈ）工程の後、前記配線基板の前記複数のランドのそれぞれに外部装置接続用端子を形成する工程；
（ｊ）前記（ｉ）工程の後、前記配線基板を切断分離する工程；
ここで、
前記（ｅ）工程、前記（ｆ）工程、及び前記（ｇ）工程では、熱を加えており、
前記配線基板の線膨張係数は、前記半導体チップの線膨張係数とは異なる。
【０００６】
また、本発明は、以下の工程を含むことを特徴とする半導体装置の製造方法である：
（ａ）複数の端子を有するチップ搭載領域が複数設けられた上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有し、前記下面が、ガラス又は金属材からなる支持用平板の表面と対向するように、第１接着材を介して前記支持用平板の前記表面上に載置された配線基板を準備する工程；
（ｂ）複数のパッドが形成された主面、及び前記主面とは反対側に位置する裏面を有する半導体チップを複数準備する工程；
（ｃ）前記（ｂ）工程の後、前記複数の半導体チップを前記配線基板の前記複数のチップ搭載領域上に、第２接着材を介してそれぞれ搭載する工程；
（ｄ）前記（ｃ）工程の後、前記複数の半導体チップの前記複数のパッドと前記配線基板の前記複数の端子とを、複数の導電性部材を介してそれぞれ電気的に接続する工程；
（ｅ）前記（ｄ）工程の後、前記複数の半導体チップ、前記複数の導電性部材、及び前記配線基板の前記上面を樹脂で封止する工程；
（ｆ）前記（ｅ）工程の後、前記配線基板から前記支持用平板及び前記接着材を剥離する工程；
（ｇ）前記（ｆ）工程の後、前記配線基板の前記複数のランドのそれぞれに外部装置接続用端子を形成する工程；
（ｈ）前記（ｇ）工程の後、前記配線基板を切断分離する工程；
ここで、
前記（ｅ）工程、前記（ｆ）工程、及び前記（ｇ）工程では、熱を加えており、
前記配線基板の線膨張係数は、前記半導体チップの線膨張係数とは異なる。
【０００７】
このように、金属やガラス等の支持用平板上に配線基板（キャリア材）を接着して固定することにより、前記配線基板（キャリア材）の平担性を向上させて組み立てを行うので、組み立てによる不良が低減する。これにより半導体装置もしくは半導体モジュールの信頼が向上する。
【０００８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【０００９】
【発明の実施の形態】
（実施例１）
図１は、本発明による実施例１のＢＧＡ型半導体装置の製造方法の全工程（プロセス）の概要手順を示すフローチャート、図２〜図１０は図１に示すＢＧＡ型半導体装置の製造方法の各工程を説明するための図である。
本実施例１のＢＧＡ型半導体装置の製造方法を図１に沿って説明する。
【００１０】
まず、図２及び図３に示すように、ガラス又は金属材からなる支持用平板１上に両面接着フィルム（接着力が強くかつ剥離が容易な接着テープ材）３を載置し、その上に配線基板（キャリア材）２を載置した後、それらを熱圧着する（ステップＳ１）。前記両面接着フィルム（接着力が強くかつ剥離が容易な接着材）３としては、例えば、熱硬化性樹脂フィルム、ダイシングテープ（薄いテープの両面に有機接着剤を塗布したもの）等を用いる。
【００１１】
前記配線基板２は、例えば、図２及び図３に示すような多数個取りの１枚の薄い配線基板を用いる。前記配線基板２は、図２に示すように、半導体チップ搭載用領域２Ａがアレイ状に設けられ、それぞれ１個の領域２Ａには半導体装置１個分に対応する配線があらかじめ設けられている。また、図４及び図５に示すように、支持用平板１上に多数の配線基板２をアレイ状に接着してもよい。この場合においても、前記配線基板２にはそれぞれ１個の半導体装置に対応する配線があらかじめ設けられている。
【００１２】
次に、図６に示すように、前記配線基板２の各半導体チップ搭載用領域２Ａ上にペースト（図示していない）により半導体チップ４を接着固定する（ステップＳ２）。前記半導体チップ４の外部端子（パッド）と配線端子とを金ボンディングワイヤ５で電気的に接続する（ステップＳ３）。前記図４及び図５に示すように多数の配線基板２を接着した場合は、この各配線基板２上にペーストにより半導体チップ４を接着する。
【００１３】
次に、図７に示すように、前記半導体チップ４、金ボンディングワイヤ５、及び前記接続部分を樹脂等のレジン６でモールド封止する（ステップＳ４）。
次に、図８に示すように、前記支持用平板１から両面接着フィルム（接着力が強くかつ剥離が容易な接着材）３をはがして配線基板２を剥離する（ステップＳ５）。この剥離された配線基板２の裏面の各半導体装置に対応する位置に、図１０（ｂ）に示すように、ランド（図示せず）と金属ボール等からなる外部装置接続用端子７を形成する（ステップＳ６）。この状態で配線基板２上の各半導体素子を含む装置を、図９に示す破線に沿ってダイシングし、それぞれ個々の半導体装置に分離する（ステップＳ７）ことにより、図１０（ａ図は平面図、ｂ図は側面図）に示すような各半導体装置が得られる。
【００１４】
以上説明したように、本実施例１によれば、前記配線基板（キャリア材）２の平担性を向上させて組み立てを行うので、組み立てによる不良を低減することができる。これにより半導体装置の信頼を向上することができる。
【００１５】
（実施例２）
図１１は、本発明の実施例２のＢＧＡ型半導体モジュールの製造方法の工程を説明するための平面図であり、図１２は図１１の側面図である。
本実施例２のＢＧＡ型半導体装置の製造方法は、図１１及び図１２に示すように、前記実施例１の半導体チップの代りに半導体モジュールチップとしたものであり、図４及び図５に示すように、支持用平板１上に多数の半導体モジュールの配線基板（キャリア材）２’をアレイ状に接着したものである。配線基板２’は配線基板２を小片化したものである。
【００１６】
本実施例２の製造工程は、前記実施例１と同様であり、前記実施例１と同様の作用効果を奏する。すなわち、前記配線基板（キャリア材）２’の平担性を向上させて組み立てを行うので、組み立てによる不良を低減することができ、かつ、半導体モジュールの信頼を向上することができる。
【００１７】
さらに、小片化された配線基板（キャリア材）２’の良品のみを支持用平板１に接着することにより、その後の半導体チップ接着、ワイヤボンディング、樹脂封止等の組立の工程能力低下を生ずることがなく、コストアップ防止となる。
【００１８】
なお、前記実施例では、ＢＧＡ型半導体装置及びＢＧＡ型半導体モジュールを例として説明したが、本発明は、ＬＧＡ型半導体装置及びＬＧＡ型半導体モジュールに適用できる。ＬＧＡ型は、前記薄い配線基板２，２’の外部装置接続用端子がランドからなり、金属ボールを有しないものである点がＢＧＡ型と異なる。すなわち、ＢＧＡ型パッケージ用端子と、ＬＧＡ型パッケージ用端子の違いだけであって、半導体装置及び半導体モジュールの製造工程はほとんど同じである。
【００１９】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明によれば、金属やガラス等の基板上に配線基板（キャリア材）を接着して固定することにより、前記配線基板（キャリア材）の平担性を向上させて組み立てを行うので、組み立てによる不良を低減することができる。これにより半導体装置もしくは半導体モジュールの信頼を向上することができる。
【図面の簡単な説明】
【図１】本発明による実施例１のＢＧＡ型半導体装置の製造方法の工程（プロセス）の概要手順を示すフローチャートである。
【図２】本実施例１のＢＧＡ型半導体装置の製造方法のステップＳ１の工程を説明するための平面図である。
【図３】図２の側面図である。
【図４】本実施例１のＢＧＡ型半導体装置の製造方法のステップＳ１の変形例の工程を説明するための平面図である。
【図５】図４の側面図である。
【図６】本実施例１のＢＧＡ型半導体装置の製造方法のステップＳ２、Ｓ３の工程を説明するための平面図である。
【図７】本実施例１のＢＧＡ型半導体装置の製造方法のステップＳ４の工程を説明するための平面図である。
【図８】本実施例１のＢＧＡ型半導体装置の製造方法のステップＳ５の工程を説明するための平面図である。
【図９】本実施例１のＢＧＡ型半導体装置の製造方法のステップＳ７の工程を説明するための平面図である。
【図１０】本実施例１のＢＧＡ型半導体装置の完成装置を示す図である。
【図１１】本実施例２のＢＧＡ型半導体モジュールの製造方法の工程を説明するための平面図である。
【図１２】図１１の側面図である。
【符号の説明】
１…支持用平板 ２、２’…配線基板（キャリア材）
２Ａ…半導体チップ搭載領域 ３…両面接着フィルム
４…半導体チップ ５…金ボンディングワイヤ
６…レジン ７…外部装置接続用端子

Claims (6)

1. （ａ）表面を有し、かつガラス又は金属材からなる支持用平板を準備する工程と、
   （ｂ）複数の端子を有するチップ搭載領域が複数設けられた上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有する配線基板を準備する工程と、
   （ｃ）複数のパッドが形成された主面、及び前記主面とは反対側に位置する裏面を有する半導体チップを複数準備する工程と、
   （ｄ）前記配線基板の前記下面が前記支持用平板の前記表面と対向するように、第１接着材を介して前記支持用平板の前記表面上に前記配線基板を載置する工程と、
   （ｅ）前記（ｄ）工程の後、前記複数の半導体チップを前記配線基板の前記複数のチップ搭載領域上に、第２接着材を介してそれぞれ搭載する工程と、
   （ｆ）前記（ｅ）工程の後、前記複数の半導体チップの前記複数のパッドと前記配線基板の前記複数の端子とを、複数の導電性部材を介してそれぞれ電気的に接続する工程と、
   （ｇ）前記（ｆ）工程の後、前記複数の半導体チップ、前記複数の導電性部材、及び前記配線基板の前記上面を樹脂で封止する工程と、
   （ｈ）前記（ｇ）工程の後、前記配線基板から前記支持用平板及び前記第１接着材を剥離する工程と、
   （ｉ）前記（ｈ）工程の後、前記配線基板の前記複数のランドのそれぞれに外部装置接続用端子を形成する工程と、
   （ｊ）前記（ｉ）工程の後、前記配線基板を切断分離する工程と、
   を有し、
   前記（ｅ）工程、前記（ｆ）工程、及び前記（ｇ）工程では、熱を加えており、
   前記配線基板の線膨張係数は、前記半導体チップの線膨張係数とは異なることを特徴とする半導体装置の製造方法。
2. 前記（ｂ）工程において、前記配線基板の前記上面は、平面形状が四角形から成り、かつ前記複数の端子を有する前記チップ搭載領域がアレイ状に複数設けられていることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記（ｄ）工程において、前記第１接着材は、両面接着フィルムであることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記両面接着フィルムは、熱硬化性の樹脂フィルムであることを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記導電性部材は、金ボンディングワイヤであることを特徴とする請求項１に記載の半導体装置の製造方法。
6. （ａ）複数の端子を有するチップ搭載領域が複数設けられた上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有し、前記下面が、ガラス又は金属材からなる支持用平板の表面と対向するように、第１接着材を介して前記支持用平板の前記表面上に載置された配線基板を準備する工程と、
   （ｂ）複数のパッドが形成された主面、及び前記主面とは反対側に位置する裏面を有する半導体チップを複数準備する工程と、
   （ｃ）前記（ｂ）工程の後、前記複数の半導体チップを前記配線基板の前記複数のチップ搭載領域上に、第２接着材を介してそれぞれ搭載する工程と、
   （ｄ）前記（ｃ）工程の後、前記複数の半導体チップの前記複数のパッドと前記配線基板の前記複数の端子とを、複数の導電性部材を介してそれぞれ電気的に接続する工程と、
   （ｅ）前記（ｄ）工程の後、前記複数の半導体チップ、前記複数の導電性部材、及び前記配線基板の前記上面を樹脂で封止する工程と、
   （ｆ）前記（ｅ）工程の後、前記配線基板から前記支持用平板及び前記接着材を剥離する工程と、
   （ｇ）前記（ｆ）工程の後、前記配線基板の前記複数のランドのそれぞれに外部装置接続用端子を形成する工程と、
   （ｈ）前記（ｇ）工程の後、前記配線基板を切断分離する工程と、
   を有し、
   前記（ｃ）工程、前記（ｄ）工程、及び前記（ｅ）工程では、熱を加えており、
   前記配線基板の線膨張係数は、前記半導体チップの線膨張係数とは異なることを特徴とする半導体装置の製造方法。

Images