JP4485210B2 - 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 - Google Patents

Description

本発明は、広く、集積回路（ＩＣ）や半導体デバイスの製造方法、及び結果として得られる構造（物）に関する。より詳細には、本発明は、ＩＣや半導体デバイスのパッケージングに関する。さらに詳細には、本発明は、ドレーン／ソース抵抗が低く、設置面積が小さく、薄型で、優れた（低い）パッケージ・インダクタンス、優れた熱特性を有し、製造工程を簡略化できる、パッケージされた集積回路（パッケージ集積回路）に関する。

半導体製造においては、ウエハ上に数百もの個々のＩＣ（半導体とも呼ばれる）チップを形成する。これらの個々のチップは、それからテスト（検査）され、組み立てられ、それらのさまざまな用途のためにパッケージされる。このパッケージング・ステップは、コスト及び信頼性に関する重要なステップとなり得る。個々のＩＣチップは、外部回路に通じるリードに適切に接続されなければならず、より大きな回路や電気システムにおいて使い易い方法でパッケージされなければならない。

パッケージングに先立って、多数のＩＣチップを含んでいるウエハは、チップから離れた（ウエハの）側面から薄層化される。次に、ウエハは、粘着テープに取り付けられ、通常はダイシング・ソーを用いて個々のチップに切り分けられる。次に、切り分けられたチップは、金属製のリードフレーム上又は絶縁基板の金属領域上に取り付けられる（マウントされる）。この工程において、金属（例えば、金、金属接点の改良のためにゲルマニウム（Ｇｅ）又は他の要素と結合されている場合もある）の薄層が、チップの下側面（底面）と金属製のリードフレーム／絶縁基板との間に配置される。次に、チップを基板にしっかりと保持する合金結合（ボンディング）を形成するために、熱（及び任意にわずかな圧力）が加えられる場合もある。

一旦、チップがこの工程によってマウントされると、次に、チップはリードフレームにワイヤ接続（ワイヤーボンディング）される。このワイヤーボンディングは、一般に、相互接続するワイヤをＩＣチップ上のさまざまなコンタクト・パッドからリードフレーム上の対応する（リード）ポストに取り付けることによって実行される。個々のワイヤをチップ上のそれぞれのパッドに接続するのに要する時間は、同時ボンディング、すなわち、フリップチップ法を利用するいくつかの方法によって克服できる（短縮できる）。この方法では、チップがウエハから切り離される前に、比較的厚い金属製バンプがコンタクト・パッド上に設置される。適合する金属パターンもまた基板上に設けられる。ウエハから切り離された後、各チップは、裏返しにされ、バンプが基板上の金属パターンに適切に位置合わせされる。次に、超音波接合（ultrasonic bonding）又は半田合金が、各バンプを対応する基板上の金属パターンへと取り付けるのを補助する。

結果として得られるデバイスは、その対象とする用途の環境からデバイスを保護できる種々の適切な媒介物でパッケージされる。このことは、ほとんどの場合において、デバイスが湿度、汚染又は腐食等されないようになっていることを意味する。このような保護に用いられるパッケージングとしては、セラミック又はプラスチック等による封止がある。プラスチック・パッケージでは、チップが、樹脂材料、一般にはエポキシ系樹脂で封止される。

図４及び図５は、一般的なプラスチック・パッケージがなされたＩＣチップを示しており、このＩＣチップは、ソース２０１、ゲート２０２及びドレーン２０３を有している。チップ／ダイ２０６は、リードフレームの中央の支持部２０７に取り付けられている。エッチングにより、又は薄い金属（例えば、鉄−ニッケル又は銅合金）がスタンプされて（打ち抜かれて）形成されるリードフレームは、外部リード２０５を含んでおり、一般に金細線であるボンドワイヤ２０４によって（チップ／ダイ２０６と）相互接続される。封止２０８は、ほとんどの場合、チップを覆うと同時にパッケージの外形を形成するために、エポキシ系樹脂を用いた成形（モールディング）工程によって実行される。リードフレームの外側の部分は、図４，５に示されるように、ガルウィング・リード又はＪリードとして形成されるようにしてもよい。

しかしながら、このような従来のデバイスはいくつかの問題を抱えている。すなわち、このようなデバイスでは、ドレーン／ソース抵抗（ＲＤＳ（ｏｎ））が比較的高く、設置面積が大きく、厚さがあり、パッケージ・インダクタンスが大きく、熱特性が非効率的であり、また、多くの場合、複雑な製造工程を必要する、という点である。

本発明は、集積回路（ＩＣ）チップのパッケージ・システム及びこのようなパッケージ・システムを構成する方法を提供する。この方法は、ＩＣチップを、チップのソース／ゲート側のみにあらかじめ形成されたガルウィング・リードを有するリードフレーム上に接続するために、ソルダボール（半田ボール）フリップチップ法を用いる。封止工程では、Ｂｏｓｃｈｍａｎ社のモールディング技術（boschman molding technique）が用いられ、回路基板に直接接続するためにランドとダイの下側（底面）を露出させたままとする。
結果として得られるパッケージＩＣチップは、半田ボールによってリードフレームに直接接続されるチップのソース及びゲートを有する。また、チップのドレーンは、チップのドレーン側からのリードを必要とすることなく、回路基板上に直接マウントされる（取り付けられる）。

本発明の以下の説明は、図１、図２Ａ−２Ｃ、図３Ａ−３Ｂ及び図４−５を考慮して理解され得る。また、図１、図２Ａ−２Ｃ、図３Ａ−３Ｂ及び図４−５は、本発明の特定の態様を例示するとともに、本明細書の一部でもある。図は、以下の説明とともに、本発明の本質を示し、説明するものである。
以下の説明は、本発明の完全な理解を提供するために具体的で詳細な記述を提供する。しかしながら、当業者であれば、本発明が、これらの具体的で詳細な記述を用いることなく実施され得るものであることを理解するであろう。実際に、本発明は、例示された方法や結果として得られる製品を改変等することによって実施することができ、当業界において、従来から用いられている装置や技術と併せて用いることができる。実際に、以下に簡単に記載されているように、本発明は、まさにＩＣ以外の電子デバイス用のパッケージ・システムに適用することもできる。

本発明に係るパッケージＩＣは、いくつかの特徴を有する。第１に、半田ボール（ソルダボール）によってリードフレームに直接接続されるＩＣチップのソースを有している。第２に、リード及びＩＣチップの下側（底面）が封止されない。第３に、ＩＣのドレーンが、ＩＣのドレーン側からのリードを必要とすることなく、回路基板に直接マウントされている（取り付けられる）。

このようなパッケージＩＣを形成するいかなる方法も本発明において使用し得る。本発明の一態様においては、以下に記載する方法がこのようなパッケージＩＣチップを形成するために用いられる。すなわち、最初に、さまざまなＩＣチップはウエハ上にまず製造され、ウエハから切り離され、それからテストされる。次に、当技術分野において従来から知られているように、個々のＩＣチップがダイに接続（ボンディング）される（そして、接続されたチップ及びダイが、これから先はダイ１０と称される）。製造工程では、図１に示されるように、ＩＣチップは、チップの内部回路が、パッケージＩＣチップが使用される電子機器の外部回路と通信するための一列に並んだＩ／Ｏポイント（入出力部）１１を有して製造される。この配列・配置は、ＩＣチップを製造するときに、当技術分野において周知の工程を用いてなされる。

チップは、また、一般的にアルミニウム（ＡＬ）製の複数の金属パッド２０を含んで製造される。これらのパッド２０は、当技術分野における周知の工程によって、それぞれＩ／Ｏポイント１１上（を覆うよう）に形成される。これらの金属パッド２０は、テストパッド、バンプパッド又はその双方としての役目を果たすことができる。次に、ダイ１０は、当技術分野において周知のフリップチップ（Flip-chip）技術によってリードフレームに接続され、図２Ｂ及び図２Ｃに示される工程を含んでいる。図２Ｂに詳細に示されるように、バンプ工程（バンピング・プロセス）は、まず、半導体ダイ１０上の各金属パッド２０上に、半田バンプ４０を形成するために実行される。半田バンプ４０は、当技術分野において周知の半田可能ないかなる金属でできていてもよく、半田バンプ４０を形成する工程は、当技術分野において周知のようにして実行できる。

結果として得られるバンプ構造（物）は、図２Ｂに示すように、半導体ダイ１０上（を覆うよう）に形成される。次に、このバンプ構造は、半導体ダイ１０を、本発明の一態様においてはリードフレーム３０である基材に接続するために用いられる。リードフレームは、ダイを支持するとともに、Ｉ／Ｏ相互接続方式（システム）の基本部分としての役目を果たしており、また、ダイから発生する熱の大部分を分散するための、熱導電性パスをも提供する。このボンディング工程（ボンディング・プロセス）は、バンプ４０（これは、すでにダイ１０に取り付けられている）がリードフレーム３０に取り付けられるように、リードフレーム３０の所望の位置上にバンプ４０とともにダイ１０を配列し、次に、ダイ１０及びリードフレーム３０を加熱下で一緒に押圧（プレス）することによって実行される。

ボンディング工程の前に、リードフレーム３０は、スタンピング（打ち抜き）又はマスクエッチングによって製造される。リードフレームは、中央に位置し、チップ１０を含んでいるダイが接続される支持部（ダイパッド）及びそこから延びるリード３５のネットワークからなる相互接続される金属パターンを特徴とする。ダムバー（dam bar）として作用する金属細長片（図示省略）は、完成したパッケージ・アセンブリの端部のちょうど外側でリードの間に位置する。封止工程において、これらのダムバーは、封止剤が型から漏出したり、リード上の流れたりして、後でリード整列や整形動作に悪影響を及ぼすことを防止するのに役立つ。処理及び操作の間、機械的な損傷からリードを保護するために、補助（追加）バー（図示省略）がリードチップの間に配置されるようにしてもよい。リードフレームは、周知のガルウィング形状に製造される。

「フリップチップ」技術を実行した後に、結果として得られる構造（物）が図２Ｃに示されている。次に、この構造（物）が封止される。この封止は、図３Ａ及び図３Ｂに示される構造を得る、いかなる周知の封止工程によって実現されてもよい。例えば、このような封止工程には、プレモールド方式、ポストモールド方式又はｂｏｓｃｈｍａｎ社のモールド処理（boschman molding process）が含まれる。プレモールド方式では、プラスチック・ベース（基部）がまず成形され、次に、ダイがその上に置かれ、所望のＩ／Ｏ構成に接続される。そして最後に、別体のプラスチック蓋（あるいは、上部）がベース（基部）に接合される。ポストモールド方式では、ダイが取り付けられたリードフレームが数個取り金型の固定部に装着され、たった一回の成形プロセスを用いて成形樹脂材料で封止される。

本発明の一態様においては、封止工程にて、ｂｏｓｃｈｍａｎ社のモールディング技術（boschman molding technique）が用いられる。この技術においては、封止処理の前に、フィルムがダイ１０の裏面（又は裏側３７）に取り付けられる。この裏面は、ドレーンを含み、リードフレームのリード側と対応する側のダイ１０の面である。フィルムは、型の底部にシート状のフィルムを並べることによって、ダイに取り付けられる。次に、構造（物）が型の中に置かれて封止剤が型の中に送り込まれる。ラミネート・ツール（積層部材）は、フィルム上のリードフレームへのラミネートを行うため、ダムバー又はリードフレームの表面上（表面を覆うよう）に配置される。型が閉じられ、封止剤は封止部４５を形成するために硬化される。成形後の構造物は取り外され、それから、図３Ａ及び図３Ｂに示す構造を得るために、フィルムが封止後にはがされる。この工程を用いることにより、結果として得られる構造（物）は、粘着性のある残留物なしで製造され得る。

成形作業によって類似するデバイスを製造する場合において、ある不利益が生じたことがよく認識される。封止及びその次の過剰な封止剤除去を行う期間において、封止剤は、ダイ及びダイボンドの両方を取り囲むが、それと同時に、ダイが載っている基材の表面に沿って延びる。「モールド・ブリード（いわゆるバリ）」と呼ばれることもある過剰な封止剤（すなわち、ダイ及びダイボンドを取り囲むのに必要以上の封止剤）は、次の工程で除去されなければならない。

このモールド・ブリードを除去する１つの方法としては、単純な機械的な剥離動作があった。しかしながら、過剰な封止剤が基材表面から剥離するときに、モールド・ブリードのいくつかは基材表面に接着しており、基材をねじったり、基材表面を破ったり／裂いたりしてしまうことがあった。パッケージチップに対するこの損傷は、表面的（すなわち、基材表面に付着すること等）及び／又は機能的（すなわち、基材を折ること、基材表面の電気導電経路を破損すること、基材表面のソルダマスクを引き剥がして、例えば、銅を露出させてしまうこと、及び／又は、封止剤と基材表面との間のシールを弱めるか又は壊すこと等）なものになり得る。しかし、上記したモールディング技術を用いることにより、このモールド・ブリード（及びこれを除去することでの損傷）を回避することが可能となる。封止された後に、得られた本発明に係るパッケージチップが、図３Ａ及び図３Ｂに示されている。図に示されるように、パッケージＩＣ５は、露出したランド及びダイ下（底）面２２を含んでいる。これらの表面は、パッケージＩＣチップを、パッケージＩＣチップ５が使用される電気デバイス又はシステムの回路基板に直接接続する（又は実装する）ために使用される。

パッケージチップＩＣを、パッケージチップの露出された部分と回路基板との間で直接接続する電子機器（装置）の回路基板に実装するいかなる方法も、本発明において用いることができる。

次に、半田１２０をその融点に加熱することにより、半田リフロー工程が実行される。この加熱プロセスは、半田ボール１２０を溶かし、基板側ボンドパッド１１１上で半田をリフローさせる。このプロセスにおいて、半田ボール１２０は、パッケージ側ボンドパッド１０１と基板側ボンドパッド１１１との双方に溶けて付着し、これにより、パッケージ（ＩＣ）１００を回路基板１１０に接着（結合）する。

本発明に係るパッケージチップは、当技術分野における他の周知のパッケージチップに対していくつかの利点を有する。まず、本発明に係るパッケージチップは、ドレーン／ソース抵抗が比較的低い。本発明に係るパッケージチップにおいて、ソースは、半田ボールによって、リードフレームに直接接続される。そして、ドレーン及びリードフレームのリードは、封止剤を介在することなく、回路基板に直接マウントされるので、電気抵抗経路が短く形成されるだけである。

２つ目の利点は、本発明の係るパッケージチップは設置面積が小さく薄型である、ということである。本発明に係るパッケージチップでは、リードがパッケージのドレーン側には設けられていない。その上、ゲート及びドレーンは、フレームの直接接続されており、これにより、リードをダイの端部により近い位置に配置することができる。さらに、本発明に係るパッケージチップは、成形されたパッケージの底面への封止剤を必要としない（すなわち、ダイを露出させている）。

３つ目の利点は、本発明に係るパッケージチップではパッケージ（の）インダクタンスが改善される、ということである。この利点は、本発明に係るパッケージチップの２つの特徴により存在する。その１つは金線を使用しないようにしたことであり、もう１つはゲート及びソースピンがリードフレームに直接接続するようにしたことである。

４つ目の利点は、本発明に係るパッケージチップでは熱特性をより効率的なものにできる、ということである。本発明に係るパッケージチップのドレーンは、封止剤なして、ダイの裏側から回路基板へと直接マウントされる。このため、その動作中にチップから発生する熱がすみやかに回路基板へと分散される。

最後に挙げる利点は、本発明に係るパッケージチップでは以下の理由によって製造工程をより簡略化できる、ということである。すなわち、第１に、フリップチップ技術が退屈で時間のかかるワイヤー・ボンディグの代わりに用いられている。第２に、それは、ダイの裏側が露出したパッケージの下（底）側に、薄く重ねられた下（底）部モールド上に並べたシートを用いるマップモールドで成形されるので、モールド・ブリードがほとんど発生しない。最後に、その後の処理が使用されることにより、所望のパッケージサイズに切断され及び／又は１つ１つに分離され得る（ダイシングされ得る）。

本発明の好ましい実施形態を記載してきたが、添付の特許請求の範囲によって定義される発明は、その精神と範囲を逸脱することなく、その多くの外観上の変更が可能であるので、上述の記載において説明される個々の詳細によって限定されるものでないことが理解される。

本発明の一態様において用いるＩＣチップを示す図である。 本発明の一態様における、ＩＣチップのパッケージング方法の一部を説明する図である。 本発明の一態様におけるパッケージＩＣチップを示す図である。 従来のパッケージＩＣチップを示す図である。 同じく従来のパッケージＩＣチップを示す図である。

符号の説明

１０ …ダイ
１１ …Ｉ／Ｏポイント（入出力部）
２０ …金属パッド
３０ …リードフレーム
４０ …バンプ
１００…パッケージチップ
１０１、１１１…ボンドパッド
１１０…回路基板
１２０…半田（ボール）

Claims (26)

1. 半導体ダイと、
   支持部及びそこから延びるリードを有し、前記支持部に前記半導体ダイが取り付けられたリードフレームと、
   を含んで構成され、
   前記半導体ダイ及び前記リードフレームは、前記半導体ダイの底面及び前記リードの先端側の底面を除き、封止剤によって封止され、
   前記半導体ダイの底面及び前記リードの先端側の底面が露出しており、
   前記半導体ダイは、半田ボールによって前記リードフレームに接続されることを特徴とする半導体デバイス。
2. 前記半導体ダイの底面及び前記リードの先端側の底面は、前記封止剤により形成される封止部の底面に露出していることを特徴とする請求項１記載の半導体デバイス。
3. 封止されていない前記リードの先端側の底面及び封止されていない前記半導体ダイの底面の少なくとも一方が、回路基板に取り付けられることを特徴とする請求項１記載の半導体デバイス。
4. 前記回路基板に取り付けられる前記半導体ダイの底面は、ドレーンを含んで構成されることを特徴とする請求項３に記載の半導体デバイス。
5. 前記リードフレームが取り付けられる前記半導体ダイの部分は、ソース及びゲートを含んで構成されることを特徴とする請求項３記載の半導体デバイス。
6. ドレーン側にリードを有しないことを特徴とする請求項１記載の半導体デバイス。
7. 前記リードフレームにおけるリードは、ガルウィング・リードであることを特徴とする請求項１記載の半導体デバイス。
8. ソース及びドレーンを有する半導体ダイと、
   支持部及びそこから延びるリードを有し、前記支持部に前記半導体ダイが取り付けられたリードフレームと、
   を含んで構成され、
   前記リードフレームは、前記半導体ダイのドレーン側にリードを有しないものであり、
   前記半導体ダイ及び前記リードフレームは、前記半導体ダイの底面及び前記リードの先端側の底面を除き、封止剤によって封止され、
   前記半導体ダイの底面及び前記リードの先端側の底面が露出していることを特徴とする半導体デバイス。
9. 前記半導体ダイの底面及び前記リードの先端側の底面とは、前記封止剤により形成される封止部の底面に露出していることを特徴とする請求項８記載の半導体デバイス。
10. 封止されていない前記リードの先端側の底面及び封止されていない前記半導体ダイの底面は、回路基板に取り付けられることを特徴とする請求項８記載の半導体デバイス。
11. 前記半導体ダイは、半田ボールによって前記リードフレームに接続されることを特徴とする請求項８記載の半導体デバイス。
12. 前記回路基板に取り付けられる前記半導体ダイの底面は、前記ドレーンを含んで構成されることを特徴とする請求項１０記載の半導体デバイス。
13. 前記リードフレームが取り付けられる前記半導体ダイの部分は、前記ソースを含んで構成されることを特徴とする請求項１０記載の半導体デバイス。
14. 半導体デバイスを含んだ電子機器であって、
    前記半導体デバイスは、
    ソース及びドレーンを有する半導体ダイと、
    支持部及びそこから延びるリードを有し、前記支持部に前記半導体ダイが取り付けられたリードフレームと、
    を含んで構成され、
    前記リードフレームは、前記半導体ダイのドレーン側にリードを有しないものであり、
    前記半導体ダイ及び前記リードフレームは、前記半導体ダイの底面及び前記リードの先端側の底面を除き、封止剤によって封止され、
    前記半導体ダイの底面及び前記リードの先端側の底面が露出していることを特徴とする電子機器。
15. 半導体ダイを供給すること、
    支持部及びそこから延びるリードを有するリードフレームの前記支持部に前記半導体ダイを取り付けること、
    前記半導体ダイ及び前記リードフレームを、前記半導体ダイの底面及び前記リードの先端側の底面を除き、封止剤によって封止すること、
    を含み、
    前記半導体ダイの底面及び前記リードの先端側の底面が露出し、
    前記半導体ダイは、半田ボールによって前記リードフレームに接続されることを特徴とする半導体デバイスの製造方法。
16. 前記半導体ダイの底面及び前記リードの先端側の底面は、前記封止剤により形成される封止部の底面に露出していることを特徴とする請求項１５記載の半導体デバイスの製造方法。
17. 封止されていない前記リードの先端側の底面及び封止されていない前記半導体ダイの底面の少なくとも一方を回路基板に取り付けること、を更に含むことを特徴とする請求項１５記載の半導体デバイスの製造方法。
18. 前記回路基板に取り付けられる前記半導体ダイの底面は、ドレーンを含んで構成されることを特徴とする請求項１７記載の半導体デバイスの製造方法。
19. 前記リードフレームに取り付けられる前記半導体ダイの部分は、ソース及びゲートを含んで構成されることを特徴とする請求項１７記載の半導体デバイスの製造方法。
20. ドレーン側にリードを有しないことを特徴とする請求項１５記載の半導体デバイスの製造方法。
21. ソース及びドレーンを有する半導体ダイを提供すること、
    支持部及びそこから延びるリードを有するリードフレームの前記支持部に前記半導体ダイを取り付けること、
    前記半導体ダイ及び前記リードフレームを、前記半導体ダイの底面及び前記リードの先端側の底面を除き、封止剤によって封止すること、
    を含み、
    前記リードフレームは、前記半導体ダイのドレーン側にリードを有しないものであり、
    前記半導体ダイの底面及び前記リードの先端側の底面が露出していることを特徴とする半導体デバイスの製造方法。
22. 前記半導体ダイの底面及び前記リードの先端側の底面は、前記封止剤により形成される封止部の底面に露出していることを特徴とする請求項２１記載の半導体デバイスの製造方法。
23. 封止されていない前記リードの先端側の底面及び前記半導体ダイの底面を回路基板に取り付けること、を更に含む請求項２１記載の半導体デバイスの製造方法。
24. 前記半導体ダイは、半田ボールによって前記リードフレームに接続されることを特徴とする請求項２１記載の半導体デバイスの製造方法。
25. 前記回路基板に取り付けられる前記半導体ダイの底面は、前記ドレーンを含んで構成され、前記リードフレームが取り付けられる前記半導体ダイの部分は、前記ソース及ゲートを含んで構成されることを特徴とする請求項２３記載の半導体デバイスの製造方法。
26. ソース及びゲートを有する半導体ダイと、支持部及びそこから延びるリードを有し前記支持部に前記半導体ダイが取り付けられたリードフレームとを含み、前記リードフレームが前記半導体ダイのドレーン側にリードを有しないと共に、前記半導体ダイ及び前記リードフレームが、前記半導体ダイの底面及び前記リードの先端側の底面を除き、封止剤によって封止され、前記半導体の底面及び前記リードの先端側の底面が露出している半導体デバイスを提供すること、
    前記半導体デバイスを、その封止されていない部分を使用して電子機器の部品に取り付けること、
    を含むことを特徴とするパッケージ半導体デバイスを含んだ電子機器の製造方法。

Images