KR100246366B1 - 에리어 어레이형 반도체 패키지 및 그 제조방법 - Google Patents
에리어 어레이형 반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100246366B1 KR100246366B1 KR1019970065912A KR19970065912A KR100246366B1 KR 100246366 B1 KR100246366 B1 KR 100246366B1 KR 1019970065912 A KR1019970065912 A KR 1019970065912A KR 19970065912 A KR19970065912 A KR 19970065912A KR 100246366 B1 KR100246366 B1 KR 100246366B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- semiconductor package
- lead frame
- area array
- die paddle
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
본 발명은 에리어 어레이형 반도체 패키지에 관한 것으로, 이와같은 다이패들과 그의 단부에 일정간격으로 형성된 다수개의 리드를 포함하는 리드프레임과; 상기 리드프레임의 다이패들상에 부착된 상면에 다수개의 본딩패드를 가진 반도체 칩과; 상기 반도체 칩의 각 본딩패드상에 형성된 범프와; 상기 범핑된 반도체 칩을 포함한 상기 리드프레임상의 일정면적을 밀봉한 몰딩수지로 구성되고, 리드프레임이 열을 방출시키는 히트싱크와 동일한 기능을 함으로서 고열을 방출하는 고성능 반도체 칩의 패키징에 적합하고, 외부출력단자로서 사용하는 범프가 종래의 와이어의 역할을 수행함으로서 와이어가 차지했던 공간만큼 반도체 패키지의 크기를 경박단소화시킬 수 있고, 반도체 소자의 회로설계시 본딩패드의 설계가 용이해지며, 반도체 패키지의 전기적 특성 또한 향상되어지는 효과가 있다.
Description
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 특히 반도체 칩이 부착되는 리드프레임을 열을 방출하는 히트싱크로서 기능하도록 한 에리어 어레이형(Area array type) 반도체 패키지에 관한 것이다
일반적으로 비지에이(BGA:Ball Grid Array) 반도체 패키지는 주어진 면적에서 다핀화를 실현할 수 있고, 외부단자의 길이가 짧아서 외부충격으로부터 휨발생이 방지되며, 전기적인 신호 전달의 용이함과 아울러 마더보드(mother boark)에 패키지를 실장시, 로(furnace)에서 일시에 리플로우(reflow)시켜서 실장(mounting)함으로서 시간이 절감되어 널리 사용되어져 왔다.
이와같은 종래 비지에이 패키지에 대해 설명하면 다음과 같다.
도 1은 종래 비지에이 반도체 패키지의 종단면도로서, 이에 도시된 바와 같이, 다수개의 메탈패턴(미도시)이 형성된 인쇄회로기판(Printed Circuit Board : 이하 PCB라 한다.)(1)과, 상기 PCB상(1)에 접착제(1a)를 매개로 부착된 다수 개의 본딩패드(미도시)가 형성된 반도체 칩(2)과, 상기 본딩패드들과 상기 메탈패턴을 각각 전기적으로 연결하기 위한 금속와이어(3)와, 상기 반도체 칩(2)과 금속와이어(3)를 포함하는 상기 PCB(1)상의 일정면적을 밀봉한 몰딩수지(4)와, 상기 PCB(1)의 하면상에 부착된 외부단자인 솔더볼(5)로 구성된다.
상기 메탈패턴은 상기 PCB(1)의 상하면에 노출되도록 형성되고, 또한 상기 PCB(1)의 상,하부를 전기적으로 연결하는 전기적 통로가 된다.
도 2는 종래 비지에이 반도체 패키지의 제조방법을 설명하기 위한 공정 플로우차트(flw chart)로서, 이에 도시된 바와 같이, 웨이퍼(wafer)내에 형성된 복수의 반도체 소자를 개개의 반도체 칩으로 분리하는 소잉(sawing)공정과, 상기 개개로 분리된 반도체 칩(chip)들을 PCB상에 각각 부착시키는 다이본딩(die bonding)공정과, 상기 각 반도체 칩의 본딩패드들과 PCB의 메탈패턴간을 복수의 와이어로 연결하는 와이어본딩(wire bonding)공정과, 상기 반도체 칩과 와이어를 포함한 PCB상의 일정면적을 몰딩수지로 밀봉하는 몰딩(molding)공정과, 상기 PCB의 하면상에 외부출력단자인 솔더(solder)를 형성하는 볼마운팅(ball mounting)공정과, 이렇게 패키징(packaging)된 반도체 패키지를 로(furnace)에서 리플로우하는 리플로우(reflow)공정을 포함하여 만들어지고, 이와같이 제조된 종래 비지에이 반도체 패키지는 트림공정을 거쳐 바로 마더보드에 직접 마운팅되어진다.
상기와 같이 구성된 종래 비지에이 반도체 패키지는 출력단자로 사용되는 솔더볼이 반도체 칩의 활성표면(즉, 반도체 칩의 상면)의 반대쪽에 위치하므로 반도체 칩에서 와이어를 거쳐 인쇄회로기판까지의 높이로 인해 반도체 패키지의 크기를 축소시키는데에 제한이 있다는 문제점이 있었다.
또한, 반도체 칩에서 발생하는 열의 외부 방출이 효과적이지 못하여 고성능 반도체 소자의 패키징에 적합치 않은 문제점이 있었다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위해 반도체 칩이 부착되는 일반적인 리드프레임을 열을 방출하는 히트싱크로 작용토록 함으로서 고열을 방출하는 고성능 반도체 소자의 패키징에 적합한 에리어 어레이형 반도체 패키지의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 에리어 어레이형 반도체 패키지는 다이패들과 그의 단부에 일정간격으로 형성된 다수개의 리드를 포함하는 리드프레임과; 상기 리드프레임의 다이패들상에 부착된 상면에 다수개의 본딩패드를 가진 반도체 칩과; 상기 반도체 칩의 각 본딩패드상에 형성된 범프와; 상기 범핑된 반도체 칩을 포함한 상기 리드프레임상의 일정면적을 밀봉한 몰딩수지로 구성된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 에리어 어레이형 반도체 패키지의 제조방법은 다수개의 리드를 가진 리드프레임의 다이패들상에 다수개의 본딩패드를 가진 반도체 칩을 부착하는 공정과; 상기 각 본딩패드상에 범프를 형성하는 공정과; 상기 범핑된 반도체 칩을 포함한 상기 리드프레임상의 일정면적을 몰딩수지로 몰딩하는 공정과; 상기 리드와 다이패들의 일부분을 상방 또는 하방 중 어느 하나로 절곡하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
도 1 은 종래 볼 그리드 어레이 반도체 패키지의 종단면도.
도 2 는 종래 볼 그리드 어레이의 제조방법을 설명하기 위한 공정 플로우차트.
도 3은 본 발명에 따른 리드프레임의 평면도.
도 4 는 본 발명에 따른 에리어 어레이형 반도체 패키지의 종단면도.
도 5a 내지 도 5e는 본 발명에 따른 에리어 어레이형 반도체 패키지의 제조방법을 설명하기 위한 순차적인 종단면도.
도 6 는 인쇄회로기판상에 실장된 본 발명에 따른 에리어 어레이형 반도체 패키지의 종단면도.
도 7 은 인쇄회로기판상에 실장된 본 발명에 따른 에리어 어레이형 반도체 패키지의 횡단면도.
* 도면의 주요부분에 대한 부호설명*
10 : 리드프레임 11 : 다이패들
12 : 리드 20 : 반도체 칩
30 : 접착부재 40 : 범프
50 : 몰딩수지 60 : 인쇄회로기판
70 : 언더필
이하, 본 발명에 따른 에리어 어레이형 반도체 패키지 및 그 제조방법에 대해 첨부된 도면을 참조하여 설명한다.
도 3은 본 발명에 따른 리드프레임(10)의 평면도로서, 이에 도시된 바와 같이, 반도체 칩이 놓여지는 사각형상의 다이패들(11)과, 상기 다이패들(11)의 각 단부에 일정간격으로 형성된 다수개의 리드(12)와, 상기 각 리드(12)들을 지지하는 지지부재(13)로 구성된다. 상기 리드프레임(10)은 구리, 구리합금, 텅스텐합금 등으로 만들어지고, 상기 지지부재(13)에는 요철 또는 홀이 형성되어 있다.
도 4은 본 발명에 따른 에리어 어레이형 반도체 패키지의 종단면도로서, 이에 도시된 바와 같이, 다수개의 리드(12)를 가진 리드프레임(10)의 다이패들(11)상에 부착된 상면에 다수개의 본딩패드(미도시)를 가진 반도체 칩(20)과; 상기 반도체 칩(20)의 각 본딩패드상에 부착된 범프(40)와; 상기 범핑된 반도체 칩(20)을 포함한 상기 리드프레임상의 일정면적을 밀봉한 몰딩수지(50)로 구성된다.
상기 반도체 칩(20)이 놓여진 부분 이외의 상기 다이패들(11) 부분은 상방으로 절곡되어 있고, 상기 각 리드(12)의 일부도 하방으로 절곡되어 있으며, 상기 리드프레임(10)의 다이패들(11) 하면과 하방으로 절곡된 상기 각 리드(12)의 하면은 동일선상에 있다.
상기 도 4의 미설명 부호 30은 열전도성 접착부재이다.
도 5a 내지 도 5d 는 본 발명에 따른 에리어 어레이형 반도체 패키지의 제조방법을 순차적으로 도시한 것으로서, 도 5a 는 평면도이고, 도 5c 내지 도 5e 는 종단면도이며, 이에 대한 상세한 설명은 다음과 같다.
먼저, 도 5a 에 도시된 바와 같이, 리드프레임(10)의 각 다이패들(11)상에 반도체 칩(20)을 열전도성 접착부재(30)를 매개로 각각 부착한다. 상기 각 반도체 칩(20)은 그 상면에 다수개의 본딩패드(미도시)가 형성되어 있다.
다음, 도 5b에 도시된 바와 같이, 상기 반도체 칩(20)의 각 본딩패드(미도시)상에 범프(40)를 형성한 다음, 상기 리드프레임(10)을 절단하여 개개로 분리한다.
다음, 도 5c 에 도시된 바와 같이, 상기 분리된 리드프레임(10)의 다이패들(11) 중 반도체 칩(20)이 차지한 이외의 부분을 상방으로 절곡하여 형성한다.
다음, 도 5d 에 도시된 바와 같이, 상기 반도체 칩(20)을 포함한 상기 리드프레임(10)상의 일정면적을 몰딩수지(50)로 몰딩한다. 이때, 상기 반도체 칩(20)의 본딩패드(미도시)상에 형성된 범프(40)는 노출된다.
마지막으로, 도 5e 에 도시된 바와 같이, 상기 리드(12)를 하방으로 절곡하여 형성함으로서 본 발명에 따른 에리어 어레이형 반도체 패키지가 완성된다. 상기 다이패들(11)의 하면과 상기 리드(12)의 하면이 동일선상에 있는 것을 특징으로 한다.
도 6는 PCB상에 실장된 본 발명에 따른 에리어 어레이 반도체 패키지의 종단면도를 도시한 것으로서, 이에 도시된 바와 같이, 반도체 칩(20)의 본딩패드(미도시)상에 형성된 범프(40)를 매개로 PCB(60)상에 실장되어 있으며, 상기 PCB(60)의 상면과 리드프레임(10)간의 공간(S)을 언더필(underfill)(70)함으로서 솔더 조인트 특성의 안정을 기하였다.
도 7은 PCB상에 실장된 본 발명에 따른 에리어 어레이 반도체 패키지의 횡단면도를 도시한 것으로서, 이에 도시된 바와 같이, 리드프레임(10)이 반도체 칩(20)에서 발생하는 열을 외부로 방출하는 히트싱크로서 사용됨을 보여주고 있다.
상기와 같이 제조된 본 발명에 따른 에리어 어레이 반도체 패키지는 반도체 칩이 부착되는 리드프레임을 히트싱크로 사용함으로서 고열(高熱 : high fever)이 발생하는 고성능 반도체 칩의 패키징에 적합하여 반도체 패키지의 열방출특성이 향상되는 효과가 있다.
또한, 반도체 칩에 저장된 정보를 PCB에 전달하였던 금속와이어를 사용하였던 종래 반도체 패키지와는 달리 반도체 칩의 본딩패드상에 상기 반도체 칩에 저장된 정보를 외부로 전달하는 출력단자로서 범핑을 형성함으로서 경박단소화되어지고, 소자회로설계시 본딩패드의 설계가 용이해지고, 전기적 특성이 향상되는 효과가 있다.
또한, PCB상에 본 발명에 따른 에리어 어레이 반도체 패키지를 실장한 다음, 리드프레임과 PCB 사이에 반도체 칩과 범프를 포함한 일정한 면적을 언더필함으로서 솔더 조인트 신뢰성이 향상되는 효과가 있다.
Claims (5)
- 다이패들(11)과 그의 단부에 일정간격으로 형성된 다수개의 리드(12)를 포함하는 리드프레임(10)과;상기 리드프레임(10)의 다이패들(11)상에 부착된 상면에 다수개의 본딩패드를 가진 반도체 칩(20)과;상기 반도체 칩(20)의 각 본딩패드상에 형성된 범프(40)와;상기 범핑된 반도체 칩(20)을 포함한 상기 리드프레임(10)상의 일정면적을 밀봉한 몰딩수지(50)로 구성된 것을 특징으로 하는 에리어 어레이형 반도체 패키지.
- 제 1 항에 있어서, 상기 리드프레임(10)의 리드(12) 일부분이 하방 또는 상방 중 어느 하나로 절곡된 것을 특징으로 하는 에리어 어레이형 반도체 패키지.
- 제 1 항에 있어서, 상기 리드프레임(10)의 다이패들(11)의 면적은 그 위에 놓여지는 상기 반도체 칩(20)의 면적보다 큰 것을 특징으로 하는 에리어 어레이형 반도체 패키지.
- 제 3 항에 있어서, 상기 다이패들(11)의 일부분이 상방으로 절곡된 것을 특징으로 하는 에리어 어레이형 반도체 패키지.
- 다수개의 리드(12)를 가진 리드프레임(10)의 다이패들(11)상에 다수개의 본딩패드를 가진 반도체 칩(20)을 부착하는 공정과;상기 각 본딩패드상에 범프(40)를 형성하는 공정과;상기 범핑된 반도체 칩(20)을 포함한 상기 리드프레임(10)상의 일정면적을 몰딩수지(50)로 몰딩하는 공정과,상기 리드(12)와 다이패들(11)의 일부분을 절곡하여 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 에리어 어레이 반도체 패키지의 제조방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065912A KR100246366B1 (ko) | 1997-12-04 | 1997-12-04 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
US09/200,937 US6316837B1 (en) | 1997-12-04 | 1998-11-30 | Area array type semiconductor package and fabrication method |
JP34087298A JPH11312764A (ja) | 1997-12-04 | 1998-12-01 | エリアアレイ型半導体パッケージ及びその製造方法 |
US09/970,876 US7122401B2 (en) | 1997-12-04 | 2001-10-05 | Area array type semiconductor package fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065912A KR100246366B1 (ko) | 1997-12-04 | 1997-12-04 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990047477A KR19990047477A (ko) | 1999-07-05 |
KR100246366B1 true KR100246366B1 (ko) | 2000-03-15 |
Family
ID=19526461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970065912A KR100246366B1 (ko) | 1997-12-04 | 1997-12-04 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6316837B1 (ko) |
JP (1) | JPH11312764A (ko) |
KR (1) | KR100246366B1 (ko) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217340A (ja) | 2000-02-01 | 2001-08-10 | Nec Corp | 半導体装置及びその製造方法 |
US6642613B1 (en) * | 2000-05-09 | 2003-11-04 | National Semiconductor Corporation | Techniques for joining an opto-electronic module to a semiconductor package |
US6767140B2 (en) * | 2000-05-09 | 2004-07-27 | National Semiconductor Corporation | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology |
US6624507B1 (en) | 2000-05-09 | 2003-09-23 | National Semiconductor Corporation | Miniature semiconductor package for opto-electronic devices |
US6916121B2 (en) * | 2001-08-03 | 2005-07-12 | National Semiconductor Corporation | Optical sub-assembly for optoelectronic modules |
US6765275B1 (en) | 2000-05-09 | 2004-07-20 | National Semiconductor Corporation | Two-layer electrical substrate for optical devices |
US6707140B1 (en) * | 2000-05-09 | 2004-03-16 | National Semiconductor Corporation | Arrayable, scaleable, and stackable molded package configuration |
US6683368B1 (en) | 2000-06-09 | 2004-01-27 | National Semiconductor Corporation | Lead frame design for chip scale package |
US6689640B1 (en) | 2000-10-26 | 2004-02-10 | National Semiconductor Corporation | Chip scale pin array |
US6551859B1 (en) | 2001-02-22 | 2003-04-22 | National Semiconductor Corporation | Chip scale and land grid array semiconductor packages |
US7023705B2 (en) | 2001-08-03 | 2006-04-04 | National Semiconductor Corporation | Ceramic optical sub-assembly for optoelectronic modules |
US7269027B2 (en) * | 2001-08-03 | 2007-09-11 | National Semiconductor Corporation | Ceramic optical sub-assembly for optoelectronic modules |
US6973225B2 (en) * | 2001-09-24 | 2005-12-06 | National Semiconductor Corporation | Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package |
US7323361B2 (en) * | 2002-03-29 | 2008-01-29 | Fairchild Semiconductor Corporation | Packaging system for semiconductor devices |
US7156562B2 (en) * | 2003-07-15 | 2007-01-02 | National Semiconductor Corporation | Opto-electronic module form factor having adjustable optical plane height |
US6985668B2 (en) * | 2003-07-15 | 2006-01-10 | National Semiconductor Corporation | Multi-purpose optical light pipe |
US7095096B1 (en) | 2004-08-16 | 2006-08-22 | National Semiconductor Corporation | Microarray lead frame |
US7846775B1 (en) | 2005-05-23 | 2010-12-07 | National Semiconductor Corporation | Universal lead frame for micro-array packages |
JP2007048976A (ja) * | 2005-08-10 | 2007-02-22 | Toshiba Corp | プリント回路板、およびプリント回路板を備えた電子機器 |
US7514769B1 (en) * | 2005-08-13 | 2009-04-07 | National Semiconductor Corporation | Micro surface mount die package and method |
JP2008153305A (ja) * | 2006-12-14 | 2008-07-03 | Nec Electronics Corp | 半導体装置 |
US8435837B2 (en) * | 2009-12-15 | 2013-05-07 | Silicon Storage Technology, Inc. | Panel based lead frame packaging method and device |
US8076181B1 (en) * | 2010-10-22 | 2011-12-13 | Linear Technology Corporation | Lead plating technique for singulated IC packages |
US8872321B2 (en) * | 2012-02-24 | 2014-10-28 | Broadcom Corporation | Semiconductor packages with integrated heat spreaders |
WO2014013848A1 (ja) * | 2012-07-19 | 2014-01-23 | 日産自動車株式会社 | 半導体装置 |
US9263511B2 (en) | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
WO2018183373A1 (en) | 2017-03-27 | 2018-10-04 | O'shaugnessy Holding Company, Llc | Collapsible cart |
US11033147B2 (en) | 2018-06-27 | 2021-06-15 | Ohc Ip Holdings, Llc | Gas tank guard in grill cart |
US11096521B2 (en) | 2018-06-27 | 2021-08-24 | Ohc Ip Holdings, Llc | Side cart locking mechanism |
US11045049B2 (en) | 2018-06-27 | 2021-06-29 | Ohc Ip Holdings, Llc | Securing of panels to grill system |
US10966569B2 (en) | 2018-06-27 | 2021-04-06 | Ohc Ip Holdings, Llc | Grill system with decorative panels |
US10702099B2 (en) | 2018-06-27 | 2020-07-07 | Ohc Ip Holdings, Llc | Grill and side cart attachment systems and methods |
US10772466B2 (en) | 2018-06-27 | 2020-09-15 | Ohc Ip Holdings, Llc | Grill assembly with foldable cart |
USD928544S1 (en) | 2019-06-24 | 2021-08-24 | Ohc Ip Holdings, Llc | Grill assembly |
USD923996S1 (en) | 2019-06-24 | 2021-07-06 | Ohc Ip Holdings, Llc | Grill |
USD924002S1 (en) | 2019-06-24 | 2021-07-06 | Ohc Ip Holdings, Llc | Grill cart |
USD926519S1 (en) | 2019-06-24 | 2021-08-03 | Ohc Ip Holdings, Llc | Grill side assembly |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5182631A (en) * | 1988-04-15 | 1993-01-26 | Nippon Telegraph And Telephone Corporation | Film carrier for RF IC |
US5253010A (en) * | 1988-05-13 | 1993-10-12 | Minolta Camera Kabushiki Kaisha | Printed circuit board |
US5053852A (en) * | 1990-07-05 | 1991-10-01 | At&T Bell Laboratories | Molded hybrid IC package and lead frame therefore |
EP0468379B1 (en) * | 1990-07-21 | 1999-11-17 | Mitsui Chemicals, Inc. | Semiconductor device having a package |
DE69117891T2 (de) * | 1990-11-20 | 1996-07-25 | Sumitomo Electric Industries | Verfahren zum Montieren von Halbleiterelementen |
US5241133A (en) | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
US5157480A (en) * | 1991-02-06 | 1992-10-20 | Motorola, Inc. | Semiconductor device having dual electrical contact sites |
US5197183A (en) * | 1991-11-05 | 1993-03-30 | Lsi Logic Corporation | Modified lead frame for reducing wire wash in transfer molding of IC packages |
US5387554A (en) * | 1992-09-10 | 1995-02-07 | Vlsi Technology, Inc. | Apparatus and method for thermally coupling a heat sink to a lead frame |
US5355283A (en) | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
US5834831A (en) * | 1994-08-16 | 1998-11-10 | Fujitsu Limited | Semiconductor device with improved heat dissipation efficiency |
US5666003A (en) * | 1994-10-24 | 1997-09-09 | Rohm Co. Ltd. | Packaged semiconductor device incorporating heat sink plate |
US5965936A (en) * | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
US5677566A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
US5963796A (en) * | 1996-07-29 | 1999-10-05 | Lg Semicon Co., Ltd. | Fabrication method for semiconductor package substrate and semiconductor package |
US5790378A (en) * | 1995-09-22 | 1998-08-04 | National Semiconductor Corporation | High density integrated circuit package including interposer |
KR0157899B1 (ko) * | 1995-09-22 | 1998-12-01 | 문정환 | 기판에 반도체 장치를 부착시키기 위한 연결구조 |
JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
KR0179802B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 반도체 패키지 |
JP2734443B2 (ja) * | 1996-03-19 | 1998-03-30 | 日本電気株式会社 | 樹脂封止型半導体装置 |
JPH09260568A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
KR980006174A (ko) * | 1996-06-18 | 1998-03-30 | 문정환 | 버틈 리드 패키지 |
KR100239695B1 (ko) * | 1996-09-11 | 2000-01-15 | 김영환 | 칩 사이즈 반도체 패키지 및 그 제조 방법 |
US5817540A (en) * | 1996-09-20 | 1998-10-06 | Micron Technology, Inc. | Method of fabricating flip-chip on leads devices and resulting assemblies |
KR100246333B1 (ko) * | 1997-03-14 | 2000-03-15 | 김영환 | 비 지 에이 패키지 및 그 제조방법 |
US5879965A (en) * | 1997-06-19 | 1999-03-09 | Micron Technology, Inc. | Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication |
US5869883A (en) * | 1997-09-26 | 1999-02-09 | Stanley Wang, President Pantronix Corp. | Packaging of semiconductor circuit in pre-molded plastic package |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
US6448110B1 (en) * | 1999-08-25 | 2002-09-10 | Vanguard International Semiconductor Corporation | Method for fabricating a dual-chip package and package formed |
US6374675B1 (en) * | 2000-03-20 | 2002-04-23 | Advanced Micro Devices, Inc, | Acoustic microscopy die crack inspection for plastic encapsulated integrated circuits |
US6525413B1 (en) * | 2000-07-12 | 2003-02-25 | Micron Technology, Inc. | Die to die connection method and assemblies and packages including dice so connected |
US6566164B1 (en) * | 2000-12-07 | 2003-05-20 | Amkor Technology, Inc. | Exposed copper strap in a semiconductor package |
-
1997
- 1997-12-04 KR KR1019970065912A patent/KR100246366B1/ko not_active IP Right Cessation
-
1998
- 1998-11-30 US US09/200,937 patent/US6316837B1/en not_active Expired - Fee Related
- 1998-12-01 JP JP34087298A patent/JPH11312764A/ja active Pending
-
2001
- 2001-10-05 US US09/970,876 patent/US7122401B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020038904A1 (en) | 2002-04-04 |
JPH11312764A (ja) | 1999-11-09 |
US6316837B1 (en) | 2001-11-13 |
KR19990047477A (ko) | 1999-07-05 |
US7122401B2 (en) | 2006-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100246366B1 (ko) | 에리어 어레이형 반도체 패키지 및 그 제조방법 | |
US5859474A (en) | Reflow ball grid array assembly | |
US6282094B1 (en) | Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same | |
US6122171A (en) | Heat sink chip package and method of making | |
USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
US6657296B2 (en) | Semicondctor package | |
US6703698B2 (en) | Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same | |
US9899208B2 (en) | Molded leadframe substrate semiconductor package | |
US20050001311A1 (en) | [chip package structure] | |
US9761435B1 (en) | Flip chip cavity package | |
KR20020057351A (ko) | 볼 그리드 어레이 패키지와 그 실장 구조 | |
KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
US9947605B2 (en) | Flip chip cavity package | |
JP3073536U (ja) | エリアアレイ型半導体パッケージ | |
KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
JP3670102B2 (ja) | 半導体装置およびその製造方法 | |
KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
KR100218312B1 (ko) | 엘지에이 패키지 | |
KR19980025622A (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
KR19990055508A (ko) | 에리어 어레이 패키지 및 그 제조방법 | |
KR20010018964A (ko) | 리드가 없는 반도체 패키지 | |
JP2001326297A (ja) | 半導体装置 | |
KR20000011420U (ko) | 적층형 반도체 패키지 | |
KR20050035647A (ko) | 볼 그리드 어레이 타입 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |