KR20020057351A - 볼 그리드 어레이 패키지와 그 실장 구조 - Google Patents

볼 그리드 어레이 패키지와 그 실장 구조 Download PDF

Info

Publication number
KR20020057351A
KR20020057351A KR1020010000342A KR20010000342A KR20020057351A KR 20020057351 A KR20020057351 A KR 20020057351A KR 1020010000342 A KR1020010000342 A KR 1020010000342A KR 20010000342 A KR20010000342 A KR 20010000342A KR 20020057351 A KR20020057351 A KR 20020057351A
Authority
KR
South Korea
Prior art keywords
pad
semiconductor chip
grid array
land pad
bga package
Prior art date
Application number
KR1020010000342A
Other languages
English (en)
Inventor
황성욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020010000342A priority Critical patent/KR20020057351A/ko
Publication of KR20020057351A publication Critical patent/KR20020057351A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 반도체 칩이 인쇄회로기판에 실장되고 솔더 볼(solder ball)이 인쇄회로기판의 일면에 배열되어 있는 볼 그리드 어레이 패키지(BGA; Ball Grid Array Package)와 그 실장 구조에 관한 것으로서, 랜드패드(land pad)가 인쇄회로기판의 하면으로부터 소정 깊이만큼 함몰되어 형성되어 있고, 그 랜드패드에 솔더 볼이 부착되어 있는 BGA 패키지와 그 BGA 패키지가 소정 깊이만큼 함몰되어 형성된 접합패드를 갖는 주기판에 상기 솔더 볼이 함몰된 접합패드에 부착되어 실장된 것을 특징으로 한다. 이에 따르면, 솔더 볼과 랜드패드의 접착 면적을 늘림과 동시에 패키지 두께 및 실장 높이를 감소시킬 수 있다.

Description

볼 그리드 어레이 패키지와 그 실장 구조{Ball grid array package and mounting structure thereof}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩이 인쇄회로기판에 실장되고 솔더 볼(solder ball)이 인쇄회로기판의 일면에 배열되어 있는 볼 그리드 어레이 패키지(BGA; Ball Grid Array Package)와 그 실장 구조에 관한 것이다.
반도체 집적회로 소자의 집적도가 증가하면서 점점 더 많은 수의 입출력 핀과 보다 효율적인 열 방출이 요구됨에 따라, 이에 대응하는 반도체 패키지의 개발이 가속화되고 있다. 최근 실용화되고 있는 패키지로는 네 방향 리드형 패키지(Quad Flat Package; QFP), 멀티 칩 모듈(Multi Chip Module), 볼 그리드 어레이 패키지(이하 "BGA 패키지"라 한다) 등이 있다. 이 중에서 특히 BGA 패키지는 주(主) 기판에 실장될 때, 실장 면적이 대폭 축소될 수 있어서 그 활용도가 크며, 열저항 및 전기적 특성이 우수하여 많이 사용되고 있다.
도 1은 종래 기술에 따른 BGA 패키지를 나타낸 단면도이고, 도 2는 도 1의 BGA 패키지에서 랜드패드 부분의 구조를 나타낸 단면도이고, 도 3은 도 1의 BGA 패키지가 주기판에 실장된 상태를 나타낸 부분 단면도이다.
도 1내지 도 3을 참조하면, BGA 패키지(300)는 통상적인 패키지의 리드프레임 대신 수지 계열의 인쇄회로기판(Printed Circuit Board, 220)을 이용하는 것으로서, 반도체 칩(210)이 인쇄회로기판(220)의 일면에 부착되어 있고 그 반대면에 솔더 볼(260)이 부착되어 있는 구조이다. 면 배열되어 있는 솔더 볼(260)이 주기판(270)의 접합패드(271)에 부착되어 BGA 패키지(300)가 실장된다.
반도체 칩(210)은 인쇄회로기판(220)의 상면에 접착제(230)로 부착되어 있고, 반도체 칩(210)의 전극패드(211)는 인쇄회로기판(220)의 회로패턴(221)에 도전성 금속선(240)으로 와이어 본딩(wire bonding)되어 전기적으로 연결되어 있다. 그리고, 인쇄회로기판(220)의 하면에 형성된 랜드패드(land pad; 222)에 외부 접속 단자로서 솔더 볼(260)이 부착되어 있으며, 이 솔더 볼(260)은 인쇄회로기판(220)에 형성되어 있는 회로패턴(221)을 통하여 반도체 칩(210)과 전기적으로 연결된다. 인쇄회로기판(120)의 상면과 하면은 포토 솔더 레지스트(photo solder resist)로 형성된 솔더 마스크(solder mask, 223)에 의해 보호되며 반도체 칩(210) 및 그 반도체 칩(210)과 인쇄회로기판(220)의 접합된 부분들은 에폭시 성형 수지(epoxy molding compound)로 형성되는 봉지부(250)에 의해 보호된다.
이와 같은 종래의 BGA 패키지는 솔더 볼과 랜드패드의 접합 경계면에서 크랙(crack)이 자주 발생된다. 현재, 크랙의 발생을 방지하기 위한 방안으로서 솔더 볼과 랜드패드의 접착 면적이 증가되도록 홈이나 요철(凹凸)을 랜드패드 부위에 형성시키는 기술이 제안되고 있으며 꾸준히 새로운 방안이 요구되고 있는 실정이다.
본 발명의 목적은 솔더 볼과 랜드패드의 접착 면적을 늘림과 동시에 패키지 두께 및 실장 높이를 감소시킬 수 있는 BGA 패키지와 그 실장 구조를 제공하는 데 있다.
도 1은 종래 기술에 따른 BGA(Ball Grid Array Package) 패키지를 나타낸 단면도,
도 2는 도 1의 BGA 패키지에서 랜드패드 부분의 구조를 나타낸 단면도,
도 3은 도 1의 BGA 패키지가 주기판에 실장된 상태를 나타낸 부분 단면도,
도 4는 본 발명에 따른 BGA 패키지를 나타낸 단면도,
도 5는 도 4의 BGA 패키지에서 랜드패드 부분의 구조를 나타낸 단면도,
도 6은 본 발명에 따른 BGA 패키지가 주기판에 실장된 상태를 나타낸 부분 단면도,
도 7은 본 발명에 따른 BGA 패키지의 다른 실시예에서 실장 패드 부분의 구조를 나타낸 단면도,
도 8은 도 7의 BGA 패키지가 주기판에 실장된 상태를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩11; 전극패드
20; 기판21; 회로패턴
22; 랜드패드23; 솔더 마스크(solder mask)
30; 접착제40; 도전성 금속선
50; 패키지 몸체60; 솔더 볼
70; 주기판71; 접합패드
72; 기판 솔더 마스크100; BGA 패키지
이와 같은 목적을 달성하기 위한 본 발명에 따른 BGA 패키지는, 복수의 전극패드가 형성된 반도체 칩과, 그 반도체 칩이 실장되며 소정의 회로를 구성하는 회로패턴과 그와 전기적으로 연결되어 형성된 랜드패드를 갖는 인쇄회로기판과, 전극패드와 회로패턴에 와이어 본딩되어 있는 도전성 금속선과, 랜드패드에 부착된 솔더 볼, 및 반도체 칩과 도전성 금속선 및 그 접합 부위를 봉지시키는 봉지부를 구비하는 BGA 패키지에 있어서, 랜드패드는 인쇄회로기판의 하면으로부터 소정 깊이만큼 함몰되어 형성되어 있는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 BGA 패키지 실장 구조는 랜드패드가 인쇄회로기판의 하면으로부터 소정 깊이만큼 함몰되어 형성되어 있고, 그 랜드패드에 솔더 볼이 부착되어 있는 BGA 패키지가 소정 깊이만큼 함몰되어 형성된 접합패드를 갖는 주기판에 상기 솔더 볼이 함몰된 접합패드에 부착되어 실장된 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 BGA 패키지와 그 실장 구조를 보다 상세하게 설명하고자 한다.
도 4는 본 발명에 따른 BGA 패키지를 나타낸 단면도이고, 도 5는 도 4의 BGA 패키지에서 랜드패드 부분의 구조를 나타낸 단면도이며, 도 6은 본 발명에 따른 BGA 패키지가 주기판에 실장된 상태를 나타낸 부분 단면도이다.
도 4내지 도 6을 참조하면, 이 BGA 패키지(100)는 전극패드(11)가 형성되어 있는 반도체 칩(10)이 인쇄회로기판(20)에 접착제(30)로 실장되어 있고, 전극패드(11)가 인쇄회로기판(20)에 형성된 회로패턴(21)과 도전성 금속선(40)으로 와이어 본딩에 의해 전기적으로 연결된 구조로서, 인쇄회로기판(20)의 하면에 형성된 랜드패드(22)가 하면으로부터 반구 형태로 함몰되어 형성되어 있다. 인쇄회로기판(20)이 하면으로부터 소정 깊이로 파여진 상태에서 랜드패드(22)를 형성하여 이와 같이 만들어 질 수 있다. 그리고, 그 랜드패드(22)에 구형 솔더 볼(60)이 부착되어 있다. 솔더 볼(60)은 인쇄회로기판(20)의 내부로 삽입되어 있는 형태이다. 인쇄회로기판(20)의 상면과 하면은 솔더 마스크(solder mask, 23)에 의해 보호되며 반도체 칩(10) 및 그 반도체 칩(10)과 인쇄회로기판(20)의 접합 부분들은 에폭시 성형 수지로 형성되는 봉지부(50)에 의해 보호된다.
한편, BGA 패키지(100)가 실장되는 주기판(70)은 랜드패드(22)와 마찬가지로 소정 깊이로 솔더 볼(60)이 부착되는 접합패드(71)가 반구 형태로 함몰되어 형성되어 있다. BGA 패키지(100)는 그 하면으로부터 돌출된 솔더 볼(60)이 함몰된 접합패드(71)에 삽입되어 접합된 형태로 주기판(70)에 실장되어 있다. 이에 따라, BGA 패키지(100)의 하면과 주기판(70)의 상면이 밀착된다.
이와 같은 본 발명에 따른 BGA 패키지와 그 실장 구조는 종래의 BGA 패키지와 비교할 때 최대 솔더 볼의 직경만큼 실장 높이가 감소될 수 있다. 최소한 랜드패드가 솔더 볼의 1/3이상~1/2이하가 들어갈 수 있도록 오목한 함몰 구조를 갖도록 하여 패키지 두께 및 실장 높이의 감소가 가능하다.
도 7은 본 발명에 따른 BGA 패키지의 다른 실시예에서 랜드패드 부분의 구조를 나타낸 단면도이고, 도 8은 도 7의 BGA 패키지가 주기판에 실장된 상태를 나타낸 단면도이다.
본 발명에 따른 BGA 패키지와 그 실장 구조는 도 7과 도 8에서와 같이 인쇄회로기판(120)에 형성되는 랜드패드(122)가 반구 형태가 아닌 요(凹)자 형태로 형성되도록 하고 그 랜드패드(122)에 솔더 볼(160)을 부착함과 동시에 그에 대응되는 주기판(170)의 접합패드(171)를 동일한 형태로 형성하여 인쇄회로기판(120)과 주기판(170)이 밀착되도록 할 수도 있다.
한편, 본 발명에 따른 BGA 패키지와 그 실장 구조는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
따라서 본 발명에 의한 BGA 패키지와 그 실장 구조에 따르면, 솔더 볼과 랜드패드의 접착 면적을 늘림과 동시에 패키지 두께 및 실장 높이를 감소시킬 수 있는 이점(利點)이 있다.

Claims (5)

  1. 복수의 전극패드가 형성된 반도체 칩과, 상기 반도체 칩이 실장되며 소정의 회로를 구성하는 회로패턴과 그와 전기적으로 연결되어 형성된 랜드패드를 갖는 인쇄회로기판과, 상기 전극패드와 상기 회로패턴에 와이어 본딩되어 있는 도전성 금속선과, 상기 랜드패드에 부착된 솔더 볼, 및 상기 반도체 칩과 도전성 금속선 및 그 접합 부위를 봉지시키는 봉지부를 구비하는 BGA 패키지에 있어서, 상기 랜드패드는 상기 인쇄회로기판의 하면으로부터 소정 깊이만큼 함몰되어 형성되어 있는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1항에 있어서, 상기 랜드패드는 반구 형상으로 형성되어 있는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제 1항에 있어서, 상기 랜드패드는 요(凹)자 형상으로 형성되어 있는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  4. 제 1항에 있어서, 상기 랜드패드는 상기 솔더 볼의 1/3이상~1/2이하가 들어갈 수 있는 깊이만큼 함몰되어 있는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  5. 제 1항에 따른 BGA 패키지가 소정 깊이만큼 함몰되어 형성된 접합패드를 갖는 주기판에 상기 솔더 볼이 상기 접합패드에 부착되어 실장된 것을 특징으로 하는 볼 그리드 어레이 패키지 실장 구조.
KR1020010000342A 2001-01-04 2001-01-04 볼 그리드 어레이 패키지와 그 실장 구조 KR20020057351A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000342A KR20020057351A (ko) 2001-01-04 2001-01-04 볼 그리드 어레이 패키지와 그 실장 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000342A KR20020057351A (ko) 2001-01-04 2001-01-04 볼 그리드 어레이 패키지와 그 실장 구조

Publications (1)

Publication Number Publication Date
KR20020057351A true KR20020057351A (ko) 2002-07-11

Family

ID=27690719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000342A KR20020057351A (ko) 2001-01-04 2001-01-04 볼 그리드 어레이 패키지와 그 실장 구조

Country Status (1)

Country Link
KR (1) KR20020057351A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816762B1 (ko) * 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011627A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
US8836054B2 (en) 2010-12-17 2014-09-16 SK Hynix Inc. Semiconductor chip capable of improving mounting reliability and semiconductor package having the same
KR101652900B1 (ko) * 2015-06-24 2016-09-02 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조
CN112242310A (zh) * 2019-07-18 2021-01-19 英飞凌科技股份有限公司 芯片封装体和制造芯片封装体的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025878A (ko) * 1996-10-05 1998-07-15 김광호 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JPH11317470A (ja) * 1998-05-06 1999-11-16 Denso Corp バンプを有する電子部品
KR20000013555U (ko) * 1998-12-28 2000-07-15 김영환 볼 그리드 어레이 패키지
KR20000060671A (ko) * 1999-03-18 2000-10-16 윤종용 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025878A (ko) * 1996-10-05 1998-07-15 김광호 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JPH11317470A (ja) * 1998-05-06 1999-11-16 Denso Corp バンプを有する電子部品
KR20000013555U (ko) * 1998-12-28 2000-07-15 김영환 볼 그리드 어레이 패키지
KR20000060671A (ko) * 1999-03-18 2000-10-16 윤종용 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816762B1 (ko) * 2007-01-02 2008-03-25 삼성전자주식회사 반도체 패키지 및 이를 탑재하기 위한 모듈 인쇄회로기판
US7675176B2 (en) 2007-01-02 2010-03-09 Samsung Electronics Co., Ltd. Semiconductor package and module printed circuit board for mounting the same
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011627A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
WO2012011628A1 (ko) * 2010-07-19 2012-01-26 (주) 마이크로프랜드 프로브 카드 및 그 제조방법
US8836054B2 (en) 2010-12-17 2014-09-16 SK Hynix Inc. Semiconductor chip capable of improving mounting reliability and semiconductor package having the same
KR101652900B1 (ko) * 2015-06-24 2016-09-02 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조
CN112242310A (zh) * 2019-07-18 2021-01-19 英飞凌科技股份有限公司 芯片封装体和制造芯片封装体的方法

Similar Documents

Publication Publication Date Title
US6781242B1 (en) Thin ball grid array package
US6657296B2 (en) Semicondctor package
KR100393448B1 (ko) 반도체 패키지 및 그 제조 방법
US20070035008A1 (en) Thin IC package for improving heat dissipation from chip backside
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6396699B1 (en) Heat sink with chip die EMC ground interconnect
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR20010018964A (ko) 리드가 없는 반도체 패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법
KR0145769B1 (ko) 반도체 패키지 및 그 제조방법
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
KR19990061323A (ko) 반도체 패키지
KR19990025040U (ko) 박형 반도체 패키지
KR20000011420U (ko) 적층형 반도체 패키지
KR19990025039U (ko) 적층형 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application