JPH11317470A - バンプを有する電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 インターポーザの表面にＩＣチップ、裏面に
パッド電極を備え、このパッド電極に接合されたはんだ
バンプによって外部との電気的接続を行うＢＧＡ（ボー
ルグリッドアレイ）において、バンプにおける熱歪み等
によるクラックの進行を抑え、パッド電極とバンプとの
接続の信頼性向上を図る。 【解決手段】 ＢＧＡ１００において、インターポーザ
１０の裏面１２には凹部４０が設けられ、パッド電極１
６は、凹部４０の底面４３だけでなく、この底面４３か
ら内周側面４２、更には開口縁部４４に渡って連続的に
膜状に形成されており、はんだバンプ５０は、凹部４０
の底面４３、内周側面４２及び開口縁部４４にて、パッ
ド電極１６と接合されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、はんだボール用の
電極を持つボールグリッドアレイ（以下ＢＧＡという）
やマルチチップモジュール（以下ＭＣＭという）等、バ
ンプを有する電子部品に関し、特にバンプ及びバンプに
接合される電極の構造に関する。

【０００２】

【従来の技術】従来ＢＧＡ、ＭＣＭは、インターポーザ
であるセラミック基板等の表面側に半導体チップを配
し、裏面側においてはんだボールを用いて形成されたバ
ンプによって、マザーボードであるプリント基板等に接
続され実装される。ここにおいて、バンプの形成は、セ
ラミック基板の裏面上に凸状にＣｕめっき、Ｎｉめっき
等のめっきによりパッドを設けるか、または、Ｃｕ厚
膜、Ａｇ厚膜等の厚膜によりパッドを設け、このパッド
（パッド電極）上にはんだボールを付ける構造をとって
いる。ここで、はんだボールの付け方は、パッド上には
んだボールを直接載せる方法や、パッドをクリームはん
だで印刷しておき、リフロによりボールを形成する方法
等がある。

【０００３】これらはんだボール（バンプ）とパッドと
の接合の信頼性を上げる手段としては、例えば、特開平
８−８３８６５号公報に記載のように、レジスト膜の開
口部をパッドの外径形状よりも大きく形成することによ
り、はんだボールをパッドの上面並びに側面にまで接触
させ、接触面積を増やす構成や、特開平８−５５９２８
号公報に記載のように、基板に凹部を設け、その底部一
面にパッドを設けることにより、熱歪みを凹部開口部分
に分散させた構成が挙げられ、それによって、バンプと
パッドとの密着強度が向上できるとされている。

【０００４】

【発明が解決しようとする課題】しかしながら、本発明
者等が上記各公報の従来技術を検討したところ、下記の
ように、はんだの接続寿命、すなわちバンプとパッドと
の接続の信頼性に問題が生じることがわかった。すなわ
ち、ＢＧＡやＭＣＭをマザーボードであるプリント基板
に実装した場合、使用環境下において、低温、高温の繰
り返しストレスを受けると、熱歪み等によって、容易に
はんだボール、すなわちバンプにクラックが生じ、マザ
ーボードとの導通不良（オープン不良）に至ってしま
う。

【０００５】これは、セラミック基板の熱膨張率とプリ
ント基板の熱膨張率とに差があるため、上記ストレスに
よる熱歪みがバンプに加わり、特に、セラミック基板の
パッドとバンプとの接合部位に歪みが集中するためであ
る。この接合部位においては、パッド側へはんだのＳｎ
成分が拡散し金属化合物が形成されるため、はんだより
も機械的特性の低いＰｂ層が形成される。従って、実
際、上記歪みの集中によって、このＰｂ層にクラック
（亀裂）が発生する。

【０００６】ここで、上記両従来公報におけるクラック
発生について、図９（ａ）、（ｂ）の説明図を参照して
述べる。なお、図９中、左図において符号１ａ及び１ｂ
で指し示す部位は上記熱歪みの集中する部位、２はマザ
ーボード、２ａはマザーボード側の電極である。上記の
前者公報（図９（ａ）参照）においては、パッド３とバ
ンプ４との接触面積を増やしてはいるものの、機械的特
性の低いＰｂ層５の範囲が広くなっただけであり、やは
り上記歪みの集中により、Ｐｂ層５でクラック６が発生
する。なお、Ｐｂ層５は図９のバンプ中、ハッチング部
分である。

【０００７】一方、上記の後者公報（図９（ｂ）参照）
においては、バンプ４が基板（インターポーザ）７の凹
部８を塞ぐように凹部８に入り込んでいるが、凹部８の
側壁にはパッド３が設けられておらず、また、この側壁
部はセラミック（例えばアルミナ）等の絶縁体であるた
め、はんだとの接合がされず、上記ストレスにより側壁
部では隙間９が生じてしまう。この隙間９により熱歪み
の分散が十分になされず、やはり上記歪みの集中によ
り、Ｐｂ層５でクラック６が発生する。

【０００８】本発明は上記点に鑑みてなされたものであ
り、インターポーザの表面に電気素子、裏面にパッド電
極を備え、このパッド電極に接合されたはんだバンプに
よって外部との電気的接続を行う電子部品において、バ
ンプにおける熱歪み等によるクラックの進行を抑え、パ
ッド電極とバンプとの接続の信頼性向上を図ることを目
的とする。

【０００９】

【課題を解決するための手段】本発明者等は、上記各従
来公報においては、いずれも図９（ａ）、（ｂ）に示す
様に、機械的特性の低いＰｂ層５がインターポーザ７と
略平行な平面状に形成されているため、クラック６も平
面に沿って発生し、インターポーザ７がマザーボード２
から離れる形となり、上記導通不良が発生する、という
点に着目した。本発明は、Ｐｂ層がパッド電極とバンプ
との接合面に沿って形成されることから、Ｐｂ層が形成
されてもクラックが発生もしくは成長しにくいような接
合面構成とすればよいのではないかとの考えに基づいて
なされたものである。

【００１０】すなわち、請求項１記載の発明では、一面
（１１）側に電気素子（２０）を有するインターポーザ
（１０）の他面（１２）に凹部（４０）を設け、凹部
（４０）内面に設けたパッド電極（１６）と外部との電
気的接続を、はんだバンプ（５０）によって行う電子部
品において、パッド電極（１６）を、従来のように凹部
の底面だけでなく、凹部（４０）の底面（４３）から内
周側面（４２）に渡って連続的に形成し、はんだバンプ
（５０）を凹部（４０）の底面（４３）及び内周側面
（４２）にてパッド電極（１６）と接合したことを特徴
としている。

【００１１】本発明では、パッド電極（１６）を、凹部
（４０）の底面（４３）から内側側面（４２）に渡って
連続的に形成しており、パッド電極（１６）とはんだバ
ンプ（５０）との接合面は、凹部（４０）の内面形状に
沿って曲がって形成される。そのため、この曲がった接
合面に沿ってＰｂ層も形成され、Ｐｂ層にクラックが発
生してもＰｂ層の曲がり部分でクラックの進行を抑制す
ることができ、パッド電極（１６）とはんだバンプ（５
０）との接続の信頼性向上を図ることができる。

【００１２】また、請求項２記載の発明は、インターポ
ーザ（１０）が複数の層（１３、１４）からなり、これ
ら複数の層（１３、１４）のうち、他面（１２）を構成
する他面側層（１４）にパッド電極（１６）を設けた場
合の凹部（４０）の具体的構成を提供するものである。
また、請求項３記載の発明においては、一面（１１、２
１１）側に電気素子（２０）が設けられるインターポー
ザ（１０、２１０）の他面（１２、２１２）側におい
て、他面（１２、２１２）上に開口部を有しこの開口部
から一面（１１、２１１）方向に窪んだ窪み部（４０、
２４０）を設け、膜状のパッド電極（１６、２１６）
を、インターポーザ（１０、２１０）の他面（１２、２
１２）において窪み部（４０、２４０）の開口部周囲に
位置する開口縁部（４４、２４４）から、窪み部（４
０、２４０）において窪み方向に延びる内面（４２、２
４２）に渡って連続的に形成されており、はんだバンプ
（５０）は、その一部が他面（１２、２１２）側から窪
み部（４０、２４０）を塞ぐように窪み部（４０、２４
０）に入り込み、開口縁部（４４、２４４）及び窪み部
（４０、２４０）の内面（４２、２４２）にて、パッド
電極（１６、２１６）と接合されていることを特徴とし
ている。

【００１３】本発明においても、パッド電極（１６、２
１６）を、窪み部（４０、２４０）開口部周囲に位置す
るインターポーザ（１０、２１０）他面（１２、２１
２）の開口縁部（４４、２４４）から、窪み部（４０、
２４０）において窪み方向に延びる内面（４２、２４
２）に渡って連続的に形成しており、パッド電極（１
６、２１６）とはんだバンプ（５０）との接合面は、曲
がって形成される。そのため、請求項１記載の発明と同
様に、クラックの進行を抑制することができ、パッド電
極とバンプとの接続の信頼性向上を図ることができる。

【００１４】また、請求項４記載の発明のように、請求
項３記載の窪み部は、一面（２１１）から他面（２１
２）へとインターポーザ（２１０）を貫通する、電気素
子（２０）とパッド電極（２１６）とを接続するための
スルーホール（２４０）にすることができる。なお、上
記した括弧内の符号は、後述する実施形態記載の具体的
手段との対応関係を示すものである。

【００１５】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）本実施形態は、本発明のバンプを有す
る電子部品を、半導体チップ等の半導体素子を搭載した
インターポーザをはんだバンプを介してマザーボード
（外部電気回路）に実装するＢＧＡに適用したものであ
る。図１は本実施形態に係るＢＧＡ１００の構造を示す
図であり、（ａ）は全体構造を示す一部切欠断面図、
（ｂ）は（ａ）の丸で囲んだＡ部分の拡大断面図であ
る。なお、（ａ）では、左右の最外側のはんだバンプ５
０部分のみを断面として表してある。

【００１６】１０はインターポーザであり、アルミナ等
の絶縁性セラミック材料により作られたグリーンシート
を複数層積層し焼成したセラミック基板からなる。ここ
で、インターポーザ１０において、ＢＧＡ１００の表面
（図１（ａ）において上方）となる面を表面（一面）１
１、表面１１とは反対側のＢＧＡ１００の裏面（図１
（ａ）において下方）となる面を裏面（他面）１２とす
る。

【００１７】本例では、インターポーザ１０は、ＢＧＡ
１００の表面側に位置する第１シート１３と、ＢＧＡ１
００の裏面側に位置する第２シート１４とからなる。両
シート１３、１４は積層されて焼成することによりイン
ターポーザ１０を形成している。従って、第１シート１
３はインターポーザ１０の表面１１を構成する層（隣接
層）であり、第２シート１４はインターポーザ１０の裏
面１２を構成する層（他面側層）である。

【００１８】インターポーザ１０の表面１１には、電気
素子としてのＩＣチップ（半導体チップ）２０が、接着
剤等を介して取り付けられている。また、表面１１には
複数の電極（配線ランド）１５が形成されており、ＩＣ
チップ２０に備えられた複数の電極は、各々、対応する
複数の電極１５にワイヤボンディングにより形成された
ワイヤ３０によりに電気的に接続されている。

【００１９】インターポーザ１０において、裏面１２に
は、表面１１側の複数の電極１５と対応して、裏面１２
上に開口しこの開口部から表面１１方向に窪んだ複数個
の凹部４０が形成されている。各々の凹部４０内面に
は、導電性膜状のパッド電極１６が形成されている。こ
れら電極１５及びパッド電極１６は、タングステン
（Ｗ）またはモリブデン（Ｍｏ）等からなるメタライズ
層の上に、半田付けを行うためのＣｕ、Ｎｉ等の層を積
層した構造となっている。

【００２０】また、電極１５とパッド電極１６とは、イ
ンターポーザ１０内部に設けられた回路配線（メタライ
ズ配線層）１７によって電気的に接続されているため、
結果としてパッド電極１６はＩＣチップ２０と電気的に
接続した状態となっている。そして、各凹部４０には、
外部のマザーボード（プリント基板等）と電気的接続を
行うためのはんだバンプ５０が設けられている。

【００２１】ここで、詳しくは、図１（ｂ）に示す様
に、はんだバンプ５０は、一部が凹部４０に入り込んで
凹部４０を塞いでおり、パッド電極１６と電気的に接合
されている。なお、図１（ｂ）ではワイヤ３０及び後述
の封止樹脂６０は省略してある。ここで、本例では、凹
部４０は、裏面１２側から反対側まで第２シート１４を
貫通して形成された円筒状の穴部４１が、第２シート１
４に隣接する第１シート１３によりこの穴部４１を塞い
だ形となって構成されている。

【００２２】従って、穴部４１の内周面が、凹部４０の
内側側面４２を構成し、穴部４１を覗く第２シート１４
の面が、凹部４０の底面４３を構成している。ここで、
各シート１３、１４の厚さは、例えば０．３ｍｍ〜０．
４ｍｍであり、凹部４０の深さも、この厚さと同じであ
る。また、穴部４１の直径すなわち凹部４０の直径は、
例えば０．５ｍｍ〜０．７ｍｍである。

【００２３】そして、パッド電極１６は、凹部４１の底
面４３から内側側面４２に渡って連続的に形成されてお
り、更に、内側側面４２から、インターポーザ１０の裏
面１２における凹部４１の開口縁部４４に渡って連続的
に形成されている。従来、上記図９（ｂ）に示した様
に、パッド電極は凹部の底面のみに形成されていたが、
本実施形態では内側側面４２も含め、凹部４０内面の略
全域にパッド電極１６を形成したことが、大きな特徴で
ある。

【００２４】ここで、パッド電極１６の膜厚は例えば
０．０１ｍｍ〜０．０２ｍｍ程度である。そして、一部
が凹部４０を塞ぐように凹部４０に入り込んだ略球状の
はんだバンプ５０は、パッド電極１６の形成部分におい
て、すなわち凹部４０の底面４３及び内側側面４２、更
には上記開口縁部４４にて、パッド電極１６と接合され
電気的に接続されている。

【００２５】ところで、インターポーザ１０の表面１１
上のＩＣチップ２０、複数の電極１５、及びワイヤ３０
は、上記封止樹脂６０により封止され、外部の埃、湿気
等から保護されるようになっている。かかる構成のＢＧ
Ａ１００は、はんだバンプ５０を介して、外部のマザー
ボード（外部電気回路）であるプリント基板に実装され
る。

【００２６】ここで、図２はＢＧＡ１００におけるはん
だバンプ５０の一配列例を示す模式図であり、（ａ）は
図１に対応した側方図、（ｂ）は裏面１２側からみた図
である。図２に示す様に、はんだバンプ５０はアレイ状
の配列パターンで配置されおり、例えば、平面サイズが
２０ｍｍ×２０ｍｍ（□２０）であるインターポーザ１
０に対して、はんだバンプ５０は、ピッチが１．２７ｍ
ｍで１５×１５列（合計２２５個）の配列としている。
そして、全てのはんだバンプ５０部分について図１
（ｂ）に示す電極構造を採用している。

【００２７】次に、本実施形態のＢＧＡ１００の製造方
法について述べる。図３および図４は本実施形態に係る
製造工程の流れ図、図５〜図８は同製造工程を示す説明
図である。まず、グリーンシート作成工程Ｓ１では、酸
化アルミニウム（アルミナ）を用いて、周知の方法（ド
クターブレード法、カレンダーロール法等）によりグリ
ーンシートを２枚作製する。なお、窒化アルミニウム
（ＡｌＮ系）、ムライト、ガラスセラミック等を用い
て、同様にグリーンシートを作製してもよい。ただし、
これら他の材料においては、焼成温度等を変更する必要
がある。

【００２８】次に、穴形成工程Ｓ２では、これら２枚の
グリーンシート７０、７１に対して、第１シート１３と
すべきグリーンシート７０には、上記回路配線１７を形
成するための円形状の小穴（例えばφ０．１ｍｍ〜０．
２ｍｍ）７２を、打ち抜き加工により複数個形成する
（図５（ａ）参照）。一方、第２シート１４とすべきグ
リーンシート７１には、上記小穴７２よりも径が大き
く、上記穴部４１に相当する円形状の大穴（例えばφ
０．５ｍｍ〜０．７ｍｍ）７３を、小穴７２と対応する
位置に、打ち抜き加工により複数個形成する（図５
（ｂ）参照）。

【００２９】次に、メタライズ形成工程Ｓ３では、グリ
ーンシート７０の小穴７２に、ＷまたはＭｏ等からなる
メタライズを充填することにより、回路配線１７を形成
する（図５（ｃ）参照）。そして、配線パターン印刷工
程Ｓ４では、グリーンシート７０の両面において、回路
配線１７と導通するように、ＷまたはＭｏ等の導体７４
を所望のパターンに印刷する（図５（ｄ）参照）。

【００３０】ここで、図５（ｄ）において、グリーンシ
ート７０の上面の導体７４は、図１に示すインターポー
ザ１０の表面１１に位置する電極１５の下層部分に相当
し、グリーンシート７０の下面の導体７４は、インター
ポーザ１０の裏面１２の凹部４０内面に形成されたパッ
ド電極１６のうち、底面４３に形成された部分の下層部
分に相当するものである。

【００３１】続いて、積層工程Ｓ５では、両グリーンシ
ート７０、７１を積層する（図６（ａ）参照）。次に、
導体印刷工程Ｓ６では、グリーンシート７１の大穴７３
の部分に、ＷまたはＭｏ等の導体ペーストを用いた導体
印刷により、グリーンシート７０の下面の導体７４上、
及び大穴７３の内周側壁に導体７５を形成する（図６
（ｂ）参照）。ここで、この導体７５は、下層の導体７
４とともにパッド電極１６を構成するものである。

【００３２】続いて、焼成工程Ｓ７では、例えば、１６
００℃、還元雰囲気にて、導体印刷工程Ｓ６後における
両グリーンシート７０、７１の積層体を、焼成し固定す
る。その後、めっき処理工程Ｓ８では、グリーンシート
７０の上面の導体７４、及び大穴７３に形成された導体
７５の表面に、浸積めっき法等により銅（Ｃｕ）めっき
又はニッケル（Ｎｉ）めっきを、例えば１０μｍ程度の
厚さで施す。こうして、導体７４および上記めっき層の
２層構造からなる電極１５が形成され、導体７４、７５
及び上記めっき層の３層構造からなるパッド電極１６が
形成される。

【００３３】以上の工程Ｓ１〜Ｓ８を行う（製造手順１
とする）ことにより、電極１５、１６が形成されたイン
ターポーザ１０が完成するが、図３に示す様に、積層工
程Ｓ５の後に工程Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２を順次
行う（製造手順２とする）ことにより、同様にインター
ポーザ１０を完成させてもよい。この場合の製造工程に
ついて述べる。まず、積層工程Ｓ５の後、焼成工程Ｓ９
では、上記焼成工程Ｓ７同様に、積層体を焼成し固定す
る。

【００３４】そして、めっき処理工程Ｓ１０では、上記
めっき処理工程Ｓ８同様にめっき処理を行い、導体７４
の表面に銅またはニッケルめっきを施す。本工程Ｓ１０
により形成されためっき層７６は、図６（ｃ）に示すよ
うに、導体７４の上層をなす。続いて、厚膜導体印刷工
程Ｓ１１では、グリーンシート７１の大穴７３部分に銅
厚膜７７を導体印刷により、形成する（図６（ｃ）参
照）。その後、印刷後焼成工程Ｓ１２では、９００℃、
窒素（Ｎ₂ ）雰囲気（中性雰囲気）にて焼成を行い、電
極１５、１６が形成されたインターポーザ１０が完成す
る。

【００３５】ここで、今述べた製造手順２の場合には、
インターポーザ１０の表面１１の電極１５は、導体７４
およびめっき層７６の２層構造から構成され、裏面１２
の凹部４０に形成されたパッド電極１６は、導体７４、
めっき層７６および導体７７の３層構造から構成され
る。それによっても、工程Ｓ１〜Ｓ８を行う製造手順１
の場合の電極１５、１６と機能的には変わりない。

【００３６】なお、上記両製造手順１において、積層工
程Ｓ５の前に、図６（ｄ）に示す様に、グリーンシート
７１の大穴７３の上下開口縁部から内周側面に渡って、
予めＷまたはＭｏペーストを印刷もしくは塗布し、その
後積層工程Ｓ５に供してもよい。それにより、導体印刷
工程Ｓ６で印刷形成される導体７５を、予め形成するこ
とができるので、導体印刷工程Ｓ６が不要となる。

【００３７】次に、チップ実装工程Ｓ１３について述べ
る。本工程Ｓ１３では、上記製造手順１または２によっ
て作成されたインターポーザ１０の表面１１に、ＩＣチ
ップ２０を、例えば銀ペースト等の接着剤（ダイマウン
トペースト）８０を用い、接着する（図７（ａ）参
照）。なお、上記図１では接着剤８０は省略してある。
その後、ワイヤボンディング工程Ｓ１４では、金（Ａ
ｕ）ワイヤ３０で、ワイヤボンディングし、ＩＣチップ
２０に備えられた複数の電極と電極１５とを電気的に接
続する（図７（ｂ）参照）。

【００３８】その後、封止工程Ｓ１５では、熱硬化性の
樹脂等からなる封止樹脂６０を用いて、ＩＣチップ２０
およびワイヤボンディング部全体をモールドし、封止体
とする（図７（ｃ）参照）。続いて、この封止体にはん
だバンプ５０となるはんだボールを搭載するが、その手
順は、以下のボール吸着工程Ｓ１６〜リフロー工程Ｓ１
９により行われる。

【００３９】まず、ボール吸着工程Ｓ１６では、容器９
０内に、はんだバンプ５０と同程度の大きさの多数のは
んだボール９１を用意し、はんだバンプ５０の配列パタ
ーン（図２参照）と同一パターンに配列された吸引穴９
２を有する吸引器９３にて、減圧吸引等により、はんだ
ボール９１を吸着する（図８（ａ）参照）。続いて、フ
ラックス転写工程Ｓ１７では、吸引器９３をフラックス
９４の入った容器９５上に位置させ、吸着されたはんだ
ボール９１の先端とフラックス９４とを接触指せること
によりフラックス９４を転写する（図８（ｂ）参照）。

【００４０】次に、ボール搭載工程Ｓ１８では、上記封
止体において、吸引器９３とインターポーザ１０の裏面
１２とを対向させ、フラックス９４付きのはんだボール
９１を、パッド電極１６上に搭載する（図８（ｃ）参
照）。続いて、リフロー工程Ｓ１９では、はんだボール
９１をリフロー（再溶融）させることにより、はんだバ
ンプ５０を形成する（図８（ｄ）参照）。こうして、図
１に示すＢＧＡ１００が完成する。

【００４１】次に、本実施形態の作用効果について図９
（ｃ）を参照して説明する。なお、図９において
（ａ）、（ｂ）は課題の欄にて既述したもので、従来技
術におけるクラック発生を表すものである。図９では、
はんだバンプ４、５０をマザーボード２側の電極２ａに
接続した状態、すなわち、ＢＧＡと外部との電気的接続
状態を示してある。

【００４２】本実施形態では、パッド電極１６を、凹部
４０の底面４３から内側側面４２に渡って連続的に形成
しており、パッド電極１６とはんだバンプ５０との接合
面は、凹部４０の内面形状に沿い曲がって形成されてい
る。そのため、この接合面に沿って、Ｐｂ層５も図９
（ｃ）に示す様に、凹部４０の底面４３から内側側面４
２に渡って曲がった面状に形成される。例えば、図９
（ｂ）に示すように凹部底面に略平行なクラック６が発
生した場合、本実施形態では、Ｐｂ層５の上記曲がり部
にて、クラック６の進行を抑制することができる。

【００４３】また、本実施形態では、凹部４０内面の全
域に渡って、パッド電極１６とはんだバンプ５０との接
合が行われているため、図９（ｂ）に示すような隙間９
は発生しない。そのため、本実施形態では、図９（ｂ）
に示すような凹部８底面に略平行なクラック６は、発生
しにくくできる。たとえ発生しても、上述のように、Ｐ
ｂ層５の曲がり部によるクラック進行の抑制がなされる
ため問題ない。

【００４４】また、本実施形態では、パッド電極１６
は、更に、凹部４０内面から開口縁部４４に渡って形成
されているため、この部位にもＰｂ層５が形成され、図
９（ｃ）に示すようなクラック６が発生する。しかし、
Ｐｂ層５は凹部４０の開口縁部４４から内側側面４２に
かけて曲がり形状を有しており、この曲がり部にてクラ
ック６の進行を抑制することができる。

【００４５】さらに、本実施形態では、凹部４０内面の
全域にパッド電極１６を設け、はんだバンプ５０との接
合部を形成しているため、従来のように、平面のみ、あ
るいは、凹部の底面のみで接合する構成に比べて、接合
面積を広くすることができ、パッド電極１６とはんだバ
ンプ５０との接合強度をより大きなものとすることがで
きる。

【００４６】このように、本実施形態では、インターポ
ーザ１０において表面１１とは反対側の裏面１２に凹部
４０を設け、パッド電極１６を、凹部４０の底面４３だ
けでなく、この底面４３から内周側面４２に渡って曲が
り形状に連続的に形成し、はんだバンプ５０をこれら各
面４２、４３にてパッド電極１６と接合したことを主た
る特徴としている。そのため、本実施形態では、クラッ
ク進行の発生及び抑制を図ることができ、パッド電極１
６とはんだバンプ５０との接続の信頼性向上を図ること
ができる。

【００４７】ここで、本実施形態の効果を、以下に示す
冷熱サイクル試験の評価結果を用いて、より具体的に述
べる。図１０は試験結果を示す図である。この冷熱サイ
クル試験は、はんだバンプ５０の配列を上記図２に示す
パターンとしたもの、及び、比較例として図９（ａ）に
示す従来電極構造を用いて同一配列パターンとしたもの
を、−４０℃と１２５℃との液相冷熱サイクルに供し、
導通不良の度合を調べたものである。なお、両サンプル
共、パッド電極最表層は銅めっき層としてある。

【００４８】図１０において、横軸には冷熱寿命サイク
ル（サイクル）、すなわち導通不良に至ったサイクル数
を示し、縦軸にはバンプ位置Ｒ（ｍｍ）、すなわち図２
に示すようにＢＧＡ１００の中心からのはんだバンプの
距離を示してある。図１０に示す様に、本実施形態は比
較例に比べて、２倍強の寿命向上となり、パッド電極と
はんだバンプとの接続の信頼性向上を図ることができ
た。また、本実施形態では上記冷熱サイクルにおいて良
好な接続信頼性を実現するがゆえ、自動車用の電子回路
等、厳しい温度環境に使用される機器に搭載されるＢＧ
Ａに用いて好適である。

【００４９】（第２実施形態）本実施形態のＢＧＡは、
インターポーザに、裏面上に開口部を有し、この開口部
から表面方向に窪んだ窪み部を設け、パッド電極を、窪
み部の開口縁部から窪み部において窪み方向に延びる内
面に渡って連続的に形成したことを主たる特徴としてい
る。図１１に、本第２実施形態に係るＢＧＡ２００の全
体構造を示す一部切欠断面図を示す。図１１において
（ａ）は全体構造を示す一部切欠断面図、（ｂ）は
（ａ）の丸で囲んだＢ部分の拡大断面図である。なお、
（ａ）では、左右の最外側のはんだバンプ５０部分のみ
を断面として表してある。

【００５０】ここで、本実施形態では、窪み部を、表面
２１１から裏面２１２へとインターポーザ２１０を貫通
するスルーホール２４０としており、パッド電極２１６
を、スルーホール２４０によって、裏面２１２から表面
２１１へ一体化した電極として引き出したものとしてい
る。この点が主として上記第１実施形態と異なる点であ
り、以下、第１実施形態と同一部分には図中同一符号を
付し、説明を省略する。

【００５１】インターポーザ２１０は単層基板もしくは
複数層の基板であり、アルミナ等の絶縁性セラミック材
料により作られたセラミック基板からなる。本例では単
層基板として説明する。本例においても、インターポー
ザ２１０のうち、ＢＧＡ２００の表面（図１１（ａ）に
おいて上方）となる面を表面（一面）２１１、表面２１
１とは反対側のＢＧＡ２００の裏面（図１１（ａ）にお
いて下方）となる面を裏面（他面）２１２としている。

【００５２】スルーホール（窪み部）２４０は、インタ
ーポーザ２１０の表裏面２１１、２１２に開口した開口
部を有し、裏面２１２側の開口部からみれば、表面２１
１方向に窪んでいる。そして、スルーホール２４０の内
側側面（窪み部の内面）２４２は略円筒形状をなしてい
る。ここで、スルーホール２４０の直径は、上記図１に
示す凹部４０と略同等の大きさとすることができる。

【００５３】そして、膜状のパッド電極２１６は、図１
１（ｂ）に示す様に、インターポーザ２１０の裏面２１
２側のスルーホール２４０開口部周囲に位置する開口縁
部２４４から、スルーホール２４０の内周側面２４２上
に渡って連続的に形成されている。更に、パッド電極２
１６は、インターポーザ２１０の表面２１１側のスルー
ホール２４０開口部周囲に位置する開口縁部２４５に渡
って連続的に形成されている。

【００５４】こうしてパッド電極２１６は、スルーホー
ル２４０によって裏面２１２から表面２１１へ貫通する
一体化した電極として引き出されている。そして、パッ
ド電極２１６は、表面２１１に引き出された部分にてワ
イヤ３０と結線され、ＩＣチップ２０と電気的に接続さ
れている。ここで、パッド電極２１６は、銅（Ｃｕ）、
銀（Ａｇ）または金（Ａｕ）等からなる導電性の厚膜か
ら構成され、厚さは上記パッド電極１６と同程度とでき
る。

【００５５】ここで、はんだバンプ５０は、その一部が
インターポーザ２１０の裏面２１２側から、スルーホー
ル２４０を塞ぐようにスルーホール２４０に入り込んで
いる。そして、はんだバンプ５０は、裏面２１２側の開
口縁部２４４及びスルーホール２４０の内側側面２４２
にて、パッド電極２１６と接合されている。本実施形態
では、このようにパッド電極２１６とはんだバンプ５０
とが開口縁部２４４及び内側側面２４２にて接合されて
いることが、主たる特徴である。なお、本実施形態にお
いても、はんだバンプ５０の配列は上記図２の配列と同
一のものとしており、全てのはんだバンプ５０部分につ
いて図１１（ｂ）に示す電極構造を採用している。

【００５６】次に、本実施形態のＢＧＡ２００の製造方
法について述べる。なお、本実施形態では、インターポ
ーザ２１０の製造工程が上記第１実施形態と異なるのみ
であり、それ以外の後工程すなわち上記チップ実装工程
Ｓ１３〜リフロー工程Ｓ１９までの工程は、上記第１実
施形態と同様に適用される。従ってインターポーザ２１
０の製造工程のみについて述べることとする。

【００５７】また、上述のように、本実施形態では、イ
ンターポーザ２１０を単層基板もしくは複数層の基板と
できるとしている。単層の場合（単層基板製造工程）と
複数層の場合（複数層基板製造工程）とでは、インター
ポーザ２１０の製法が異なる。図１２は単層基板製造工
程、図１３は複数層基板製造工程の流れ図、図１４は単
層基板製造工程を示す説明図、図１５及び図１６は複数
層基板製造工程を示す説明図である。

【００５８】まず、単層基板製造工程について述べる。
グリーンシート作成工程Ｓ２０では、酸化アルミニウム
（アルミナ）を用いて、上記グリーンシート作成工程Ｓ
１同様に、グリーンシート２７０を１枚作成する（図１
４（ａ）参照）。次に、穴形成工程Ｓ２１では、グリー
ンシート２７０に対して、円形状のスルーホール（例え
ばφ０．５ｍｍ〜０．７ｍｍ）２４０を、打ち抜き加工
により複数個形成する（図１４（ｂ）参照）。

【００５９】次に、焼成工程Ｓ２２では、スルーホール
２４０が形成されたグリーンシート２７０を、例えば約
１６００℃、大気中にて焼成し、スルーホール２４０が
形成されたインターポーザ２１０を形成する。続いて、
電極形成工程Ｓ２３では、インターポーザ２１０の表面
２１１から、スルーホール２４０部分に、Ｃｕ、Ａｇま
たはＡｕ等からなる導電性の厚膜導体２７１を印刷する
（図１４（ｃ）参照）。ここで、厚膜導体２７１は、イ
ンターポーザ２１０の表面２１１側におけるスルーホー
ル２４０の開口縁部２４５から内側側面２４２に渡って
連続的に形成される。

【００６０】さらに、本工程Ｓ２３では、インターポー
ザ２１０の裏面２１２から、スルーホール２４０部分
に、Ｃｕ、ＡｇまたはＡｕ等からなる導電性の厚膜導体
２７２を印刷する（図１４（ｄ）参照）。厚膜導体２７
２は、裏面２１２側におけるスルーホール２４０の開口
縁部２４４に形成される。こうして、両厚膜導体２７
１、２７２は一体化し、スルーホール２４０の裏面２１
２側の開口縁部２４４から内側側面２４２を通り、表面
２１１側の開口縁部２４５に渡り連続的に形成された厚
膜導体ができる。

【００６１】次に、印刷後焼成工程Ｓ２４では、インタ
ーポーザ２１０を、９００℃で焼成して、上記一体化さ
れた厚膜導体を、パッド電極２１６として形成する。こ
こで、Ｃｕ厚膜の場合には、窒素（Ｎ₂ ）雰囲気（中性
雰囲気）、ＡｇまたはＡｕ厚膜の場合には、大気中で焼
成を行う。こうして、上記工程Ｓ２０〜Ｓ２４を経て、
パッド電極２１６及びスルーホール２４０を有する単層
基板としてのインターポーザ２１０が完成する。

【００６２】次に、複数層基板製造工程について述べ
る。本例では２層構造の場合であって、インターポーザ
２１０の表面を構成する層の内部に上記第１実施形態に
おける回路配線１７に相当するメタライズ配線層を設け
た場合について述べる。まず、グリーンシート作成工程
Ｓ２５において、上記工程Ｓ１同様に、２枚のグリーン
シート（以下、単にシートという）２８０、２８１を作
成する（図１５（ａ）参照）。ここで、シート２８０
は、インターポーザ２１０の表面２１１を構成するもの
であり、シート２８１は、裏面２１２を構成するもので
ある。

【００６３】次に、穴形成工程Ｓ２６では、これら２枚
のシート２８０、２８１に対して、それぞれ、打ち抜き
加工により、スルーホール２４０と同径の円形状の大穴
２８２を設ける。また、シート２８０には、メタライズ
配線層を形成するための円形状の小穴（例えばφ０．１
ｍｍ〜０．２ｍｍ）２８３を、打ち抜き加工により複数
個形成する（図１５（ｂ）参照）。

【００６４】続いて、メタライズ形成工程Ｓ２７では、
上記メタライズ形成工程Ｓ３同様にして、メタライズ配
線層２８４を形成する（図１５（ｃ）参照）。その後、
配線パターン印刷工程Ｓ２８では、シート２８０、２８
１において、それぞれ片面に、ＷまたはＭｏ等の導体２
８５を所望のパターンに印刷する（図１５（ｄ）参
照）。

【００６５】ここで、シート２８０においては、メタラ
イズ配線層２８４と導通するように導体２８５を印刷す
る。シート２８０側の導体２８５は、インターポーザ２
１０の表面２１１の配線パターンを形成するものであ
り、シート２８１側の導体２８５は、インターポーザ２
１０内部の配線パターンを形成するものである。従っ
て、続く積層工程Ｓ２９では、両シート２８０、２８１
を、各側の導体２８５が上記配置となるように、積層体
とする（図１６（ａ）参照）。また、このとき両シート
２８０、２８１の両大穴２８２も一体化されてスルーホ
ール２４０が形成される。

【００６６】続いて、電極形成工程Ｓ３０では、上記電
極形成工程Ｓ２３同様に、上記積層体の表面から、スル
ーホール２４０部分に厚膜導体２８６を印刷し（図１６
（ｂ）参照）、上記積層体の裏面から、スルーホール２
４０部分に厚膜導体２８７を印刷する（図１６（ｃ）参
照）。こうして、スルーホール２４０において積層体の
表裏両面側の開口縁部及び内側側面に、一体化された厚
膜導体を形成することができる。

【００６７】次に、焼成工程Ｓ３１では、焼成工程Ｓ７
同様に、例えば、１６００℃、還元雰囲気にて焼成を行
い、積層された両シート２８０、２８１を固定する。そ
の後、めっき処理工程Ｓ３２では、上記めっき処理工程
Ｓ８同様に、めっき処理を行う。こうして、上記工程Ｓ
２５〜Ｓ３２を経て、パッド電極２１６及びスルーホー
ル２４０を有する２層基板としてのインターポーザ２１
０が完成する。なお、本例の複数層基板製造工程で形成
されたパッド電極２１６は、ＷまたはＭｏ等の厚膜から
なる下層２８６、２８７とこの下層２８６、２８７の上
に形成されたＣｕ又はＮｉからなるめっき層とから構成
される。

【００６８】ところで、本実施形態の作用効果につい
て、図１７を参照して説明する。本実施形態において
も、パッド電極２１６を、インターポーザ２１０の他面
２１２側のスルーホール（窪み部）２４０の開口部周囲
に位置する開口縁部２４４から、スルーホール２４０に
おいて窪み方向に延びる内側側面２４２に渡って連続的
に形成しており、パッド電極２１６とはんだバンプ５０
との接合面は、曲がって形成される。

【００６９】そのため、Ｐｂ層も、この形状に沿って曲
がって形成されるため、上記第１実施形態と同様に、ク
ラックの進行を抑制することができ、パッド電極２１６
とバンプ５０との接続の信頼性向上を図ることができ
る。このように、本実施形態は、窪み部としてのスル−
ホール２４０直下に、パッド電極２１６をスル−ホール
２４０の開口縁部２４４から内周側面２４２に渡って連
続的に形成し、はんだバンプ５０との接合強度を向上さ
せるものである。ちなみに、従来、スル−ホール直下に
パッド電極を形成する例としては、特開平８−２３６９
１１号公報や特開平８−６４２７１号公報に記載のもの
がある。

【００７０】前者公報は、スル−ホールとはんだバンプ
とをつなぐパターン配線長さが長くなり設計が制約され
るという問題を解決するために、スル−ホール直下にパ
ッド電極を形成したものである。具体的には、スル−ホ
ール内の一部または全部に封止材を充填した後、封止材
の粘着性を利用して、はんだボール（はんだバンプ）ま
たは金属コアにはんだめっきをしたボールを付着させリ
フローする。

【００７１】一方、後者公報は、リワークができ、低コ
ストで組み立てのできるＭＣＭ用ＢＧＡパッケージを実
現するために、開口縁部にパッド電極が形成されたスル
ーホールを有する単層セラミック基板を用い、この基板
片面にＬＳＩチップを搭載し、基板他面側からスルーホ
ールをはんだボールで塞ぐことにより、ＬＳＩチップ搭
載面を気密防止するものである。

【００７２】しかし、前者公報では、スルーホール内に
は封止材が充填されており、はんだバンプはスルーホー
ル内には入らない。一方、後者公報では、あくまで、気
密防止のためにスルーホールを塞ぐことが目的であり、
本実施形態とは解決目的が異なる。また、はんだバンプ
はスルーホール内に浸入していても、浸入していなくて
もよいと記載されているが、浸入した場合のスルーホー
ル内周側面におけるはんだバンプとパッド電極との接合
構成については示唆されていない。

【００７３】従って、これら両公報は、スル−ホール直
下にパッド電極を形成した構成とはしているものの、本
実施形態のように、はんだバンプを積極的にスルーホー
ル内に浸入させ、パッド電極とはんだバンプとの接合面
を曲がって形成することで、クラックの進行を抑制し、
接続寿命を向上させるというものではない。 （他の実施形態）なお、上記第１実施形態において、パ
ッド電極１６は、凹部４０の底面４３と内側側面４２の
みに形成され、凹部４０の開口縁部４４には形成されて
いないものとしてもよい。それによっても、上記第１実
施形態と同等の効果を達成することができる。

【００７４】また、上記第１実施形態において、パッド
電極１６が凹部４０の底面４３には形成されていないも
の、すなわち、パッド電極が凹部４０の開口縁部４４か
ら内側側面４２に渡って連続的に形成されたものとして
もよい。この場合には、凹部４０は請求項でいう窪み部
に相当し、内側側面４２が請求項でいう窪み部において
窪み方向に延びる内面に相当する。

【００７５】また、上記凹部及びスルーホールは断面が
円形のものでなくともよい。また、図１及び図１１に示
す電極構造は、インターポーザ１０、２１０に配列され
た複数個のはんだバンプ５０部分の全部に適用されてい
なくともよく、導通不良の発生し易い部位に適宜適用し
たものとしてもよい。また、上記第１実施形態におい
て、第１シート１３は複数層のシートで形成されていて
もよく、上記第２実施形態において、インターポーザ２
１０を複数層で構成する場合には、３層以上の構成であ
ってもよい。

【００７６】また、本発明は、インターポーザの凹部ま
たは窪み部におけるパッド電極とはんだバンプとの接続
構造に特徴を持たせたものであり、その他の構成部分に
ついては、適宜設計変更を行ってよいことは勿論であ
る。また、本発明は、ＢＧＡだけでなくＭＣＭにも適用
可能であり、更には、電気素子が半導体素子に限定され
るものではなく、例えばコンデンサ、レジスタ等の電気
素子を用いたバンプを有する電子部品に適用可能であ
る。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るＢＧＡの構造図で
あり、（ａ）は全体構造を示す一部切欠断面図、（ｂ）
は（ａ）のＡ部分の拡大断面図である。

【図２】本発明の実施形態に係るＢＧＡにおけるはんだ
バンプの一配列例を示す模式図である。

【図３】上記第１実施形態に係る製造工程の流れ図であ
る。

【図４】図３に続く製造工程の流れ図である。

【図５】上記第１実施形態に係る製造工程を説明する説
明図である。

【図６】図５に続く製造工程を説明する説明図である。

【図７】図６に続く製造工程を説明する説明図である。

【図８】図７に続く製造工程を説明する説明図である。

【図９】はんだバンプにおけるクラックの発生及び抑制
を説明する模式図である。

【図１０】上記第１実施形態における冷熱サイクル試験
の評価結果を示す図である。

【図１１】本発明の第２実施形態に係るＢＧＡの構造図
であり、（ａ）は全体構造を示す一部切欠断面図、
（ｂ）は（ａ）のＢ部分の拡大断面図である。

【図１２】上記第２実施形態における単層基板製造工程
の流れ図である。

【図１３】上記第２実施形態における複数層基板製造工
程の流れ図である。

【図１４】上記単層基板製造工程を説明する説明図であ
る。

【図１５】上記複数層基板製造工程を説明する説明図で
ある。

【図１６】図１５に続く上記複数層基板製造工程を説明
する説明図である。

【図１７】上記第２実施形態におけるはんだバンプのク
ラック抑制効果を説明する模式図である。

【符号の説明】

１０、２１０…インターポーザ、１１、２１１…インタ
ーポーザの表面、１２、２１２…インターポーザの裏
面、１３…第１シート、１４…第２シート、１６、２１
６…パッド電極、２０…ＩＣチップ、４０…凹部、４１
…穴部、５０…はんだバンプ、４２…凹部の内側側面、
４３…凹部の底部、４４…凹部の開口縁部、２４０…ス
ルーホール、２４２…スルーホールの内側側面、２４４
…スルーホールの開口縁部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 インターポーザ（１０）と、 前記インターポーザ（１０）の一面（１１）側に設けら
   れた電気素子（２０）と、 前記インターポーザ（１０）の他面（１２）側に設けら
   れ、前記他面（１２）上に開口した凹部（４０）と、 前記凹部（４０）の内面に形成され、前記電気素子（２
   ０）と電気的に接続された膜状のパッド電極（１６）
   と、 一部が前記凹部（４０）を塞ぐように前記凹部（４０）
   に入り込み、前記パッド電極（１６）と接合されている
   はんだバンプ（５０）とを備え、 前記はんだバンプ（５０）によって外部との電気的接続
   を行う電子部品において、 前記パッド電極（１６）は、前記凹部（４０）の前記底
   面（４３）から前記凹部（４０）の内側側面（４２）に
   渡って連続的に形成されており、 前記はんだバンプ（５０）は、前記凹部（４０）の前記
   底面（４３）及び前記内側側面（４２）にて、前記パッ
   ド電極（１６）と接合されていることを特徴とするバン
   プを有する電子部品。
2. 【請求項２】 前記インターポーザ（１０）は複数の層
   （１３、１４）からなり、 前記複数の層（１３、１４）のうち前記他面（１２）を
   構成する他面側層（１４）には、前記他面（１２）側か
   ら前記他面側層（１４）を貫通する穴部（４１）が形成
   され、 前記他面（１２）側とは反対側において、前記他面側層
   （１４）に隣接する隣接層（１３）により前記穴部（４
   １）が塞がれることによって、前記凹部（４０）が構成
   されていることを特徴とする請求項１に記載のバンプを
   有する電子部品。
3. 【請求項３】 インターポーザ（１０、２１０）と、 前記インターポーザ（１０、２１０）の一面（１１、２
   １１）側に設けられた電気素子（２０）と、 前記インターポーザ（１０、２１０）の他面（１２、２
   １２）側に設けられ前記電気素子（２０）と電気的に接
   続されたパッド電極（１６、２１６）とを備え、 前記パッド電極（１６、２１６）に接合されたはんだバ
   ンプ（５０）によって外部との電気的接続を行う電子部
   品において、 前記インターポーザ（１０、２１０）には、前記他面
   （１２、２１２）上に開口部を有し、この開口部から前
   記一面（１１、２１１）方向に窪んだ窪み部（４０、２
   ４０）が設けられ、 前記パッド電極（１６、２１６）は膜状をなし、前記他
   面（１２、２１２）において前記窪み部（４０、２４
   ０）の開口部周囲に位置する開口縁部（４４、２４４）
   から、前記窪み部（４０、２４０）において窪み方向に
   延びる内面（４２、２４２）に渡って連続的に形成され
   ており、 前記はんだバンプ（５０）は、その一部が前記他面（１
   ２、２１２）側から前記窪み部（４０、２４０）を塞ぐ
   ように前記窪み部（４０、２４０）に入り込み、前記開
   口縁部（４４、２４４）及び前記窪み部（４０、２４
   ０）の前記内面（４２、２４２）にて、前記パッド電極
   （１６、２１６）と接合されていることを特徴とするバ
   ンプを有する電子部品。
4. 【請求項４】 前記窪み部は、前記一面（２１１）から
   前記他面（２１２）へと前記インターポーザ（２１０）
   を貫通する、前記電気素子（２０）と前記パッド電極
   （２１６）とを接続するためのスルーホール（２４０）
   であることを特徴とする請求項３に記載のバンプを有す
   る電子部品。