JPH11260964A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH11260964A
JPH11260964A JP6361698A JP6361698A JPH11260964A JP H11260964 A JPH11260964 A JP H11260964A JP 6361698 A JP6361698 A JP 6361698A JP 6361698 A JP6361698 A JP 6361698A JP H11260964 A JPH11260964 A JP H11260964A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor package
terminals
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6361698A
Other languages
English (en)
Inventor
Hideki Yamaguchi
秀樹 山口
Yasuaki Yasumoto
恭章 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP6361698A priority Critical patent/JPH11260964A/ja
Publication of JPH11260964A publication Critical patent/JPH11260964A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 セラミックス基板の端子、樹脂配線基板の端
子のそれぞれと突起電極との間の電気的接続の信頼性並
びに機械的接続の強度を向上し、接続不良が防止できる
電気的信頼性が高い半導体パッケージ並びに半導体装置
を提供する。 【解決手段】 セラミックス・樹脂複合半導体パッケー
ジにおいて、セラミックス基板10の端子13と突起電
極40との間が合金接合層41を介して接続される。同
様に、樹脂配線基板30の端子31と突起電極40との
間が合金接合層42を介して接続される。端子13の表
面上にはめっき層15が、端子31の表面上にはめっき
層37がそれぞれ形成される。めっき層15にはNiめっ
き層15Nが含まれ、めっき層37にはNiめっき層37
Nが含まれる。突起電極40はSn-Pb半田ペーストで形
成される。合金接合層41、42はNi-Sn合金接合層で
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体パッケージに
関する。特に本発明は、セラミックス基板に樹脂配線基
板が張り合わされ、セラミックス基板の端子と樹脂配線
基板の端子との間が突起電極により電気的に接続された
半導体パッケージに関する。さらに、本発明は、このよ
うな半導体パッケージに半導体チップを実装した半導体
装置に関する。
【0002】
【従来の技術】マイクロプロセッサ、特定用途向け論理
LSI等の半導体チップを封止する半導体パッケージに
は、多端子化並びにリード配線の微細化が要求され、同
時に高い放熱性が要求されている。最近、セラミックス
基板に樹脂配線基板を張り合わせたセラミックス・樹脂
複合基板を使用した半導体パッケージの開発が行われて
おり、この半導体パッケージは前述の複数の技術的課題
を同時に解決できる。セラミックス・樹脂複合基板にお
いて、セラミックス基板は熱伝導性が良好で高い放熱性
を有する。樹脂配線基板においては、フォトリソグラフ
ィ技術及びエッチング技術が行えるので、リード配線の
微細化が行える。
【0003】前述のセラミックス・樹脂複合基板を使用
した半導体パッケージにおいて、セラミックス基板、樹
脂配線基板のそれぞれの間には接着層を介在し、この接
着層によりセラミックス基板と樹脂配線基板との間が機
械的に接合される。接着層にはシート状(フィルム状)
樹脂系接着剤やペースト状樹脂系接着剤が使用され、通
常は熱圧着により接合が行われる。
【0004】セラミックス基板の端子、樹脂配線基板の
端子のそれぞれの間には突起電極を介在し、この突起電
極により端子間の電気的な接続が行われる。セラミック
ス基板の端子は高融点金属メタライズで形成され、実際
には端子表面にNiめっき層が形成され、さらにAuめっき
層が形成される。樹脂配線基板の端子はCu箔で形成さ
れ、同様に端子表面にNiめっき層、Auめっき層がそれぞ
れ形成される。
【0005】突起電極は、通常、Agフィラーを含有した
エポキシ系導電ペーストで形成される。突起電極は、半
導体パッケージの組立工程において、スクリーン印刷に
よりセラミックス基板の端子上に形成された後、熱処理
により樹脂配線基板の端子に接続される。
【0006】
【発明が解決しようとする課題】しかしながら、前述の
セラミックス・樹脂複合基板を使用した半導体パッケー
ジにおいては、以下の点について配慮がなされていな
い。
【0007】半導体パッケージの突起電極にはエポキシ
系導電ペーストが使用されているので、セラミックス基
板の端子、樹脂配線基板の端子のそれぞれに形成しため
っき層と突起電極との間は反応層を介在しない接続にな
る。このため、端子と突起電極との間の電気的な接続並
びに機械的な接続に対する信頼性が充分に確保できず、
最悪の場合には導通不良の要因になるという問題があっ
た。
【0008】さらに、半導体パッケージに半導体チップ
を実装した半導体装置においても同様に、電気的信頼性
が充分に得られないという問題があった。
【0009】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、セラミックス
基板の端子、樹脂配線基板の端子のそれぞれと突起電極
との間の電気的な接続並びに機械的な接続を確実に行
い、導通不良が防止できる信頼性が高い半導体パッケー
ジを提供することである。
【0010】さらに、本発明の目的は、特に樹脂配線基
板の端子と突起電極との間の電気的な接続並びに機械的
な接続をより一層確実に行い、導通不良が防止できる信
頼性の高い半導体パッケージを提供することである。
【0011】さらに、本発明の目的は、多端子化が実現
できる半導体パッケージを提供することである。
【0012】さらに、本発明の目的は、構造が簡素化で
きる半導体パッケージを提供することである。
【0013】さらに、本発明の目的は、電気的信頼性が
高い半導体装置を提供することである。
【0014】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、セラミックス基板の端子と樹脂配線基
板の端子との間が突起電極により電気的に接続された半
導体パッケージにおいて、セラミックス基板の端子、樹
脂配線基板の端子のそれぞれと突起電極との間が合金接
合層を介して接合されたことを特徴とする。
【0015】セラミックス基板の端子にはW、Moのいず
れかを主成分とする導体(メタライズ層)が実用的に使
用できる。この端子の表面上には突起電極との間で合金
接合層を形成するめっき層、好ましくはAu/Niめっき層
が形成される。Niめっき層は合金接合層を形成する。Au
めっき層はNiめっき層の酸化を防止し(耐食性を向上
し)、かつ突起電極との間で濡れ性を確保する。樹脂配
線基板の端子にはCuを主体とする導体が実用的に使用で
きる。同様に、この端子の表面上には突起電極との間で
合金接合層を形成するめっき層、好ましくはAu/Niめっ
き層が形成される。突起電極は前述のめっき層との間で
合金接合層を形成する導体、具体的にはSn及びPbを主成
分とする半田ペーストが実用的に使用できる。半田ペー
ストのSnは合金接合層を形成する。また、半田ペースト
にはAu及びSnを主成分とする半田ペーストが実用的に使
用できる。
【0016】このように構成される半導体パッケージに
おいては、セラミックス基板の端子と突起電極との間が
合金接合層により電気的に確実に接続されるとともに、
機械的に強固に接合される。同様に樹脂配線基板の端子
と突起電極との間が合金接合層により電気的に確実に接
続されるとともに、機械的に強固に接合される。従っ
て、セラミックス基板の端子と樹脂配線基板の端子との
間の接続不良が防止でき、電気的信頼性が高い半導体パ
ッケージが実現できる。さらに、半導体パッケージに半
導体チップを実装した半導体装置においては電気的信頼
性が向上できる。
【0017】さらに、この発明は、前述の半導体パッケ
ージにおいて、樹脂配線基板の端子に連結される接続孔
配線の少なくとも一部分と突起電極との間が合金接合層
を介して接合されたことを特徴とする。
【0018】好ましくは、突起電極が樹脂配線基板の接
続孔内部に挿入され、この接続孔内部において突起電極
と接続孔配線との間で合金接合層が形成される。接続孔
配線の表面には前述と同様にめっき層、好ましくはAu/N
iめっき層が形成される。さらに、突起電極が接続孔を
通して樹脂配線基板を突き抜けた状態で溶融され、突起
電極と接続孔配線との間に合金接合層が形成されるとと
もに、樹脂配線基板の突起電極が突き抜けた側の表面で
接続孔の開口サイズよりも大きく突起電極が広がること
が好ましい。
【0019】このように構成される半導体パッケージに
おいては、少なくとも接続孔配線の一部分と突起電極と
の間が合金接合層により電気的に確実に接続されるとと
もに、機械的に強固に接合される。しかも、金属接合層
による接合面積が樹脂配線基板の厚さ方向に稼げるの
で、樹脂配線基板の端子と突起電極との接合面積を樹脂
配線基板の表面上に確保する必要がなくなる。つまり、
樹脂配線基板の端子サイズや端子間サイズが微細化でき
る。さらに、突起電極が樹脂配線基板を突き抜けた状態
で溶融し合金接合層を形成することにより、突起電極で
樹脂配線基板を挟み込む構造になり、樹脂配線基板の端
子と突起電極との間は機械的により強固に結合される。
従って、樹脂配線基板の端子と突起電極との間の接続不
良が確実に防止できるので、電気的信頼性が高い半導体
パッケージが実現できる。さらに、電気的信頼性が高い
半導体装置が実現できる。
【0020】
【発明の実施の形態】(第1の実施の形態)以下、本発
明の実施の形態について説明する。図2は本発明の第1
の実施の形態に係る半導体装置の断面構造図、図1は半
導体装置を構築する半導体パッケージの要部拡大断面構
造図である。まず図2に示すように、半導体装置1はセ
ラミックス・樹脂複合基板を使用した半導体パッケージ
に半導体チップ50を実装して形成される。
【0021】半導体パッケージはセラミックス基板10
の表面(図2中、上側表面)上に接着層20を介在し樹
脂配線基板30を張り合わせて構成される。セラミック
ス基板10の端子13と樹脂配線基板30の端子31と
の間は突起電極(バンプ電極)40を介在して電気的か
つ機械的に接続される。
【0022】図1及び図2に示すように、セラミックス
基板10は基板本体11、接続孔配線12、端子13及
び14を備える。基板本体11には例えば0.2-0.8mmの
厚さを有する窒化アルミニウム基板が使用される。窒化
アルミニウム基板は窒化アルミニウムシートを脱脂、焼
成することで形成される。接続孔配線12は基板本体1
1において基板厚さ方向に形成された接続孔の内部に埋
設される。接続孔配線12は高融点金属、例えばWペー
スト又はMoペーストのいずれかの高融点金属ペーストで
形成され、この高融点金属ペーストはスクリーン印刷に
より形成される。スクリーン印刷された高融点金属ペー
ストは窒化アルミニウムシートと同時に脱脂、焼成され
る。
【0023】端子13は、図1及び図2中、基板本体1
1の上側表面上に配設され、半導体パッケージの内部側
端子として使用される。端子13は接続孔配線12に電
気的に接続されかつ機械的に接合される。端子13は接
続孔配線12と同様に高融点金属ペースト(Wペースト
又はMoペーストのいずれか)で形成され、高融点金属ペ
ーストはスクリーン印刷で形成された後に基板本体11
と同時に脱脂、焼成される。端子13の表面上にはめっ
き層15が形成される。めっき層15は、本実施の形態
において、Niめっき層15N、Auめっき層15Aのそれ
ぞれを順次積層した2層構造で形成される。Niめっき層
15Nは突起電極40との間で合金接合層(共晶合金接
合層)を生成する。Niめっき層15Nは例えば1-3μm
の膜厚で形成される。Auめっき層15Aは突起電極40
との間の濡れ性を確保し、かつNiめっき層15Nの酸化
防止等の耐食性を向上する。Auめっき層15Aは例えば
0.5-2.0μmの膜厚で形成される。
【0024】端子14は、基板本体11の下側表面上に
配設され、半導体パッケージをマザーボード、ドータボ
ード等の配線基板に接続する外部側端子として使用され
る。端子14は、接続孔配線12に電気的にかつ機械的
に接続され、端子13と同様に高融点金属ペーストで形
成される。
【0025】なお、セラミックス基板10の基板本体1
1は窒化アルミニウム基板に限定されず、アルミナ基
板、窒化珪素基板、低温焼結ガラスセラミックス基板の
いずれかが使用できる。
【0026】接着層20は基本的にはセラミックス基板
10と樹脂配線基板30との間の機械的な接合を行う。
接着層20には、熱硬化性樹脂シート、熱硬化性樹脂ペ
ースト、異方性導電シート、異方性導電ペースト、エポ
キシ樹脂ペースト、ポリイミド樹脂ペーストのいずれか
が実用的に使用できる。接着層20は例えば60-120μm
の膜厚で形成される。
【0027】樹脂配線基板30は基板本体33、接続孔
32H、接続孔配線32、端子31、34、コーティン
グ層35及び36を備える。基板本体33は本実施の形
態において液晶ポリマーシートで形成される。液晶ポリ
マーシートは例えば60-100μmの膜厚で形成される。な
お、基板本体33は液晶ポリマーシートに限定されず、
ポリイミド系樹脂シート、ガラスエポキシシートのいず
れかが実用的に使用できる。接続孔配線32は基板本体
33の基板厚さ方向に形成された接続孔32Hの内壁に
沿って形成され、この接続孔配線32は例えばAgで形成
される。
【0028】端子31は、図1及び図2中、基板本体3
3の下側表面に配設され、半導体パッケージの内部側端
子として使用される。端子31は接続孔配線32に電気
的に接続される。端子31は本実施の形態においてCu箔
で形成され、Cu箔は例えば15-50μmの膜厚で形成され
る。端子31の表面上には、セラミックス基板10の端
子13に形成しためっき層15と同等のめっき層37が
形成される。めっき層37は、本実施の形態において、
Niめっき層37N、Auめっき層37Aのそれぞれを順次
積層した2層構造で形成される。Niめっき層37Nは突
起電極40との間で合金接合層を生成する。Auめっき層
37Aは突起電極40との間の濡れ性を確保し、かつNi
めっき層37Nの酸化防止等の耐食性を向上する。めっ
き層37の各層はめっき層15の各層の膜厚と同等の膜
厚で形成される。
【0029】端子34は基板本体33の上側表面に形成
される。端子34の一端側は接続孔配線32に電気的に
接続され、端子34の他端側は配線として引き回され半
導体チップ50の端子(ボンディングパッド)51に電
気的に接続される。端子34は端子31と同様に例えば
Cu箔で形成される。
【0030】コーティング層35は樹脂配線基板30の
下側表面、コーティング層36は樹脂配線基板30の上
側表面にそれぞれ形成される。コーティング層35は例
えばソルダレジスト層で形成される。
【0031】図2に示すように、樹脂配線基板30の中
央部分にはチップ開口38が形成されており、このチッ
プ開口38内においてセラミックス基板10の表面上に
は半導体チップ50が実装される。半導体チップ50と
セラミックス基板53との間は接着層53により機械的
に接合される。半導体チップ50の端子51と樹脂配線
基板30の端子34との間はボンディングワイヤ52に
より電気的に接続される。半導体チップ50の回路搭載
面となる表面上には保護層54が形成される。保護層5
4には例えばポリイミド系樹脂が使用される。
【0032】図1に示すように、突起電極40とセラミ
ックス基板10の端子13との間の接続は合金接合層4
1を介して行われ、突起電極40と樹脂配線基板30の
端子31との間の接続は合金接合層42を介して行われ
る。本実施の形態において、端子13特に端子13の表
面上に形成されためっき層15、端子31特に端子31
の表面上に形成されためっき層37のそれぞれとの間で
濡れ性を確保しつつ、合金接合層41、42のそれぞれ
を形成するために、突起電極40は例えばSn及びPbを主
成分とする、好ましくは63%Sn及び37%Pbを含む半田ペー
ストで形成される。すなわち、合金接合層41、42は
いずれもNi-Sn合金接合層で形成される。このNi-Sn合金
接合層は、本実施の形態において、100-500nmの厚さで
形成される。なお、突起電極40は、Sn及びPbを主成分
とする半田ペースに限定されず、例えばAu及びSnを主成
分とするペーストで形成してもよい。Au及びSnを主成分
とする突起電極40は、Sn及びPbを主成分とする突起電
極40に比べて高い硬度を有する。
【0033】本発明者が行った高温側120℃、低温側-45
℃の冷熱サイクル試験において、本実施の形態に係る半
導体パッケージの端子13、31のそれぞれと突起電極
40との間の接続状態は700サイクル以上でも良好であ
った。この試験結果は、本実施の形態に係る半導体パッ
ケージが、Agフィラーを含有するエポキシ系導電ペース
トで突起電極を形成した従来技術に係る半導体パッケー
ジに比べて、約2倍近い接合強度を有することを証明す
る。すなわち、本実施の形態に係る半導体パッケージに
おいては、端子13、31のそれぞれと突起電極40と
の間の電気的な接続が確実に行われ、かつ機械的な接続
が強固に行われる。
【0034】次に、前述の半導体パッケージの形成方法
について説明する。図3乃至図10は形成方法を説明す
る各形成工程毎に示す半導体パッケージの要部拡大断面
構造図である。
【0035】(1)まず、図3に示すセラミックス基板
10を形成する。このセラミックス基板10は以下に説
明する工程で形成される。例えば窒化アルミニウムシー
トを準備し、この窒化アルミニウムシートに接続孔を形
成する。次に、接続孔内に高融点金属ペーストを埋設す
るとともに、端子形成領域において窒化アルミニウムシ
ートの上側表面、下側表面のそれぞれに高融点金属ペー
ストを形成する。高融点金属ペーストには例えばWペー
ストが使用され、このWペーストはスクリーン印刷によ
り形成される。そして、窒化アルミニウムシートに脱
脂、焼成を行い、同時に高融点金属ペーストにも脱脂、
焼成を行う。この脱脂、焼成により、窒化アルミニウム
シートで基板本体11が形成され、高融点金属ペースト
で接続孔配線12、内部側端子13、外部側端子14の
それぞれが形成される。図3に示すように、脱脂、焼成
の際に高融点金属ペーストには体積収縮が生じ、端子1
3(図示しないが、端子14も同様)の表面部分にはデ
ィンプル(断面形状がV字型のくぼみ)13Dが形成さ
れる。
【0036】この後、少なくとも内部側端子13の表面
上にめっき層15を形成する。めっき層15は、前述の
ように、本実施の形態においてNiめっき層15N及びそ
の表面上に積層されたAuめっき層15Aの2層構造で形
成される。Niめっき層15N、Auめっき層15Aはいず
れも無電解めっき法で形成される。
【0037】(2)一方、樹脂配線基板30は以下に説
明する工程で形成される。Cu箔31Fを準備し、図4に
示すように、Cu箔31Fの表面上であって接続孔配線3
2の形成領域に導電性物質32Mを形成する。導電性物
質32Mは例えばAgで形成され、このAgは例えば高さ10
0μmで直径20μmの突起形状で形成される。導電性物
質32Mの先端形状はこの後の工程において基板本体3
3を突き破るために鋭角な角度で形成されることが好ま
しい。
【0038】図5に示すように、Cu箔31Fの表面上に
基板本体33を重ね合わせる。導電性物質32Mは基板
本体33を突き破り、導電性物質32Mの先端部分は基
板本体33の表面から突出する。基板本体33は本実施
の形態において液晶ポリマーシートを使用する。
【0039】この後、基板本体33の表面上にCu箔34
Fを重ね合わせ、図6に示すように、熱圧着によりCu箔
31F、基板本体33及びCu箔34Fの積層体を形成す
る。熱圧着によりCu箔31Fと基板本体33との間、基
板本体33とCu箔34Fとの間はそれぞれ接着され、導
電性物質32Mは押し潰されて接続孔配線32として形
成される。熱圧着は、例えば180℃以上の温度で、10-30
kg/cm2の圧力をかけて行う。
【0040】図7に示すように、Cu箔31F、Cu箔34
Fのそれぞれにパターンニングを行い、基板本体33の
下側表面に端子(ランド)31を形成するとともに、基
板本体33の上側表面に端子(ランド及び配線)34を
形成する。パターンニングにはフォトリソグラフィ技術
及びエッチング技術が使用される。
【0041】基板本体33の下側表面上に端子31部分
を除きコーティング層35を形成するとともに、基板本
体33の上側表面上に端子34部分及びボンディングワ
イヤ52との接続部分(図2参照)を除きコーティング
層36を形成する(図8参照)。コーティング層35、
36のそれぞれは例えばソルダレジスト層で形成され、
このソルダレジスト層はスクリーン印刷により形成され
る。
【0042】図8に示すように、端子31、34の中央
部分に端子31から端子34に貫通する接続孔32Hを
形成する。接続孔32Hは機械的なパンチング加工によ
り形成され、接続孔32Hの開口寸法は例えば50μmで
形成される。なお、図示しないが、接続孔32Hを形成
する工程と同時に、半導体チップ50を実装する部分に
おいて基板本体33の中央部分が打ち抜かれ、チップ開
口38が形成される。
【0043】図9に示すように、端子31、34、接続
孔配線32のそれぞれの露出する表面上にめっき層37
を形成する。めっき層37は前述のようにNiめっき層3
7N及びAuめっき層37Aで形成される。このめっき層
37を形成することにより、樹脂配線基板30が完成す
る。
【0044】(3)図10に示すように、前述のセラミ
ックス基板10の端子13の表面上、詳細にはめっき層
15の表面上に突起電極40を形成する。突起電極40
は、例えばSn及びPbを主成分とする半田ペーストをスク
リーン印刷により形成し、この半田ペーストを乾燥する
ことにより形成される。半田ペーストは例えば高さ100
μm、直径20μmで形成される。端子13の表面上には
前述のように高融点金属ペーストの体積収縮で形成され
たディンプル13Dが形成されているので、突起電極4
0の配置位置がディンプル13Dの中央部分に自己整合
的に決定される。
【0045】(4)図11に示すように、セラミックス
基板10、接着層20、樹脂配線基板30のそれぞれを
重ね合わせる。そして、セラミックス基板10の端子1
3の表面上に形成された突起電極40の先端部分は、接
着層20に形成された開口20Hを通して樹脂配線基板
30の端子31、詳細にはめっき層37の表面上に接触
させる。樹脂配線基板30の端子31には中央部分に接
続孔32Hが形成されているので、突起電極40の先端
部分は接続孔32H内に受け入れられ、突起電極40の
先端部分の配置位置は接続孔32Hにより自己整合的に
決定される。
【0046】(5)熱処理(リフロー)を行い、前述の
図1に示すように、セラミックス基板10の端子13と
樹脂配線基板30の端子31との間が電気的に接続され
かつ機械的に接続される。熱処理は180-300℃、好まし
くは260度の温度で行う。セラミックス基板10の端子
13と突起電極40との間は、端子13の表面上に形成
したNiめっき層15Nと突起電極40の組成物質である
Snとで形成された合金接合層(Ni-Sn合金接合層)41
により機械的に接合される。すなわち、端子13と突起
電極40との間は、電気的に確実に接続されるととも
に、機械的に強固に接続(接合)される。突起電極40
と樹脂配線基板30の端子31との間は、端子31の表
面上に形成したNiめっき層37Nと突起電極40の組成
物質であるSnとで形成された合金接合層(Ni-Sn合金接
合層)42により機械的に接合される。同様に、端子3
1と突起電極40との間は、電気的に確実に接続される
とともに、機械的に強固に接続される。さらに、突起電
極40の先端部分は樹脂配線基板30の接続孔32H内
部に若干食い込み、接続孔32H内部において突起電極
40と接続孔配線32との間が電気的にかつ機械的に接
続される。つまり、この突起電極40と接続孔配線32
との間は合金接合層42を介在して接続されており、電
気的な接続がより確実に行われ、機械的な接続がより強
固に行われる。
【0047】本実施の形態に係る半導体パッケージは、
セラミックス基板10の端子13と突起電極40との間
の接続を合金接合層41で行い、突起電極40と樹脂配
線基板30の端子31との間の接続を合金接合層42で
行うことを特徴とし、さらに突起電極40と樹脂配線基
板30の接続孔配線32との間を合金接合層42で接続
することを特徴とする。後者の特徴は、表現を代えれ
ば、樹脂配線基板30の接続孔32Hの内部において突
起電極40及びめっき層37を溶融し合金接合層42を
形成し、この合金接合層42で突起電極40と接続孔配
線32との間が接続される、と表現できる。
【0048】この熱処理が終了すると、半導体パッケー
ジが完成する。
【0049】(6)前述の図2に示すように、半導体パ
ッケージに半導体チップ50を実装することにより、キ
ャビティアップ構造の半導体装置1が完成する。このよ
うに構成される半導体装置1はBGA(Ball Grid Array)
構造を有する。半導体チップ50の実装は、まずセラミ
ックス基板10の表面上に接着層53を介在して半導体
チップ50を取り付ける。ボンディングワイヤ52によ
り半導体チップ50の端子51と樹脂配線基板30の端
子34との間を電気的に接続する。最後に、半導体チッ
プ50の表面上に保護層54を形成する。
【0050】以上説明したように、このように構成され
る半導体パッケージにおいては、セラミックス基板10
の端子13と突起電極40との間が合金接合層41によ
り電気的に確実に接続されるとともに、機械的に強固に
接合される。同様に樹脂配線基板30の端子31と突起
電極40との間が合金接合層42により電気的に確実に
接続されるとともに、機械的に強固に接合される。従っ
て、セラミックス基板10の端子13と樹脂配線基板3
0の端子31との間の接続不良が防止でき、電気的信頼
性が高い半導体パッケージが実現できる。さらに、半導
体パッケージに半導体チップ50を実装した半導体装置
1においては電気的信頼性が向上できる。
【0051】特に、Sn及びPbを主成分とする半田ペース
ト、又はAu及びSnを主成分とする半田ペーストで形成さ
れる突起電極40の機械的な硬度は高く、半導体パッケ
ージの組立工程においてセラミックス基板10と樹脂配
線基板30との間の接着層20が突起電極40で突き破
れる。すなわち、接着層20に予め突起電極40を通す
開口20H(図11参照)を形成する必要がなくなる。
【0052】さらに、このように構成される半導体パッ
ケージにおいては、樹脂配線基板30の少なくとも接続
孔配線32の一部分と突起電極40との間が合金接合層
42により電気的に確実に接続されるとともに、機械的
に強固に接合される。しかも、金属接合層42による接
合面積が樹脂配線基板30の厚さ方向に稼げるので、樹
脂配線基板30の端子31と突起電極40との接合面積
を樹脂配線基板30の表面上に確保する必要がなくな
る。つまり、樹脂配線基板30の端子31のサイズや端
子31の離間サイズが微細化でき、多端子化が実現でき
る。
【0053】さらに、前述の本実施の形態に係る半導体
パッケージにおいてはセラミックス基板10と樹脂配線
基板30との間に接着層20を介在し、この接着層20
によりセラミックス基板10と樹脂配線基板30との間
の機械的な張り合わせ強度を確保しているが、セラミッ
クス基板10の端子13と突起電極40との間が合金接
合層41により機械的に強固に接合され、樹脂配線基板
30の端子31、接続孔配線32のそれぞれと突起電極
40との間が合金接合層42により機械的に強固に接合
されているので、接着層20そのものが廃止できる。従
って、接着層20を使用しないシンプルな構造の半導体
パッケージが実現できる。
【0054】(第2の実施の形態)本実施の形態は、前
述の第1の実施の形態に係る半導体パッケージにおい
て、セラミックス基板10の端子13と樹脂配線基板3
0の端子31との間の電気的な接続をより確実に行うと
ともに、機械的な接合をより強固に行った場合を説明す
る。図12乃至図14は本発明の第2の実施の形態に係
る形成方法を説明する各形成工程毎に示す半導体パッケ
ージの要部拡大断面構造図である。
【0055】(1)図12に示すように、セラミックス
基板10の端子13の表面上に突起電極40を形成した
後、セラミックス基板10、樹脂配線基板30のそれぞ
れを重ね合わせる。突起電極40は、樹脂配線基板30
の端子31側から接続孔32Hを通して端子34側に突
き抜けるように、例えば高さ170-250μm、直径20μm
の細長い形状で形成される。
【0056】(2)図13に示すように、樹脂配線基板
30の接続孔32Hの内部に突起電極40の先端部分を
挿入し、突起電極40の先端部分を樹脂配線基板30の
端子34の表面から突き抜けさせる。
【0057】(3)図14に示すように、熱処理(リフ
ロー)を行い、セラミックス基板10の端子13と突起
電極40との間に合金接合層41を形成し、端子13と
突起電極40との間を電気的にかつ機械的に接続する。
同様に、樹脂配線基板30の端子31と突起電極40と
の間に合金接合層42を形成し、端子31と突起電極4
0との間を電気的にかつ機械的に接続する。さらに、突
起電極40は接続孔32H内の全域に挿入され、突起電
極40と接続孔配線32との間は接続孔32H内におい
て合金接合層42を介在して電気的にかつ機械的に接続
される。そして、さらに突起電極40は樹脂配線基板3
0の上側表面に突き抜けた状態において溶融されその後
に凝固するので、突き抜けた部分において突起電極40
は接続孔32Hの開口サイズよりも大きく広がる。すな
わち、突起電極40は樹脂配線基板30を挟み込む連結
構造体を構築し、セラミックス基板10と樹脂配線基板
30との間の張り合わせ強度が充分に確保できる。張り
合わせ強度が充分に確保できる結果、張り合わせに必要
な接着層20は廃止でき、接着層20がないシンプルな
構造の半導体パッケージが実現できる。
【0058】このように構成される半導体パッケージに
おいては、前述の第1の実施の形態に係る半導体パッケ
ージと同様の効果が得られ、さらに突起電極40は樹脂
配線基板30を挟み込む連結構造体を構築するので、セ
ラミックス基板10と樹脂配線基板30との間の張り合
わせ強度が向上できる。従って、特に樹脂配線基板30
の端子31と突起電極40との間の接続不良が確実に防
止できるので、電気的信頼性が高い半導体パッケージが
実現できる。さらに、電気的信頼性が高い半導体装置1
が実現できる。
【0059】なお、本発明は前述の実施の形態に限定さ
れない。例えば、本発明は、キャビティダウン構造を有
する半導体パッケージ及び半導体装置に適用できる。
【0060】
【発明の効果】本発明は、セラミックス基板の端子、樹
脂配線基板の端子のそれぞれと突起電極との間の電気的
な接続並びに機械的な接続を確実に行い、導通不良が防
止できる信頼性が高い半導体パッケージを提供できる。
【0061】さらに、本発明は、樹脂配線基板の端子と
突起電極との間の電気的な接続並びに機械的な接続をよ
り一層確実に行い、導通不良が防止できる信頼性の高い
半導体パッケージを提供できる。
【0062】さらに、本発明は、多端子化が実現できる
半導体パッケージを提供できる。
【0063】さらに、本発明は、構造が簡素化できる半
導体パッケージを提供できる。
【0064】さらに、本発明は、電気的信頼性が高い半
導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体パッケ
ージの要部拡大断面構造図である。
【図2】半導体パッケージに半導体チップを実装した半
導体装置の断面構造図である。
【図3】組立方法を説明する第1組立工程における半導
体パッケージの要部拡大断面構造図である。
【図4】第2組立工程における半導体パッケージの要部
拡大断面構造図である。
【図5】第3組立工程における半導体パッケージの要部
拡大断面構造図である。
【図6】第4組立工程における半導体パッケージの要部
拡大断面構造図である。
【図7】第5組立工程における半導体パッケージの要部
拡大断面構造図である。
【図8】第6組立工程における半導体パッケージの要部
拡大断面構造図である。
【図9】第7組立工程における半導体パッケージの要部
拡大断面構造図である。
【図10】第8組立工程における半導体パッケージの要
部拡大断面構造図である。
【図11】第9組立工程における半導体パッケージの要
部拡大断面構造図である。
【図12】本発明の第2の実施の形態に係る組立方法を
説明する第1組立工程における半導体パッケージの要部
拡大断面構造図である。
【図13】第2組立工程における半導体パッケージの要
部拡大断面構造図である。
【図14】第3組立工程における半導体パッケージの要
部拡大断面構造図である。
【符号の説明】
1 半導体装置 10 セラミックス基板 11,33 基板本体 12,32 接続孔配線 13,31,34 端子 15,37 めっき層 15A,37A Auめっき層 15N,37N Niめっき層 20 接着層 30 樹脂配線基板 32H 接続孔 40 突起電極 41,42 合金接合層 50 半導体チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス基板の端子と樹脂配線基板
    の端子との間が突起電極により電気的に接続された半導
    体パッケージにおいて、 前記セラミックス基板の端子、樹脂配線基板の端子のそ
    れぞれと前記突起電極との間が合金接合層を介して接合
    されたことを特徴とする半導体パッケージ。
  2. 【請求項2】 セラミックス基板の端子と樹脂配線基板
    の端子との間が突起電極により電気的に接続された半導
    体パッケージにおいて、 前記樹脂配線基板の端子に連結される接続孔配線の少な
    くとも一部分と前記突起電極との間が合金接合層を介し
    て接合されたことを特徴とする半導体パッケージ。
JP6361698A 1998-03-13 1998-03-13 半導体パッケージ Pending JPH11260964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6361698A JPH11260964A (ja) 1998-03-13 1998-03-13 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6361698A JPH11260964A (ja) 1998-03-13 1998-03-13 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH11260964A true JPH11260964A (ja) 1999-09-24

Family

ID=13234436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6361698A Pending JPH11260964A (ja) 1998-03-13 1998-03-13 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH11260964A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043474A1 (ja) * 2004-10-22 2006-04-27 Murata Manufacturing Co., Ltd. 複合多層基板及びその製造方法
WO2008081758A1 (ja) * 2006-12-28 2008-07-10 Tokuyama Corporation 窒化アルミニウムメタライズド基板の製造方法
JP2012015551A (ja) * 2007-06-22 2012-01-19 Ind Technol Res Inst 自己整合ウェハまたはチップ構造の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043474A1 (ja) * 2004-10-22 2006-04-27 Murata Manufacturing Co., Ltd. 複合多層基板及びその製造方法
US7488897B2 (en) 2004-10-22 2009-02-10 Murata Manufacturing Co., Ltd. Hybrid multilayer substrate and method for manufacturing the same
WO2008081758A1 (ja) * 2006-12-28 2008-07-10 Tokuyama Corporation 窒化アルミニウムメタライズド基板の製造方法
JP2012015551A (ja) * 2007-06-22 2012-01-19 Ind Technol Res Inst 自己整合ウェハまたはチップ構造の製造方法

Similar Documents

Publication Publication Date Title
JP3704864B2 (ja) 半導体素子の実装構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
JP3963484B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JPH1174415A (ja) 電子モジュールの相互接続を形成する方法
JP2915888B1 (ja) 配線基板及びその製造方法
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
JP4672576B2 (ja) 電子デバイス及びその製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10135613A (ja) 配線基板
JP2009200067A (ja) 半導体チップおよび半導体装置
JPH11260964A (ja) 半導体パッケージ
JPH07226456A (ja) Icパッケージ及びその製造方法
JP3666462B2 (ja) 半導体装置の製造方法
JP2651608B2 (ja) 電子部品搭載用基板
JP3585806B2 (ja) ピン付き配線基板
JP3938017B2 (ja) 電子装置
JP3658156B2 (ja) 実装体及びその製造方法
WO1994025984A1 (en) Ic package and method of its manufacture
JP3030605B2 (ja) 半導体装置
JP5482170B2 (ja) 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2015004952A1 (ja) 回路基板
JP2001185642A (ja) 半導体実装用パッケージ基板