JP4672576B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP4672576B2
JP4672576B2 JP2006063543A JP2006063543A JP4672576B2 JP 4672576 B2 JP4672576 B2 JP 4672576B2 JP 2006063543 A JP2006063543 A JP 2006063543A JP 2006063543 A JP2006063543 A JP 2006063543A JP 4672576 B2 JP4672576 B2 JP 4672576B2
Authority
JP
Japan
Prior art keywords
particles
metal
electronic device
alloy
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006063543A
Other languages
English (en)
Other versions
JP2007242900A (ja
Inventor
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006063543A priority Critical patent/JP4672576B2/ja
Publication of JP2007242900A publication Critical patent/JP2007242900A/ja
Application granted granted Critical
Publication of JP4672576B2 publication Critical patent/JP4672576B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

本発明は電子デバイス及びその製造方法に関するものであり、特に、フリップチップ型半導体装置等のLSIチップを回路基板に接続する際の接続導体構成に特徴のある電子デバイス及びその製造方法に関するものである。
近年、半導体素子の高速・高性能化に伴い、ダイサイズの大型化、チップ厚さの薄型化、絶縁材料のLow−k(低誘電率)化が進んでいる。
このようなLSIチップは基板の応力によって反りやすく、LSIチップ内の多層配線の絶縁層も機械強度が弱くなってきている。
このようなLSIチップを実装する際に、LSIチップと実装回路基板の熱膨張率ミスマッチに起因する応力によって、はんだ接合部やチップ内に不具合が生じてしまう。
特に、近年の鉛フリーはんだ化によって、リフロー温度が上昇し、よりLSIチップと実装回路基板の熱膨張率差による応力の発生が大きくなってきている。
従来、この種の半導体装置の接続構造は、LSIチップの電極にバンプを形成し、バンプを実装回路基板の電極にはんだ材料あるいは導電性樹脂により電気的に接合し、LSIチップと実装回路基板とが作る間隙に有機高分子材料をアンダーフィル材料として充填した構成を有している。
また、バンプの先端に導電性の樹脂を転写して、LSIチップと実装回路基板とを電気的にバンプ及び導電性の樹脂で接着接合を取るという構成もあり、いずれにしても、上述の様に、LSIチップと実装回路基板の電気的接合には、はんだ、導電性接着剤または異方導電樹脂接着剤が用いられていた。
また、低温で接合して応力の発生を低減させる技術として、低温はんだや導電性接着剤が挙げられる。
さらに低温で接合する方法として、液体金属を用いる方法も提案されており、例えば、電極上にIn、Sn、Pbのいずれかを主成分とする金属を形成し、当接されたGaを主成分とする金属とIn、Sn、Pbのいずれかを主成分とする金属との両者が常温にて合金を形成し液体とすることが提案されている(例えば、特許文献1参照)。
或いは、LSIチップと実装回路基板との接続に粘土状のHgアマルガムを使用し、膨張率の異なる実装回路基板との接続部の信頼性を向上させること(例えば、特許文献2参照)や、配線層同士を接続する際に、ビアに液体ガリウムと銅粉末、又は液体ガリウムとニッケル粉末から成るアマルガムを用いて接続すること(例えば、特許文献3参照)が提案されている。
特開平07−130793号公報 特開平08−045987号公報 特開平06−260594号公報
しかし、上述の半導体装置の接合方法の問題点としては、はんだ材料を用いると、例えば、錫鉛系や金錫系の材料では、融点が高く、接合時、モジュールに発生する応力が大きいことが挙げられる。
また、Hgアマルガムとしては、例えばスズと水銀、銀スズと水銀または銀銅と銀スズと水銀等で構成されるが、このようなHgアマルガムを構成する水銀は人体に大変有害であるという問題がある。
また、最近、LSIの多層配線層にLow−kタイプの絶縁材料が適用されているが、このようなLow−kタイプの絶縁材料はこれまでの材料に比較して低弾性率であり、機械強度も劣ってしまう。
特に、実装ストレスなどが印加されると、Low−k材料と従来絶縁材料界面で剥離してしまう場合がある。
また、マルチコアによるダイサイズの大型化も進むため、LSIチップを実装回路基板に接合するには、より低応力な実装を行う必要があるが、実装時に発生する応力は、主に、はんだ接合の際に、例えば260℃まで加熱して冷却する際のLSIチップと実装回路基板の熱膨張率差に起因しており、接合部に応力が集中するため、その近傍で材料強度の弱いLow−k材料周りで不具合が生じてしまうという問題がある。
このような問題を解決して低応力で実装するためには、
a.実装回路基板の熱膨張係数をLSIチップの熱膨張率に近似させる
b.実装回路基板の弾性率を小さくする
c.はんだ接合温度を低下させる
等が考えられる。
本発明は、接合温度を低温にして、熱膨張差で発生する応力を低減することを目的とする。
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記課題を解決するために、本発明は、電子デバイスにおいて、電子デバイス部品1に設けた電極2と実装基板3に設けた電極4との間を、Ga合金6中に100℃以下でGaと合金化反応する金属粒子7が分散した導体5で接合されていることを特徴とする。
なお、電子デバイス部品1に設けた電極2とはパッドも含むものである。
このように、Ga合金6中に100℃以下でGaと合金化反応する金属粒子7が分散した導体5を用いることにより、100℃以下の低温、より好適には30℃以下の低温での接合が可能になり、熱膨張差で発生する応力が低減される。
この場合、分散した金属粒子7の周囲は固体化したGa合金となり、酸化しやすいGaが単体で存在しないので、酸化による接合部の腐食による断線等が発生することがない。
また、Ga合金6は、Gaを主成分とするとともに、Ga以外に、In,Ag,Sn,Zn,Pd,Cuのいずれか1つ以上の金属元素を含むものであれば良く、それによって、100℃以下の合金化反応により最終的には固体の導体5が得られる。
また、金属粒子7としては、電子デバイス部品1に設けた電極2或いは実装基板3に設けた電極4のサイズ及び両者の間隙を微少にして集積度を向上するために、直径が10μm以下の粒子とすることが望ましい。
また、金属粒子7としては、電気電導度及びコストを考慮するならば、Cu粒子或いはCu合金粒子のいずれかが好適である。
このような材料系を用いることによって、Hgフリー或いはPbフリーでの低温接合が可能になる。
また、電子デバイス部品1と実装基板3とを接合する際には、電子デバイス部品1に設けた電極2と実装基板3に設けた電極4の少なくとも一方にGaを含む液体金属と100℃以下でGaと合金化反応する金属粒子7とを、金属粒子7の残部が分散された状態でGa合金6として固体化する混合比で混合した混合体を設け、100℃以下、より好適にはGaの融点である30℃以下で接合すれば良い。
このように、Gaを含む液体金属と100℃以下でGaと合金化反応する金属粒子7との混合体を用いることによって、100℃以下で金属粒子7の表面と合金化が生じて最初は液体状となるが、最終的には金属粒子7の残部が分散された状態でGa合金として固体化するもので、低温で酸化による腐食が発生しない安定な接合が可能になる。
この場合、Gaを含む液体金属に混合する金属粒子7をCu粒子或いはCu合金粒子とした場合には、金属粒子7の表面の酸化を防止するためにその表面をAu或いはAgからなる酸化防止用金属膜でコーティングすることが望ましい。
なお、金属粒子7の表面が酸化されていると、Gaを含む液体金属に対する濡れ性が低くなり合金化反応が生じにくくなる。
また混合体を設ける方法としては、上記実装基板3に設けた電極4上にスクリーン印刷法により形成しても良いし、或いは、電子デバイスに設けた電極2上に転写法により形成しても良い。
本発明によれば、接合時の熱ストレスによるモジュールのダメージが無く、アセンブリ時のモジュールの故障を無くすることができ、ひいては、耐熱性の乏しい絶縁樹脂材料を用いることも可能になり、さらに、モジュール全体をHgフリー化,Pbフリー化することができるため、鉛汚染等の地球環境問題を解決することができる。
本発明は、LSIチップ等の電子デバイス部品に設けたNi等からなる電極上に、Au、Cu、はんだ、或いは、PtPd等からなるバンプを設けるとともに、パッケージ基板等の実装基板に設けた表面層がAu,Ni,Cu等からなる電極の少なくとも一方に、固化する前のGaを含む液体金属とAgコートCu粒子等の金属粒子の混合体をスクリーン印刷、メタルマスク等によるスキージング、或いは、転写法によって一方の電極に供給し、100℃以下、より好適は、常温(25℃)で接合するものである。
この接合時に、混合体は、当初ペースト状であるが、時間経過とともに拡散が進行して固相が生成され、反応終了時にはGa合金からなる固体となる。
この場合のGaを含む液体金属と金属粒子の組成は表1に示す通りであり、また、固化後における接合層の金属材料組成は表2に示す通りである。
Figure 0004672576
Figure 0004672576
なお、液体金属には、その他にAg,Zn,Pd,Cuを含んでも良いものであり、また、金属粒子としては、Agコートに代えてAuコートを施しても良く、いずれにしてもCu粒子の酸化を防止する機能があれば良く、また、Cu粒子の代わりにCu・Ag合金粒子等のCu合金粒子やAg粒子を用いても良いものである。
ここで、図2を参照して、本発明の実施例1の半導体装置の実装方法を説明する。
図2参照
まず、パッケージ基板11に設けた表面層が例えばAuからなる基板電極12上に、例えば、スクリーン印刷法によりメタル厚が30〜50μmのメタルマスクスクリーンを用いてGa合金複合材料を印刷して接合層13を形成する。
この場合のGa合金複合材料は、例えば、Ga100%の液体金属14に直径が5μmのCu粒子16の表面に厚さが例えば1μmのAgコート層17を無電解メッキした金属粒子15を液体金属14に対して48重量%混練させてペースト状になったものを用いる。
次いで、チップボンダーを用いてLSIチップ21に設けた例えば、Niからなるチップ電極22を基板電極12に対向させて位置合わせを行ってパッケージ基板11上に搭載し、例えば、30℃において電極当たり約1gで加圧して接合する。
接合当初は接合層13はペースト状であるが、時間経過とともに拡散が進行して固相が生成され、反応終了時にはGa−Ag−Cu合金19に表面の一部が溶けだしたCu粒子20が分散された固体接合層18となる。
このように、本発明の実施例1においては室温近傍で接合するため、熱膨張率差に起因する応力の発生を防ぐことができ、それによって、基板の反りや剥離を防止することができる。
また、接合層は最終的には液相ではなく固体になるので強固な接合が可能になるとともに、酸化されやすいGaが単体ではなく合金の形で固化するので酸化による腐食が進行して断線等が発生することがない。
また、従来のHg系アマルガムやPb系はんだを使用していないので、耐環境性にも優れたものとなる。
次に、図3を参照して、本発明の実施例2の半導体装置の実装方法を説明する。
図3参照
まず、パッケージ基板11に設けた表面層が例えばAuからなる基板電極12上に、例えば、メタル厚が30〜50μmのメタルマスクを用いたスキージングによりGa合金複合材料を印刷して接合層31を形成する。
この場合のGa合金複合材料は、例えば、Ga90重量%とSn10重量%からなる液体金属32に直径が2μmのCu粒子34の表面に厚さが例えば1μmのAuコート層35を無電解メッキした金属粒子33を液体金属32に対して40重量%混練させてペースト状になったものを用いる。
なお、GaにSnを含ませることによって、液体金属32の融点が低下して室温で液体状になる。
次いで、チップボンダーを用いてLSIチップ21に設けた例えば、金パラジウムからなるチップ電極22を基板電極12に対向させて位置合わせを行ってパッケージ基板11上に搭載し、例えば、室温(25℃)において電極当たり約1gで加圧して接合する。
この場合も、接合当初は接合層31はペースト状であるが、時間経過とともに拡散が進行して固相が生成され、反応終了時にはGa−Sn−Au−Cu合金37に表面の一部が溶けだしたCu粒子38が分散された固体接合層36となる。
このように、本発明の実施例2においては、Gaに融点を低下させるためのSnを含有させているので、接合温度をより低下させることができ、室温での接合が可能になるため、加熱工程が不要になる。
その他の作用効果は、上述の実施例1と同様である。
次に、図4及び図5を参照して、本発明の実施例3の半導体装置の実装方法を説明する。
図4参照
まず、LSIチップ21に設けたNiからなるチップ電極22上にはんだ、金、銅あるいは金パラジウムからなるバンプ23を設ける。
次いで、平滑性のある基板、例えば、ガラス基板41上にGa合金複合材料42を20〜30μmの膜状に形成し、その上にLSIチップ21を、バンプ23を下にして載せて膜状のGa合金複合材料42をバンプ23の突出接点のみ一括で転写する。
この場合のGa合金複合材料42は、例えば、Ga90重量%とIn10重量%からなる液体金属44に直径が3μmのCu粒子46の表面に厚さが例えば1μmのAgコート層47を無電解メッキした金属粒子45を液体金属44に対して30重量%混練させてペースト状になったものを用いる。
なお、GaにInを含ませることによって、液体金属44の融点が低下して室温で液体状になる。
図5参照
次いで、チップボンダーを用いて先端に転写層43が転写されたバンプ23をパッケージ基板11に設けた表面層が例えばAuからなる基板電極12に対向させて位置合わせを行ってパッケージ基板11上に搭載し、例えば、室温(25℃)において電極当たり約1gで加圧して接合する。
この場合も、接合当初は転写層43はペースト状であるが、時間経過とともに拡散が進行して固相が生成され、反応終了時にはGa−In−Ag−Cu合金49に表面の一部が溶けだしたCu粒子50が分散された固体接合層48となる。
このように、本発明の実施例3のようにGa合金複合材料からなる接合層を設けるのはLSIチップ側でも良く、その場合には、転写法を用いれば良い。
また、本発明の実施例3においては、Gaに融点を低下させるためのInを含有させているので、接合温度をより低下させることができ、室温での接合が可能になるため、加熱工程が不要になる。
その他の作用効果は、上述の実施例1と同様である。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、実施例においては接合温度を30℃或いは室温(25℃)としているが、100℃以下であれば、多少の加熱を加えて接合を行っても良いものである。
また、上記の実施例2或いは実施例3においては、Gaに混合する金属元素をIn或いはSnとしているが、Pd,Cu,Ag,Zn等を混合しても良いものである。
また、上記の各実施例においては、液体金属に混練する金属粒子をCu粒子として説明しているが、Cu粒子に限られるものではなく、Gaと100℃以下で合金化反応をする金属であれば良く、例えば、Cu・Ag合金等のCu合金粒子或いはAg粒子等を用いても良いものである。
また、上記の各実施例においては、説明を簡単にするためにパッケージ基板へのLSIチップの実装工程として説明しているが、このような単一工程に限られるものではなく、LSIチップ、実装基板、I/Oピン、マザーボード等の順番に接合する場合にも適用されるものであり、常温接合であるため、温度階層を作ることなく、同じ接合材料での低温接合が可能になる。
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) 電子デバイス部品1に設けた電極2と実装基板3に設けた電極4との間を、Ga合金6中に100℃以下でGaと合金化反応する金属粒子7が分散した導体5で接合されていることを特徴とする電子デバイス。
(付記2) 前記Ga合金6が、Gaを主成分とするとともに、Ga以外に、In,Ag,Sn,Zn,Pd,Cuのいずれか1つ以上の金属元素を含むことを特徴とする付記1記載の電子デバイス。
(付記3) 前記金属粒子7の直径が10μm以下であることを特徴とする付記1または付記2に記載の電子デバイス。
(付記4) 前記金属粒子7が、Cu粒子或いはCu合金粒子のいずれかであることを特徴とする付記1乃至付記3のいずれか1に記載の電子デバイス。
(付記5) 電子デバイス部品1に設けた電極2と実装基板3に設けた電極4の少なくとも一方にGaを含む液体金属と100℃以下でGaと合金化反応する金属粒子7とを、前記金属粒子7の残部が分散された状態でGa合金6として固体化する混合比で混合した混合体を設け、100℃以下で接合することを特徴とする電子デバイスの製造方法。
(付記6) 前記金属粒子7が、Cu粒子或いはCu合金粒子の表面に酸化防止用金属膜でコーティングされている粒子からなることを特徴とする付記5記載の電子デバイスの製造方法。
(付記7) 前記酸化防止用金属膜が、Au或いはAgのいずれからなることを特徴とする付記6記載の電子デバイスの製造方法。
(付記8) 前記混合体を、前記実装基板3に設けた電極4上にスクリーン印刷法或いはスキージ法のいずれかにより形成したことを特徴とする付記5乃至付記7のいずれか1に記載の電子デバイスの製造方法。
(付記9) 前記混合体を、前記電子デバイスに設けた電極2上に転写法により形成したことを特徴とする付記5乃至付記7のいずれか1に記載の電子デバイスの製造方法。
本発明の活用例としては、半導体集積回路装置のパッケージ基板への実装工程が典型的なものであるが、半導体集積回路装置に限られるものではなく、強誘電体デバイス或いは超伝導デバイス等の各種の電子デバイスの実装工程にも適用されるものである。
本発明の原理的構成の説明図である。 本発明の実施例1の半導体装置の実装工程の説明図である。 本発明の実施例2の半導体装置の実装工程の説明図である。 本発明の実施例3の半導体装置の実装工程の途中までの説明図である。 本発明の実施例3の半導体装置の実装工程の図4以降の説明図である。
符号の説明
1 電子デバイス部品
2 電極
3 実装基板
4 電極
5 導体
Ga合金
7 金属粒子
11 パッケージ基板
12 基板電極
13 接合層
14 液体金属
15 金属粒子
16 Cu粒子
17 Agコート層
18 固体接合層
19 Ga−Ag−Cu合金
20 Cu粒子
21 LSIチップ
22 チップ電極
23 バンプ
31 接合層
32 液体金属
33 金属粒子
34 Cu粒子
35 Auコート層
36 固体接合層
37 Ga−Sn−Au−Cu合金
38 Cu粒子
41 ガラス基板
42 Ga合金複合材料
43 転写層
44 液体金属
45 金属粒子
46 Cu粒子
47 Agコート層
48 固体接合層
49 Ga−In−Ag−Cu合金
50 Cu粒子

Claims (5)

  1. 電子デバイス部品に設けた電極と実装基板に設けた電極との間を、Ga合金中に100℃以下でGaと合金化反応する金属粒子が分散した導体で接合されていることを特徴とする電子デバイス。
  2. 前記Ga合金が、Gaを主成分とするとともに、Ga以外に、In,Ag,Sn,Zn,Pd,Cuのいずれか1つ以上の金属元素を含むことを特徴とする請求項1記載の電子デバイス。
  3. 前記金属粒子の直径が10μm以下であることを特徴とする請求項1または請求項2に記載の電子デバイス。
  4. 電子デバイス部品に設けた電極と実装基板に設けた電極の少なくとも一方にGaを含む液体金属と100℃以下でGaと合金化反応する金属粒子とを、前記金属粒子の残部が分散された状態でGa合金として固体化する混合比で混合した混合体を設け、100℃以下で接合することを特徴とする電子デバイスの製造方法。
  5. 前記金属粒子が、Cu粒子或いはCu合金粒子の表面に酸化防止用金属膜でコーティングされている粒子からなることを特徴とする請求項4記載の電子デバイスの製造方法。
JP2006063543A 2006-03-09 2006-03-09 電子デバイス及びその製造方法 Expired - Fee Related JP4672576B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006063543A JP4672576B2 (ja) 2006-03-09 2006-03-09 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006063543A JP4672576B2 (ja) 2006-03-09 2006-03-09 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007242900A JP2007242900A (ja) 2007-09-20
JP4672576B2 true JP4672576B2 (ja) 2011-04-20

Family

ID=38588145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063543A Expired - Fee Related JP4672576B2 (ja) 2006-03-09 2006-03-09 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP4672576B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101879668B (zh) * 2010-06-01 2012-05-30 贵研铂业股份有限公司 一种镓系钎料及其应用
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JPWO2012070381A1 (ja) 2010-11-22 2014-05-19 日本電気株式会社 実装構造及び実装方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5899701B2 (ja) * 2011-08-15 2016-04-06 富士通株式会社 半導体装置、半導体装置の製造方法及び電子機器
JP2013141042A (ja) * 2013-04-23 2013-07-18 Invensys Corp バンプ構造およびその製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235095A (ja) * 1992-02-20 1993-09-10 Fujitsu Ltd 表面実装部品の搭載方法
JPH066020A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd 端子接合方法
JPH07130793A (ja) * 1993-11-01 1995-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003152018A (ja) * 2001-08-31 2003-05-23 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法
JP2003286456A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法
JP2004504730A (ja) * 2000-07-21 2004-02-12 ナノピアス・テクノロジーズ・インコーポレイテッド 電子部品組立体およびその製造方法
JP2004095971A (ja) * 2002-09-03 2004-03-25 Nec Kansai Ltd 半導体装置
JP2005503014A (ja) * 2001-09-12 2005-01-27 ダウ コーニング コーポレーション コンプライアント電気端子を有する装置及びその製造方法
JP2007067058A (ja) * 2005-08-30 2007-03-15 Nec Toppan Circuit Solutions Inc 電子部品の集合体の製造方法および電子部品の集合体

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235095A (ja) * 1992-02-20 1993-09-10 Fujitsu Ltd 表面実装部品の搭載方法
JPH066020A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd 端子接合方法
JPH07130793A (ja) * 1993-11-01 1995-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004504730A (ja) * 2000-07-21 2004-02-12 ナノピアス・テクノロジーズ・インコーポレイテッド 電子部品組立体およびその製造方法
JP2003152018A (ja) * 2001-08-31 2003-05-23 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2005503014A (ja) * 2001-09-12 2005-01-27 ダウ コーニング コーポレーション コンプライアント電気端子を有する装置及びその製造方法
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法
JP2003286456A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法
JP2004095971A (ja) * 2002-09-03 2004-03-25 Nec Kansai Ltd 半導体装置
JP2007067058A (ja) * 2005-08-30 2007-03-15 Nec Toppan Circuit Solutions Inc 電子部品の集合体の製造方法および電子部品の集合体

Also Published As

Publication number Publication date
JP2007242900A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4672576B2 (ja) 電子デバイス及びその製造方法
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
US6082610A (en) Method of forming interconnections on electronic modules
JP5212462B2 (ja) 導電材料、導電ペースト、回路基板、及び半導体装置
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
WO1998056217A1 (fr) Element de brasage tendre pour cartes a circuit imprime
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
TW201104817A (en) Semiconductor device and manufacturing method of the same
EP0751847A1 (en) A method for joining metals by soldering
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP2010003878A (ja) 回路基板及びその製造方法
JP2009200067A (ja) 半導体チップおよび半導体装置
JP2009099669A (ja) 電子部品の実装構造および実装方法
KR101979078B1 (ko) 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름
JP3464826B2 (ja) 半導体装置
JP3339384B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JP6154110B2 (ja) 実装基板
JP2001156207A (ja) バンプ接合体及び電子部品
JPH11260964A (ja) 半導体パッケージ
WO2023095447A1 (ja) 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法
JPH11103164A (ja) 半田材料並びにプリント配線板及びその製造方法
JP5482170B2 (ja) 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
JP3436101B2 (ja) 半田材料並びにプリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees