JP5169354B2 - 接合材料及びそれを用いた接合方法 - Google Patents

接合材料及びそれを用いた接合方法 Download PDF

Info

Publication number
JP5169354B2
JP5169354B2 JP2008069913A JP2008069913A JP5169354B2 JP 5169354 B2 JP5169354 B2 JP 5169354B2 JP 2008069913 A JP2008069913 A JP 2008069913A JP 2008069913 A JP2008069913 A JP 2008069913A JP 5169354 B2 JP5169354 B2 JP 5169354B2
Authority
JP
Japan
Prior art keywords
metal powder
solder
bonding material
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008069913A
Other languages
English (en)
Other versions
JP2009224700A (ja
Inventor
昌治 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008069913A priority Critical patent/JP5169354B2/ja
Publication of JP2009224700A publication Critical patent/JP2009224700A/ja
Application granted granted Critical
Publication of JP5169354B2 publication Critical patent/JP5169354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体素子等のパッケージ部品を配線回路基板に実装するときに、好適に用いられる接合材料、及びそれを用いた接合方法に関する。
半導体チップをパッケージ基板に搭載したパッケージ部品(半導体装置)を、マザーボード等の配線回路基板に実装する際に、リフローはんだ付け法が多く用いられる。リフローはんだ付け法では、まず、回路基板上の電極の表面に、はんだペーストを供給しておく。半導体装置の電極上に配置されたはんだバンプを、このはんだペーストに接触させて加熱することにより、配線回路基板上の電極に、半導体装置の電極が接合される。はんだペーストとは、粉末状のはんだ合金とフラックスとを混合してペースト状にしたものである。
従来、Sn−Pb系はんだ材料が一般的に用いられていた。しかし、近年、環境保全の観点から、はんだ中のPb成分を除去したPbフリーはんだが用いられるようになってきた。Pbフリーはんだとして、Sn−Ag−Cuはんだが広く採用されている。
Sn−Ag−CuはんだのようなSnを主成分とするPbフリーはんだを用いて、半導体装置の電極を配線回路基板上のCu電極に接合すると、はんだとCu電極との界面に、はんだ中のSnと電極中のCuとが反応してSn−Cu金属間化合物層が生成される。はんだとCu電極との界面に生成されたSn−Cu金属間化合物層は、はんだ側に配置される厚さ約3μmのCuSn化合物層と、電極側に配置される厚さ約0.1μmのCuSn化合物層との2層構造を有する。
Sn−Ag−Cu−Geからなるはんだ粉末と、Sn−Cu−Ni−Geからなるはんだ粉末との混合物に、フラックスを混錬したはんだペーストが知られている(特許文献1)。PbフリーのSn系はんだの例として、Sn−Cu−Niが挙げられている(特許文献2)。このはんだペーストがAg系電極に適用される。Ni粉末にSn粉末またはSn−Zn粉末を混合した接合材料が知られている(特許文献3)。
特開2007−181851号公報 特開2005−340275号公報 特開2003−305588号公報
はんだとCu電極との界面にSn−Cu金属間化合物層が形成されると、CuとSnとの拡散速度の違いから、CuSn化合物層内にカーケンダルボイドが多数発生する。カーケンダルボイドが原因となって、界面が破断し、導通不良が発生する場合がある。
回路基板の表面に形成された電極がNiで形成されている場合、はんだとNi電極との界面に、Sn−Ni金属間化合物層またはSn−Cu−Ni金属間化合物層が形成される。Niを含む金属間化合物は、Sn−Cu金属間化合物に比べて、経時変化による層厚の成長が遅いため、カーケンダルボイドが発生しにくい。
回路基板に形成されているCu電極にNiめっきを施すと、はんだと電極との界面に、Niを含む金属間化合物層を形成することができる。ところが、Niの酸化防止や、はんだの濡れ性を確保のために、Ni層の表面にAuめっきを施すことが望まれる。このため、製造工程数の増加、及び材料コストの増加が懸念される。
はんだ粉末自体を、Niを含む合金にすることも考えられる。ところが、Niを含むと、はんだ粉末の融点が上昇してしまう。このため、接合時の加熱温度を高くしなければならなくなり、半導体素子等の部品に加わる熱的ダメージが大きくなってしまう。
本発明の目的は、接合時に必要となる加熱温度の上昇をもたらさず、かつカーケンダルボイドの発生しにくい接合構造を得ることができる接合材料を提供することである。本発明の他の目的は、この接合材料を用いた接合方法を提供することである。
この接合材料は、錫と銅とを含む合金からなる第1の金属粉末と、主成分としてニッケルを含む第2の金属粉末とが、それぞれ独立に混在し、前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が1.5%以下であり、前記第2の金属粉末の平均粒径が3μm以下であるものである。
また、他の接合材料は、錫を含む合金からなる第1の金属粉末と、主成分としてニッケルを含み、平均粒径が3μm以下の第2の金属粉末とが、それぞれ独立に混在し、前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が1.5%以下であるものである。
この接合方法は、第1の基板の表面に形成された銅を含む金属からなる電極の上に、請求項1乃至に記載された接合材料を塗布する工程と、錫を含むはんだバンプが表面に形成された第2の基板の該はんだバンプを、前記第1の基板の電極上に塗布された前記接合材料に接触させる工程と、前記はんだバンプ及び前記第1の金属粉末を溶融させ、その後固化させることにより、前記第2の基板を前記第1の基板に固定する工程と、を有する。
上記接合材料を用いることにより、カーケンダルボイドの発生を抑制することができる。
図1Aに、実施例による接合材料を用いて相互に接合したボールグリッドアレイ(BGA)型半導体装置と配線回路基板との断面図を示す。
配線回路基板(マザーボード)10と、半導体装置40とが、はんだバンプ60により接合されている。配線回路基板10は、ガラスエポキシ樹脂等の絶縁性樹脂からなる機材を含む。配線回路基板10の表面に、銅(Cu)等からなる複数の電極15が配置されている。
半導体装置40は、パッケージ基板50、封止樹脂51、及び電極52を含む。パッケージ基板50の一方の表面上に、半導体チップが封止樹脂51により封止されている。パッケージ基板50の他方の表面上に、複数の電極52が配置されている。配線回路基板10上の電極15と、半導体装置40の電極52とが、はんだバンプ60により、電気的及び機械的に相互に接続されている。
図1Bに、接続部分の拡大断面図を示す。パッケージ基板50の対向面に形成された電極52は、最下層のCu膜52A、その表面を覆うNi膜52B、及びNi膜52Bの表面を覆うAu膜52Cを含む。この電極52と、配線回路基板10上の電極15との間に、はんだバンプ60が配置される。はんだバンプ60と電極15との界面に、中間層61が形成されている。はんだバンプ60には、例えばSn−Ag−Cuはんだが用いられる。中間層61は、Sn、Ag、Cu、及びNiを含む。なお、電極52の上面を覆っていたAu膜52Cは、はんだバンプ60内に溶解しており、電極52の側面上にのみAu膜52Cが残存する。
図2A〜図2Cを参照して、実施例による接合方法について説明する。
図2Aに示すように、配線回路基板10の表面に、電極15が形成されている。電極15の表面に、ペースト状の接合材料63を、スクリーン印刷法等により塗布する。
図2Bに、接合材料の断面図を模式的に示す。接合材料63は、第1の金属粉末63A、第2の金属粉末63B、及びフラックス63Cを含む。第1の金属粉末63Aは、Sn−Ag−Cu合金からなり、その粒径は、例えば25〜36μmである。第2の金属粉末63BはNiからなり、その粒径は、例えば2〜3μmである。第1の金属粉末63Aと第2の金属粉末63Bとの合計の重量に対するニッケルの重量比は、例えば1重量%である。
図2Cに示すように、半導体装置側の電極52の上に、はんだバンプ64が固定されている。半導体装置を配線回路基板10に対向させ、配線回路基板10側の電極15と、半導体装置側の電極52との位置合わせを行う。はんだバンプ64を電極15上の接合材料63に接触させた状態で、はんだバンプ64を、その融点以上の温度、例えば245℃まで加熱する。これにより、はんだバンプ64、及び接合材料63内の第1の金属粉末63Aが溶融する。
第2の金属粉末63Bの融点は245℃よりも高いため、第2の金属粉末63Bは、それ単体では溶融しないが、Sn−Ag−Cuの融液中に溶解する。溶融部分を降温させると、図1Bに示すように、固化したはんだバンプ60が形成されると共に、はんだバンプ60と電極15との界面に、Niを含む中間層61が形成される。
図3Aに、電極15とはんだバンプ60との接合部分の電子顕微鏡写真を示し、図3Bに、蛍光X線分光(EDX)法により測定した元素分布を示す。はんだバンプ60と電極15との界面に、Sn、Cu、Ag、及びNiを含む中間層61が形成されていることが確認される。
比較のために、第2の金属粉末63Bを含まない接合材料を用いて接合した場合の接合部分の電子顕微鏡写真を図4Aに示し、元素分布を図4Bに示す。この場合に、はんだバンプ60と電極15との界面に形成される中間層61は、SnとCuとを含み、Niは含まない。
上述の実施例のように、接合材料63に、Niからなる第2の金属粉末63Bを含有させることにより、はんだバンプ60と電極15との界面に、Niを含まないSn−Cu金属間化合物からなる合金層が形成されることを防止できる。両者の界面には、Sn及びCuに、さらにNiを含む金属間化合物からなる中間層61が形成される。
Sn−Cu−Ni金属間化合物は、Sn−Cu金属間化合物に比べて、経時変化による層厚の成長が遅い。このため、カーケンダルボイドが生成されにくく、信頼性の高い接合を得ることができる。
また、上記実施例では、第1の金属粉末63Aの融点が、第2の金属粉末63Bの融点よりも低い。接合時の加熱温度は、第1の金属粉末63Aの融点以上であるが、第2の金属粉末63Bの融点までは達しない。Niからなる第2の金属粉末63Bは、第1の金属粉末63Aが溶融した融液中に溶解する。これによりNiを含むはんだ融液が生成される。
Niを含まないSn−Cuはんだ、またはNiを含まないSn−Ag−Cuはんだからなる第1の金属粉末63AにNiを含有させると、その融点が上昇してしまう。実施例においては、第1の金属粉末63AがNiを含有しないため、その融点の上昇が防止される。また、Niからなる第2の金属粉末63Bは、はんだ融液中に溶解するため、接合時に第2の金属粉末63Bの融点まで加熱する必要はない。このため、接合時の加熱温度を低く維持することができる。
第1の実施例では、第1の金属粉末63AにSn−Ag−Cuはんだを用い、第2の金属粉末63BにNiを用いたが、第1の金属粉末63Aに、SnとCuとを含む合金を用い、第2の金属粉末63Bに、主成分としてNiを含む金属を用いてもよい。第1の金属粉末63AにCuを含有させることにより、融点を下げることができる。また、第1の金属粉末63Aに、錫(Sn)を含む他の合金、例えばSn−Ag合金を用い、第2の金属粉末63Bに、主成分としてニッケル(Ni)を含む金属を用いてもよい。
第2の金属粉末63Bの平均粒径は、はんだ融液中への溶解を容易にするために、3μm以下とすることが好ましい。
次に、第1の金属粉末63Aと第2の金属粉末63Bとの合計の重量に対するNiの重量の比(以下、「Ni混合比」という。)の好ましい範囲について説明する。
Ni混合比の異なる複数の接合材料A〜Fを作製した。接合材料A〜FのNi混合比は、それぞれ0%、0.5%、1.0%、1.5%、2.0%、及び2.5%である。接合材料A〜Fを用いて、配線回路基板10と半導体装置40との接合を行い、図1Bに示したはんだバンプ60と中間層61との成分の分析を行った。
図5Aに、分析結果を示す。表中の数字は、元素の含有量を単位「重量%」で示したものである。接合材料AはNiを含まないため、中間層61及びはんだバンプ60のいずれもNiを含まない。この場合には、Sn−Ag−Cuはんだバンプ60とCu電極15との界面に、Sn−Cu合金からなる中間層61が形成される。
接合材料B〜Fを用いた場合には、Sn−Ag−Cuはんだバンプ60とCu電極15との界面に、Sn−Cu−Ni合金からなる中間層61が形成される。
図5Bに、接合材料のNi混合比が変化したときの、中間層61及びはんだバンプ60のNi含有量の変化を示す。Ni混合比が0.5重量%〜2.5重量%の範囲内で変化しても、中間層61のNi含有量は3.1重量%〜3.4重量%の範囲内でほぼ一定である。
はんだバンプ60内のNi含有量は、Ni混合比の増加と共に大きくなり、特にNi混合比が1.5重量%を超えると急激に増加する。また、Ni混合比が大きすぎると、はんだバンプ60内にNiの粉末が残ってしまう場合もある。Ni混合比が1.5重量%以下である場合、はんだバンプ60内に含有されるNiは、極僅かである。Snを主成分とするはんだ中で、Niは、Sn−Ni、Sn−Cu−Ni等の金属間化合物として存在する。これらの金属間化合物は、SnやSn−Cu化合物に比べて融点が高く、硬くて脆い。このため、はんだバンプ60内に必要以上のNiが含有されると、その液相温度が高くなると共に、はんだバンプの強度が低下する。従って、接合材料のNi混合比を1.5重量%以下とすることが好ましい。
また、Ni混合比が0.5重量%以上であれば、中間層61に十分なNiを含有させることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
錫と銅とを含む合金からなる第1の金属粉末と、主成分としてニッケルを含む第2の金属粉末とが混合された接合材料。
(付記2)
前記第1の金属粉末が、さらに銀を含む付記1に記載の接合材料。
(付記3)
前記第2の金属粉末の平均粒径が3μm以下である付記1または2に記載の接合材料。
(付記4)
前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が1.5%以下である付記1乃至3のいずれか1項に記載の接合材料。
(付記5)
錫を含む合金からなる第1の金属粉末と、主成分としてニッケルを含み、平均粒径が3μm以下の第2の金属粉末とが混合された接合材料。
(付記6)
前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が1.5%以下である付記5に記載の接合材料。
(付記7)
前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が0.5%以上である付記5または6に記載の接合材料。
(付記8)
第1の基板の表面に形成された銅を含む金属からなる電極の上に、付記1乃至5に記載された接合材料を塗布する工程と、
錫を含むはんだバンプが表面に形成された第2の基板の該はんだバンプを、前記第1の基板の電極上に塗布された前記接合材料に接触させる工程と、
前記はんだバンプ及び前記第1の金属粉末を溶融させ、その後固化させることにより、前記第2の基板を前記第1の基板に固定する工程と
を有する基板の接合方法。
(付記9)
前記はんだバンプ及び前記第1の金属粉末を溶融させる工程において、前記第2の金属粉末の融点よりも低い温度まで加熱し、該第2の金属粉末は、前記はんだバンプ及び前記第1の金属粉末が溶融した融液中に溶解する付記8に記載の接合方法。
(1A)は、実施例による配線回路基板と半導体装置との接合構造を示す断面図であり、(1B)は、接合部分を拡大した断面図である。 (2A)は、配線回路基板の表面に形成された電極に、実施例による接合材料を塗布した状態の断面図であり、(2B)は、接合材料の模式的な断面図であり、(2C)は、配線回路基板の電極と半導体装置のバンプとを対向させた状態の断面図である。 (3A)は、実施例による接合材料を用いて接合した接合部分の電子顕微鏡写真であり、(3B)は、元素分布を示すグラフである。 (4A)は、従来の接合材料を用いて接合した接合部分の電子顕微鏡写真であり、(4B)は、元素分布を示すグラフである。 (5A)は、評価実験で用いた接合材料のNi混合比と、その接合材料を用いて接合した接合構造のはんだバンプ及び中間層の元素濃度を示す図表であり、(5B)は、接合材料のNi混合比と、はんだバンプ及び中間層のNi含有量との関係を示すグラフである。
符号の説明
10 配線回路基板
15 電極
40 半導体装置
50 パッケージ基板
51 封止樹脂
52 電極
60 はんだバンプ
61 中間層
63 接合材料
63A 第1の金属粉末(Sn−Ag−Cu)
63B 第2の金属粉末(Ni)
63C フラックス
64 はんだバンプ

Claims (3)

  1. 錫と銅とを含む合金からなる第1の金属粉末と、主成分としてニッケルを含む第2の金属粉末とが、それぞれ独立に混在し、前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が1.5%以下であり、前記第2の金属粉末の平均粒径が3μm以下である接合材料。
  2. 錫を含む合金からなる第1の金属粉末と、主成分としてニッケルを含み、平均粒径が3μm以下の第2の金属粉末とが、それぞれ独立に混在し、前記第1の金属粉末と第2の金属粉末との合計の重量に対するニッケルの重量の比が1.5%以下である接合材料。
  3. 第1の基板の表面に形成された銅を含む金属からなる電極の上に、請求項1乃至に記載された接合材料を塗布する工程と、
    錫を含むはんだバンプが表面に形成された第2の基板の該はんだバンプを、前記第1の基板の電極上に塗布された前記接合材料に接触させる工程と、
    前記はんだバンプ及び前記第1の金属粉末を溶融させ、その後固化させることにより、前記第2の基板を前記第1の基板に固定する工程と
    を有する基板の接合方法。
JP2008069913A 2008-03-18 2008-03-18 接合材料及びそれを用いた接合方法 Expired - Fee Related JP5169354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008069913A JP5169354B2 (ja) 2008-03-18 2008-03-18 接合材料及びそれを用いた接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008069913A JP5169354B2 (ja) 2008-03-18 2008-03-18 接合材料及びそれを用いた接合方法

Publications (2)

Publication Number Publication Date
JP2009224700A JP2009224700A (ja) 2009-10-01
JP5169354B2 true JP5169354B2 (ja) 2013-03-27

Family

ID=41241148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008069913A Expired - Fee Related JP5169354B2 (ja) 2008-03-18 2008-03-18 接合材料及びそれを用いた接合方法

Country Status (1)

Country Link
JP (1) JP5169354B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521584B2 (ja) * 2010-01-28 2014-06-18 Tdk株式会社 Pbフリーはんだ及び電子部品内蔵モジュール
TWI461252B (zh) * 2010-12-24 2014-11-21 Murata Manufacturing Co A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
JP5573792B2 (ja) * 2011-07-25 2014-08-20 Tdk株式会社 はんだバンプ形成方法
JP6154110B2 (ja) * 2012-01-20 2017-06-28 京セラ株式会社 実装基板
JP6287739B2 (ja) * 2014-09-30 2018-03-07 株式会社村田製作所 ステンドグラスの製造方法
JP6089243B2 (ja) * 2015-05-22 2017-03-08 株式会社弘輝 接合構造体の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000197988A (ja) * 1998-03-26 2000-07-18 Nihon Superior Co Ltd 無鉛はんだ合金
JPWO2003021664A1 (ja) * 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
JP4022139B2 (ja) * 2002-12-25 2007-12-12 富士通株式会社 電子装置及び電子装置の実装方法及び電子装置の製造方法
KR101233926B1 (ko) * 2006-04-26 2013-02-15 센주긴조쿠고교 가부시키가이샤 솔더 페이스트

Also Published As

Publication number Publication date
JP2009224700A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP4753090B2 (ja) はんだペースト、及び電子装置
JP5045673B2 (ja) 機能部品用リッドとその製造方法
US7838954B2 (en) Semiconductor structure with solder bumps
KR101332532B1 (ko) 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법
US8673762B2 (en) Solder, soldering method, and semiconductor device
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP4692479B2 (ja) 接合材料およびモジュール構造体
JP3597810B2 (ja) はんだペーストおよび接続構造
JP2002261104A (ja) 半導体装置および電子機器
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP2004207494A (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP2008238253A (ja) Pbフリーはんだ接続材料及びこれを用いた半導体実装構造体の製造方法
JP2008006499A (ja) 半田ペースト
JP2009158725A (ja) 半導体装置およびダイボンド材
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
US20210217718A1 (en) Solder-metal-solder stack for electronic interconnect
JP4071049B2 (ja) 鉛フリー半田ペースト
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP6447155B2 (ja) 電子装置及び電子装置の製造方法
JP2012061508A (ja) 接合材料
JP2011216813A (ja) はんだ接合方法、半導体装置及びその製造方法
JP2003275891A (ja) ハンダペーストおよび、このハンダペーストを使用した接続部及びこの接続部を設けた電子装置
JP4168735B2 (ja) はんだペーストと電子回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5169354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees