JP5699472B2 - はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法 - Google Patents

はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP5699472B2
JP5699472B2 JP2010168490A JP2010168490A JP5699472B2 JP 5699472 B2 JP5699472 B2 JP 5699472B2 JP 2010168490 A JP2010168490 A JP 2010168490A JP 2010168490 A JP2010168490 A JP 2010168490A JP 5699472 B2 JP5699472 B2 JP 5699472B2
Authority
JP
Japan
Prior art keywords
alloy
particles
solder material
fine particles
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010168490A
Other languages
English (en)
Other versions
JP2012024834A (ja
Inventor
岡本 圭史郎
圭史郎 岡本
泰治 酒井
泰治 酒井
今泉 延弘
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010168490A priority Critical patent/JP5699472B2/ja
Publication of JP2012024834A publication Critical patent/JP2012024834A/ja
Application granted granted Critical
Publication of JP5699472B2 publication Critical patent/JP5699472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Powder Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法に関する。
近年の携帯電話やデジタルカメラ等の電子機器の高機能化と小型化に伴い、集積回路チップ等の半導体素子を配線基板上に直接フリップチップ実装することにより、実装面積を小型化して効率的使用を図る態様が提案されている。LSI回路の規模によっては、回路を形成した側のほぼ全面にわたってバンプ(接合用の突起電極)が形成されることもある。この場合に、バンプの金属材料としてはんだが使用される場合が多く、リフローによりはんだバンプを溶融させて、半導体チップと回路基板の電気的接続を得る。
一方、地球環境保護への関心が高まる中、人体に悪影響を与える鉛(Pb)を含むスズ鉛(Sn-Pb)系はんだに替えて、Pbを含まないPbフリーはんだが検討されてきた。特に、Sn-Pb系はんだよりも融点が約40℃高いSn-Ag-Cu系のPbフリーはんだの普及が進んだが、実装時の消費電力・Co2排出量が以前よりも増大するという問題が生じた。また、熱ストレスによる大型・薄型部品の接続信頼性の低下や、部品や基板の高耐熱性化による原料コストの増大といった課題が顕在化してきた。
上記の課題を解決するため、はんだに低融点物質であるビスマス(Bi)を加えて、電子部品に対する熱ストレスを低減しようとする取り組みが行われている。はんだ合金にBiが含ませることで、低融点化に加えて、はんだ接合構造の機械的強度が上昇する、濡れ性が向上するといった効果が得られる。しかし、Biの量が多くなると、Biの偏析によるリフトオフ、Biが持つ脆さによる接合信頼性低下などの影響が大きくなってしまう。
たとえば、図1(A)に示すように、SnBi粒子102とCu粒子101を含むはんだ材料を用いた場合、加熱直後、SnBiの融点(139℃)以上となったときに、Sn-Biが液相104になるとともに、Cu粒子101の表面にCu-Sn合金層103が形成される(図1(B)参照)。これにより、はんだ接合部での融点は250℃以上に上昇する。さらに加熱を続けて溶融、接合を行うと、その後の冷却過程でCu-Sn合金層103上に脆弱なBi層105が偏析する(図1(C)参照)。Bi偏析層105ではクラック106が生じ易く、耐衝撃性が大幅に低下する。
この問題に対処するために、添加すべきBi量を調整する方法や(たとえば、特許文献1参照)、脆さの影響を少なくする接合方法(たとえば、特許文献2)などが検討されている。Bi添加量を調整する方法では、はんだ合金に対するBiの重量比を21重量%以下にすることにより、高温放置の状態で、Snに固溶するBiの割合が向上し、固体の状態のBiの割合が減少する。これにより、はんだ接合部全体としての伸びが増大し、はんだ接合部にかかる熱応力が緩和され、電子部品と回路基板との接続信頼性が向上する。また、脆さの影響を低減する接合方法では、Sn-Bi系はんだに、第3元素金属(Cu、Ag、Zn,In)の少なくとも1種類以上の金属を添加することにより、Biと第3元素金属との間に金属間化合物を形成して、実装後のクラック発生、Bi偏析を防ぎ、接続信頼性を向上させて、接続不良を低減する。
特開2008-130697号公報 特開平11−33775号公報
しかしながら、Bi添加量を調整する方法では、Biそのものの脆さの影響により、はんだ接合構造の耐熱疲労強度が良くないという問題がある。特に高温環境下においては、Bi組織の粗大化が生じるため、はんだ接合構造に応力がかかると、SnとBi組織との界面ですべりが生じ、はんだクラックが生じやすくなる。他方、第3の金属元素を添加する方法では、Biと第3の金属元素との間でBiの金属間化合物を形成したとしても、はんだ中のSnと配線電極(たとえば銅(Cu)電極)の間で合金相(Cu6-Sn5)が形成されてしまうと、合金相(Cu6-Sn5)上にBi相が層状に析出するため、落下試験等の耐衝撃性は依然として充分とはいえない。
本発明は、上記の問題点に鑑みてなされたものであり、Biを含有するはんだ材料において、接続信頼性を向上させることができるはんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法を提供することを課題とする。
上記課題を解決するために、ひとつの側面では、はんだ材料は、スズ-ビスマス(Sn-Bi)合金と、銅(Cu)と、X−Yで表記される合金、を含むはんだ材料であって、
前記Xは、Cu、Ni、Snからなる金属元素グループから選択される少なくとも1つの金属元素であり、
前記Yは、Ag、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなる金属元素グループから選択される少なくとも1つの金属元素である。
別の側面では、はんだ材料の作製方法を提供する。はんだ材料の作製方法は、
Cu粒子の表面に、X−Y合金の皮膜又は突起を形成し、ここで、XはCu、Ni、Snからなる金属元素グループから選択される少なくとも1つの金属元素、YはAg、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなる金属元素グループから選択される少なくとも1つの金属元素であり、
前記X−Y合金の皮膜又は突起が形成されたCu粒子と、スズ-ビスマス合金材料とを混合する、
工程を含む。
さらに別の側面では、上述したはんだ材料を用いた半導体装置の製造方法を提供する。すなわち、基板上の電極上に、上述したはんだ材料を配置し、
前記はんだ材料が配置された前記電極に対して、半導体素子の突起電極をつき合わせ、
前記はんだ材料を加熱、溶融して前記半導体素子の前記突起電極と前記基板上の前記電極を接合する。
上記の構成のはんだ材料により、接合対象物、たとえば半導体素子等の電子部品と基板との間の接続信頼性を向上することができる。
従来のSnBi系はんだ接合の問題点を説明するための図である。 実施例の基本構成を説明するための模式図である。 実施例の基本構成を説明するための模式図である。 X−Y合金突起を有するCu粒子の製造工程を示す概略図である。 X−Y合金突起を有するCu粒子の製造工程を示す概略図である。 X−Y合金突起を有するCu粒子の製造工程を示す概略図である。 X−Y合金突起を有するCu粒子の製造工程を示す概略図である。 X−Y合金突起を有するCu粒子の製造工程を示す概略図である。 実施例のはんだ材料を用いた半導体素子の実装を示す概略断面図である。 実施例のはんだ接合構造を有する半導体装置の接続抵抗変化率の分布を比較例と合わせて示す表である。
図2及び図3は、実施形態のはんだ材料10の基本構成を説明する模式図である。実施形態では、はんだ材料10は、Cu材料11、スズ-ビスマス(Sn-Bi)を含む合金材料12、及びX−Y合金16の3種類の金属を含む。X−Y合金16のうち、金属XはCu、Ni、Snの中から選択される少なくとも1つの金属である。金属Yは、Ag、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなるグループから選択される少なくとも1つの金属元素である。XとYに含まれる金属材料は、共晶温度において、X−Y合金中にBiを取り込み(拡散させ)、X−Y−Bi共晶を構成することのできる金属である。
X−Y合金16は、たとえば図2(A)に示すように球状や、鱗片状の粒子である。この場合、X−Y合金粒子16を、他の2つの材料であるSnBi粒子12及びCu粒子11と混ぜ合わせて、粉末状のはんだ材料とすることができる。あるいは、これらの材料にバインダー又はフラックスを添加してペースト状のはんだ材料としてもよい。このようなはんだ材料10は、はんだ接合時に接合対象物に塗布され、加熱、溶融されて接合部を構成する。また、はんだバンプの材料として用いることができる。
はんだ材料10の加熱直後には、図2(B)に示すように低融点のSnBiが液相14になるとともに、SnBi粒子12に含まれるSnが、Cu粒子11の表面でCuと反応してCu-Sn合金層13を形成する。表面にCu-Sn合金層13が形成されたCu粒子11の間には、X−Y合金粒子16が介在する。X−Y合金は上述したXとYから選択される任意の組み合わせであるが、一例として、Cu−18Ag、Cu−2.3Al、Cu−10Zn、85Cu−5Sn−4Zn−1Niなどが挙げられる。
この状態からさらに加熱して溶融接合すると、その後の過程で、図2(C)に示すようにBiがX−Y合金16中に微細分散化して、三元系の合金(X−Y−Bi)粒子17を形成する。一例として、X−Y合金粒子16としてCu−Ag合金粒子16を用いた場合はCu−Ag−Bi合金が形成され、Cu粒子11の間にCu−Ag−Bi合金層17が析出する。これにより、Cu粒子11表面のCu−Sn層13上への脆弱なBi相の偏析を低減することができる。また、Cu粒子11間にCu−Ag−Bi合金層(共晶組成)17が介在するため、仮にCu-Sn上に偏析したBiにクラック16が生じたとしても、Cu−Ag−Bi合金層17がストッパとして機能し、クラックの進展を阻止することができる。この構成により、接合部の耐衝撃性が向上する。
X−Y−Biで表記される共晶合金は、3元系に限定されず、N元系合金(Xは第1の金属元素、Yは第2の金属元素、Nは3以上)である。たとえば、第1金属XとしてCuとNiを用い、第2金属YとしてZnを用いて、97Cu−1Zn−2Ni合金粒子16を構成した場合、はんだ接合時の加熱溶融により、Cu−Zn−Ni−Biという4元系の共晶組成が得られる。
X−Y合金16の形状としては、図2のように球状あるいは鱗片状に形成してはんだ材料10中に混合する方法の外、図3(A)に示すように、Cu粒子11の表面に突起26あるいは多孔質状の模様として形成してもよい。あるいは、図3(B)に示すように、X−Y合金を、Cu粒子11を被覆するX−Y合金皮膜36として構成としても同様の効果が得られる。図3(A)のようにX−Y合金(たとえばCu−Ag合金)で突起26を形成した場合、材料中のビスマス(Bi)27はCu−Ag突起26の根元付近に析出し、三元系のCu−Ag−Bi合金29を形成し易くなる。この構成は、図2の混合材料でBiがランダムに析出する場合と比較して、Bi偏析の抑制効果が高い。図3(B)のように、Cu粒子11をCu−Ag合金層36で被覆した場合は、Cu-Sn層が形成されにくくBiの偏析が抑制される。また、共晶温度でBi27がCu−Ag合金皮膜36中に取り込まれて、Cu−Ag−Bi合金層39を形成するのでBiの偏析が抑制される。
実施例1では、図3(A)に示す突起状あるいは多孔質状のX−Y合金層が表面に形成されたCu粒子をはんだ材料に用い、これをSnBi粒子と混合して接合材料(はんだ材料)とする。X−Y合金としてSn−15Ag合金を選択する。より具体的には、Sn−15Agの突起が表面に形成されたCu粒子を作製し、これをSn−58Bi系のはんだ合金粒子とフラックスとともに混合して導電ペースト材料を作製する。Sn−58Bi粒子は、粒径10〜25μm、重量比40wt%である。Sn−15Ag合金が表面に形成されたCu粒子は、粒径25〜45μm、重量比50wt%である。導電ペースト材料のフラックス含有率は10wt%である。
図4〜図8は、心材(コア材)のCu粒子に突起状のSn−15Ag合金を形成する方法を説明する概略図である。まず、図4に示すように、シラン系化合物32を準備する。シラン系化合物32の一方の末端には、第1の有機官能基33が形成されている。第1の有機官能基は、たとえばチオール基、フェニル基、アミン基、アミノ基などの官能基のうちの少なくとも一つである。シラン系化合物32のもう一方の末端に、第2の有機官能基として、たとえば水酸基(不図示)が形成されている。このシラン系化合物32と、無機微粒子31又は有機微粒子31、及びCu粒子11を溶媒中にて混合、分散する。ここでは、無機微粒子31を用いることとする。溶媒中の混合、分散により、無機微粒子31とシラン系化合物32の水酸基(不図示)が反応して、シラン系化合物32に無機微粒子31が結合する。
無機微粒子31として、たとえばシリカ(SiO2)、アルミナ(Al2O3)等の非導電性無機粒子を用いるが、ガラス粒子その他種々のセラミックス粒子やFRP(繊維強化プラスチック)粒子を使用してもよい。無機微粒子31のサイズは、10μm以下、特に1μm以下であることが好ましい。有機微粒子を用いる場合は、ポリメタクリル酸メチル、メラミン、ウレタン、尿素、ベンゾグアナミン、ポリエチレン、ポリスチレン等の非導電性有機粒子を用いることができる。有機微粒子31のサイズは、10μm以下、特に1μm以下であることが好ましい。シラン系化合物32は、チタン系、アルミ系等のカップリング剤などを用いてもよい。第2の有機官能基としては、水酸基の外、たとえばビニル基、エポキシ基、ニトロ基、メタクリル基、アミノ基、メルカプト基、イソシアナト基、カルボキシル基のうち少なくとも一つを含む化合物を用いてよい。
有機官能基33が付与された無機微粒子(又は有機微粒子)31とCu粒子11とを溶媒中で混合、分散すると、図5(A)及び図5(B)に示すように、無機微粒子(又は有機微粒子)31が、コアとなるCu粒子11の表面に付着、結合する。Cu粒子11の形状は特に制限されず、真球状、粒状、塊状、破砕状、多孔質状、凝集状、フレーク状、スパイク状、フィラメント状、ファイバー状、ウイスカー状など、用途に応じて各種形状の粒子を使用できる。一般的には、使用する際の電気伝導度のバラツキを小さくする観点から、できるだけ粒径の揃った真球状の粉末を使用するのが望ましい。Cu粒子11のサイズは、フリップチップ実装用のはんだ材料とする場合は、100μm以下、特に50μm以下であることが好ましく、実施例では、上述のように粒径25〜45μmのCu粒子11を用いる。
無機微粒子31はCu粒子11の表面にランダムに析出するが、無機微粒子31がCu粒子11に付着する密度は、溶液の温度、シラン系化合物の含有量、反応時間等を調整することによって制御することができ、Cu粒子11の表面の少なくとも一部、好ましくは1%〜50%が露出するように付着させる。
次に、図6に示すように、Cu粒子11の表面に付着、結合した無機微粒子31をマスクとして、たとえば無電解めっきを行うことにより、無機微粒子31の間隙、すなわち露出したCu粒子11の表面にX−Yめっき金属層41を成長する。X−Yめっき金属は、たとえばSn−15Agである。無電解めっき法に替えて、スパッタリング、蒸着などの公知の方法により表面コートしてもよい。
次に、図7に示すように、無機微粒子31をフッ酸等の無機酸で除去する。有機微粒子を用いた場合は、Cu粒子11表面の有機微粒子31を、アセトン等の有機溶剤によるエッチングなどで除去する。これにより、図8(A)に示すように、Cu粒子11の表面に、Sn−15Ag合金のクレータ状の突起46A、又は図8(B)に示すようにスパイク状の突起46Bが残る。共晶温度でBiを近傍に集めて取り込むには、Cu粒子11に形成される突起41Aの長さは、導電性粒子(Cu粒子)11の直径の10%〜50%、特に10%〜30%の範囲であることが好ましい。また、Sn−15Ag合金からなる突起46A、46Bの近傍にBiを効率よく集積させるためには、Sn−15Ag合金の突起46A、46Bが適度な比表面積を有することが好ましい。このためにも突起45Aの長さは上記の範囲であるのが望ましい。一方、同様の観点から、突起41Bの根元部分の径はCu粒子11の直径の1%〜30%であることが好ましい。
上記の長さ(又は径)の突起46をCu粒子11の表面に形成するには、無機微粒子(又は有機微粒子)31の直径は、Cu粒子11の直径の1/20〜3/10であることが望ましい。
実施例では、突起状のSn-15Ag合金46が表面に形成されたCu粒子11を作製し、これをSn-Bi粒子と混合してはんだ粉末とするか、又はフラックスを添加して導電ペーストとして用いるが、図2を参照して述べたように、球状、鱗片状、突起状、多孔質状等のSn-15Ag合金粒子を、Cu粒子及びSn-Bi粒子と混合してはんだ材料を作製してもよい。また、図3(B)に示したように、Cu粒子11の表面に、めっき、スパッタリング、蒸着などによりSn-15Ag合金の皮膜36を形成する構成としてもよい。
図9(A)及び図9(B)は、上述したはんだ材料を半導体装置の製造に用いた適用例を示す図である。図8のようにして作製したSn−15Ag突起46付きのCu粒子11を、Sn−Bi粒子、及びフラックスと混合して導電ペースト材料63を作製する。この導電ペースト材料63を、スクリーン印刷にてプリント基板61の電極62上に塗布する。印刷された導電ペースト63上に、はんだバンプ53を有する半導体素子51をチップマウンターで搭載する。Nリフローを用いて半導体素子51とプリント基板61をはんだ接合することで、図9(B)に示すように半導体素子51がプリント基板61上にフリップチップ接合された半導体装置70が完成する。接合時における、プリヒート条件は、温度100〜120℃を90〜120秒とし、ピーク条件は170℃を50〜60秒とした。冷却速度は2〜3℃/sとした。
なお、本実施例で用いた半導体素子51は、サイズが8.5mm×8.5mmで、回路形成面の周囲に沿って約120個のSn-3Ag-0.5Cuはんだバンプ53を配置した構成であり、プリント基板61は、半導体素子51のはんだバンプ53と同じ配置のCu電極を有する40mm×40mmのFR−4基板である。
半導体装置70の基板61側の引き出し配線(不図示)を用いて、接合部65の導通を試験した結果、全ての接合部について導通していることが確認できた。さらに、落下高さ1.6m、基板歪み量4000μεを1サイクルとし、これを50サイクル繰り返す落下衝撃試験を行って10サイクルごとに接続抵抗変化を測定した。その結果、実施例1の半導体装置70の接合部65の接続抵抗変化率は、図10の表に示すように、50サイクルを通して+5%以下であった。
また、はんだ接合部65の断面SEM/EPMA解析を行った結果、いずれの接合部のCu粒子界面上にもBiの偏析は認められず、Cu粒子表面に形成されている突起状のCu-15Ag内部に微細なBiが分散析出していることを確認した。
実施例1のSn-15Ag突起46を有するCu粒子11に替えて、Cu-10Zn合金めっきにより突起46をCu粒子11上に形成した材料を用いて、導電性のはんだペーストを作製した。図9に示すように半導体装置を作製し、実施例1と同様にして導通測定および落下衝撃試験を実施した。その結果、図10に示すように落下衝撃試験50サイクル後の接続抵抗値が+5%以下であった。
はんだ接合部65の断面SEM/EPWA解析を行った結果、接合部65のCu粒子界面上にBiの偏析は認められず、Cu粒子表面に形成されている突起状のCu-10Zn内部に微細なBiが分散析出していることを確認した。
(比較例)
Cu粒子にX−Y合金の突起形成も被覆も行わず、またX−Y粒子を混合せずに、Cu粒子とSn−Bi粒子とフラックスを混合して導電ペーストを作成した。図9に示すように半導体装置を作製し、実施例1と同様にして導通測定および落下衝撃試験を実施した。その結果、落下衝撃試験3サイクル後の接続抵抗値は実施例1の10倍であり、10サイクル後の接続抵抗上昇率は5倍であった。また、はんだ接合部65の断面SEM/EPMA解析を行った結果、接合部65のCu粒子界面上にBiが層状に偏析しており、同箇所にてクラックが形成していることを確認した。
このように、所定の金属から選択されるX−Y合金をCu粒子とSn−Biはんだ粒子に混合する、又はX−Y合金でCu粒子上に突起や被覆を形成することによって、低温実装が可能であり、同時に半導体装置の接合信頼性や歩留まりを向上することができるはんだ材料が実現される。
以上の説明に対して以下の付記を提示する、
(付記1)
スズ-ビスマス(Sn-Bi)合金と、銅(Cu)と、X−Yで表記される合金、を含むはんだ材料であって、
前記Xは、Cu、Ni、Snからなる金属元素グループから選択される少なくとも1つの金属元素であり、
前記Yは、Ag、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなる金属元素グループから選択される少なくとも1つの金属元素であることを特徴とするはんだ材料。
(付記2)
前記Cuは粒子の状態で前記はんだ材料に含まれ、
前記X−Y合金は、前記Cu粒子の表面に形成された突起又は皮膜であることを特徴とする付記1に記載のはんだ材料。
(付記3)
前記X−Y合金の突起は、クレータ状又はスパイク状の突起であることを特徴とする付記2に項記載のはんだ材料。
(付記4)
前記突起の長さは、前記Cu粒子の直径の10%〜50%であることを特徴とする付記3に記載のはんだ材料。
(付記5)
前記スズ-ビスマス合金、前記Cu、及び前記X−Y合金は粉末状態で前記はんだ材料に混合されていることを特徴とする付記1に記載のはんだ材料。
(付記6)
前記X及びYは、前記はんだ材料の加熱、溶融後に、前記Biを取り込んで、X−Y−Biで表記される共晶組成のN元系合金(Nは3以上)を形成することを特徴とする付記1〜5のいずれかに記載のはんだ材料。
(付記7)
Cu粒子の表面に、X−Y合金の皮膜又は突起を形成し、ここで、XはCu、Ni、Snからなる金属元素グループから選択される少なくとも1つの金属元素、YはAg、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなる金属元素グループから選択される少なくとも1つの金属元素であり、
前記X−Y合金の皮膜又は突起が形成されたCu粒子と、スズ-ビスマス合金材料とを混合する、
工程を含むはんだ材料の作製方法。
(付記8)
前記突起の形成は、
前記Cu粒子の表面の少なくとも一部が露出するように無機微粒子又は有機微粒子を付着し、
前記付着した無機微粒子又は有機微粒子をマスクとして前記Cu粒子の露出した表面に前記X−Y合金膜を形成し、
前記X−Y合金膜の形成後に、前記無機微粒子又は有機微粒子を除去する
工程を含むことを特徴とする付記7に記載のはんだ材料の作製方法。
(付記9)
前記無機微粒子又は有機微粒子の付着は、シラン系化合物の一方の末端に有機官能基が結合し、他方の末端に前記無機微粒子又は有機微粒子が結合した化合物と、前記Cu粒子とを溶媒中で混合、分散させる工程を含むことを特徴とする付記8に記載のはんだ材料の作製方法。
(付記10)
前記無機微粒子又は有機微粒子の直径は、前記Cu粒子の直径の1%〜30%であることを特徴とする付記9に記載のはんだ材料の作製方法。
(付記11)
前記無機微粒子又は有機微粒子の付着は、前記当該Cu粒子の表面の1%〜50%が露出するように行うことを特徴とする付記9に記載のはんだ材料の作製方法。
(付記12)
基板上の電極上に、付記1〜6のいずれかのはんだ材料を配置し、
前記はんだ材料が配置された前記電極に対して、半導体素子の突起電極をつき合わせ、
前記はんだ材料を加熱、溶融して前記半導体素子の前記突起電極と前記基板上の前記電極を接合する、
工程を含むことを特徴とする半導体装置の製造方法。
はんだ材料として、半導体素子のはんだバンプの形成や、半導体素子のフリップチップ実装におけるはんだ接合に適用することができる。
10 はんだ材料
11 Cu粒子
12 SnBi粒子
13 Cu−Sn合金層
16 X−Y合金粒子
17 X−Y−Bi合金層(共晶組成)
26、46A、46B X−Y合金の突起
31 無機又は有機微粒子
32 シラン系化合物
36 X−Y合金皮膜
51 半導体素子
53 はんだバンプ(突起電極)
61 プリント基板
62 電極
63 はんだペースト
65 接合部
70 半導体装置

Claims (8)

  1. スズ-ビスマス(Sn-58Bi)合金と、
    銅(Cu)粒子と、
    前記Cu粒子の表面に形成されたX−Y合金の突起と
    を含み、
    前記Xは、Cu、Ni、Snからなる金属元素グループから選択される少なくとも1つの金属元素であり、
    前記Yは、Ag、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなる金属元素グループから選択される少なくとも1つの金属元素であり、
    前記XとYの組み合わせは、共晶温度で前記X−Y合金中に前記スズ−ビスマス合金中のビスマスを取り込んでX−Y−Biで表記される共晶組成のN元系合金(Nは3以上)を形成する組み合わせであることを特徴とするはんだ材料。
  2. 前記X−Y合金の突起は、クレータ状又はスパイク状の突起であることを特徴とする請求項に項記載のはんだ材料。
  3. 前記突起の長さは、前記Cu粒子の直径の10%〜50%であることを特徴とする請求項に記載のはんだ材料。
  4. 前記X−Y合金は、Sn−15Ag、Cu−10Zn、Cu−18Ag、Cu−2.3Al、Cu−10Zn、85Cu−5Sn−4Zn−1Ni、および97Cu−1Zn−2Niから選択されることを特徴とする請求項1に記載のはんだ材料。
  5. Cu粒子の表面に、X−Y合金の突起を形成し、ここで、XはCu、Ni、Snからなる金属元素グループから選択される少なくとも1つの金属元素、YはAg、Au、Mg、Rh、Zn、Sb、Co、Li、Alからなる金属元素グループから選択される少なくとも1つの金属元素であり、前記XとYの組み合わせは、共晶温度で前記X−Y合金中にビスマスを取り込んでX−Y−Biで表記される共晶組成のN元系合金(Nは3以上)を形成する組み合わせであり、
    前記X−Y合金の突起が形成されたCu粒子と、スズ-ビスマス(Sn-58Bi)合金材料とを混合する、
    工程を含むはんだ材料の作製方法。
  6. 前記突起の形成は、
    前記Cu粒子の表面の少なくとも一部が露出するように無機微粒子又は有機微粒子を付着し、
    前記付着した無機微粒子又は有機微粒子をマスクとして前記Cu粒子の露出した表面に前記X−Y合金膜を形成し、
    前記X−Y合金膜の形成後に、前記無機微粒子又は有機微粒子を除去する
    工程を含むことを特徴とする請求項5に記載のはんだ材料の作製方法。
  7. 前記無機微粒子又は有機微粒子の付着は、シラン系化合物の一方の末端に有機官能基が結合し、他方の末端に前記無機微粒子又は有機微粒子が結合した化合物と、前記Cu粒子とを溶媒中で混合、分散させる工程を含むことを特徴とする請求項6に記載のはんだ材料の作製方法。
  8. 基板上の電極上に、請求項1〜4のいずれかのはんだ材料を配置し、
    前記はんだ材料が配置された前記電極に対して、半導体素子の突起電極をつき合わせ、
    前記はんだ材料を加熱、溶融して前記X−Y−Biで表記される共晶組成のN元系合金(Nは3以上)によって前記半導体素子の前記突起電極と前記基板上の前記電極を接合する、
    工程を含むことを特徴とする半導体装置の製造方法。
JP2010168490A 2010-07-27 2010-07-27 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法 Expired - Fee Related JP5699472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010168490A JP5699472B2 (ja) 2010-07-27 2010-07-27 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168490A JP5699472B2 (ja) 2010-07-27 2010-07-27 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012024834A JP2012024834A (ja) 2012-02-09
JP5699472B2 true JP5699472B2 (ja) 2015-04-08

Family

ID=45778417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168490A Expired - Fee Related JP5699472B2 (ja) 2010-07-27 2010-07-27 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5699472B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6002947B2 (ja) * 2012-07-31 2016-10-05 株式会社弘輝 金属フィラー、はんだペースト、及び接続構造体
KR101434024B1 (ko) 2012-08-17 2014-08-25 삼성전기주식회사 금속 분말, 전자 부품 및 이의 제조 방법
JP6417692B2 (ja) * 2014-03-27 2018-11-07 日本電気株式会社 はんだ組成物、はんだペースト、はんだ接合構造、及び電子機器
JP7007138B2 (ja) * 2016-09-09 2022-02-10 積水化学工業株式会社 金属原子含有粒子、接続材料、接続構造体及び接続構造体の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
EP2017031B1 (en) * 2006-04-26 2017-09-13 Senju Metal Industry Co., Ltd Solder paste

Also Published As

Publication number Publication date
JP2012024834A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
KR100867871B1 (ko) 솔더 페이스트, 및 전자장치
TWI233684B (en) Electronic device
JP6975708B2 (ja) 半導体ダイ接着用途のための高金属負荷量の焼結ペースト
TWI230104B (en) Electronic device
US7838954B2 (en) Semiconductor structure with solder bumps
JP4051893B2 (ja) 電子機器
JP3476464B2 (ja) すずビスマス半田ペーストと,このペーストを利用して,高温特性の改良された接続を形成する方法
JP2019206032A (ja) はんだ組成物
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
JP2008098212A (ja) 電子装置およびその製造方法
EP2092560B1 (en) Lead-free solder alloy for printed circuit board assemblies for high-temperature environments
WO2011027820A1 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP4692479B2 (ja) 接合材料およびモジュール構造体
JP2018511482A (ja) 混成合金ソルダペースト
JP2010503538A (ja) 電気的相互接続のための改良されたはんだ合金、その製造方法、およびその使用
JP4975342B2 (ja) 導電性接着剤
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP3597810B2 (ja) はんだペーストおよび接続構造
JP2001298051A (ja) はんだ接続部
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP2004349487A (ja) 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
WO2007075763A1 (en) Modified and doped solder alloys for electrical interconnects, methods of production and uses thereof
JP5147349B2 (ja) バンプ形成用ペースト、及びバンプ構造体
JP2001001180A (ja) 半田材料及びそれを用いた電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5699472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees