JP2008098212A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008098212A JP2008098212A JP2006274612A JP2006274612A JP2008098212A JP 2008098212 A JP2008098212 A JP 2008098212A JP 2006274612 A JP2006274612 A JP 2006274612A JP 2006274612 A JP2006274612 A JP 2006274612A JP 2008098212 A JP2008098212 A JP 2008098212A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic device
- layer
- compound
- cu6sn5
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 180
- 229910018471 Cu6Sn5 Inorganic materials 0.000 claims abstract description 46
- 150000001875 compounds Chemical class 0.000 claims description 42
- 238000007747 plating Methods 0.000 claims description 40
- 229910017755 Cu-Sn Inorganic materials 0.000 claims description 32
- 229910017927 Cu—Sn Inorganic materials 0.000 claims description 32
- -1 Cu-Sn compound Chemical class 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 239000000203 mixture Substances 0.000 claims description 28
- 230000005496 eutectics Effects 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 229910018100 Ni-Sn Inorganic materials 0.000 claims description 8
- 229910018532 Ni—Sn Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910017944 Ag—Cu Inorganic materials 0.000 claims description 6
- 239000011888 foil Substances 0.000 claims description 6
- 229910016334 Bi—In Inorganic materials 0.000 claims description 5
- 229910020830 Sn-Bi Inorganic materials 0.000 claims description 5
- 229910020994 Sn-Zn Inorganic materials 0.000 claims description 5
- 229910018728 Sn—Bi Inorganic materials 0.000 claims description 5
- 229910009069 Sn—Zn Inorganic materials 0.000 claims description 5
- 229910018104 Ni-P Inorganic materials 0.000 claims description 4
- 229910018536 Ni—P Inorganic materials 0.000 claims description 4
- 229910018956 Sn—In Inorganic materials 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000001556 precipitation Methods 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims 2
- 230000005012 migration Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 230000007613 environmental effect Effects 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 29
- 238000012360 testing method Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 238000010406 interfacial reaction Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 229910000765 intermetallic Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 8
- 239000011800 void material Substances 0.000 description 8
- 239000002244 precipitate Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910020888 Sn-Cu Inorganic materials 0.000 description 4
- 229910019204 Sn—Cu Inorganic materials 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910018082 Cu3Sn Inorganic materials 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910017482 Cu 6 Sn 5 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229940125782 compound 2 Drugs 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】車の電子化に伴い、エンジン周辺部に搭載される車載用電子装置が増加してきており、高温使用下でも接続信頼性のあるはんだ接続部が求められており、界面反応を抑制する技術として、環境負荷が小さく低コストで１５０℃以上の高温下で長時間使用しても接続信頼性を維持できる電子装置およびその製造方法を提供する。
【解決手段】電子装置のはんだ接続部１において、室温から２００℃においてCu6Sn5相を含有するSn系はんだ８とNi系層３とを組合せることで界面反応を抑制できることを見出し、電気的および機械的信頼性が得られることを確認した。
【選択図】図３
【解決手段】電子装置のはんだ接続部１において、室温から２００℃においてCu6Sn5相を含有するSn系はんだ８とNi系層３とを組合せることで界面反応を抑制できることを見出し、電気的および機械的信頼性が得られることを確認した。
【選択図】図３
Description
本発明は、高温環境下において接続界面の劣化を抑止可能な電子装置、およびその製造方法に関するものである。
ハイブリッド車、燃料電池車といった自動車の電子化に伴い、車載電子部品が増加している。特にエンジン周りに配置される電子部品は、150℃以上の高温化に長時間さらされるため、通常よりも厳しい高温環境下での信頼性が要求される。鉛フリーはんだとして、融点200℃以上のSn-3Ag-0.5Cu等のSn系中温はんだが広く用いられているが、150℃以上の使用環境で長時間保持すると、接続界面で界面反応が進み、ボイドの形成および金属間化合物層の成長等により、接続信頼性が低下する問題がある。
また、近年の高密度実装に伴い、電子部品のサイズの微小化に伴い、接続部がより微細化してきている。この場合、接続界面に形成される金属間化合物層が接続部において占める割合はより高くなり、接続部の信頼性、電気特性、熱特性が界面反応によって大きく劣化すると考えられる。これらの問題を解決するために、界面反応を抑制するための検討が世界中で行われている。
また、近年の高密度実装に伴い、電子部品のサイズの微小化に伴い、接続部がより微細化してきている。この場合、接続界面に形成される金属間化合物層が接続部において占める割合はより高くなり、接続部の信頼性、電気特性、熱特性が界面反応によって大きく劣化すると考えられる。これらの問題を解決するために、界面反応を抑制するための検討が世界中で行われている。
Sn系はんだの界面反応を抑制する手法としては、特許文献１に、Cu：0.1〜2重量%、Ni：0.002〜1重量%、残部SnからなるSn系はんだを使用することによって、Cuの添加により被接続材のCu食われを抑止すると同時に、Ni添加により接続界面におけるCu6Sn5、Cu3Sn等の金属間化合物の成長を抑制することが可能であることが報告されている。また、特許文献２には、はんだバンプ形成において、被接続材表面に、Sn系はんだと反応して金属間化合物を形成する２種類の金属層を設けて、そこにSn系はんだボールを接続することで、接続界面にSnを含む２〜３種の元素からなる金属間化合物層を薄く形成することにより、界面反応を抑制することが可能であることが報告されている。
しかしながら、これら従来技術においては、以下の点について配慮がなされておらず、接続界面の十分な界面反応抑制ができなかった。
特許文献１の場合、Ni添加により界面反応は抑制されるものの、Cu6Sn5、Cu3Snが常に化合物層を形成するCuとSn系はんだが接しているため、150℃以上の高温下で長時間さらされた場合、Cu-Sn化合物が成長していき信頼性が低下するおそれがある。
一方、特許文献２の場合、はんだ最近接に形成された第１の金属間化合物層が、Sn系はんだと第１の金属間化合物層下に形成された第２の金属層のバリア層となるため、界面反応抑制効果は大きいと考えられる。しかしながら、２種類の金属層を設けるため、めっき工程が増加する、選択的に局所めっきをすることが高コストになる、電極を設けることができない構造の場合は金属層形成が困難になる等の問題がある。また、接続面最表面に形成された金属層を接続時にSn系はんだと反応させてバリア層とする必要があるため、最表面に形成された金属層が厚いと、接続時に未反応の最表面金属層が残存してしまいバリア層の効果が十分に得られないこと、完全に最表面金属層を反応させるのに接続時間を長くする等のプロセスの調整が必要となること、といった問題が生じる可能性がある。一方、最表面の金属層が薄い場合、界面反応を抑制するためのバリア層が薄くなり、150℃以上の高温下では十分に界面反応を抑制できないおそれがある。
本発明は、環境負荷が小さく低コストで、150℃以上の高温下で長時間使用しても接続信頼性を維持できる電子装置およびその製造方法を提供するものである。
特許文献１の場合、Ni添加により界面反応は抑制されるものの、Cu6Sn5、Cu3Snが常に化合物層を形成するCuとSn系はんだが接しているため、150℃以上の高温下で長時間さらされた場合、Cu-Sn化合物が成長していき信頼性が低下するおそれがある。
一方、特許文献２の場合、はんだ最近接に形成された第１の金属間化合物層が、Sn系はんだと第１の金属間化合物層下に形成された第２の金属層のバリア層となるため、界面反応抑制効果は大きいと考えられる。しかしながら、２種類の金属層を設けるため、めっき工程が増加する、選択的に局所めっきをすることが高コストになる、電極を設けることができない構造の場合は金属層形成が困難になる等の問題がある。また、接続面最表面に形成された金属層を接続時にSn系はんだと反応させてバリア層とする必要があるため、最表面に形成された金属層が厚いと、接続時に未反応の最表面金属層が残存してしまいバリア層の効果が十分に得られないこと、完全に最表面金属層を反応させるのに接続時間を長くする等のプロセスの調整が必要となること、といった問題が生じる可能性がある。一方、最表面の金属層が薄い場合、界面反応を抑制するためのバリア層が薄くなり、150℃以上の高温下では十分に界面反応を抑制できないおそれがある。
本発明は、環境負荷が小さく低コストで、150℃以上の高温下で長時間使用しても接続信頼性を維持できる電子装置およびその製造方法を提供するものである。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。
（１）電極を有する基板と、前記基板の電極上に形成されたNi系層と、前記Ni系層上に配置され、前記電極と電気的に接続されたSn系はんだボールと、前記Sn系はんだボールと前記Ni系層とが互いに接しないように、前記Sn系はんだボールと前記Ni系層との間に形成された化合物層と、を有することを特徴とする電子装置である。
（２）（１）記載の電子装置であって、前記化合物層と前記Ni系層は直接接しており、その間に他の単体の金属層を含まないことを特徴とする電子装置である。
（３）（１）又は（２）に記載の電子装置であって、前記化合物層は、Cu-Sn化合物又はこれとNi-Sn化合物を主体とした層であることを特徴とする電子装置である。
（４）（３）記載の電子装置であって、前記Cu-Sn化合物層は、共晶組成より多くCu6Sn5相を含有するSn系はんだ接続材料を用いて接続することにより、前記Cu6Sn5相が前記Ni系層上に析出又は移動して形成されたことを特徴とする電子装置である。
（１）電極を有する基板と、前記基板の電極上に形成されたNi系層と、前記Ni系層上に配置され、前記電極と電気的に接続されたSn系はんだボールと、前記Sn系はんだボールと前記Ni系層とが互いに接しないように、前記Sn系はんだボールと前記Ni系層との間に形成された化合物層と、を有することを特徴とする電子装置である。
（２）（１）記載の電子装置であって、前記化合物層と前記Ni系層は直接接しており、その間に他の単体の金属層を含まないことを特徴とする電子装置である。
（３）（１）又は（２）に記載の電子装置であって、前記化合物層は、Cu-Sn化合物又はこれとNi-Sn化合物を主体とした層であることを特徴とする電子装置である。
（４）（３）記載の電子装置であって、前記Cu-Sn化合物層は、共晶組成より多くCu6Sn5相を含有するSn系はんだ接続材料を用いて接続することにより、前記Cu6Sn5相が前記Ni系層上に析出又は移動して形成されたことを特徴とする電子装置である。
本発明によれば、環境負荷が小さく低コストで、150℃以上の高温下で長時間使用しても接続信頼性を維持できる電子装置およびその製造方法を提供することができる。
本発明に係る電子装置は、基板等の被接続材のNi系層が施された電極に対し、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだを供給して得られたはんだ接続部を有する電子装置である。
具体例として、本発明に係る電子装置の第一の実施形態は、図１に記載の通り、基板５と、前記基板の第一の面にはんだボールの形態からなる複数の第一のはんだ接続部１と、前記基板の第一の面の裏面に第二のはんだ接続部９を介して接続された表面実装部品１０１と半導体素子１０２とチップ部品１０３とを有して構成されるものである。
ここで、前記第一のはんだ接続部１は、図３に記載の通り、基板５の電極となるCu層４の上であって、前記Cu層の一部を露出するように設けられたレジスト７の該露出部分にめっきにより設けられたNi系めっき層３と、はんだボールを構成するSn系はんだ８と、の間に化合物層２を有することを特徴とする。当該化合物層２は、Cu-Sn化合物又はこれとNi-Sn化合物を主体とするものであり、バリア層として界面反応を抑制しうるため、１５０℃以上の高温下に長時間さらされても、接続界面の化合物層の成長およびそれにともなうボイド形成等を抑制し、接続信頼性の高い電子装置を提供することができる。
具体例として、本発明に係る電子装置の第一の実施形態は、図１に記載の通り、基板５と、前記基板の第一の面にはんだボールの形態からなる複数の第一のはんだ接続部１と、前記基板の第一の面の裏面に第二のはんだ接続部９を介して接続された表面実装部品１０１と半導体素子１０２とチップ部品１０３とを有して構成されるものである。
ここで、前記第一のはんだ接続部１は、図３に記載の通り、基板５の電極となるCu層４の上であって、前記Cu層の一部を露出するように設けられたレジスト７の該露出部分にめっきにより設けられたNi系めっき層３と、はんだボールを構成するSn系はんだ８と、の間に化合物層２を有することを特徴とする。当該化合物層２は、Cu-Sn化合物又はこれとNi-Sn化合物を主体とするものであり、バリア層として界面反応を抑制しうるため、１５０℃以上の高温下に長時間さらされても、接続界面の化合物層の成長およびそれにともなうボイド形成等を抑制し、接続信頼性の高い電子装置を提供することができる。
これは、室温から２００℃において共晶組成より多くCu6Sn5相を含有するSn系はんだ接続材料を用いて接続した場合、はんだが溶融して凝固する際に、はんだ中のCu6Sn5相がNi系めっき上に能動的に析出あるいは移動してバリア層を形成したものである。
一般的に、はんだボールと電極界面に金属間化合物層が厚く成長するとカーケンダルボイド等により耐衝撃性が低下することが知られているが、本発明により形成された化合物層の大部分は上記の通り凝固時に析出あるいは移動してできたものであるため、界面反応に伴うボイドはほとんど形成されず、良好な耐衝撃性を得ることができる。
一般的に、はんだボールと電極界面に金属間化合物層が厚く成長するとカーケンダルボイド等により耐衝撃性が低下することが知られているが、本発明により形成された化合物層の大部分は上記の通り凝固時に析出あるいは移動してできたものであるため、界面反応に伴うボイドはほとんど形成されず、良好な耐衝撃性を得ることができる。
また、本発明では被接続材に少なくともNi、Ni-P、Ni-B等のNi系めっきを用いるだけでよいため、上記特許文献２のように２種類の金属層を設ける必要はなく、工程数が少なく、低コスト化を実現することができる。さらに、(Cu,Ni)-Sn化合物を主体とするバリア層の厚さは、はんだに含まれるCu-Sn化合物量に依存し、はんだに含まれるCu-Sn化合物量が多いほどバリア層は厚くなる。そのため、はんだボールの大きさに合わせて、適正な組成のはんだボールを用いることができ、(Cu,Ni)-Sn化合物主体のバリア層の厚さを自由に制御することが可能となる。また、接続後のはんだボール中にCu6Sn5相が残っていてもよく、高温下使用時に、カーケンダルボイド等の発生なしにバリア層がより厚くなっていくことになり、より接続信頼性の優れた電子装置を実現することができる。
なお、特許文献２の手法のごとく、被接続材表面のNiめっき上にさらにCu層を予め形成し、Sn系はんだと接続してもCu-Sn化合物層は形成されうるが、反応により化合物層を形成しているため、上記したカーケンダルボイド等の問題がある他、図５に示すようにはんだ接続部以外にCu層が残存することとなり、高温放置による酸化、湿度による腐食が生じやすくなるという問題を有する。本発明では、Cu-Sn化合物であるCu6Sn5がNi系めっき上に析出あるいは移動してバリア層が形成されるため、被接続材表面にCu層等他の単体金属の層を設けておく必要がなく、図４に示すように、接続後に化合物層が形成された領域以外にCu層等の他の単体金属層が露出することもないため、上記問題は起こりえない。
また、本実施形態においては、基板５上に表面実装部品１０１、半導体素子１０２、チップ部品１０３の全てが実装された例を示したが、これに限られず、いずれかが欠けていても、また複数個ずつあっても構わない。
次に、本発明に係る電子装置の第二の実施形態について、図２を用いて説明する。本実施形態は、基板５と、前記基板の第一の面にはんだボールの形態からなる複数の第一のはんだ接続部１と、前記基板の第一の面の裏面に、はんだボールの形態からなる複数の第二のはんだ接続部９を介して実装された半導体素子１０２と、当該第二のはんだ接続部９を埋めるアンダーフィル６と、前記基板の第一の面の裏面上を覆うモールド樹脂２０とを有して構成されるものである。
本実施の形態の場合も、第一のはんだ接続部１は、第一の実施の形態と同様、図３のようなの構成をとるものであり、Cu-Sn化合物又はこれとNi-Sn化合物主体のバリア層２により、１５０℃以上の高温下に長時間さらされても接続界面における化合物層の成長が抑制され、接続信頼性の高い電子装置を提供することができる。
ここで、第一の実施形態及び第二の実施形態では、第一のはんだ接続部１のみに対して、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだを供給して得られたはんだ接続部を用いる例を示したが、これに限られず、第二のはんだ接続部９についてもこれを用いても構わない。もちろん、第二のはんだ接続部９については、一般的な高温はんだを用いたものであっても、導電性接着剤を用いたものであっても構わない。
次に、本発明に係る電子装置の第三の実施形態として、図６を用い、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだをペーストとして用いて電子部品を基板に実装した例を示す。
本実施の形態は、基板５と、前記基板の第一の面にはんだペーストの形で供給されて接続された第一のはんだ接続部１を介してそれぞれ実装された表面実装部品１０１と、半導体素子１０３と、挿入実装部品１０４とを有して構成される。これも他の実施の形態と同様に、第一のはんだ接続部１のはんだ部分と、基板５の電極であるCu層上Ni系めっき層と、の間にCu-Sn化合物又はこれとNi-Sn化合物が主体となった化合物層によるバリア層を形成した構成をとるため、高温下でも接続信頼性の高い電子装置を実現することができる。
ただし、本実施形態の場合、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだをペーストとして提供するため、電子部品の実装はリフロー炉等が用いられる。この際、前記はんだペーストは、液相線温度近傍で良好な濡れが確保できることが必要であるため、未溶融のCu6Sn5相が20％以下含まれるSn系はんだペーストを用いることが望ましい。これを超えると、はんだの流動性が悪くなり、ボイド、未濡れ等が発生する恐れがあるからである。
本実施の形態は、基板５と、前記基板の第一の面にはんだペーストの形で供給されて接続された第一のはんだ接続部１を介してそれぞれ実装された表面実装部品１０１と、半導体素子１０３と、挿入実装部品１０４とを有して構成される。これも他の実施の形態と同様に、第一のはんだ接続部１のはんだ部分と、基板５の電極であるCu層上Ni系めっき層と、の間にCu-Sn化合物又はこれとNi-Sn化合物が主体となった化合物層によるバリア層を形成した構成をとるため、高温下でも接続信頼性の高い電子装置を実現することができる。
ただし、本実施形態の場合、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだをペーストとして提供するため、電子部品の実装はリフロー炉等が用いられる。この際、前記はんだペーストは、液相線温度近傍で良好な濡れが確保できることが必要であるため、未溶融のCu6Sn5相が20％以下含まれるSn系はんだペーストを用いることが望ましい。これを超えると、はんだの流動性が悪くなり、ボイド、未濡れ等が発生する恐れがあるからである。
次に、本発明に係る電子装置の第四の実施形態は、図７に示す通り、Ni系めっきを施したフレーム１７と、前記フレームにはんだ箔の形で供給されて接続された第一のはんだ接続部１を介して実装された半導体素子１０２と、前記半導体素子１０２の電極とボンディングワイヤ１５を介して電気的に接続されたリード１６と、前記半導体素子１０２を少なくとも覆うように設けられたモールド樹脂２０とを有して構成されるものである。他の実施形態と同様、共晶組成より多くCu6Sn5相を含有するSn系はんだ箔を用いて接続されるため、Cu6Sn5相がNi系めっき上に析出あるいは移動してCu-Sn化合物やNi-Sn化合物を主体としたバリア層ができ、高温使用下においても界面反応進行による特性劣化を防ぐことができる。特に、半導体素子１０２のような発熱が大きい製品では、発熱時に接続部が高温になるため本発明に係る構造が有効となる。
以上、本発明に係る電子装置の実施形態について幾つか示したが、これに限られるものではなく、車載用のパワー半導体等のエンジン周辺に配置される電子装置、その他の電子装置についても適用できる。また、微小接続部において本発明を適用した場合、使用時の化合物成長を抑制できるため、接続部の信頼性、電気伝導、熱伝導の変動を抑制することができる。
また、上記実施形態において、Sn系はんだは、共晶組成より多くCu6Sn5相を含有するSｎ系はんだの範囲内であればよく、Sn-Cu系はんだ、、Sn-Ag-Cu系はんだ、Sn-Ag-Cu-Bi-In系はんだ、Sn-Ag-Cu-In系はんだ、Sn-Zn系はんだ、Sn-Bi系はんだ、Sn-In系はんだ等を用いてもよい。これらでレベリングを行い、電子部品を実装した電子装置を提供することも可能である。具体的には、これらを第一の実施形態又は第二の実施形態に示すような構造における温度階層接続に適宜用いることも可能である。予め実装基板に、室温から２００℃において共晶組成より多くCu6Sn5相を含有するSn系はんだをレベリングしておくことにより、リフローはんだ付けに一般的に用いられるSn-Ag-Cu系はんだ等で接続しても、Niめっき上にCu-Sn化合物を主体としたバリア層が形成でき、界面反応抑制効果を得ることができる。
また、上記実施形態において、Sn系はんだは、共晶組成より多くCu6Sn5相を含有するSｎ系はんだの範囲内であればよく、Sn-Cu系はんだ、、Sn-Ag-Cu系はんだ、Sn-Ag-Cu-Bi-In系はんだ、Sn-Ag-Cu-In系はんだ、Sn-Zn系はんだ、Sn-Bi系はんだ、Sn-In系はんだ等を用いてもよい。これらでレベリングを行い、電子部品を実装した電子装置を提供することも可能である。具体的には、これらを第一の実施形態又は第二の実施形態に示すような構造における温度階層接続に適宜用いることも可能である。予め実装基板に、室温から２００℃において共晶組成より多くCu6Sn5相を含有するSn系はんだをレベリングしておくことにより、リフローはんだ付けに一般的に用いられるSn-Ag-Cu系はんだ等で接続しても、Niめっき上にCu-Sn化合物を主体としたバリア層が形成でき、界面反応抑制効果を得ることができる。
さらに、上記実施形態においては、いずれもNi系めっき層を例にとって示したが、これに限られるものではなく、めっきによらず他の手法を用いて形成されたNi系層でもよい。また、Ni系層としてはNi、Ni-P、Ni-B等を用いることができるがこれに限られず、その上にAu、Ag、Pdのうちの少なくとも１つのめっき等により施してもよい。例えば、AuめっきやAgめっきを施すことにより、濡れを向上させることが可能である。なお、この場合、AuやAgのめっき層は接続時にはんだ内部に全て拡散させることにより、下地のNi系めっき上にCu-Sn化合物又はこれとNi-Sn化合物を主体とするバリア層を形成させることができ、同様に界面反応抑制効果が得られる。
次に、上記した電子装置の製造方法について、特にそのはんだ接続部の製造方法に着目して説明する。
図８、図９、図１０は、いずれもはんだボールとして形成されるはんだ接続部１の製法について示したものである。
図８は、供給はんだがはんだボール１０の場合を示すものであり、室温から２００℃において共晶組成より多くCu6Sn5相２を含有するSn系はんだボール１０を、Cu電極４上のNi系めっき層３上に供給して加熱することにより、Cu6Sn5相が能動的にNi系めっき層３の上に析出あるいは移動して化合物層２が形成される。これにより、高温下でも界面反応を抑制するバリア層が形成されたはんだボールとしてのはんだ接続部１を形成することができる。
図８、図９、図１０は、いずれもはんだボールとして形成されるはんだ接続部１の製法について示したものである。
図８は、供給はんだがはんだボール１０の場合を示すものであり、室温から２００℃において共晶組成より多くCu6Sn5相２を含有するSn系はんだボール１０を、Cu電極４上のNi系めっき層３上に供給して加熱することにより、Cu6Sn5相が能動的にNi系めっき層３の上に析出あるいは移動して化合物層２が形成される。これにより、高温下でも界面反応を抑制するバリア層が形成されたはんだボールとしてのはんだ接続部１を形成することができる。
図９は、供給はんだがはんだペースト１１の場合を示すものである。基板５の電極となるCu層４の上であって、前記Cu層の一部を露出するように設けられたレジスト７の該露出部分にめっきによりNi系層を形成する。その後、前記Niめっき層上に、共晶組成より多くCu6Sn5相を含有するSn系はんだのはんだペーストを印刷し、加熱することにより、バリア層となるCu-Sn化合物層２が形成される。
図１０は、供給はんだがはんだめっき１２の場合を示すものであり、基板５のCu電極４上のNi系めっき層３上に、共晶組成より多くCu6Sn5相を含有するSn系はんだをめっきし、その後加熱することによりSn-Cu化合物２によるバリア層が形成されたはんだボールとしてのはんだ接続部１を形成することができる。
また、図１１、図１２、図１３は、いずれもダイボンドによるはんだ接続部１の製法について示したものであり、それぞれ、はんだ箔１３、はんだペースト１１、はんだワイヤ１４により供給したものである。供給形態が異なるものの、いずれの製法の場合でも、共晶組成より多くCu6Sn5相を含有するSn系はんだをNi系めっき層上で加熱することにより、該Ni系めっき層上にCu-Sn化合物又はこれとNi-Sn化合物によるバリア層が形成される点で共通するものであり、いずれも高温下での接続信頼性が高い電子装置を提供しうるものである。なお、これらのはんだの供給形態は、接続環境に応じて適宜選択可能である。
次に、共晶組成より多くCu6Sn5相を含有するSn系はんだを用いた場合に、Ni系めっき上にバリア層としてのCu-Sn化合物層が形成されるメカニズムについて説明する。
Sn-3Ag-0.5CuあるいはSn-0.7Cuのように、共晶組成に比べてCu6Sn5相が少ない場合、本発明でNi系めっき上に形成されるCu-Snを主成分とする化合物のバリア層は形成されない。図１４にSn-Cu２元系状態図を示す。Sn-0.9CuよりCu含有量の少ない組成では、はんだが溶融した凝固する際に、共晶組成より多く含まれるSnが初晶としてまず析出し、最後にSnとCu6Sn5が共晶組織として凝固する。そのとき、Cu6Sn5は接続部内部の粒界等に分散して析出するため、Ni系めっき上にバリア層状に析出しない。そのため、耐熱性が得られない。一方、Sn-0.9CuよりCu含有量が多い組成では、はんだが溶融して凝固する際に、まずCu6Sn5相が析出する。その際、Cu6Sn5がNi系めっき上に優先的に析出するために、Cu-Sn化合物主体のバリア層が形成される。最後に、SnとCu6Sn5が共晶組織として凝固する。実際には過冷の影響があるものの、上記のような機構でCu-Sn化合物のバリア層が形成される。そのため、室温から200℃においてCu6Sn5相を含有するSn系はんだは、共晶組成よりCu6Sn5相の含有量が多い組成を選択する必要がある。なお、共晶組成は、Sn-Cu系に他元素が含まれる場合、合金系によって組成が異なる。また、これまでSn系はんだに含まれる相としてCu6Sn5相を挙げたがこれに限られず、上記メカニズムによりNi系層上に析出又は移動してバリア層を形成しうるものであれば他の化合物であっても構わない。
Sn-3Ag-0.5CuあるいはSn-0.7Cuのように、共晶組成に比べてCu6Sn5相が少ない場合、本発明でNi系めっき上に形成されるCu-Snを主成分とする化合物のバリア層は形成されない。図１４にSn-Cu２元系状態図を示す。Sn-0.9CuよりCu含有量の少ない組成では、はんだが溶融した凝固する際に、共晶組成より多く含まれるSnが初晶としてまず析出し、最後にSnとCu6Sn5が共晶組織として凝固する。そのとき、Cu6Sn5は接続部内部の粒界等に分散して析出するため、Ni系めっき上にバリア層状に析出しない。そのため、耐熱性が得られない。一方、Sn-0.9CuよりCu含有量が多い組成では、はんだが溶融して凝固する際に、まずCu6Sn5相が析出する。その際、Cu6Sn5がNi系めっき上に優先的に析出するために、Cu-Sn化合物主体のバリア層が形成される。最後に、SnとCu6Sn5が共晶組織として凝固する。実際には過冷の影響があるものの、上記のような機構でCu-Sn化合物のバリア層が形成される。そのため、室温から200℃においてCu6Sn5相を含有するSn系はんだは、共晶組成よりCu6Sn5相の含有量が多い組成を選択する必要がある。なお、共晶組成は、Sn-Cu系に他元素が含まれる場合、合金系によって組成が異なる。また、これまでSn系はんだに含まれる相としてCu6Sn5相を挙げたがこれに限られず、上記メカニズムによりNi系層上に析出又は移動してバリア層を形成しうるものであれば他の化合物であっても構わない。
以下、具体的に実施した実験例の結果をその比較例とともに示す。
（第１−６実験例）はんだボール実装
本発明の実験例１−６について図８を用いて説明する。Cuパッド４上に無電解Ni系めっき３、その上にフラッシュAuめっきを施したパッケージ基板５にフラックスを塗布し、直径0.4mmφの室温から200℃においてCu6Sn5相を含有するSn系はんだボール１０を供給後、リフロー炉を用いてN2気流中で加熱してパッド上にはんだボール１を形成した。
上記のようにはんだボールを形成した電子装置（図２の構造）を200℃1000hの条件で高温放置試験し、はんだボール/パッド接続部の接続強度を測定した。その結果を表１に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。実験例１〜６の全てにおいて、210℃1000hの高温放置試験後も初期接続強度の80％以上の強度を維持することを確認した。図１５に、一例としてSn-1Ag-3Cuはんだを用いて接続したサンプルを210℃1000h高温放置したときの接続界面の断面を示す。Cu-Sn化合物のバリア層により、高温放置後もNi層が消失せず残存しており、体積変化に伴うボイド形成も観察されなかった。
（第１−６実験例）はんだボール実装
本発明の実験例１−６について図８を用いて説明する。Cuパッド４上に無電解Ni系めっき３、その上にフラッシュAuめっきを施したパッケージ基板５にフラックスを塗布し、直径0.4mmφの室温から200℃においてCu6Sn5相を含有するSn系はんだボール１０を供給後、リフロー炉を用いてN2気流中で加熱してパッド上にはんだボール１を形成した。
上記のようにはんだボールを形成した電子装置（図２の構造）を200℃1000hの条件で高温放置試験し、はんだボール/パッド接続部の接続強度を測定した。その結果を表１に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。実験例１〜６の全てにおいて、210℃1000hの高温放置試験後も初期接続強度の80％以上の強度を維持することを確認した。図１５に、一例としてSn-1Ag-3Cuはんだを用いて接続したサンプルを210℃1000h高温放置したときの接続界面の断面を示す。Cu-Sn化合物のバリア層により、高温放置後もNi層が消失せず残存しており、体積変化に伴うボイド形成も観察されなかった。
（比較例１、２）
接続構造は、実験例１−６と同じである。この電子装置の高温放置試験後のはんだボール/パッド接続部の接続強度を測定した。その結果を同じく表１に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。比較例１、２において、200℃1000hの高温放置試験後では、比較例１、２ともに初期接続強度の80％未満の強度となった。接続断面を観察すると、図１６、図１７のようなボイド２００が接続界面に形成されていた。高温放置により界面反応が進み、化合物層１８の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。図１８に、一例としてSn-3Ag-0.5Cuはんだで接続したサンプルを200℃で1000h高温放置したときの接続界面の断面を示す。Cu-Sn化合物のバリア層が形成されないため、SnとNiが反応してNi層が完全に消失し、更に下地のCuまでもSnと反応しCu-Sn化合物層が厚く形成されている。その結果、大きな体積変化が生じボイドが形成され、良好な接続状況を維持することができなくなる。
接続構造は、実験例１−６と同じである。この電子装置の高温放置試験後のはんだボール/パッド接続部の接続強度を測定した。その結果を同じく表１に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。比較例１、２において、200℃1000hの高温放置試験後では、比較例１、２ともに初期接続強度の80％未満の強度となった。接続断面を観察すると、図１６、図１７のようなボイド２００が接続界面に形成されていた。高温放置により界面反応が進み、化合物層１８の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。図１８に、一例としてSn-3Ag-0.5Cuはんだで接続したサンプルを200℃で1000h高温放置したときの接続界面の断面を示す。Cu-Sn化合物のバリア層が形成されないため、SnとNiが反応してNi層が完全に消失し、更に下地のCuまでもSnと反応しCu-Sn化合物層が厚く形成されている。その結果、大きな体積変化が生じボイドが形成され、良好な接続状況を維持することができなくなる。
（第７−１２実験例）基板実装
本発明の実験例７−１２について図６、図１９を用いて説明する。実装基板５上に、室温から200℃においてCu6Sn5相を含有するSn系はんだペースト１１をメタルマスクを用いて印刷で供給した後、リフロー炉を用いてN2気流中で加熱してリード付き電子部品１０１を搭載した。
上記のように電子装置を搭載した実装基板を200℃1000hの条件で高温放置試験および-55℃(30min.)/175℃(30min.)500サイクルの温度サイクル試験し、はんだボール/パッド接続部の接続強度を測定した。その結果を表２に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。実施例１〜６の全てにおいて、200℃1000hの高温放置試験後も初期接続強度の80％以上の強度を維持することを確認した。
本発明の実験例７−１２について図６、図１９を用いて説明する。実装基板５上に、室温から200℃においてCu6Sn5相を含有するSn系はんだペースト１１をメタルマスクを用いて印刷で供給した後、リフロー炉を用いてN2気流中で加熱してリード付き電子部品１０１を搭載した。
上記のように電子装置を搭載した実装基板を200℃1000hの条件で高温放置試験および-55℃(30min.)/175℃(30min.)500サイクルの温度サイクル試験し、はんだボール/パッド接続部の接続強度を測定した。その結果を表２に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。実施例１〜６の全てにおいて、200℃1000hの高温放置試験後も初期接続強度の80％以上の強度を維持することを確認した。
（比較例３、４）
接続構造は、実験例７−１２と同じである。この電子装置の高温放置試験後のはんだボール/パッド接続部の接続強度を測定した。その結果を表２に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。比較例３、４において、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、初期接続強度の80%以上の強度を維持することを確認した。しかしながら、比較例３、４において、200℃1000hの高温放置試験後では、比較例１、２ともに初期接続強度の80％未満の強度となった。接続断面を観察すると、図１６、図１７のようなボイド２００が接続界面に形成されていた。高温放置により界面反応が進み、化合物層１８の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。
接続構造は、実験例７−１２と同じである。この電子装置の高温放置試験後のはんだボール/パッド接続部の接続強度を測定した。その結果を表２に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。比較例３、４において、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、初期接続強度の80%以上の強度を維持することを確認した。しかしながら、比較例３、４において、200℃1000hの高温放置試験後では、比較例１、２ともに初期接続強度の80％未満の強度となった。接続断面を観察すると、図１６、図１７のようなボイド２００が接続界面に形成されていた。高温放置により界面反応が進み、化合物層１８の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。
（第１３−１８実験例）ダイボンディング実装
本発明の実験例１３−１８について図７、図１１を用いて説明する。Ni系めっきを施したCuフレーム１７の上に、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔１３を供給しホットプレート上で260℃に加熱し溶融した後、その上に半導体素子１０２をダイボンディングした。その後、半導体素子上面の電極とリード１６をワイヤボンディングし、180℃でトランスファーモールドし電素装置を作製した。
この電子装置の温度サイクル試験および高温放置試験後の熱抵抗変動を測定した。その結果を表３に示す。初期から熱抵抗変動が30%以内の場合を○、20%以上の場合を×で表記した。実験例１３−１８の全てにおいて、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、熱抵抗変動が20%以内であることを確認した。また、200℃1000hの高温放置試験後も、実験例１３−１８の全てにおいて熱抵抗変動が20%以内であることを確認した。
本発明の実験例１３−１８について図７、図１１を用いて説明する。Ni系めっきを施したCuフレーム１７の上に、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔１３を供給しホットプレート上で260℃に加熱し溶融した後、その上に半導体素子１０２をダイボンディングした。その後、半導体素子上面の電極とリード１６をワイヤボンディングし、180℃でトランスファーモールドし電素装置を作製した。
この電子装置の温度サイクル試験および高温放置試験後の熱抵抗変動を測定した。その結果を表３に示す。初期から熱抵抗変動が30%以内の場合を○、20%以上の場合を×で表記した。実験例１３−１８の全てにおいて、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、熱抵抗変動が20%以内であることを確認した。また、200℃1000hの高温放置試験後も、実験例１３−１８の全てにおいて熱抵抗変動が20%以内であることを確認した。
（比較例５、６）
接続構造は、実験例１３−１８と同じである。温度サイクル試験および高温放置試験後の熱抵抗変動を測定した。その結果を同じく表３に示す。初期から熱抵抗変動が30%以内の場合を○、20%以上の場合を×で表記した。実験例１３−１８の全てにおいて、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、熱抵抗変動が20%以内であることを確認した。しかしながら、比較例５、６において、200℃1000hの高温放置試験後では、熱抵抗変動が20%以上になった。接続断面を観察すると、図１６、図１７のようなボイド２００が接続界面に形成されていた。高温放置により界面反応が進み、化合物層１８の成長に伴う体積変化で生じたボイド形成により、大きな熱抵抗変動が生じたと考えられる。
接続構造は、実験例１３−１８と同じである。温度サイクル試験および高温放置試験後の熱抵抗変動を測定した。その結果を同じく表３に示す。初期から熱抵抗変動が30%以内の場合を○、20%以上の場合を×で表記した。実験例１３−１８の全てにおいて、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、熱抵抗変動が20%以内であることを確認した。しかしながら、比較例５、６において、200℃1000hの高温放置試験後では、熱抵抗変動が20%以上になった。接続断面を観察すると、図１６、図１７のようなボイド２００が接続界面に形成されていた。高温放置により界面反応が進み、化合物層１８の成長に伴う体積変化で生じたボイド形成により、大きな熱抵抗変動が生じたと考えられる。
１ はんだ接続部、２ Cu-Sn化合物 or (Cu,Ni)-Sn化合物主体のバリア層、３ Ni系めっき層、４ Cu層、５ 基板、６ アンダーフィル、７ レジスト、８ Sn系はんだ、9 はんだ接続部、10 はんだボール、11 はんだペースト、12 はんだめっき、13 はんだ箔、14 はんだワイヤ、15 ワイヤ、16 リード、17 フレーム、18 金属間化合物、20 モールド樹脂、101 表面実装部品、102 半導体素子、103 チップ部品、104 挿入実装部品、200 ボイド
Claims (27)
- 電極を有する基板と、
前記基板の電極上に形成されたNi系層と、
前記Ni系層上に配置され、前記電極と電気的に接続されたSn系はんだボールと、
前記Sn系はんだボールと前記Ni系層とが互いに接しないように、前記Sn系はんだボールと前記Ni系層との間に形成された化合物層と、
を有することを特徴とする電子装置。 - 請求項１記載の電子装置であって、
前記化合物層と前記Ni系層は直接接しており、その間に他の単体の金属層を含まないことを特徴とする電子装置。 - 請求項１又は２記載の電子装置であって、
前記Sn系はんだボールの中には、前記化合物層に含まれる成分と同じ化合物の相があることを特徴とする電子装置。 - 請求項１乃至３のいずれかに記載の電子装置であって、
前記化合物層は、Cu-Sn化合物又はこれとNi-Sn化合物を主体とした層であることを特徴とする電子装置。 - 請求項４記載の電子装置であって、
Cu-Sn化合物はCu6Sn5であることを特徴とする電子装置。 - 請求項３記載の電子装置であって、
前記化合物の相は、Cu6Sn5相であることを特徴とする電子装置。 - 請求項４記載の電子装置であって、
前記Cu-Sn化合物層は、共晶組成より多くCu6Sn5相を含有するSn系はんだ接続材料を用いて接続することにより、前記Cu6Sn5相が前記Ni系層上に析出又は移動して形成されたことを特徴とする電子装置。 - 請求項７記載の電子装置であって、
前記Sn系はんだボールの中には、前記Cu6Sn5相が残存していることを特徴とする電子装置。 - 請求項７記載の電子装置であって、
前記Sn系はんだ接続材料は、はんだボール、はんだペースト、はんだめっきのいずれかの形態で提供されるものであることを特徴とする電子装置。 - 請求項１乃至９のいずれかに記載の電子装置であって、
前記Ni系層は、Ni、Ni-P、Ni-Bのいずれかであることを特徴とする電子装置。 - 請求項１０記載の電子装置であって、
前記Ni系層は、めっきにより形成されたものであることを特徴とする電子装置。 - 請求項１乃至１０のいずれかに記載の電子装置であって、
前記Sn系はんだボールは、Sn-Ag-Cu系はんだ、Sn-Zn系はんだ、Sn-Ag-Cu-Bi-In系はんだ、Sn-Ag-Cu-In系はんだ、Sn-Bi系はんだ、Sn-In系はんだのいずれかであることを特徴とする電子装置。 - 請求項１乃至１２のいずれかに記載の電子装置であって、
前記基板の前記Sn系はんだボールが実装された面の裏面には、少なくとも表面実装部品、半導体素子、チップ部品のいずれかが実装されていることを特徴とする電子装置。 - 請求項１３記載の電子装置であって、
前記Sn系はんだボールは、Sn-Ag-Cu系はんだ、Sn-Zn系はんだ、Sn-Ag-Cu-Bi-In系はんだ、Sn-Ag-Cu-In系はんだ、Sn-Bi系はんだ、Sn-In系はんだのいずれかであり、
前記表面実装部品又は前記半導体素子又は前記チップ部品のいずれかと前記基板との接続は、
共晶組成より多くCu6Sn5相を有するSn-Ag-Cu系はんだ、Sn-Zn系はんだ、Sn-Ag-Cu-Bi-In系はんだ、Sn-Ag-Cu-In系はんだ、Sn-Bi系はんだ、Sn-In系はんだのいずれかを用いて接続されたことを特徴とする電子装置。 - 電極を有する基板と、
前記基板の電極上に形成されたNi系層と、
前記Ni系層上に配置され、前記電極と電気的に接続されたSn系はんだによる接続部と、
前記Sn系はんだによる接続部と前記Ni系層とが互いに接しないように、前記Sn系はんだによる接続部と前記Ni系層との間に形成された化合物層と、
前記基板の電極と、前記Ni系層、前記Sn系はんだによる接続部、前記化合物層とを介して電気的に接続された実装部品と、
を有することを特徴とする電子装置。 - 請求項１５記載の電子装置であって、
前記化合物層と前記Ni系層は直接接しており、その間に他の単体の金属層を含まないことを特徴とする電子装置。 - 請求項１５又は１６記載の電子装置であって、
前記実装部品は、表面実装部品、チップ部品、挿入実装部品のいずれかであることを特徴とする電子装置。 - 請求項１５乃至１７記載の電子装置であって、
前記Sn系はんだによる接続部の中には、前記化合物層に含まれる成分と同じ化合物の相があることを特徴とする電子装置。 - 請求項１５乃至１８のいずれかに記載の電子装置であって、
前記化合物層は、Cu-Sn化合物又はこれとNi-Sn化合物を主体とした層であることを特徴とする電子装置。 - 請求項１９記載の電子装置であって、
Cu-Sn化合物はCu6Sn5であることを特徴とする電子装置。 - 請求項１８記載の電子装置であって、
前記化合物の相は、Cu6Sn5相であることを特徴とする電子装置。 - 請求項１９記載の電子装置であって、
前記Cu-Sn化合物層は、共晶組成より多くCu6Sn5相を含有するSn系はんだ接続材料を用いて接続することにより、前記Cu6Sn5相が前記Ni系層上に析出又は移動して形成されたことを特徴とする電子装置。 - 請求項２２記載の電子装置であって、
前記Sn系はんだによる接続部の中には、前記Cu6Sn5相が残存していることを特徴とする電子装置。 - 請求項２２記載の電子装置であって、
前記Sn系はんだ接続材料は、はんだ箔、はんだペースト、はんだワイヤ、はんだめっきのいずれかの形態で提供されるものであることを特徴とする電子装置。 - 請求項１５乃至２４のいずれかに記載の電子装置であって、
前記Ni系層は、Ni、Ni-P、Ni-Bのいずれかであることを特徴とする電子装置。 - 請求項２５記載の電子装置であって、
前記Ni系層は、めっきにより形成されたものであることを特徴とする電子装置。 - 請求項１５乃至２５のいずれかに記載の電子装置であって、
前記Sn系はんだの接続部は、Sn-Ag-Cu系はんだ、Sn-Zn系はんだ、Sn-Ag-Cu-Bi-In系はんだ、Sn-Ag-Cu-In系はんだ、Sn-Bi系はんだ、Sn-In系はんだのいずれかであることを特徴とする電子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006274612A JP4939891B2 (ja) | 2006-10-06 | 2006-10-06 | 電子装置 |
| CN 200710163074 CN100533724C (zh) | 2006-10-06 | 2007-09-29 | 电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006274612A JP4939891B2 (ja) | 2006-10-06 | 2006-10-06 | 電子装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011085040A Division JP5557788B2 (ja) | 2011-04-07 | 2011-04-07 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008098212A true JP2008098212A (ja) | 2008-04-24 |
| JP4939891B2 JP4939891B2 (ja) | 2012-05-30 |
Family
ID=39307271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006274612A Active JP4939891B2 (ja) | 2006-10-06 | 2006-10-06 | 電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4939891B2 (ja) |
| CN (1) | CN100533724C (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010110790A (ja) * | 2008-11-06 | 2010-05-20 | Miyachi Technos Corp | ヒュージング方法 |
| JP2011005542A (ja) * | 2009-06-23 | 2011-01-13 | Nihon Superior Co Ltd | Ｉｎ含有鉛フリーはんだ合金及び当該はんだを用いたはんだ接合部 |
| JP2013038418A (ja) * | 2011-08-09 | 2013-02-21 | National Chiao Tung University | 金属間化合物の成長の阻害方法 |
| JP2013138182A (ja) * | 2011-11-30 | 2013-07-11 | Tdk Corp | 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法 |
| JP2013168628A (ja) * | 2012-01-20 | 2013-08-29 | Kyocera Corp | 実装基板および半導体装置ならびに半導体装置の製造方法 |
| CN103390565A (zh) * | 2012-05-10 | 2013-11-13 | 财团法人交大思源基金会 | 包括在优选方向生长的Cu6Sn5晶粒的电性连接结构及其制备方法 |
| JP2013252548A (ja) * | 2012-06-08 | 2013-12-19 | Nihon Almit Co Ltd | 微細部品接合用のソルダペースト |
| WO2014103955A1 (ja) * | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | パワーモジュール |
| WO2014103934A1 (ja) * | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | パワーモジュール |
| JP2017092399A (ja) * | 2015-11-16 | 2017-05-25 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2017195267A (ja) * | 2016-04-20 | 2017-10-26 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
| JP2021044206A (ja) * | 2019-09-13 | 2021-03-18 | 日立金属株式会社 | ケーブル |
| CN112743256A (zh) * | 2020-12-09 | 2021-05-04 | 深圳市朝日电子材料有限公司 | 一种复合型低温无铅焊锡膏及其制备方法 |
| WO2024038665A1 (ja) * | 2022-08-16 | 2024-02-22 | 日立Astemo株式会社 | 電子装置、電子装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112014006271B4 (de) * | 2014-03-27 | 2023-03-09 | Intel Corporation | Hybride Zwischenverbindung für Niedertemperatur-Befestigung und Verfahren zur Herstellung derselben |
| JP6387522B2 (ja) | 2014-12-03 | 2018-09-12 | パナソニックＩｐマネジメント株式会社 | 実装構造体 |
| CN110026705A (zh) * | 2019-03-08 | 2019-07-19 | 南昌大学 | 一种增强Sn基钎料/Kovar合金互连焊点可靠性的镀层及其制备工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352005A (ja) * | 2000-06-06 | 2001-12-21 | Hitachi Ltd | 配線基板および半導体装置 |
| JP2002124533A (ja) * | 2000-10-18 | 2002-04-26 | Toshiba Corp | 電極材料、半導体装置及び実装装置 |
| JP2002280417A (ja) * | 2001-01-15 | 2002-09-27 | Nec Corp | 半導体装置及びその製造方法並びに半導体製造装置 |
| JP2003230980A (ja) * | 2002-02-14 | 2003-08-19 | Nippon Steel Corp | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
-
2006
- 2006-10-06 JP JP2006274612A patent/JP4939891B2/ja active Active
-
2007
- 2007-09-29 CN CN 200710163074 patent/CN100533724C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352005A (ja) * | 2000-06-06 | 2001-12-21 | Hitachi Ltd | 配線基板および半導体装置 |
| JP2002124533A (ja) * | 2000-10-18 | 2002-04-26 | Toshiba Corp | 電極材料、半導体装置及び実装装置 |
| JP2002280417A (ja) * | 2001-01-15 | 2002-09-27 | Nec Corp | 半導体装置及びその製造方法並びに半導体製造装置 |
| JP2003230980A (ja) * | 2002-02-14 | 2003-08-19 | Nippon Steel Corp | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010110790A (ja) * | 2008-11-06 | 2010-05-20 | Miyachi Technos Corp | ヒュージング方法 |
| JP2011005542A (ja) * | 2009-06-23 | 2011-01-13 | Nihon Superior Co Ltd | Ｉｎ含有鉛フリーはんだ合金及び当該はんだを用いたはんだ接合部 |
| JP2013038418A (ja) * | 2011-08-09 | 2013-02-21 | National Chiao Tung University | 金属間化合物の成長の阻害方法 |
| JP2013138182A (ja) * | 2011-11-30 | 2013-07-11 | Tdk Corp | 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法 |
| JP2013168628A (ja) * | 2012-01-20 | 2013-08-29 | Kyocera Corp | 実装基板および半導体装置ならびに半導体装置の製造方法 |
| CN103390565A (zh) * | 2012-05-10 | 2013-11-13 | 财团法人交大思源基金会 | 包括在优选方向生长的Cu6Sn5晶粒的电性连接结构及其制备方法 |
| JP2013252548A (ja) * | 2012-06-08 | 2013-12-19 | Nihon Almit Co Ltd | 微細部品接合用のソルダペースト |
| WO2014103934A1 (ja) * | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | パワーモジュール |
| WO2014103955A1 (ja) * | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | パワーモジュール |
| JP2014143406A (ja) * | 2012-12-25 | 2014-08-07 | Mitsubishi Materials Corp | パワーモジュール |
| US9426915B2 (en) | 2012-12-25 | 2016-08-23 | Mitsubishi Materials Corporation | Power module |
| US9642275B2 (en) | 2012-12-25 | 2017-05-02 | Mitsubishi Materials Corporation | Power module |
| JP2017092399A (ja) * | 2015-11-16 | 2017-05-25 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US10312211B2 (en) | 2015-11-16 | 2019-06-04 | Toyota Jidosha Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2017195267A (ja) * | 2016-04-20 | 2017-10-26 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
| JP2021044206A (ja) * | 2019-09-13 | 2021-03-18 | 日立金属株式会社 | ケーブル |
| CN112743256A (zh) * | 2020-12-09 | 2021-05-04 | 深圳市朝日电子材料有限公司 | 一种复合型低温无铅焊锡膏及其制备方法 |
| WO2024038665A1 (ja) * | 2022-08-16 | 2024-02-22 | 日立Astemo株式会社 | 電子装置、電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101159255A (zh) | 2008-04-09 |
| JP4939891B2 (ja) | 2012-05-30 |
| CN100533724C (zh) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4939891B2 (ja) | 電子装置 | |
| TWI233684B (en) | Electronic device | |
| US7964492B2 (en) | Semiconductor device and automotive AC generator | |
| WO2010122764A1 (ja) | はんだ材料および電子部品接合体 | |
| JP5278616B2 (ja) | Ｂｉ−Ｓｎ系高温はんだ合金 | |
| JP5557788B2 (ja) | 電子装置の製造方法 | |
| KR20030070075A (ko) | 땜납 박 및 반도체 장치 및 전자 장치 | |
| JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
| JP2011044624A (ja) | 半導体装置および車載用交流発電機 | |
| JP5041102B2 (ja) | 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品 | |
| WO2013132942A1 (ja) | 接合方法、接合構造体およびその製造方法 | |
| JP3682654B2 (ja) | 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金 | |
| JP5517694B2 (ja) | 半導体装置 | |
| JP2003230980A (ja) | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 | |
| JP2001298051A (ja) | はんだ接続部 | |
| KR20150035671A (ko) | 고온 납프리 땜납 합금 | |
| JP2004241542A (ja) | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 | |
| JP2003290974A (ja) | 電子回路装置の接合構造及びそれに用いる電子部品 | |
| JP2005340275A (ja) | 電子部品接合体、その製造方法、およびそれを含む電子装置 | |
| JP4432541B2 (ja) | 電子機器 | |
| JP3719624B2 (ja) | 電子部品実装用はんだ及び電子部品の実装方法 | |
| JP2002185130A (ja) | 電子回路装置及び電子部品 | |
| JP3833829B2 (ja) | はんだ合金及び電子部品の実装方法 | |
| CN108284286B (zh) | 用于芯片焊接的钎焊合金 | |
| JP4639607B2 (ja) | 鉛フリー半田材料およびＰｂフリー半田材料の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110418 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4939891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |